CN114823380A - 一种晶圆级封装方法 - Google Patents

一种晶圆级封装方法 Download PDF

Info

Publication number
CN114823380A
CN114823380A CN202110129182.2A CN202110129182A CN114823380A CN 114823380 A CN114823380 A CN 114823380A CN 202110129182 A CN202110129182 A CN 202110129182A CN 114823380 A CN114823380 A CN 114823380A
Authority
CN
China
Prior art keywords
chip
substrate
bonding
pad
packaging method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110129182.2A
Other languages
English (en)
Inventor
黄河
刘孟彬
向阳辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
Original Assignee
Ningbo Semiconductor International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp filed Critical Ningbo Semiconductor International Corp
Priority to CN202110129182.2A priority Critical patent/CN114823380A/zh
Priority to PCT/CN2022/072999 priority patent/WO2022161249A1/zh
Publication of CN114823380A publication Critical patent/CN114823380A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32148—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a bonding area protruding from the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种晶圆级封装方法，包括：提供电转接板，所述电转接板的上表面具有裸露的第一焊垫；通过电镀工艺在所述第一焊垫上形成导电凸块；形成所述导电凸块后，提供至少一个芯片，所述芯片的下表面具有第二焊垫；将所述芯片键合在所述电转接板上，并使所述芯片的第二焊垫与所述导电凸块电连接。本发明通过电镀工艺形成导电凸块，通过可光刻的键合材料键合电转接板与芯片，并合理设置不同部件之间的对应关系，简化了工艺流程，提高了封装效率。

Description

一种晶圆级封装方法
技术领域
本发明涉及半导体器件制造领域，尤其涉及一种晶圆级封装方法。
背景技术
随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，人们对集成电路的封装技术的要求相应也不断提高。现有的封装技术包括球栅阵列封装(ball gridarray，BGA)、芯片尺寸封装(chip scale package，CSP)、晶圆级封装(wafer levelpackage，WLP)、三维封装(3D)和系统封装(system in package，SiP)。
目前，为了满足集成电路封装的更低成本、更可靠、更快及更高密度的目标，先进的封装方法主要采用三维立体堆叠模式的晶圆级系统封装(wafer level package systemin package，WLPSIP)，与传统的系统封装相比，晶圆级系统封装是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。
在晶圆级系统封装工艺中，不仅需要将两片裸芯片键合在一起以实现物理连接，同时还需要连接其互连引线，从而实现电性连接。
发明内容
本发明的目的在于提供一种晶圆级封装方法，简化封装工艺。
为了实现上述目的，本发明提供一种晶圆级封装方法，包括：
提供电转接板，所述电转接板的上表面具有裸露的第一焊垫；
通过电镀工艺在所述第一焊垫上形成导电凸块；
形成所述导电凸块后，提供至少一个芯片，所述芯片的下表面具有第二焊垫；
将所述芯片键合在所述电转接板上，并使所述芯片的第二焊垫与所述导电凸块电连接。
本发明的有益效果在于：
通过电镀工艺形成导电凸块，可以同时形成整个电转接板上的导电凸块，提高效率，而且，与半导体的前段工艺兼容，从而可以利用前段工艺完成晶圆级系统集成，使整个系统集成的工艺效率大大提升，节省了前段工艺与封装工艺之间的转接。同时解决了纵向多层堆叠的问题，利于封装的小型化。
进一步地，通过干膜键合芯片和电转接板，一方面干膜是可光刻材料，可以通过半导体工艺形成所需的图案样式，工艺简单且与半导体工艺兼容，可批量化生产。而且干膜的弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，减小芯片与器件晶圆的结合应力。光刻干膜时，可以在预形成导电凸块的区域外周保留围墙结构的干膜，这样在形成导电凸块时，由于干膜的阻挡，可以形成预期形状的导电凸块，防止导电凸块横向外溢。
进一步地，形成可光刻的键合材料时，其投影以芯片的中心为中心，覆盖面积大于芯片面积的10％，优选覆盖芯片的全部下表面(除第二焊垫所在的区域)，这样，在后续工艺形成塑封层时，保证芯片下方没有空隙，提高结合强度，提高成品率。
进一步地，通过将多个芯片先键合在电转接板上，对多个芯片实现了预对准，因此多个芯片与导电凸块可以同时进行热压键合，相较于将每个芯片和导电凸块依次键合大幅度提高了制造效率。进一步地，第二焊垫与导电凸块在垂直于电转接板表面方向上重叠区域的面积大于第二焊垫面积的一半，以提高两者的结合强度。
进一步地，电转接板可以为介质层，焊球位于介质层的下表面，介质层的下方也可以包括基底，基底中形成有硅通孔结构，焊球位于基底的下表面。可以根据实际情况在不同的工艺阶段形成硅通孔结构。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图9示出了根据本发明实施例1的一种晶圆级封装方法中不同步骤中对应的结构示意图。
图10至图13示出了根据本发明实施例2的一种晶圆级封装方法中不同步骤中对应的结构示意图。
图14示出了根据本发明实施例3的一种晶圆级封装方法中形成开口步骤中对应的结构示意图。
附图标记说明：
10-基底；11-硅通孔结构；200-介质材料层；201-第一介质材料；202-第二介质材料；203-第三介质材料；21-互连垫；210-互连线；22-导电插塞；23-第一焊垫；24-导电凸块；30-芯片；31-第二焊垫；32-可光刻的键合材料；40-塑封层；33-开口；50-焊球；60-封盖基板。
具体实施方式
以下结合附图和具体实施例对本发明进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
如果本文的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
实施例1
本发明实施例1提供了一种晶圆级封装方法，包括以下步骤：
S01：提供电转接板，所述电转接板的上表面具有裸露的第一焊垫；
S02：通过电镀工艺在所述第一焊垫上形成导电凸块；
S03：形成所述导电凸块后，提供至少一个芯片，所述芯片的下表面具有第二焊垫；
S04：将所述芯片键合在所述电转接板上，并使所述芯片的第二焊垫与所述导电凸块电连接；
所述芯片的第一焊垫通过所述电转接板实现重新布局。
需要说明的是，本说明书中的S0N不代表制造工艺的先后顺序。
图1至图9示出了本实施例的晶圆级封装方法的不同步骤对应的结构示意图，请参考图1至图9，详细说明各步骤。
本发明中可以通过多种方法形成电转接板，本实施例以一种方法为例进行说明。
参考图1和图2，提供基底10，在所述基底10的上表面内部形成硅通孔结构11。基底10的材料包括半导体材料，如硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体等。硅通孔结构11仅形成在基底10的上表面内部，没有贯穿基底10的下表面。硅通孔结构11为本领域公知的结构，形成方法为先形成通孔，在通孔的内壁形成绝缘层，在绝缘层的内部形成导电材料，导电材料可以填充满通孔也可以只在通孔的侧壁形成导电材料，本实施例中，导电材料填充满通孔，绝缘层也覆盖了基底10的上表面。
参考图3和图4，在所述基底10上形成介质材料层200以及贯穿所述介质材料层200并连接所述硅通孔结构11的互连结构。本实施例中所述介质材料层200为多层结构，形成方法为：依次形成每一层介质材料；并形成贯穿单层或多层所述介质材料的所述导电插塞22；形成位于所述介质材料之间、连接所述导电插塞22的互连线210。本实施例中，示出了3层介质材料，从下至上依次为第一介质材料201、第二介质材料202和第三介质材料203，在介质材料中形成贯穿介质材料的导电插塞22，导电插塞22可以贯穿一层介质材料也可以贯穿两层或者多层介质材料，导电插塞的布局根据电路连接的具体要求设置，在导电插塞22的两端形成互连线210，硅通孔结构11上方形成互连垫21。导电插塞22和互连垫21均为导电材料，如铝、铜、金、钛或者钨等。本实施例中，互连结构包括导电插塞22、互连线210和互连垫21。第一介质材料201、第二介质材料202和第三介质材料203的材料包括氧化硅、氮化硅等，可以通过沉积工艺形成。
继续参考图4，本实施例中，第三介质材料203的上表面形成有凹槽，暴露出最上层互连垫的一部分表面，凹槽可以在后续形成导电凸块的步骤中提供空间。本文将最上层的互连垫的定义为第一焊垫23。在其他实施例中，第一焊垫23的表面也可以与介质层的上表面齐平或者突出于介质层的上表面。
参考图5，本实施例中，在电转接板的上表面形成可光刻的键合材料32，所述可光刻的键合材料32用于在后期工艺中将芯片粘合在电转接板的上表面。本实施例中，可光刻的键合材料32包括膜状干膜或液态干膜，在其他实施例中，也可以选择其他光敏粘合材料。膜状干膜是将无溶剂型光致抗蚀剂涂在涤纶片基上，再覆上聚乙烯薄膜；使用时揭去聚乙烯薄膜，把无溶剂型光致抗蚀剂压于基版上，经曝光显影处理，即可在干膜内形成图形。液态干膜指的是膜状干膜中的成分以液态的形式存在。干膜是一种永久键合膜，粘结强度较高。膜状干膜可以通过贴膜的方式形成在电转接板上，液态干膜通过旋涂工艺涂布在电转接板上，之后对液态干膜进行固化处理。通过干膜键合芯片和电转接板，一方面干膜是可光刻材料，可以通过半导体工艺形成所需的图案样式，工艺简单且与半导体工艺兼容，可批量化生产。而且干膜的弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，减小芯片与电转接板的结合应力。
在一个可选的实施例中，形成完所述可光刻的键合材料后，还包括：图形化所述可光刻的键合材料，在预形成所述导电凸块的区域外周形成围墙结构。围墙结构围成的内部为形成导电凸块的区域，围墙结构优选为封闭的环形结构，围成的空间为柱形。光刻可光刻的键合材料时，在预形成导电凸块的区域外周保留围墙结构的可光刻的键合材料，这样在形成导电凸块时，由于围墙的阻挡，可以形成预期形状的导电凸块，防止导电凸块横向外溢。
本实施例中，可光刻的键合材料32形成在电转接板的表面，在另一个实施例中，可光刻的键合材料32也可以形成在芯片的表面。
本实施例中，形成的所述可光刻的键合材料32的厚度为5-200μm，如15μm、30μm、80μm、150μm等。且所述可光刻的键合材料32在所述电转接板表面方向上的投影以所述芯片的中心为中心，并至少覆盖所述芯片面积的10％。具体为，可光刻的键合材料32的厚度和后期工艺中形成的导电凸块的高度相关。两者的相关性在后面形成导电凸块的时候进行详细介绍。本实施例中，可光刻的键合材料32至少覆盖芯片面积的10％，其覆盖在芯片的中央位置。因为在后续工艺中形成塑封层时，塑封层不容易填充至芯片的中间位置(因为距离芯片的边缘较远)，本方案的可光刻的键合材料32不但起到粘合的作用，还起到了提前密封的作用，可光刻的键合材料32和后续工艺中的塑封层共同起到密封芯片的作用。可选方案中，可光刻的键合材料32覆盖芯片的全部下表面(除第二焊垫所在的区域)，这样，在后续工艺形成塑封层时，保证芯片下方没有空隙，提高结合强度，提高成品率。
继续参考图5，通过电镀工艺在所述第一焊垫11上形成导电凸块24。导电凸块的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种。形成的导电凸块24的高度和干膜的高度以及芯片的结构有关系，当芯片的第二焊垫与芯片的下表面相平时，导电凸块24的高度和干膜的高度大致等高，这样芯片和干膜粘合的同时，第二焊垫31与导电凸块24正好相接触。当第二焊垫31相对于芯片20的下表面向下凹陷时，导电凸块24的高度等于凹陷的深度+干膜厚度+芯片20的下表面向下凹陷的深度。可选实施例中，导电凸块的高度为5-200μm。如10μm、50μm、100μm。
电镀工艺包括化学镀钯浸金(ENEPIG)或化学镍金(ENIG)，其中ENEPIG或ENIG的工艺参数可以参照表1。
表1
Figure BDA0002924498210000071
Figure BDA0002924498210000081
后期工艺中通过电转接板将不同的芯片与电路板进行电连接，通过电镀工艺在芯片与电转接板之间形成导电凸块，解决了纵向多层堆叠的问题，利于封装的小型化。
在进行化学镀之前，为了更好的完成电镀工艺，可以先对焊垫的表面进行清洁，以去除焊垫表面的自然氧化层、提高焊垫的表面湿润度(wetabilities)；之后，可以进行活化工艺，促进镀层金属在待镀金属上的形核生长。
为了更好的实现电镀，形成比较完善的导电凸块，第一焊垫、第二焊垫的设置也需要满足一定的要求，比如：所述第一焊垫暴露出面积为5-200平方微米，在该范围内，焊垫可以与电镀液较充分的接触，避免焊垫与镀液不充分接触而影响导电凸块与焊垫的接触，比如接触面积过小影响电阻，或者，无法接触造成电接触不良；而且，也可以保证接触面积不会过大而降低电镀效率及不会占用过多的面。
形成的导电凸块的横截面积大于10平方微米，既可以保证导电凸块占用的面积不会太大，也可以保证导电凸块与焊垫之间的结合强度。
可选方案中，导电凸块的材料与第一焊垫的材料相同，这样更容易形成导电凸块。当然，第一焊垫的材料可以与导电凸块的材料不同，为了后续更容易形成导电凸块，可以在第一焊垫上先形成材料层，该材料层的材料与导电凸块的材料相同，形成材料层的方法可以为沉积工艺。
参考图6，提供至少一个芯片30，所述芯片30的下表面具有第二焊垫31。芯片30可以是硅晶圆制成的芯片，也可以是其他材质形成的芯片。所述芯片30采用集成电路制作技术所制成，可以为存储芯片、通讯芯片、处理器或逻辑芯片。第二焊垫31位于所述芯片30的下表面，用于实现所述芯片30与其他器件的电性连接。具体地，所述第二焊垫31可以是焊盘(Pad)。本实施例中，所述第二焊垫31的材料包括铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种，优选方案中，第二焊垫和导电凸块的材料组合包括金-金、铜-铜、铜-锡或金-锡。
多个第一芯片为同功能芯片；所述多个第一芯片至少包括两种不同功能的芯片；所述第一芯片为无源器件或者有源器件。
所述第一芯片可以是传感器模组芯片、MEMS芯片、滤波器芯片、逻辑芯片、存储芯片、电容、电感等，电容可以是MLCC电容。所述传感器模组芯片包括至少传感射频信号、红外辐射信号、可见光信号、声波信号、电磁波信号其中之一的模组芯片；所述滤波器芯片包括：表面声波谐振器、体声波谐振器至少其中之一。第一芯片可以是经过封装的芯片，则后续无需进行塑封工艺。第一芯片也可以是经过裸芯片，第一芯片也可以是顶面有屏蔽层的芯片。
本实施例中，所述第二焊垫31和所述导电凸块24的材料为金属，通过热压键合工艺将所述第二焊垫31与所述导电凸块24电连接。每个所述第二焊垫31与每个所述导电凸块24逐一进行热压键合；或者多个所述第二焊垫31与多个所述导电凸块24同时进行热压键合。通过将多个芯片30先键合在电转接板上，对多个芯片30实现了预对准，因此多个芯片30与导电凸块24可以同时进行热压键合，相较于将每个芯片30和导电凸块24依次键合大幅度提高了制造效率。
本实施例中，所述第一焊垫23或所述第二焊垫31的面积为5-200平方微米；第二焊垫31与导电凸块24在垂直于电转接板表面方向上重叠区域的面积大于第二焊垫31面积的一半，以提高两者的结合强度，可选方案中，导电凸块24和第二焊垫31相互正对，即在垂直于电转接板表面方向上，两者最大程度上相互重叠。在可选方案中，所述导电凸块的横截面积大于10平方微米，以保证结构强度。
本实施例中，多个芯片30逐一键合在电转接板的表面，在另一个实施例中，所述芯片30具有第二焊垫31的面为正面，与正面相背的面为背面，所述芯片30键合于所述电转接板之前，将所述芯片30的背面临时键合于基板上；将所述芯片键合在所述电转接板上后，解键合所述基板。基板可以是载体晶圆，用于临时固定所述多个芯片30，所述基板还用于在芯片30与电转接板键合的过程中，为芯片30起到支撑作用，从而提高键合的可靠性。所述芯片30通过粘合层或静电键合临时键合于所述基板上。静电键合技术是不用任何粘结剂实现键合的一种方法。在键合过程中，将要键合的芯片和基板分别连接不同的电极，在电压作用下使芯片和基板表面形成电荷，且所述芯片与基板表面电荷电性不同，从而在芯片与基板键合过程中产生较大的静电引力，实现两者的物理连接。相应地，在解键合的过程中，可以通过化学方法或机械剥离的方式使所述基板与所述芯片相分离。
参考图7，本实施例中，键合所述芯片20后还包括：形成塑封层40，所述塑封层40至少填充于相邻的所述芯片之间。其他实施例中，也可以不形成塑封层。本实施例中，所述封装层40覆盖电转接板的表面及所述芯片30，也就是说，所述封装层40填充于所述芯片30之间的间隙且覆盖在芯片30上.塑封层实现对芯片的密封，从而更好地隔绝空气和水分，进而提高了封装效果。具体地，可以通过注塑工艺形成所述封装层40。注塑工艺的填充性能较好，可以使注塑剂较好地填充在多个芯片30之间，从而使芯片30具有良好的封装效果。在其他实施例中，还可以采用其他工艺形成所述封装层。另外，根据芯片的不同性能，芯片的上表面也可以暴露在塑封层的外部。
参考图7，本实施例中，形成所述塑封层40后，本方法还包括：对所述基底10的下表面进行减薄，暴露出所述硅通孔结构11，并形成连接所述硅通孔结构11的焊球50。可以通过研磨工艺对基底10的下表面进行减薄，暴露出硅通孔结构11的下端，由于硅通孔结构11的下端有绝缘层，也需要去掉绝缘层，之后可以通过电镀工艺或沉积工艺形成焊球50。
本实施例中，电转接板包括基底10，设置于基底10中的硅通孔结构11，基底10上方的多层介质材料，以及位于介质材料中的导电插塞22、互连垫21，第一焊垫23、焊球50。电转接板的整体厚度为5-200微米，如10微米、20微米、50微米、100微米等。以上步骤完成后，需要将上述结构电连接到PCB板上，PCB板上设有位置固定的多个电连接端(如焊盘)，本实施例中，通过电转接板实现了将所述芯片的第一焊垫实现重新布局，与PCB板上的电连接端进行匹配电连接，通过电转接板将不同的芯片与电路板进行电连接，解决了纵向多层堆叠的问题，利于封装的小型化。
通过对所述基底10的背面进行减薄处理，以减小所述电转接板的厚度，从而改善所述电转接板的散热效果；此外，减小所述电转接板的厚度还有利于减小封装后封装结构的整体厚度，进而提高所述封装结构的性能。本实施例中，所述减薄处理所采用的工艺可以为背部研磨工艺、化学机械抛光(Chemical Mechanical Polishing，CMP)工艺和湿法刻蚀工艺中的一种或多种。
为了有效控制所述减薄处理的停止位置，通常在基底内形成用于限定所述停止位置的深沟槽隔离结构，从而使所述减薄处理停止于所述深沟槽隔离结构的底部。在另一实施例中，还可以在所述电转接板的制造工艺中，采用中性掺杂离子(例如氧离子和氮离子中的一种或两种)在所述基底内形成停止区，从而使所述减薄处理停止于所述停止区的底部。在其他实施例中，当所述基底为绝缘体上的硅衬底或者绝缘体上的锗衬底时，还可以对所述半导体衬底的底部衬底层进行减薄处理，从而能够较好地停止于所述绝缘体层的底部。
参考图8和图9，在一个实施例中，键合所述芯片30后(图6之后)，所述方法还包括：提供封盖基板60，所述封盖基板60的第一表面包含空腔，键合所述封盖基板60的第一表面与所述电转接板，并使所述空腔至少遮盖所述芯片的一部分。封盖基板60的材料可以为：可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟等半导体材料，也可以是介质材料。参考图8，空腔可以较大，一个空腔可以同时覆盖多个芯片30。在另一个实施例中，封盖基板包括多个子空腔，每个子空腔容纳一个或多个芯片。参考图9，在可选的实施例中，封盖基板的一个空腔也可以只容纳一个芯片的一部分，如对于体声波谐振器或者表声波谐振器或者红外热堆传感器，芯片需要形成有空腔结构，并且空腔结构对应芯片结构的功能区，并不是将整个芯片包括在空腔中。如对于体声波谐振器(BAW)和表声波谐振器(SAW)以及牢固安置型体声波谐振器(SMR)在主体谐振区上方设置有上空腔，本实施例中的空腔可以作为上空腔，对于红外热电堆传感器，其功能区下方设置有用于隔热的隔热空腔，本实施例形成的空腔可以作为隔热空腔，对于超声波传感器，膜状的振动部悬空设置，上表面用于接收超声波，下表面遮盖空腔，本实施例的空腔可以作为超声波传感器的下空腔。
可选实施例中，封盖基板键合在电转接板上后，形成的空腔为密封的空腔，可以防止外界环境对空腔内器件的污染(水分、灰尘、油脂等)。在一个实施例中，在所述封盖基板上形成电连接结构，将所述芯片的电性引出。
实施例2
本实施例与实施例1的区别在于形成电转接板的方法不同。图10至图13示出了本实施例的晶圆级封装结构的制造方法的不同步骤对应的结构示意图，请参考图10至图13，简略说明各步骤。
参考图10，提供基底10，在所述基底10上形成介质材料层200以及贯穿所述介质材料层200的导电插塞22，连接所述导电插塞22并暴露于所述介质材料层200顶面的所述第一焊垫23。本实施例中，介质材料层200以及贯穿所述介质材料层200的导电插塞22以及第一焊垫23的结构和材料和形成方法参照实施例1，此处不再赘述，需要说明书的是，虽然本实施例不需要形成硅通孔结构，但是在工艺的后期也需要形成焊球，因此在基底10的上表面形成了互连垫21，用于连接焊球。
参考图11，按照实施例1的方法形成导电凸块24，并将芯片30粘合在电转接板的上表面，在电转接板的上表面形成塑封层40，塑封层40密封导电凸块24并填满芯片30之间的空隙。上述步骤的具体细节参照实施例1。
参考图12，对基板的下表面做减薄处理，并从减薄后的下表面形成硅通孔结构11，硅通孔结构11上端连接互连垫21，下端形成焊球50。也可以不形成硅通孔结构，参考图13，去除基底，暴露出底层的互连垫21的下表面，在互连垫21的下表面形成焊球50。
在另一个实施例中，电转接板的结构与实施例1相同，但是形成方法不同，所述电转接板包括基底以及位于所述基底上表面的介质材料层，所述介质材料层中形成有互连结构，所述互连结构电连接所述第一焊垫，键合所述芯片后，从所述基底的下表面形成硅通孔结构，并在所述基底的下表面形成连接所述硅通孔结构的焊球，所述硅通孔结构的另一端电连接所述互连结构。
以上实施例的电转接板的每层介质材料包括二氧化硅、氮化硅或氮氧化硅等绝缘材料，其通过半导体沉积工艺形成。位于介质材料层中的互连结构，如互连线和导电插塞也均是通过半导体沉积、刻蚀工艺形成，互连结构的材料均为导电材料，如铜、钛、铝、金、镍、铁、锡、银、锌或铬等金属。对于可选中包括基底的电转接板，其基底的材料一般为半导体材料，如硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体等。
需要说明的是，本发明的电转接板形成在基底上，基底为晶圆，电转接板为晶圆级。
实施例3
参考图14，本实施例与实施例1的区别在于，芯片30下方需要有空腔，形成完可光刻的键合材料32后，还包括：图形化可光刻的键合材料32，在可光刻的键合材料32中形成开口33，开口33的深度等于或小于可光刻的键合材料32的厚度。形成开口33的区域对应芯片30的工作区域，后期工艺键合第一芯片后，形成空腔，此空腔作为第一芯片的工作腔(如隔热空腔)。当芯片30的下方需要形成空腔时，通过在可光刻的键合层中形成开口，可以节省工艺步骤(否则需要在制造第一芯片时形成空腔)。本实施例中，开口33用于隔热，因此对于开口33的深度并不做限定，开口33可以贯穿可光刻的键合材料32(开口深度与可光刻的键合材料32厚度相同)也可以只贯穿可光刻的键合材料32的一部分厚度(开口深度小于可光刻的键合材料32的厚度)。在其他实施例中，如果需要对开口的深度进行限定，则在形成可光刻的键合材料时，形成合适的厚度。对于空腔型体声波谐振器(fbar)和表声波谐振器(SAW)在主体谐振区下方设置有下空腔，上方形成有封盖，封盖和主体谐振区之间形成了上空腔，本实施例中的空腔可以即可以作为上空腔也可以作为下空腔。对于牢固安置型体声波谐振器(SMR)，其上方也封盖之间形成有上空腔，本实施例中的空腔可以作为上空腔。对于红外热电堆传感器，其功能区下方设置有用于隔热的隔热空腔，本实施例形成的空腔可以作为隔热空腔。对于超声波传感器，膜状的振动部悬空设置，上表面用于接收超声波，下表面遮盖空腔，本实施例的空腔可以作为超声波传感器的下空腔。
本发明通过电镀工艺形成导电凸块，可以同时形成整个电转接板上的导电凸块，提高效率，而且，与半导体的前段工艺兼容，从而可以利用前段工艺完成晶圆级系统集成，使整个系统集成的工艺效率大大提升，节省了前段工艺与封装工艺之间的转接。同时解决了纵向多层堆叠的问题，利于封装的小型化。
进一步地，通过干膜键合芯片和电转接板，一方面干膜是可光刻材料，可以通过半导体工艺形成所需的图案样式，工艺简单且与半导体工艺兼容，可批量化生产。而且干膜的弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，减小芯片与器件晶圆的结合应力。光刻干膜时，可以在预形成导电凸块的区域外周保留围墙结构的干膜，这样在形成导电凸块时，由于干膜的阻挡，可以形成预期形状的导电凸块，防止导电凸块横向外溢。
进一步地，形成可光刻的键合材料时，其投影以芯片的中心为中心，覆盖面积大于芯片面积的10％，优选覆盖芯片的全部下表面(除第二焊垫所在的区域)，这样，在后续工艺形成塑封层时，保证芯片下方没有空隙，提高结合强度，提高成品率。
进一步地，通过将多个芯片先键合在电转接板上，对多个芯片实现了预对准，因此多个芯片与导电凸块可以同时进行热压键合，相较于将每个芯片和导电凸块依次键合大幅度提高了制造效率。进一步地，第二焊垫与导电凸块在垂直于电转接板表面方向上重叠区域的面积大于第二焊垫面积的一半，以提高两者的结合强度。
进一步地，电转接板可以为介质层，焊球位于介质层的下表面，介质层的下方也可以包括基底，基底中形成有硅通孔结构，焊球位于基底的下表面。可以根据实际情况在不同的工艺阶段形成硅通孔结构。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (18)

1.一种晶圆级封装方法，其特征在于，包括：
提供电转接板，所述电转接板的上表面具有裸露的第一焊垫；
通过电镀工艺在所述第一焊垫上形成导电凸块；
形成所述导电凸块后，提供至少一个芯片，所述芯片的下表面具有第二焊垫；
将所述芯片键合在所述电转接板上，并使所述芯片的第二焊垫与所述导电凸块电连接。
2.根据权利要求1所述的晶圆级封装方法，其特征在于，将所述芯片键合在所述电转接板上的方法包括：
在所述芯片的下表面或者所述电转接板的上表面形成可光刻的键合材料，所述可光刻的键合材料避开所述第二焊垫和所述导电凸块所在的区域，通过所述可光刻的键合材料将所述芯片键合在所述电转接板上。
3.根据权利要求1所述的晶圆级封装方法，其特征在于，所述电镀工艺包括：化学镀钯浸金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟，化学钯的时间为7-32分钟；或，
所述电镀工艺包括化学镍金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟。
4.根据权利要求1所述的晶圆级封装方法，其特征在于，所述第一焊垫或所述第二焊垫的面积为5-200平方微米；和/或，所述导电凸块的横截面积大于10平方微米。
5.根据权利要求1所述的晶圆级封装方法，其特征在于，所述第二焊垫和所述导电凸块的材料为金属，通过热压键合工艺将所述第二焊垫与所述导电凸块电连接。
6.根据权利要求5所述的晶圆级封装方法，其特征在于，每个所述第二焊垫与每个所述导电凸块逐一进行热压键合；或者多个所述第二焊垫与多个所述导电凸块同时进行热压键合。
7.根据权利要求1所述的晶圆级封装方法，其特征在于，所述第二焊垫与所述导电凸块的材料组合包括金-金、铜-铜、铜-锡或金-锡。
8.根据权利要求2所述的晶圆级封装方法，其特征在于，所述可光刻的键合材料包括：膜状干膜或液态干膜。
9.根据权利要求2所述的晶圆级封装方法，其特征在于，形成的所述可光刻的键合材料的厚度为5-200μm，且所述可光刻的键合材料在所述电转接板表面方向上的投影以所述芯片的中心为中心，并至少覆盖所述芯片面积的10％。
10.根据权利要求1所述的晶圆级封装方法，其特征在于，所述第二焊垫与所述导电凸块在垂直于所述电转接板表面方向上重叠区域的面积大于所述第二焊垫面积的一半。
11.根据权利要求1所述的晶圆级封装方法，其特征在于，键合所述芯片后还包括：形成塑封层，所述塑封层至少填充于相邻的所述芯片之间。
12.根据权利要求1所述的晶圆级封装方法，其特征在于，形成所述电转接板包括：
提供基底，在所述基底上形成介质材料层以及位于所述介质材料层中的互连结构，形成连接所述互连结构并暴露于所述介质材料层顶面的所述第一焊垫；
键合所述芯片后，去除所述基底，在所述介质材料层的下表面形成连接所述互连结构的焊球；
或，
提供基底，在所述基底的上表面内部形成硅通孔结构，在所述基底上形成介质材料层以及位于所述介质材料层中并连接所述硅通孔结构的互连结构，；键合所述芯片后，对所述基底的下表面进行减薄，暴露出所述硅通孔结构，并形成连接所述硅通孔结构的焊球；
或，
所述电转接板包括基底以及位于所述基底上表面的介质材料层，所述介质材料层中形成有互连结构，所述互连结构电连接所述第一焊垫，键合所述芯片后，从所述基底的下表面形成硅通孔结构，并在所述基底的下表面形成连接所述硅通孔结构的焊球，所述硅通孔结构的另一端电连接所述互连结构。
13.根据权利要求12所述的晶圆级封装方法，其特征在于，其特征在于，所述介质材料层为多层结构，所述方法包括：
依次形成每一层介质材料；并形成贯穿单层或多层所述介质材料的所述导电插塞；形成位于所述导电插塞两端的互连线，所述互连结构包括所述导电插塞和所述互连线。
14.根据权利要求1所述的晶圆级封装方法，其特征在于，所述芯片具有第二焊垫的面为正面，与正面相背的面为背面，所述芯片键合于所述电转接板之前，将所述芯片的背面临时键合于基板上；
将所述芯片键合在所述电转接板上后，解键合所述基板。
15.根据权利要求14所述的晶圆级封装方法，其特征在于，所述芯片通过粘合层或静电键合临时键合于所述基板上。
16.根据权利要求1所述的晶圆级封装方法，其特征在于，键合所述芯片后，提供封盖基板，所述封盖基板的第一表面包含空腔，键合所述封盖基板的第一表面与所述器件晶圆，并使所述空腔至少遮盖所述芯片的一部分。
17.根据权利要求16所述的晶圆级封装方法，其特征在于，所述方法还包括：在所述封盖基板上形成电连接结构，将所述芯片的电性引出。
18.根据权利要求2所述的晶圆级封装方法，其特征在于，形成完所述可光刻的键合材料后，所述方法还包括：
图形化所述可光刻的键合材料，在预形成所述导电凸块的区域外周形成围墙结构。
CN202110129182.2A 2021-01-29 2021-01-29 一种晶圆级封装方法 Withdrawn CN114823380A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110129182.2A CN114823380A (zh) 2021-01-29 2021-01-29 一种晶圆级封装方法
PCT/CN2022/072999 WO2022161249A1 (zh) 2021-01-29 2022-01-20 一种晶圆级封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110129182.2A CN114823380A (zh) 2021-01-29 2021-01-29 一种晶圆级封装方法

Publications (1)

Publication Number Publication Date
CN114823380A true CN114823380A (zh) 2022-07-29

Family

ID=82525724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110129182.2A Withdrawn CN114823380A (zh) 2021-01-29 2021-01-29 一种晶圆级封装方法

Country Status (1)

Country Link
CN (1) CN114823380A (zh)

Similar Documents

Publication Publication Date Title
US10777502B2 (en) Semiconductor chip, package structure, and pacakge-on-package structure
CN108336037B (zh) 一种晶圆级系统封装结构和电子装置
TWI421987B (zh) 晶圓級積體封裝
KR20200037051A (ko) 집적 회로 패키지 및 방법
CN110556346A (zh) 半导体结构
US20050101116A1 (en) Integrated circuit device and the manufacturing method thereof
CN109003961B (zh) 一种3d系统集成结构及其制造方法
TW202013660A (zh) 半導體元件及其形成方法
KR20170013343A (ko) 2d 및 3d ic 패키징을 위한 통합된 인터포저 솔루션
CN110690165B (zh) 一种芯片封装方法及封装结构
KR102480685B1 (ko) 반도체 디바이스 및 제조 방법
KR102485701B1 (ko) 반도체 디바이스 및 방법
CN115295507A (zh) 集成电路器件和其形成方法
CN114937643A (zh) 半导体封装中的模塑管芯及其形成方法
CN114823357A (zh) 晶圆级封装方法以及封装结构
CN110634848A (zh) 一种多芯片堆叠封装结构及其制作方法
CN114823380A (zh) 一种晶圆级封装方法
CN114823390A (zh) 晶圆级系统封装方法及封装结构
KR101761502B1 (ko) 반도체 디바이스 및 그 제조 방법
CN114823383A (zh) 一种晶圆级封装方法
CN114823356A (zh) 晶圆级系统封装方法及晶圆级系统封装结构
CN114823388A (zh) 一种晶圆级系统封装方法
CN114823392A (zh) 一种晶圆级系统封装结构及其封装方法
CN113539857A (zh) 一种系统级封装方法及封装结构
CN114823376A (zh) 一种晶圆级系统封装结构及其封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20220729