CN1147691A - 栅电极形成的改进 - Google Patents

栅电极形成的改进 Download PDF

Info

Publication number
CN1147691A
CN1147691A CN96109306.4A CN96109306A CN1147691A CN 1147691 A CN1147691 A CN 1147691A CN 96109306 A CN96109306 A CN 96109306A CN 1147691 A CN1147691 A CN 1147691A
Authority
CN
China
Prior art keywords
film
district
oxide
substrate
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96109306.4A
Other languages
English (en)
Other versions
CN1088913C (zh
Inventor
深濑匡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1147691A publication Critical patent/CN1147691A/zh
Application granted granted Critical
Publication of CN1088913C publication Critical patent/CN1088913C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type

Abstract

本发明涉及一种制造栅电极的改进方案。在衬底表面制作第一和第二氧化物。第二氧化物顶面比第一氧化物顶面高出一个H的高度。由一层多晶硅膜和一层沉积在多晶硅膜上的硅化物膜组成的栅电极，使得经过平整的多晶硅膜平面高于第一氧化物顶面，但却低于第二氧化物顶面。本发明在不增加制作步骤的情况下防止了多晶硅膜的过量刻蚀，由此而有可能使所制作的栅电极具有为掩模所限定的尺寸。

Description

栅电极形成的改进
本发明涉及一种半导体器件及其制造方法，尤其涉及一种半导体器件的栅电极形成的改进。
现有包括MOS(金属-氧化物-半导体)晶体管在内的半导体器件是用氧化物将器件的形成区互相隔离开来的。该氧化物是使选择区进行热氧化形成的。而栅电极则具有两层结构，包括一层多晶硅薄膜和一层硅化物薄膜，例如用硅化钨沉淀在多晶硅薄膜上制作。
在这类半导体器件中，具有微米级结构和高集成度的256Mb(兆位)的DRAM(动态随机存取存储器)包含0.25微米宽度的器件隔离区，0.25微米宽度的器件形成区，供器件隔离用的氧化层厚度是0.3微米，以及栅电极的宽度是0.25微米。为了形成这样的微米尺寸图形，采用了诸如KrF(氟化氪)之类的短波激光作光源的光刻技术。
图1A和图1B示出用于栅电极形成的制作光刻胶掩膜的常规方法。如图1A所示，在衬底1的表面上形成多个氧化物3用于隔离多个器件形成区。一层多晶硅栅薄膜5形成在衬底1上，一层硅化物栅薄膜6则形成在多晶硅栅薄膜5上。硅化物栅薄膜6上覆盖着光刻胶7。多晶硅栅膜5和硅化物栅6都有不平整的表面，从那里反映出氧化物3的升高。
当用以制作栅电极的光刻胶掩膜覆盖在硅化物栅膜6上时，入射光L会从硅化物栅膜6升高部分的边角反射出来射向遮光掩膜18。于是在光刻胶7被刻蚀去除后，留下的光刻胶7-1就会在器件的形成区有一部位7-2小于掩膜18的宽度，如图1B所示。
美国专利5,346,587号中DOAN等人(1994年11月13日公告)，曾经提出一项试图解决上述问题的方法，该方法各个步骤的剖面视图示于图2A-2D。
如图2A所示，按照常规方法在衬底1上形成用于隔离器件形成区的氧化物膜3以及氧化物栅膜2。然后，一般用LPCVD(低压化学气相沉积)法在衬底上形成一层厚的多晶硅栅膜5。因为多晶硅具有优良的覆盖特征，多晶硅栅膜5的顶面反映出氧化膜3升高部分的外形。
然后，如图2B所示，将多晶硅栅膜5整平。再将硅化钨制成的硅化物栅膜6覆盖在整平了的多晶硅栅膜5-1上。硅化物栅膜6具有平坦的顶面，这反映了它下层多晶硅膜5-1的平坦表面。然后将光刻胶涂复在硅化物栅6的上面，并经KrF激光束曝光形成光刻胶图形7-2，用以制作栅电极8。
KrF激光束会在硅化物栅膜6上反射。但是，因为硅化物栅膜6的表面平坦，不会像常规方法(图1A)那样出现不规则的反射。因此光刻胶图形7-2就能和掩膜的图形精确地一致。
然后，以光刻胶7-2为掩膜，用常规的方法对硅化物栅膜6和多晶硅栅膜5-1两者进行刻蚀，于是就做成如图2C所示的栅电极8。
但上述美国专利5,346,587号的方法有如下问题。在此方法中，当将多晶硅栅膜5整平时，多晶硅栅膜5要刻蚀到何种程度是由经验来控制时间的。然而，在多晶硅栅膜5被腐蚀的过程中要观察多晶硅栅膜5的厚度是非常困难，甚至是不可能的。这就会由此经常出现多晶硅栅膜5被过腐蚀的危险。一旦多晶硅栅膜5受到如图2D所示的过腐蚀，则氧化物栅膜2和/或衬底1就可能露出。
只要硅化物栅膜6直接与露出的氧化物栅膜2表面接触，由于硅化物栅膜6和衬底1之间功函数的差异迫使晶体管的阀值电压改变。
此外，在制作栅电极的过程中，如果多晶硅栅膜5很薄，则当刻蚀复在具上的硅化物栅膜6的时侯，氧化物栅膜2可能受到刻蚀，甚至连衬底1也可能被刻蚀。
于是，本领域的技术人员为了防止多晶硅栅膜5的过腐蚀就可以采用为检测刻蚀终点制作标记的方法。然而，增加制作这种标记的步骤就增加了器件的制造步骤，是不可取的。
本发明的目的是要提供一种半导体器件及其制造方法，它在不明显增加制作步骤的情况下，能按与掩模相同的形状制成栅电极。
一方面，本发明提供了一种半导体器件包括：一衬底；第一层氧化物制作在衬底表面上，用以使器件形成区相互隔离；氧化物栅膜制作在衬底表面上并在第一层氧化物之间；以及至少有一个栅电极制作在至少有一层第一层氧化物和氧化物栅膜上，栅电极包括一层多晶硅膜和沉积在该多晶硅膜上的一层硅化物膜，其特征在于，在衬底表面上至少制有一层第二层氧化物，第二层氧化物的顶面比第一层氧化物的顶面高出一个高度H，多晶硅膜被整平的平面比第一层氧化物的顶面高，但比第二层氧化物的顶面底。
例如，高度H在500埃到1500埃的范围内(包括500埃和1500埃本身在内)。
另一方面，本发明提供了一种半导体器件的制造方法，包括如下步骤：(a)在衬底的表面形成第一和第二区，第二区的顶面高于第一区的顶面；(b)在第一和第二两区内的选定区中形成氧化物用于使器件形成区相互隔离，这样就使第二区内形成的氧化物顶面比第一区内形成的氧化物顶面高出一个高度H；(c)在氧化物之间的衬底表面上形成氧化物栅膜；(d)在整个衬底上形成多晶硅膜；(e)平整多晶硅膜直至露出第二区内形成的氧化物顶面；(f)在已平整的多晶硅膜上沉积一层硅化物膜。
第一区可用多种方法做成。例如，可用选择氧化衬底的方法，或用腐蚀衬底的方法制成第一区。当第一区是用腐蚀衬底方法制作时，腐蚀的深度最好是在500埃到1500埃范围之内(包括500埃和1500埃本身)。第一区和第二区内氧化物的形成最好是在同时进行。
本发明还提供一种半导体器件的制作方法，包括下列步骤：(a)依次在衬底上制作一层氧化物膜、一层多晶硅膜、和一层氮化硅膜，(b)刻蚀去除选定区内的氮化硅膜，(c)在衬底的第一区内刻蚀多晶硅膜和氧化物膜，在衬底的第二区内留下未被刻蚀的多晶硅膜和氧化物膜，(d)以剩下的氮化硅膜作为掩膜刻蚀衬底，(e)将衬底和剩下的多晶硅膜一起进行氧化使得在第二区内形成的氧化物顶面比在第一区内形成的氧化物顶面高出一个H的高度，(f)在氧化物之间的衬底表面上制作氧化物栅膜，(g)在整个衬底上形成多晶硅膜，(h)将多晶硅膜整平直至第二区内形成的氧化物顶面露出为止，(i)在整平的多晶硅膜上沉积一层硅化物膜。
上述步骤(d)中刻蚀的深度最好是在200埃至800埃(包括200埃和800埃本身)的范围内。
本发明中第二氧化物层和在第二区内形成的氧化物层的顶面比第一氧化物层和在第一区内形成的氧化物层的顶面高，因此就有可能利用第二氧化物和在第二区内形成的氧化物层作为标记用于检测平整多晶硅膜的腐蚀终点。这样，就有可能防止在器件形成区内多晶硅膜受到过腐蚀。
第二氧化物和在第二区内的氧化物形成是和用于隔离器件分隔区的氧化物形成同时完成的。于是，就没有必要再增加步骤去形成第二区内的氧化物和第二氧化物。因而就没有增加制作步骤的总数。
图1A是用常规方法制作的半导体器件的剖面视图
图1B是图1A所示半导体器件已在其上形成光刻胶掩膜时的平面视图。
图2A至图2C是表示与制造半导体器件常规方法的多个步骤相应的半导体器件的剖面视图。
图2D是具有不规则多晶硅刻蚀的半导体器件剖面视图。
图3A至3D是按照本发明第一实施例制造的半导体器件的剖面视图。
图4A至4H是按照本发明第二实施例制造的半导体器件的剖面视图。
图5A至5H是按照本发明第三实施例制造的半导体器件的剖面视图。
第一实施例：
参阅图3A，在衬底1的表面上，已制成多个第一氧化物膜3，在两条第二氧化物膜4之间有多个第一氧化物膜3，而氧化物栅膜2则位于第一氧化物膜3和第二氧化物膜4之间。制作第一氧化物膜3的目的是将器件形成区互相隔离。制作第二氧化物膜4是用于作为检测刻蚀多晶硅膜的终点的标记，下面将予以描述。
第二氧化物膜4的特点在于，它的顶面比第一氧化物膜3的顶面高出一个高度H。这个高度H最好是在500埃到1500埃(包括500埃与1500埃本身)的范围内。在第一和第二氧化物膜3和4上面以及在用低压化学气相沉积法(LPCVD)制成的氧化物栅膜2的上面整个地复盖一层厚的多晶硅栅膜5。因多晶硅具有良好的复盖特性，多晶硅栅膜5就具有不平整的顶面，反应出第一和第二氧化物膜3和4的凸起部分的形状。
随后，如图3B所示，将多晶硅栅膜5整平，整平多晶硅膜5，譬如说，是采用各向同性刻蚀法或是化学和机械抛光法(CMP)完成的。多晶硅栅膜5的整平直到第二氧化物膜4的顶面露出才终止。当用各向同性的干法腐蚀整平多晶硅栅膜5时，可以通过检测因第二氧化物膜4的暴露引起等离子体发射出现变化而确定应该停止腐蚀的时间。当采用CMP法时，可以通过检测因第二氧化物膜4的暴露引起摩擦系数出现变化而确定应该停止化学和机械抛光的时间。
由于第二氧化物膜4的顶面比第一氧化物膜3的顶面高，所以第二氧化物膜4可以用作检测多晶硅栅膜5刻蚀终点的标记。因此就有可能防止多晶硅栅膜5的过量刻蚀。
硅化物栅膜6有一平坦的顶面，反应了在它下层的多晶硅膜5-1的平坦表面。然后，如图3C所示，用硅化钨制造的硅化物栅膜6沉积在平整的多晶硅栅膜5-1上。再在硅化物栅膜6的整个表面上涂复光刻胶，并用KrF激光束刻蚀出栅状图形7-2。
KrF激光束在硅化物栅膜6的顶面处反射。但因为硅化物栅膜6的顶面是平坦的，所以决不会像图1A所示那种常规硅化物栅膜那样出现不规则反射。这样，就有可能使做成的光刻胶掩膜7-2与原始不透光掩模的形状和尺寸一致。
于是，如图3D所示，硅化物栅膜6和多晶硅栅膜5就可按常规的刻蚀方法制成栅电极8。
早先已提到过，最好不要用分开的步骤生成第二氧化物膜4，因为这就明显地增加整个工艺制作步骤数了。
在下面第二和第三实施例中将要描述生成第二氧化物膜4作为检测刻蚀终点标记的方法。
第二实施例
下面将参照图4A至图4H描述生成氧化物膜4的方法。在本实施例中，衬底的第一区是凹陷下去的，借此使得做在第二区内的氧化物膜顶面高于做在第一区内的氧化物膜顶面。尤如第一实施例那样，在第二区内制成的氧化物膜就可以用作检测多晶硅栅膜刻蚀终点的标记。
首先，在衬底1上沉积一垫衬氧化物膜9、一层氮化硅膜10和光刻胶11。做成光刻胶11图形之后，在器件形成区内刻去氮化硅膜10作为第一区。然后，如图4B所示，将衬底1氧化，此时因为有氮化硅膜10留存在周边区或第二区内，衬底1只是在器件形成区内才被氧化，结果是氧化物膜12产生在器件形成区内。然后再将氮化硅膜10和氧化物膜12全部去除。
于是，衬底1就在器件形成区内有一个凹陷部分。为了不显著增加制作步骤数，去除器件形成区内的氮化硅膜10是用刻蚀的方法完成的，这也是为向衬底进行离子注入所要求的。
在如动态随机存取存储器(DRAM)这样的存储器件中，只是具有很窄器件隔离区的存储单元才可能被凹隔下去。
在88年的超大规模集成电路会议文摘第17至18页(VLS1Symposium Digest pp 17-18)中，描述了一种在DRAM存储器中的凹陷存储单元的方法，以此在存储节点中减缓步骤。为了在存储节点中减缓步骤，需要凹陷5000埃左右。
与此相反，本发明的目的仅仅是为整平多晶硅栅膜，因此凹陷的深度，即高度H，最好在500埃到1500埃的范围内，该范围相应于多晶硅栅膜的厚度。
在本发明实施例中，器件形成区的凹陷是用选择氧化的方法进行的。然而，必须指出，凹陷区的完成也可以通过在衬底1上涂光刻胶11作掩膜直接刻蚀。
然后，如图4C所示，氧化物膜13和氮化硅膜14沉积在衬底1上，并制成所要求的图形。然后如图4D所示，用常规的选择氧化工艺在器件形成区和其周边区内制作多个氧化物膜3，氧化物膜3的制作使得在周边区内做成的氧化物膜3b的顶面比在器件形成区内做成的氧化物膜3a的顶面高出一个H的高度。高度H相当于平整了的多晶硅栅膜的厚度，而其最佳范围是在500埃到1500埃(包括500埃和1500埃本身)之间。氧化物栅膜2也是制作在氧化物膜3之间。
然后，如图4E所示，在氧化物栅膜2和氧化物膜3上面整个地沉积着一厚层多晶硅栅膜5，再如图4F所示，将多晶硅栅膜5整平，直至周边区内氧化物膜3b的顶面显现为止。
然后，如图4G所示，在整平了的多晶硅栅膜5-1上整个地沉积上一层硅化物栅膜6。再在硅化物栅膜6上涂复光刻胶，接着在光刻胶上做成栅电极的图形7-2。再用常规方法刻蚀硅化物栅膜6和多晶硅栅膜5制成栅电极8。
当在DRAM中只有存储单元要凹陷时，则周边区内的氧化膜顶面就呈暴露状态。这样，周边区内的器件栅电极只能通过硅化物栅膜6进行气互连。
根据第二实施例，因为硅化物栅膜6的表面平坦，在制作栅电极8当中不会发生激光束的不规则反射。因此，就有可能使光刻胶掩膜形成为和光掩膜精确一致的形状。
此外，也没有必要将形成氧化膜3b作为检测多晶硅栅膜5的刻蚀终点标记以单独的步骤进行，因为氧化物膜3b是和作为器件形成区隔离带的氧化物膜3a同时制成的。
而且，腐蚀器件形成区的刻蚀工艺可以与制作p型和/或n型墙采用共同的刻蚀工艺。于是总的制作步骤数并没有增加。
第三实施例
在第三实施例中，采用另一种使器件形成区彼此隔离的制作氧化物膜的方法。它使其中制作在周边区或第二区的氧化物膜顶面高于制作在器件形成区或第一区的氧化物膜顶面。与第一和第二实施例相类似，制作在周边区或第二区内的氧化物膜用作检测多晶硅栅膜刻蚀终点的标记。
如图5A所示，在衬底上依次沉积一层氧化物膜15、一层多晶硅膜16和一层氮化硅膜17。氧化物膜15的厚度在50埃至300埃的范围内，多晶硅膜16的厚度在500埃到1000埃的范围内，氮化硅膜17的厚度在1500埃到2500埃的范围内。
然后，如图5B所示，刻蚀氮化硅膜17使得只在要制作器件的区域内保留未刻蚀的氮化硅膜17-1。然后，在第二区或周边区的上面形成光刻胶11。
然后，如图5C所示，利用光刻胶11和氮化硅膜17-1作为掩膜只对第一区或器件形成区中的多晶硅膜16和氧化物膜15进行刻蚀。然后，利用多层结构15、16和17-1作为掩膜对衬底1进行刻蚀。衬底1被刻蚀的深度在200埃到800埃的范围内。
再将光刻胶11除去。然后，再将衬底氧化，使在器件形成区和周边区内都形成氧化物膜3。在器件形成区中，氧化过程是从衬底1上开始的，而在周边区中，因为多晶硅膜16仍留存在那里，所以氧化是从多晶硅膜1b开始的。于是，在器件形成区内和在周边区内产生的氧化物膜顶面具有不同的高度。具体地说，就是在周边区内产生的氧化物膜3b的顶面比在器件形成区内产生的氧化物膜3a的顶面要高出一个高度H。
高度差H可以随衬底1的刻蚀深度、多晶硅膜16的厚度或氧化条件而改变。在第三实施例中，高度H是设在500埃到1500埃(包括500埃与1500埃本身)的范围内。这个范围和在此后要沉积在氧化物膜3上的多晶硅栅膜的厚度相对应。
然后，氧化物栅膜2形成在氧化物膜3之间。其次，如图5E所示，一厚层多晶硅栅膜5沉积在整个衬底1上。此后，将多晶硅栅膜5整平直至如图5F所示在周边区内产生的氧化物膜3b的顶面暴露出来为止。
然后，与第二实施例类似，如图5G所示，在整平的多晶硅栅膜5-1的整个面上沉积一层硅化物栅膜6。然后，在硅化物栅膜6上涂复一层光刻胶，并在其上制成栅电极的图形7-2。再用常规方法刻蚀硅化物栅膜6和多晶硅栅膜5-1，用以制作如图5H所示的栅电极8。
在上述的第三实施例中，它与第二实施例类似，不必要有一个独立的步骤来形成氧化物膜3b用作检测多晶硅栅膜5刻蚀终点的标记，因为氧化物膜3b是和用作器件形成区隔离带的氧化物膜3a一起形成的。此外，用以腐蚀多晶硅膜16、氧化物膜15和在器件形成区内的衬底1的刻蚀工艺可以和制作p型和/或n型墙采用共同的刻蚀工艺。于是，制作步骤数没有增加。
在经过腐蚀的衬底1上产生的氧化物膜3a具有平坦的表面，它使栅电极8的制作更为容易。

Claims (9)

1.一种半导体器件包括：一衬底；第一氧化物，形成在所说的衬底上，用以将器件形成区彼此隔离；氧化物栅膜，形成在所说第一氧化物之间的所说衬底的表面上；以及至少一个栅电极，形成在至少一个所说的第一氧化物和所说的氧化物栅膜上，所说的栅电极包括一层多晶硅膜和一层沉积在所说多晶硅膜上的硅化物膜，其特征在于：
至少有一个第二氧化物形成在所说衬底的表面上，所说第二氧化物的顶面比所说第一氧化物的顶面高出一个高度H，
所说的多晶硅膜经整平的平面比所说第一氧化物的顶面高，但比所说第二氧化物的顶面低。
2.如权要求1所说的一种半导体器件，其特征在于：
其中所说的高度H最低为500埃，但低于1500埃。
3.一种半导体器件的制造方法，其特征在于，它包括如下步骤：
(a)在衬底的表面上形成第一区和第二区，所说的第二区的顶面高于所说的第一区的顶面；
(b)在所说的第一区和第二区的选定区中形成氧化物用以使器件形成区彼此隔离，使得在所说第二区内形成的氧化物的顶面比在所说的第一区内形成的氧化物的顶面高出一个高度H；
(c)在所说氧化物之间的所说衬底的表面上形成氧化物栅膜；
(d)在整个所说的衬底上形成一层多晶硅膜；
(e)将所说的多晶硅膜整平，直至形成在所说第二区内的所说氧化物的顶面露出为止；
(f)在所说的整平的多晶硅膜上沉积一层硅化物膜。
4.如权利要求3所说的一种方法，其特征在于：
其中所说的高度H最低是500埃，但低于1500埃。
5.如权利要求3或4所说的一种方法，其特征在于：
其中所说的第一区是在所说的衬底中用刻蚀方法形成的。
6.如权利要求3或4所说的一种方法，其特征在于：
其中所说的第一区是在所说的衬底中用选择氧化的方法形成的。
7.如权利要求3或4所说的一种方法，其特征在于：
其中在所说第一区和第二区内所说的氧化物是彼此同时形成的。
8.一种制造半导体器件的方法，其特征在于，它包括如下步骤：
(a)在衬底上依次形成一层氧化物膜、一层多晶硅膜和一层氮化硅膜；
(b)在选定区中刻蚀去除所说的氮化硅膜；
(c)对所说衬底的第一区中的所说多晶硅膜和氧化物膜进行刻蚀，在所说衬底的第二区中，留下未被刻蚀的所说多晶硅膜和氧化物膜；
(d)以留下的氮化硅膜作为掩膜刻蚀所说的衬底；
(e)将留下的多晶硅膜和所说的衬底进行氧化，使得在所说的第二区内形成的氧化物顶面比在所说的第一区内形成的氧化物顶面高出一个高度H；
(f)在所说氧化物之间的衬底表面上形成氧物栅膜；
(g)在整个所说的衬底上形成一层多晶硅膜；
(h)整平所说的多晶硅膜直至在所说第二区内形成的所说氧化物的顶面露出为止；
(i)在所说整平的多晶硅膜上沉积一层硅化物膜。
9.如权利要求8所说的一种方法，其特征在于：
其中在所说的步骤(e)中的所说高度H是在从500埃到1500埃的包括500埃和1500埃本身的范围之内。
CN96109306A 1995-08-16 1996-08-16 半导体器件及其制造方法 Expired - Fee Related CN1088913C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7208690A JP2790084B2 (ja) 1995-08-16 1995-08-16 半導体装置の製造方法
JP208690/95 1995-08-16

Publications (2)

Publication Number Publication Date
CN1147691A true CN1147691A (zh) 1997-04-16
CN1088913C CN1088913C (zh) 2002-08-07

Family

ID=16560467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96109306A Expired - Fee Related CN1088913C (zh) 1995-08-16 1996-08-16 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US6133115A (zh)
JP (1) JP2790084B2 (zh)
KR (1) KR100215524B1 (zh)
CN (1) CN1088913C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842578B2 (en) 2006-12-14 2010-11-30 Semiconductor Manufacturing International (Shanghai) Corporation Method for fabricating MOS devices with a salicided gate and source/drain combined with a non-silicide source drain regions

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3331910B2 (ja) * 1997-06-20 2002-10-07 日本電気株式会社 半導体装置及びその製造方法
WO2003038893A2 (de) * 2001-10-26 2003-05-08 Infineon Technologies Ag Halbleiterstruktur und verfahren zum herstellen derselben
US6627510B1 (en) * 2002-03-29 2003-09-30 Sharp Laboratories Of America, Inc. Method of making self-aligned shallow trench isolation
US8211786B2 (en) * 2008-02-28 2012-07-03 International Business Machines Corporation CMOS structure including non-planar hybrid orientation substrate with planar gate electrodes and method for fabrication
US8872339B2 (en) * 2012-02-10 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductors structure with elements having different widths and methods of making the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4671851A (en) * 1985-10-28 1987-06-09 International Business Machines Corporation Method for removing protuberances at the surface of a semiconductor wafer using a chem-mech polishing technique
US4800171A (en) * 1987-10-02 1989-01-24 Advanced Micro Devices, Inc. Method for making bipolar and CMOS integrated circuit structures
SE461428B (sv) * 1988-06-16 1990-02-12 Ericsson Telefon Ab L M Foerfarande foer att paa ett underlag av halvledarmaterial framstaella en bipolaer transistor eller en bipolaer transistor och en faelteffekttransistor eller en bipolaer transistor och en faelteffekttransistor med en komplementaer faelteffekttransistor och anordningar framstaellda enligt foerfarandena
KR910009739B1 (ko) * 1988-07-13 1991-11-29 삼성전자 주식회사 반도체장치의 제조방법
US4868135A (en) * 1988-12-21 1989-09-19 International Business Machines Corporation Method for manufacturing a Bi-CMOS device
JP3015540B2 (ja) * 1991-09-26 2000-03-06 株式会社東芝 半導体装置の製造方法
JPH06204414A (ja) * 1991-07-31 1994-07-22 Texas Instr Inc <Ti> Ｃｍｏｓ集積回路のチャネルストップ構造
US5134085A (en) * 1991-11-21 1992-07-28 Micron Technology, Inc. Reduced-mask, split-polysilicon CMOS process, incorporating stacked-capacitor cells, for fabricating multi-megabit dynamic random access memories
JPH05226334A (ja) * 1992-02-13 1993-09-03 Mitsubishi Electric Corp 半導体装置，およびその製造方法
US5258096A (en) * 1992-08-20 1993-11-02 Micron Semiconductor, Inc. Method of forming local etch stop landing pads for simultaneous, self-aligned dry etching of contact vias with various depths
US5346587A (en) * 1993-08-12 1994-09-13 Micron Semiconductor, Inc. Planarization of a gate electrode for improved gate patterning over non-planar active area isolation
US5405790A (en) * 1993-11-23 1995-04-11 Motorola, Inc. Method of forming a semiconductor structure having MOS, bipolar, and varactor devices
JP2959412B2 (ja) * 1994-09-28 1999-10-06 日本電気株式会社 半導体記憶装置及びその製造方法
US5471416A (en) * 1994-11-14 1995-11-28 National Semiconductor Corporation Method of programming a CMOS read only memory at the second metal layer in a two-metal process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842578B2 (en) 2006-12-14 2010-11-30 Semiconductor Manufacturing International (Shanghai) Corporation Method for fabricating MOS devices with a salicided gate and source/drain combined with a non-silicide source drain regions

Also Published As

Publication number Publication date
KR100215524B1 (ko) 1999-08-16
JPH0955359A (ja) 1997-02-25
US6133115A (en) 2000-10-17
JP2790084B2 (ja) 1998-08-27
CN1088913C (zh) 2002-08-07

Similar Documents

Publication Publication Date Title
CN1035141C (zh) 半导体存储器的制造方法
JP3320794B2 (ja) 波状素子接点コンデンサを形成するための方法
CN1193411C (zh) 解决与蚀刻沟道过程有关的光学边缘效应的器件与方法
CN1176494C (zh) 超密集动态随机存取存储单元及其制造方法
CN1293638C (zh) 半导体存储器件和采用镶嵌位线工艺制造该器件的方法
CN1088913C (zh) 半导体器件及其制造方法
US5759894A (en) Method for forming a DRAM capacitor using HSG-Si
CN1240121C (zh) 半导体器件及使用金属镶嵌工艺制造半导体器件的方法
CN1115115A (zh) 使用相移掩模在半导体器件中制造细环形电荷存储电极的方法
US7109091B2 (en) Method for processing a substrate to form a structure
US6876014B2 (en) Interconnection structure of a semiconductor device
CN1236974A (zh) 用两个腐蚀图形制造半导体存储器件的方法
CN100339971C (zh) 浅沟槽隔离结构的制造方法
US20010045648A1 (en) Method and system for decreasing the spaces between wordlines
CN1205668C (zh) 埋入式源/漏极区的存储器组件的制造方法
CN1275314C (zh) 位元线的形成方法
CN1282238C (zh) 半导体工序
CN1072842C (zh) 具有电容器的半导体存储器件
CN1156008C (zh) 半导体器件及其制造方法
CN1208825C (zh) 单芯片系统组件的制造方法
CN1286164C (zh) 具有自行对准接触窗的存储器元件的制造方法及结构
CN1532893A (zh) 闪存浮动栅极的制造方法
CN1063287C (zh) 具有电容器的半导体存储器件的制造方法
CN1267987C (zh) 隔离具有部分垂直沟道存储单元的有源区的方法
CN1194406C (zh) 堆栈闸极快闪存储装置的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030516

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030516

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee