CN1156008C

CN1156008C - 半导体器件及其制造方法

Info

Publication number: CN1156008C
Application number: CNB001040642A
Authority: CN
Inventors: 拉马・迪瓦卡鲁尼; 拉马·迪瓦卡鲁尼; ・格略宁; 乌里克·格略宁; A・曼德尔曼; 金炳烈; 尼斯比特; 杰克·A·曼德尔曼; J・拉登斯; 拉里·尼斯比特; 卡尔·J·拉登斯
Original assignee: Siemens AG; International Business Machines Corp
Current assignee: Siemens AG; International Business Machines Corp
Priority date: 2000-03-16
Filing date: 2000-03-16
Publication date: 2004-06-30
Anticipated expiration: 2020-03-16
Also published as: CN1332477A

Abstract

一种包括衬底的半导体器件。至少一对深沟槽被安置在衬底中。颈圈衬在各个深沟槽的至少部分壁上。深沟槽填充物将各个深沟槽填充。掩埋条完全跨越各个深沟槽填充物和各个颈圈上的各个深沟槽延伸。隔离区被安置在各个深沟槽之间。介质区覆盖各个深沟槽中的各个掩埋条。

Description

半导体器件及其制造方法

本申请涉及到1999年1月20日提出的题为“与存储深沟槽自对准的掩埋条的改进工艺”的美国专利申请No.09/233887，此处将其公开的整个内容列为参考。

技术领域

本发明涉及到半导体器件。更确切地说，本发明涉及到动态随机存取存储器(DRAM)器件。

背景技术

人们正在单个芯片上制造数目越来越多的诸如分立存储器单元之类的半导体器件。结果，器件的尺寸不断地缩小。器件尺寸的缩小，增大了在半导体器件结构的满足要求的功能区上确保适当的对准的难度。

例如，图1示出了一种埋置的隔离节点沟槽(MINT)单元。图1所示的MINT单元包括一个平面传送器件。图1所示的器件包括深沟槽电容器1、用来确定有源区的浅沟槽隔离区2、位线接触(CB)3、字线(WL)5即传送器件的栅、栅氧化物7以及N+源/漏区9和11。在图1所示的结构中，掩埋条12将深沟槽电容器存储沟槽节点1连接到传送器件的源/漏扩散区11。在MINT中，MINT掩埋条的电阻可以是存储器单元的深沟槽1与浅沟槽隔离区2之间的重叠的函数。

发明内容

本发明将MINT掩埋条电阻视为深沟槽与有源区之间的重叠的函数，使浅沟槽隔离图形自对准于深沟槽，从而确保掩埋条制作所需的整个沟槽宽度。

根据这些和其它的目的与优点，本发明提供了一种半导体器件，它包含：衬底；衬底中的至少一对深沟槽；衬在各个深沟槽的至少部分壁上的颈圈；各个深沟槽中的深沟槽填充物；在各个深沟槽填充物和各个颈圈上完全跨越各个深沟槽延伸的掩埋条；深沟槽之间的隔离区；以及各个深沟槽中的覆盖各个掩埋条的介质区，其中成对的沟槽之间的隔离区自对准于深沟槽。

本发明的各个情况还提供了一种制作有源区和浅沟槽隔离的工艺，其中所述有源区和所述浅沟槽隔离自对准于深沟槽，此工艺包含：在衬底中通过衬底表面上的第一介质层制作至少一对相邻的深沟槽；在各个深沟槽的至少部分侧壁上制作介质颈圈；填充深沟槽；使沟槽填充物的顶表面凹下；对部分沟槽颈圈进行腐蚀；在沟槽填充物上和凹下的沟槽颈圈中淀积条形材料；在条形材料、衬底和第一介质层的暴露表面上淀积第二介质层；对此结构进行整平，从而清除部分第二介质层，使第二介质层只保留在深沟槽中；淀积光刻胶层；对光刻胶进行图形化，以便暴露深沟槽中的部分第二介质层和部分第一介质层，并且至少保留部分覆盖深沟槽的光刻胶；清除各个沟槽之间的部分第一介质层；清除各个沟槽之间的部分衬底；在由清除部分第一介质层和部分第二介质层所产生的间隔中，淀积第三介质层，并对第三介质层进行整平；以及清除第一介质层的其余部分。

本发明的其它情况提供了一种用上述工艺制作的半导体器件。

从下列详细描述中，本技术领域的熟练人员将容易地明了本发明的其它目的与优点，其中仅仅简单地用说明实施本发明所预期的最佳模式的方法描述了本发明的最佳实施例。正如可以理解的那样，本发明能够有其它的不同的实施例，且其某些细节能够在各个明显的方面进行修正而不超越本发明。因此，附图和描述被认为是示例性的而不是限制性的。

附图说明

当结合附图进行考虑时，将更清楚地理解本发明的上述目的和优点，其中：

图1是熟知的DRAM单元结构的例子的剖面图；

图2是DRAM单元结构的实施例的俯视图，示出了深沟槽与有源区重叠较好和较差的例子；

图3是深沟槽与有源区重叠较差的剖面图；以及

图4-15是根据本发明的半导体器件结构的实施例在根据本发明的工艺实施例的各个阶段的剖面图。

具体实施方式

随着半导体器件尺寸的减小和同样空间中装入的器件的数目的增加，由于器件的拥挤以及器件与尺寸减小了的器件部分的对准，可能出现问题。例如，在某些存储器单元中，深沟槽和有源区图形可能不对准。由此引起的一个问题是，掩埋条的电阻是深沟槽-有源区重叠部分的函数。因此，深沟槽-有源区重叠的不对准，可能改变掩埋条的电阻，从而引起不对准的制造误差造成的掩埋条串联电阻的变化增大。

图2示出了部分半导体器件结构的俯视图，示出了多个深沟槽，并示出了深沟槽-有源区重叠。图2示出了深沟槽14、栅导体16、有源区18和扩散接触(CB)区20。图2还示出了深沟槽-有源区重叠的二个例子。深沟槽-有源区重叠区22示出了有源区与深沟槽之间较好的重叠量。另一方面，深沟槽-有源区24较不理想。

图3示出了深沟槽-有源区重叠32较差的例子的剖面图。图3示出了各具有相关的颈圈区28的填充了的深沟槽26。浅沟槽隔离区30覆盖着深沟槽26以及深沟槽之间的区域。

本发明借助于提供使有源区图形自对准于深沟槽以确保掩埋条制作所需的整个沟槽宽度的工艺，而提供了确保较好的深沟槽-有源区重叠的解决办法。根据本发明的工艺，用沟槽顶部氧化物区作为浅沟槽隔离区的掩模层，可以用来制作以MINT为基础的深沟槽电容器和浅沟槽隔离区。根据本发明的工艺还可以用来制作其它半导体器件。

根据图4-15所示的本发明的结构，可以提供衬底34。可以在衬底顶表面上制作介质层36。根据一个例子，此介质层为氮化物。确切地说，可以用作介质层36的氮化物是氮化硅SiN。虽然图中未示出，但在介质层36中可以包括诸如二氧化硅之类的额外的介质薄层。在制作具有排列在其顶表面上的介质层36的衬底34之后，可以用标准的光刻和诸如反应离子刻蚀(RIE)之类的干法腐蚀技术，制作通过介质层36深入到衬底34中的深沟槽38。

在制作深沟槽38之后，可以在各个深沟槽38的部分表面42上制作颈圈40。此颈圈可以由二氧化硅之类的介质材料制成。

可以用对沟槽壁进行氧化的方法来制作颈圈。此颈圈通常制作在各个深沟槽38的上部区域，使颈圈在制作时一直延伸到深沟槽38的顶部。换言之，形成深沟槽38的壁42的衬底材料可以被氧化以形成颈圈40。

在形成颈圈区域40之后，用导电材料填充深沟槽。图6示出了被填充的深沟槽的一个例子。可以首先用所希望的材料填充深沟槽。可以用来填充深沟槽的材料的例子包括各种各样的半导体材料。例如，多晶硅可以用作深沟槽填充物。

在填充深沟槽之后，可以对图6所示的结构的上表面进行整平，以便清除可能已经淀积在结构的上表面的任何深沟槽填充物。然后可以使深沟槽填充物凹下成低于衬底上表面处的深沟槽窗口。可以用RIE之类的干法腐蚀技术来实行这一凹下。换言之，可以使深沟槽填充物凹下成低于衬底34与介质层36的界面。图6示出了凹下的深沟槽填充物44。

在填充深沟槽并使沟槽填充物凹下到所希望的程度之后，可以从沟槽的暴露的侧壁各向同性地腐蚀掉颈圈40，使颈圈的顶表面低于沟槽填充物的顶表面。可以用湿法腐蚀技术来进行颈圈40的腐蚀。图7示出了凹下的颈圈结构40。

在使颈圈结构40凹下之后，可以在各个深沟槽中制作掩埋条。根据本发明，深掩埋条可以制作成整个延伸跨越深沟槽。掩埋条可以由半导体材料制成。根据一个实施例，此掩埋条可以由硅制成。

任何适当的技术都可以用来制作掩埋条。例如可以采用化学汽相淀积方法。根据一个实施例，可以采用低压化学汽相淀积(LP CVD)来制作掩埋条。

掩埋条可以制作成覆盖沟槽填充物44以及颈圈结构40。在本发明的一个实施例中，在淀积掩埋条材料之后，可以使此材料凹下。图8示出了已经从晶片表面和沟槽侧壁各向同性地清除了条形硅之后的制作在沟槽填充物44和凹下的颈圈40上的掩埋条46的一个例子。

在制作掩埋条结构46之后，虽然图中未示出，可以在介质层36、衬在深沟槽上方窗口的介质层36的表面、条形46上方深沟槽的壁以及条形的表面上，制作衬里48。本发明不一定要包括衬里。此衬里是可选结构。此衬里可以由介质材料制成。根据一个例子，此衬里由厚度约为2-10nm的LPCVD氮化物组成。可以用于衬里的一种特定的氮化物，是氮化硅SiN。此外，在淀积衬里之前形成厚度约为2-10nm的薄的热氧化层，可能是可取的。

在制作衬里结构48之后，可以在衬里上淀积介质材料50。若本发明不包括衬里，则可以在与上述淀积衬里的结构相同的结构上淀积介质层。可以采用任何适当的介质。根据一个例子，可以用氧化物来形成介质层50。可以使用的氧化物的一个例子是二氧化硅。

图9示出了包括衬里48和介质区50的结构。

在淀积介质层50之后，可以用诸如对介质区50进行化学机械抛光(CMP)之类的整平方法，清除上述介质区36上的部分介质50。在这一整平步骤中，若结构包括衬里，则介质区36顶部的衬里区也可能被清除。图10示出了整平介质区50得到的结构。如从图10可见，留下的部分介质区50位于深沟槽中和深沟槽上方介质区36中的窗口中。这些介质区52可以形成各个深沟槽顶部处的沟槽顶部区域。在介质材料50是氧化物的情况下，区域52可以称为沟槽顶部氧化物(TTO)。

在清除部分介质区50以产生沟槽顶部区域52之后，可以在结构的整个上表面上淀积光刻胶54。在淀积光刻胶之后，可以对光刻胶进行图形化，以便在结构上形成有源区和浅沟槽隔离图形。图11示出了结构上的图形光刻胶54的例子。图11所示的光刻胶已经被图形化，以便暴露部分各个沟槽顶部区域52以及深沟槽之间的介质区36。传统的光刻工艺可以用来对光刻胶进行图形化以形成掩模。

在深沟槽和其它下方结构上制作所需的掩模图形54之后，可以腐蚀由于清除部分光刻胶而暴露的结构区域。通常采用反应离子刻蚀。此腐蚀可以包括供给氟、碳和氧的气体。这些气体的例子可以包括CF₄、CHF₃、Ar、O₂、CO、C₂F₆、C₄F₆和/或C₃F₈。

可以在多个步骤中进行腐蚀工序。例如，第一腐蚀可以用来仅仅腐蚀部分介质区36而不腐蚀介质52部分。这种腐蚀可以认为是相对于介质52选择性地腐蚀介质36。介质层36区域下方的至少部分衬底可以被腐蚀清除。此腐蚀也可以认为是相对于光刻胶具有选择性。图12示出了相邻于这一腐蚀产生的深沟槽的区域56。

得到的结构现在可以认为代表了线58分隔的半导体器件各部分。这些部分是阵列60和支持结构62。由腐蚀产生的区域56代表一部分支持结构。此支持结构可以包括常规晶体管和浅沟槽隔离区。

现在可以进行第二腐蚀，以便腐蚀硅衬底。此第二腐蚀对沟槽顶部结构52的暴露部分有选择性。如图13所示，衬底可以被腐蚀到低于条形结构46和低于颈圈区40顶部的高度。深沟槽之间的区域以及支持结构窗口56可以被腐蚀到相同的高度。作为变通，这二个区域也可以被腐蚀到不同的高度。如图13所示，当腐蚀衬底时，至少部分沟槽顶部区域52也可以被腐蚀。此第二腐蚀可以认为是相对于介质52和光刻胶54选择性地对硅的腐蚀，并可以是使用诸如Cl₂、HCl、HBr和/或BCl₃之类的供给气体的干法腐蚀。

在腐蚀介质区36、衬底和沟槽顶部区域52之后，可以从结构的上表面清除残留的光刻胶54。在腐蚀介质区36、衬底和沟槽顶部区域52之后，还可以在区域64中淀积材料。区域64可以形成深沟槽之间的隔离区，通常是浅隔离区。填充隔离区64的材料也可以用来填充支持结构沟槽56。可以同时填充区域56和64。

淀积在区域64中的材料可以是介质材料。根据一个例子，淀积在区域64中的介质材料是氧化硅之类的氧化物。此介质材料形成浅沟槽隔离区。在淀积介质以形成区域64之后，可以整平结构的上表面，以便清除形成隔离区的空间外面的介质材料区。可以用CMP来进行整平。

在填充隔离区64之后，可以从衬底的上表面清除介质区36。对填充隔离区64的介质材料进行的整平，也可以清除部分沟槽顶部区域52以及介质区36。这一整平步骤对于获得沟槽顶部区52和隔离区64的共平面顶部表面，可能是有用的。这一整平步骤还可以有助于使支持结构56的顶部与沟槽顶部区域52和隔离区64共平面。图14示出了工艺中此阶段的器件结构的实施例。

在制作图14所示的结构之后，可以在至少一个深沟槽上和支持结构上制作晶体管和其它器件。制作在图15所示结构上的器件结构可以包括栅导体区。通常称为金属0(M0)的包括到扩散区和到栅导体以及第一层互连布线的接触的衬里区的中部，也可以用标准工艺技术制作在深沟槽和/或支持结构上。

根据一个特定的实施例，本发明还提供了一种在自对准于深沟槽的浅沟槽隔离中制作有源区的工艺。此工艺包括提供表面上具有氮化物层的衬底。通过氮化物，在衬底中制作至少一对相邻的深沟槽。

在各个沟槽的至少部分侧壁上制作氧化物颈圈。用多晶硅填充沟槽。使沟槽填充物的顶表面凹下。对部分沟槽颈圈进行腐蚀。在沟槽填充物上和凹下的沟槽颈圈上淀积氧化物条形材料。可以在条形材料、衬底和衬底上的氮化物层的被暴露的表面上淀积衬里。在衬里上，或若本发明不包括衬里则在淀积衬里的结构上，淀积氧化物层。对整个结构进行整平，以便清除衬里上的部分氧化物层和部分衬里，使氧化物层只保留在沟槽中。若结构不包括衬里，则仅仅清除部分氧化物层。

在结构上淀积光刻胶。对光刻胶进行图形化，以便暴露沟槽中的部分氧化物层和衬底上的氮化物层，使至少部分光刻胶仍然覆盖深沟槽。对沟槽之间衬底上的部分氮化物层进行选择性清除。对沟槽中的部分氧化物层和沟槽之间的部分衬底进行选择性清除。在由清除沟槽之间衬底上以及沟槽中的部分氧化物层中的氮化物层所产生的间隔中，淀积氧化物。然后对此氧化物进行整平。清除保留在衬底表面上的氮化物。在至少一个深沟槽上制作晶体管器件。

本发明还包括用上述工艺制作的半导体器件。可以根据上述工艺来制作根据本发明的半导体器件。作为变通，也可以用其它的工艺来制作根据本发明的半导体器件。

根据本发明的半导体器件包括衬底。在衬底中至少安排一对深沟槽。如上所述，各个深沟槽可以平行或基本上平行。在各个深沟槽中安置沟槽填充物。在各个沟槽之间可以安排隔离区。

本发明可以包括多对深沟槽。各对深沟槽如上所述。掩埋的板状结构可以排列在与各对深沟槽相关的各个衬底中。

颈圈区至少衬在各个深沟槽的部分壁上。此颈圈可以安排在各个深沟槽上部附近的各个深沟槽中。颈圈可以由介质材料制成。此介质材料可以是氧化物。可以采用的介质材料的一个例子是二氧化硅SiO₂。

掩埋条整个延伸跨越各个深沟槽填充物和各个颈圈上的各个深沟槽。介质区可以覆盖各个深沟槽中的各个掩埋条。衬里可以排列在各个条形与各个介质区之间。

可以在至少一个深沟槽上制作晶体管器件和互连结构。

支持结构可以制作在远离深沟槽的衬底中。可以用介质材料填充支持结构隔离沟槽。此介质材料可以是氧化物。可以采用的氧化物的一个例子是二氧化硅SiO₂。

在图15中，阵列区被示为区域60，而支持结构被示为区域61。包含根据本发明的半导体器件的各个区域的材料，可以如上面关于本发明的工艺所述。

本发明的一个优点是不必依赖于AA图形层面与深沟槽图形层面的严格对准。只要部分AA图形覆盖深沟槽，就可以提供条形。此外，根据本发明，由于增大了AA层面与深沟槽层面之间的严格重叠公差，故可以制造直径更小的深沟槽。

根据本发明，比之根据现有技术方法和结构，由于为了确保从有源区通过条形进入深沟槽储存电容器有良好的导电通路，有源区光刻胶图形只需要覆盖深沟槽上的沟槽顶部结构的边沿，故能够容许更大的不对准。根据本发明，与图2和3所示的实施例不同，浅沟槽隔离可以仅仅位于背对背沟槽之间，因此不像图2和3所示的DRAM单元中那样分割成条形宽度。而且，本发明还可以有助于用合并有源区与深沟槽图形的方法来消除掩埋条电阻对有源区-深沟槽覆盖的敏感性。

本发明的上述描述说明了本发明。此外，本公开仅仅描述了本发明的最佳实施例，但如上所述，应该理解的是，本发明能够用于各种各样的其它组合、修正和环境中，并能够在此处表示的与上述说明和/或相关技术的技能或知识相当的本发明的构思范围内进行改变或修正。上述各个实施例是用来解释实施本发明的最佳模式和用来使本技术领域熟练人员能够在这些或其它实施例中，与本发明的特殊应用所要求的各种各样的修正一起，利用本发明。因此，本描述不是用来将本发明限制在此处所公开的形式。还应该认为，所附权利要求是用来包括各个变通实施例的。

Claims

1.一种半导体器件，它包含：

衬底；

衬底中的至少一对深沟槽；

衬在各个深沟槽的至少部分壁上的颈圈；

各个深沟槽中的深沟槽填充物；

在各个深沟槽填充物和各个颈圈上完全跨越各个深沟槽延伸的掩埋条；

深沟槽之间的隔离区；以及

各个深沟槽中的覆盖各个掩埋条的介质区，

其中成对的沟槽之间的隔离区自对准于深沟槽。

2.根据权利要求1的半导体器件，其中各个沟槽上的有源区自对准于深沟槽。

3.根据权利要求1的半导体器件，还包含制作在各个深沟槽上的晶体管器件。

4.根据权利要求1的半导体器件，还包含各具有颈圈、沟槽填充物、掩埋条和介质区的多对深沟槽以及各对沟槽之间的隔离区。

5.根据权利要求1的半导体器件，还包含各个条形和各个介质区之间的衬里。

6.根据权利要求1的半导体器件，还包含衬底中的支持结构，此支持结构包括衬底中成对的深沟槽附近的隔离沟槽，此支持结构沟槽被填充。

7.根据权利要求6的半导体器件，其中的支持结构隔离沟槽用SiO₂填充。

8.根据权利要求6的半导体器件，还包含制作在部分支持结构沟槽上的晶体管器件。

9.根据权利要求1的半导体器件，还包含与各对深沟槽相关的掩埋板结构。

10.根据权利要求1的半导体器件，其中的颈圈排列在各个深沟槽的上部附近，由介质材料制成。

11.根据权利要求1的半导体器件，其中的颈圈由SiO₂制成。

12.根据权利要求1的半导体器件，其中的沟槽用多晶硅填充。

13.根据权利要求1的半导体器件，其中的条形由多晶硅制成。

14.根据权利要求1的半导体器件，其中的衬里由介质材料制成。

15.根据权利要求14的半导体器件，其中的衬里由氮化硅制成。

16.根据权利要求1的半导体器件，其中的隔离区是浅沟槽隔离区。

17.根据权利要求14的半导体器件，其中的隔离区用SiO₂填充。

18.根据权利要求1的半导体器件，其中的介质区是氧化物。

19.根据权利要求1的半导体器件，其中各个深沟槽平行或基本上平行。

20.根据权利要求1的半导体器件，其中的半导体器件是DRAM。

21.一种制作有源区和浅沟槽隔离的工艺，其中所述有源区和所述浅沟槽隔离自对准于深沟槽，此工艺包含：

在衬底中通过衬底表面上的第一介质层制作至少一对相邻的深沟槽；

在各个深沟槽的至少部分侧壁上制作介质颈圈；

填充深沟槽；

使沟槽填充物的顶表面凹下；

对部分沟槽颈圈进行腐蚀；

在沟槽填充物上和凹下的沟槽颈圈中淀积条形材料；

在条形材料、衬底和第一介质层的暴露表面上淀积第二介质层；

对此结构进行整平，从而清除部分第二介质层，使第二介质层只保留在深沟槽中；

淀积光刻胶层；

对光刻胶进行图形化，以便暴露深沟槽中的部分第二介质层和部分第一介质层，并且至少保留部分覆盖深沟槽的光刻胶；

清除各个沟槽之间的部分第一介质层；

清除各个沟槽之间的部分衬底；

在由清除部分第一介质层和部分第二介质层所产生的间隔中，淀积第三介质层，并对第三介质层进行整平；以及

清除第一介质层的其余部分。

22.根据权利要求21的工艺，还包含在至少一个深沟槽上制作晶体管器件的步骤。

23.根据权利要求21的工艺，其中用湿法腐蚀工艺来腐蚀颈圈的顶表面。

24.根据权利要求21的工艺，其中用低压化学汽相淀积方法来制作颈圈。

25.根据权利要求21的工艺，还包含在条形材料、衬底和第一介质层的暴露的表面上淀积由介质材料组成的衬里，其中的第二介质层被淀积在衬里上，并在整平过程中清除部分衬里和部分第二介质层。

26.根据权利要求21的工艺，其中：

所述第一介质层是氮化物层；

所述介质颈圈由氧化物组成；

所述第二介质层是氧化物层；

所述第三介质层是氧化物层；以及

在一个深沟槽上制作晶体管器件。

27.一种用下列工艺制作的半导体器件，此工艺包含：

在各个沟槽的至少部分侧壁上制作介质颈圈；

填充沟槽；

使沟槽填充物的顶表面凹下；

对部分沟槽颈圈进行腐蚀；

在沟槽填充物上和凹下的沟槽颈圈上淀积条形材料；

对此结构进行整平，从而清除部分第二介质层，使第二介质层只保留在沟槽中；

淀积光刻胶层；

对光刻胶进行图形化，以便暴露沟槽中的部分第二介质层和第一介质层，并且至少保留部分覆盖深沟槽的光刻胶；

清除各个沟槽之间的部分第一介质层；

清除各个沟槽之间的部分衬底；

在由清除部分第一介质层和部分第二介质层所产生的间隔中淀积第三介质层，并对第三介质层进行整平；以及

清除第一介质层的其余部分。