CN115662882A - 一种半导体结构及其制造方法 - Google Patents

一种半导体结构及其制造方法 Download PDF

Info

Publication number
CN115662882A
CN115662882A CN202210938684.4A CN202210938684A CN115662882A CN 115662882 A CN115662882 A CN 115662882A CN 202210938684 A CN202210938684 A CN 202210938684A CN 115662882 A CN115662882 A CN 115662882A
Authority
CN
China
Prior art keywords
layer
core
array
core layer
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210938684.4A
Other languages
English (en)
Inventor
卢志远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210938684.4A priority Critical patent/CN115662882A/zh
Priority to US18/161,126 priority patent/US20240047371A1/en
Publication of CN115662882A publication Critical patent/CN115662882A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本公开实施例公开了一种半导体结构及其制造方法，制造方法包括：提供衬底，衬底包括阵列区和外围区，外围区包括标记区和邻接标记区的空白区；在衬底上形成目标层和位于目标层上的第一核心层，第一核心层包括位于阵列区上的第一阵列核心层、位于标记区上方的第一标记核心层和位于空白区上方的第一盖层，其中，第一盖层具有倾斜的侧壁且顶部尺寸小于底部尺寸；形成第一介质层，第一介质层覆盖第一核心层的侧壁；形成第一填充层覆盖第一介质层表面并且填充相邻第一核心层之间的间隙；沿第一阵列核心层侧壁和第一标记核心层侧壁刻蚀第一介质层和目标层，以将第一核心层和第一填充层的图案转移至目标层。

Description

一种半导体结构及其制造方法
技术领域
本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。
背景技术
随着半导体结构尺寸的进一步缩小，为了增加半导体结构的集成密度，反向自对准双重图案化(Reverse Self-aligned Double Patterning，R-SADP)、反向自对准四重图案化(Reverse Self-aligned Quadruple Patterning，R-SAQP)等工艺被引入到半导体结构的制造工艺中。以R-SADP工艺为例，通常包括在待刻蚀的目标材料层上形成多个核心层，接着形成覆盖核心层侧壁和顶表面的介质层以及覆盖介质层的旋涂硬掩膜层，接着以旋涂硬掩膜层和核心层为掩膜刻蚀位于其下方的目标材料层。
然而，核心层的分布往往并不均匀，在核心层分布较稀疏的区域，旋涂硬掩膜层的上表面通常会形成凹陷，后续在以旋涂硬掩膜层和核心层为掩膜刻蚀目标材料层时，在旋涂硬掩膜层上表面凹陷的区域容易发生过刻蚀，从而导致图形转移出错，损伤底层，严重的情况会降低芯片可靠性和良率。
发明内容
本公开实施例提供一种半导体结构的制造方法，包括：
提供衬底，所述衬底包括阵列区和外围区，所述外围区包括标记区和邻接所述标记区的空白区；
在所述衬底上形成目标层和位于所述目标层上的第一核心层，所述第一核心层包括位于所述阵列区上的第一阵列核心层、位于所述标记区上方的第一标记核心层和位于所述空白区上方的第一盖层，其中，所述第一盖层具有倾斜的侧壁且顶部尺寸小于底部尺寸；
形成第一介质层，所述第一介质层覆盖所述第一核心层的侧壁；
形成第一填充层覆盖所述第一介质层表面并且填充相邻所述第一核心层之间的间隙；
沿所述第一阵列核心层侧壁和所述第一标记核心层侧壁刻蚀所述第一介质层和所述目标层，以将所述第一核心层和所述第一填充层的图案转移至所述目标层。
在一些实施例中，在所述衬底上形成位于所述目标层上的第一核心层，包括：
在所述目标层上形成第一掩膜层；
在所述第一掩膜层上形成第一掩膜图案，所述第一掩膜图案包括位于所述阵列区上和所述标记区上的第一侧墙层，以及位于所述空白区上的第二盖层，所述第二盖层具有倾斜的侧壁且顶部尺寸小于底部尺寸；
以所述第一掩膜图案为掩膜刻蚀所述第一掩膜层，以在所述阵列区上、所述标记区上及所述空白区上分别形成所述第一阵列核心层、所述第一标记核心层及所述第一盖层。
在一些实施例中，在所述第一掩膜层上形成第一掩膜图案，包括：
在所述第一掩膜层上形成第二掩膜层；
刻蚀所述第二掩膜层以形成第二核心层，所述第二核心层包括位于所述阵列区上的第二阵列核心层、位于所述标记区上的第二标记核心层和位于所述空白区上的第二初始盖层；
形成第二介质层，所述第二介质层覆盖所述第二核心层的侧壁、上表面以及所述第一掩膜层的上表面；
回蚀刻所述第二介质层以形成所述第一侧墙层，所述第一侧墙层覆盖所述第二核心层的侧壁；
形成第一阻挡层，所述第一阻挡层覆盖所述第二初始盖层的中间区域；
以所述第一阻挡层为掩膜刻蚀所述第二阵列核心层、所述第二标记核心层及所述第二初始盖层，以移除所述第二阵列核心层、所述第二标记核心层并形成所述第二盖层。
在一些实施例中，形成第一介质层，所述第一介质层覆盖所述第一核心层的侧壁，包括：
形成第一介质层，所述第一介质层覆盖所述第一核心层的侧壁、上表面及所述目标层的上表面。
在一些实施例中，沿所述第一阵列核心层侧壁和所述第一标记核心层侧壁刻蚀所述第一介质层和所述目标层，以将所述第一核心层和所述第一填充层的图案转移至所述目标层，包括：
回蚀刻所述第一填充层至暴露出所述第一介质层的上表面；
以所述第一填充层及所述第一核心层为掩膜刻蚀所述第一介质层和所述目标层，以将所述第一核心层和所述第一填充层的图案转移至所述目标层，形成初始目标图案。
在一些实施例中，所述第一阵列核心层沿第一方向延伸；在形成初始目标图案之后，还包括：
形成掩埋层，所述掩埋层填充所述初始目标图案之间的空隙；
在所述初始目标图案和所述掩埋层上形成第三核心层，所述第三核心层包括位于所述阵列区上的第三阵列核心层、位于所述外围区上的第三盖层；其中，所述第三阵列核心层沿与所述第一方向相交的第二方向延伸，所述第三盖层具有倾斜的侧壁且顶部尺寸小于底部尺寸；
形成第三介质层，所述第三介质层覆盖所述第三核心层的侧壁；
形成第二填充层，所述第二填充层覆盖所述第三介质层表面并且填充相邻所述第三核心层之间的间隙；
沿所述第三阵列核心层侧壁刻蚀所述第三介质层和所述初始目标图案，以将所述第二填充层、所述第三核心层的图案转移至所述初始目标图案，形成目标图案。
在一些实施例中，在所述初始目标图案和所述掩埋层上形成第三核心层，所述第三核心层包括位于所述阵列区上的第三阵列核心层、位于所述外围区上的第三盖层，包括：
在所述初始目标图案和所述掩埋层上形成第三掩膜层；
在所述第三掩膜层上形成第二掩膜图案，所述第二掩膜图案包括位于所述阵列区上的第二侧墙层，以及位于所述外围区上的第四盖层，所述第四盖层具有倾斜的侧壁且顶部尺寸小于底部尺寸；
以所述第二掩膜图案为掩膜刻蚀所述第三掩膜层，以在所述阵列区上、所述外围区上分别形成所述第三阵列核心层及所述第三盖层。
在一些实施例中，在所述第三掩膜层上形成第二掩膜图案，所述第二掩膜图案包括位于所述阵列区上的第二侧墙层，以及位于所述外围区上的第四盖层，包括：
在所述第三掩膜层上形成第四掩膜层；
刻蚀所述第四掩膜层以形成第四核心层，所述第四核心层包括位于所述阵列区上的第四阵列核心层、位于所述外围区上的第四初始盖层；其中，所述第四阵列核心层沿所述第二方向延伸；
形成第四介质层，所述第四介质层覆盖所述第四核心层的侧壁、上表面以及所述第三掩膜层的上表面；
回蚀刻所述第四介质层以形成所述第二侧墙层，所述第二侧墙层覆盖所述第四核心层的侧壁；
形成第二阻挡层，所述第二阻挡层覆盖所述第四初始盖层的中间区域；
以所述第二阻挡层为掩膜刻蚀所述第四阵列核心层及所述第四初始盖层，以移除所述第四阵列核心层并形成所述第四盖层。
在一些实施例中，在所述衬底上形成目标层之前，还包括：
在所述衬底上形成导电层；在所述导电层上形成图形转移层；在所述图形转移层上形成硬掩膜层，所述硬掩膜层位于所述目标层的下方。
在一些实施例中，在沿所述第三阵列核心层侧壁刻蚀所述第三介质层和所述初始目标图案，以将所述第二填充层、所述第三核心层的图案转移至所述初始目标图案，形成目标图案之后，还包括：
以所述目标图案为掩膜往下刻蚀所述硬掩膜层、所述图形转移层和所述导电层，以将所述目标图案的图形转移至所述导电层上。
本公开实施例还提供一种半导体结构，所述半导体结构包括：
衬底，所述衬底包括阵列区和外围区，所述外围区包括标记区和邻接所述标记区的空白区；
目标层和位于所述目标层上的第一核心层，所述第一核心层包括位于所述阵列区上的第一阵列核心层、位于所述标记区上方的第一标记核心层和位于所述空白区上方的第一盖层，其中，所述第一盖层具有倾斜的侧壁且顶部尺寸小于底部尺寸；
第一介质层，所述第一介质层覆盖所述第一核心层的侧壁；
第一填充层，所述第一填充层位于所述第一介质层上以及相邻的所述第一核心层之间。
在一些实施例中，所述第一介质层覆盖所述第一核心层的侧壁、上表面及所述目标层的上表面。
在一些实施例中，所述第一填充层具有平整的上表面。
在一些实施例中，所述第一核心层包括：主体层以及覆盖所述主体层上表面的盖层。
在一些实施例中，所述半导体结构还包括：导电层，位于所述衬底上；图形转移层，位于所述导电层上；硬掩膜层，位于所述图形转移层上，所述硬掩膜层位于所述目标层的下方。
本公开实施例提供的半导体结构及其制造方法，其中，所述制造方法包括：提供衬底，所述衬底包括阵列区和外围区，所述外围区包括标记区和邻接所述标记区的空白区；在所述衬底上形成目标层和位于所述目标层上的第一核心层，所述第一核心层包括位于所述阵列区上的第一阵列核心层、位于所述标记区上方的第一标记核心层和位于所述空白区上方的第一盖层，其中，所述第一盖层具有倾斜的侧壁且顶部尺寸小于底部尺寸；形成第一介质层，所述第一介质层覆盖所述第一核心层的侧壁；形成第一填充层覆盖所述第一介质层表面并且填充相邻所述第一核心层之间的间隙；沿所述第一阵列核心层侧壁和所述第一标记核心层侧壁刻蚀所述第一介质层和所述目标层，以将所述第一核心层和所述第一填充层的图案转移至所述目标层。本公开实施例提供的第一核心层包括位于空白区上方的第一盖层，第一盖层起到保护空白区的作用，且由于第一盖层的支撑作用，位于空白区的第一填充层的上表面不会产生凹陷，如此，在刻蚀位于第一核心层下方的目标层时，能够避免在空白区发生过刻蚀而破坏目标层或位于目标层下方的其它层；同时，第一盖层具有倾斜的侧壁且顶部尺寸小于底部尺寸，如此，避免了沿第一盖层的侧壁往下刻蚀目标层，避免图形转移出错。
本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书附图以及权利要求书变得明显。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的半导体结构的制造方法流程框图；
图2至图29为本公开实施例提供的半导体结构的制造方法的工艺流程图。
具体实施方式
下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
随着半导体结构尺寸的进一步缩小，为了增加半导体结构的集成密度，反向自对准双重图案化(Reverse Self-aligned Double Patterning，R-SADP)、反向自对准四重图案化(Reverse Self-aligned Quadruple Patterning，R-SAQP)等工艺被引入到半导体结构的制造工艺中。以R-SADP工艺为例，通常包括在待刻蚀的目标材料层上形成多个核心层，接着形成覆盖核心层侧壁和顶表面的介质层以及覆盖介质层的旋涂硬掩膜层，接着以旋涂硬掩膜层和核心层为掩膜刻蚀位于其下方的目标材料层。
然而，核心层的分布往往并不均匀，在核心层分布较稀疏的区域，旋涂硬掩膜层的上表面通常会形成凹陷，后续在以旋涂硬掩膜层和核心层为掩膜刻蚀目标材料层时，在旋涂硬掩膜层上表面凹陷的区域容易发生过刻蚀，从而导致图形转移出错，损伤底层，严重的情况会降低芯片可靠性和良率。
基于此，提出了本公开实施例的以下技术方案：
本公开实施例提供了一种半导体结构的制造方法，具体请参见图1。如图所示，方法包括以下步骤：
步骤101、提供衬底，衬底包括阵列区和外围区，外围区包括标记区和邻接标记区的空白区；
步骤102、在衬底上形成目标层和位于目标层上的第一核心层，第一核心层包括位于阵列区上的第一阵列核心层、位于标记区上方的第一标记核心层和位于空白区上方的第一盖层，其中，第一盖层具有倾斜的侧壁且顶部尺寸小于底部尺寸；
步骤103、形成第一介质层，第一介质层覆盖第一核心层的侧壁；
步骤104、形成第一填充层覆盖第一介质层表面并且填充相邻第一核心层之间的间隙；
步骤105、沿第一阵列核心层侧壁和第一标记核心层侧壁刻蚀第一介质层和目标层，以将第一核心层和第一填充层的图案转移至目标层。
下面结合附图对本公开的具体实施方式做详细的说明。在详述本公开实施例时，为便于说明，示意图会不依一般比例做局部放大，而且示意图只是示例，其在此不应限制本公开的保护范围。
本公开实施例提供的制造方法，可以用于制造动态随机存取存储器(DRAM)。但不限于此，制造方法还可以用于制造任何半导体结构。
图2至图29为本公开实施例提供的半导体结构的制造方法的工艺流程图，其中，图2为半导体结构的俯视示意图，图3至图29为各工艺步骤沿着图2中的线A-A'、B-B'截取的剖面结构示意图。以下结合图2至图29对本公开实施例提供的半导体结构的制造方法再作进一步详细的说明。
首先，执行步骤101，如图3所示，提供衬底20，衬底20包括阵列区201和外围区202，外围区202包括标记区202a和邻接标记区202a的空白区202b。
衬底20可以为半导体衬底，并且可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。在一具体实施例中，衬底20为硅衬底，硅衬底可经掺杂或未经掺杂。在实际操作中，半导体结构形成在晶圆上，标记区202a可以被放置在晶圆的切割道上，后续可在标记区202a上形成对准标记。
接着，执行步骤102，如图4至图11所示，在衬底20上形成目标层31和位于目标层31上的第一核心层37，第一核心层37包括位于阵列区201上的第一阵列核心层371、位于标记区202a上方的第一标记核心层372和位于空白区202b上方的第一盖层373，其中，第一盖层373具有倾斜的侧壁且顶部尺寸小于底部尺寸，具体的，倾斜的侧壁与平行于衬底20表面的方向的夹角范围为20°～70°。
目标层31可以作为掩膜层使用，后续可以将上层的图案转移至目标层31，接着，再将目标层31的图案转移至下层。目标层31的材料包括但不限于氧化物，例如，氧化硅。
具体的，在衬底20上形成位于目标层31上的第一核心层37，包括：
在目标层31上形成第一掩膜层32(如图4)；
在第一掩膜层32上形成第一掩膜图案M1，第一掩膜图案M1包括位于阵列区201上和标记区202a上的第一侧墙层35′，以及位于空白区202b上的第二盖层343′，第二盖层343′具有倾斜的侧壁且顶部尺寸小于底部尺寸(如图5至图10)，具体的，倾斜的侧壁与平行于衬底20表面的方向的夹角范围为20°～70°；
以第一掩膜图案M1为掩膜刻蚀第一掩膜层32，以在阵列区201上、标记区202a上及空白区202b上分别形成第一阵列核心层371、第一标记核心层372及第一盖层373(如图11)。
如图4所示，在一实施例中，第一掩膜层32包括初始主体层321和位于初始主体层321上的初始盖层322；如图11所示，在刻蚀第一掩膜层32以形成第一核心层37的步骤中，刻蚀初始主体层321以形成主体层321′，刻蚀初始盖层322以形成盖层322′，盖层322′覆盖主体层321′的上表面。初始主体层321的材料可以为旋涂硬掩膜层，旋涂硬掩膜层可以包括非晶碳层或非晶硅层等。初始盖层322的材料可以为氮氧化硅。
在一些实施例中，位于阵列区201上的第一侧墙层35′、第一阵列核心层371沿第一方向延伸，位于标记区202a上的第一侧墙层35′、第一标记核心层372的延伸方向和第一阵列核心层371的延伸方向可以相同或不同。
再次参见图5至图10，在第一掩膜层32上形成第一掩膜图案M1，包括：
在第一掩膜层32上形成第二掩膜层33(如图5)；
刻蚀第二掩膜层33以形成第二核心层34，第二核心层34包括位于阵列区201上的第二阵列核心层341、位于标记区202a上的第二标记核心层342和位于空白区202b上的第二初始盖层343(如图6)；第二阵列核心层341沿第一方向延伸；
形成第二介质层35，第二介质层35覆盖第二核心层34的侧壁、上表面以及第一掩膜层32的上表面(如图7)；
回蚀刻第二介质层35以形成第一侧墙层35′，第一侧墙层35′覆盖第二核心层34的侧壁(如图8)；
形成第一阻挡层36，第一阻挡层36覆盖第二初始盖层343的中间区域(如图9)；
以第一阻挡层36为掩膜刻蚀第二阵列核心层341、第二标记核心层342及第二初始盖层343，以移除第二阵列核心层341、第二标记核心层342并形成第二盖层343′(如图10)。
如图5所示，在一实施例中，第二掩膜层33包括初始主体层331和位于初始主体层331上的初始盖层332；如图6所示，在刻蚀第二掩膜层33以形成第二核心层34的步骤中，刻蚀初始主体层331以形成主体层331′，刻蚀初始盖层332以形成盖层332′，盖层332′覆盖主体层331′的上表面。初始主体层331的材料可以为旋涂硬掩膜层，旋涂硬掩膜层可以包括非晶碳层或非晶硅层等。初始盖层332的材料可以为氮氧化硅。第二介质层35的材料包括但不限于氧化物，例如氧化硅。
在一实施例中，可以采用干法刻蚀工艺刻蚀第二阵列核心层341、第二标记核心层342及第二初始盖层343，该干法刻蚀工艺可以为化学气体刻蚀。具体的，本公开实施例采用第一阻挡层36覆盖第二初始盖层343的中间区域而暴露出第二初始盖层343的边缘区域，同时通过提高通入反应腔内的刻蚀气体的碳含量，提高第二核心层34和第一侧墙层35'的刻蚀选择比以保留第一侧墙层35'，由于第一侧墙层35'的阻挡作用，使得形成的第二盖层343′具有倾斜的侧壁，且顶部的宽度小于其底部的宽度，如此，以第一掩膜图案M1为掩膜刻蚀第一掩膜层32的步骤中，第二盖层343′的图形转移至第一掩膜层32上，形成同样具有倾斜侧壁的第一盖层373，具体的，倾斜的侧壁与平行于衬底20表面的方向的夹角范围为20°～70°。第一阻挡层36的材料可以是光刻胶。
再次参见图4，在一实施例中，在衬底20上形成目标层31之前，还包括：在衬底20上形成导电层27；在导电层27上形成图形转移层28；在图形转移层28上形成硬掩膜层29，硬掩膜层29位于目标层31的下方。后续可以将形成在目标层31上的图案转移至导电层27上。本公开实施例在导电层27上形成包括图形转移层28、硬掩膜层29、目标层31的多层结构，在后续将上层的图案转移至目标层31上，接着由目标层31转移至导电层27时，可以提高图形转移的精度。导电层27的材料包括但不限于氮化钛；图形转移层28的材料可以是先进图膜(Advanced Patterning Film，APF)材料；硬掩膜层29的材料包括但不限于氮氧化物，例如，氮氧化硅。
继续参见图4，在衬底20上形成导电层27之前，方法还包括：
在衬底20内形成隔离结构21以及被隔离结构21分隔开的多个有源区AA，隔离结构21和有源区AA均位于阵列区201；
在位于阵列区201的衬底20内形成沿第三方向延伸的多条字线结构22以及覆盖字线结构22的字线盖层23；
在阵列区201上形成沿第四方向延伸的多条位线结构24；
在阵列区201上形成沿第三方向延伸的多条隔离栅栏25，隔离栅栏25与位线结构24交叉设置；
在外围区202上形成绝缘层26。
在一实施例中，第三方向和第四方向相互垂直设置，且第一方向与第三方向、第四方向相交。
需要说明的是，本公开实施例提供的图3至图29为沿着隔离栅栏25延伸的方向截取的剖视图，在实际操作中，隔离栅栏25和位线结构24相互交叉以限定出多个空隙，空隙暴露出有源区AA，部分导电层27位于该空隙内。在一些实施例中，在形成导电层27之前，还包括：在空隙内形成接触插塞(未图示)，接触插塞(未图示)的底部与有源区AA电连接，顶部与导电层27电连接。本公开实施例中，隔离栅栏25和绝缘层26可以在同一工艺步骤中形成，隔离栅栏25和绝缘层26的材料可以为氮化物，例如氮化硅。
接下来，执行步骤103，如图12所示，形成第一介质层38，第一介质层38覆盖第一核心层37的侧壁。
具体的，形成第一介质层38，包括：形成第一介质层38，第一介质层38覆盖第一核心层37的侧壁、上表面及目标层31的上表面。第一介质层38的材料包括氧化物，例如氧化硅。
接着，执行步骤104，如图13所示，形成第一填充层39覆盖第一介质层38表面并且填充相邻第一核心层37之间的间隙。
第一填充层39覆盖第一介质层38并填充第一核心层37之间的空隙。第一填充层39可以为旋涂硬掩膜层，旋涂硬掩膜层可以包括非晶碳层或非晶硅层等。
本公开实施例提供的第一盖层373起到保护空白区202b和支撑第一填充层39的作用，如此，避免了位于空白区202b上的第一填充层39的上表面形成凹陷，第一填充层39具有平整的表面，后续以第一填充层39和第一核心层37为掩膜刻蚀位于其下方的目标层31时，能够避免在空白区202b发生过刻蚀。
接下来，执行步骤105，如图14至图15所示，沿第一阵列核心层371侧壁和第一标记核心层372侧壁刻蚀第一介质层38和目标层31，以将第一核心层37和第一填充层39的图案转移至目标层31。
具体的，沿第一阵列核心层371侧壁和第一标记核心层372侧壁刻蚀第一介质层38和目标层31，以将第一核心层37和第一填充层39的图案转移至目标层31，包括：
回蚀刻第一填充层39至暴露出第一介质层38的上表面(如图14)；
以第一填充层39及第一核心层37为掩膜刻蚀第一介质层38和目标层31，以将第一核心层37和第一填充层39的图案转移至目标层31，形成初始目标图案31′(如图15)。
本公开实施例在空白区202b上形成的第一盖层373具有倾斜侧壁且顶部尺寸小于底部尺寸，具体的，倾斜的侧壁与平行于衬底20表面的方向的夹角范围为20°～70°，如此，避免了沿第一盖层373的侧壁往下刻蚀目标层31，避免了图形转移出错。
如图2所示，在一实施例中，位于阵列区301的初始目标图案31′沿第一方向延伸，且位于标记区202a的初始目标图案31′的延伸方向和位于阵列区201的初始目标图案31′的延伸方向可以相同或不同。
接下来，如图16至图28所示，在形成初始目标图案31′之后，还包括：
形成掩埋层41，掩埋层41填充初始目标图案31′之间的空隙(如图16)；
在初始目标图案31′和掩埋层41上形成第三核心层47，第三核心层47包括位于阵列区201上的第三阵列核心层471、位于外围区202上的第三盖层472；其中，第三阵列核心层471沿与第一方向相交的第二方向延伸，第三盖层472具有倾斜的侧壁且顶部尺寸小于底部尺寸(如图17至图24)，具体的，倾斜的侧壁与平行于衬底20表面的方向的夹角范围为20°～70°；
形成第三介质层48，第三介质层48覆盖第三核心层47的侧壁(如图25)；
形成第二填充层49，第二填充层49覆盖第三介质层48表面并且填充相邻第三核心层47之间的间隙(如图26)；
沿第三阵列核心层471侧壁刻蚀第三介质层48和初始目标图案31′，以将第二填充层49、第三核心层47的图案转移至初始目标图案31′，形成目标图案31″(如图27至图28)。
再次参见图17至图24，在初始目标图案31′和掩埋层41上形成第三核心层47，包括：
在初始目标图案31′和掩埋层41上形成第三掩膜层42(如图17)；
在第三掩膜层42上形成第二掩膜图案M2，第二掩膜图案M2包括位于阵列区201上的第二侧墙层45′，以及位于外围区202上的第四盖层442′，第四盖层442′具有倾斜的侧壁且顶部尺寸小于底部尺寸(如图18至图23)，具体的，倾斜的侧壁与平行于衬底20表面的方向的夹角范围为20°～70°；
以第二掩膜图案M2为掩膜刻蚀第三掩膜层42，以在阵列区201上、外围区202上分别形成第三阵列核心层471及第三盖层472(如图24)。
继续参见如18至图23，在第三掩膜层42上形成第二掩膜图案M2，包括：
在第三掩膜层42上形成第四掩膜层43(如图18)；
刻蚀第四掩膜层43以形成第四核心层44，第四核心层44包括位于阵列区201上的第四阵列核心层441、位于外围区202上的第四初始盖层442；其中，第四阵列核心层441沿第二方向延伸(如图19)；
形成第四介质层45，第四介质层45覆盖第四核心层44的侧壁、上表面以及第三掩膜层42的上表面(如图20)；
回蚀刻第四介质层45以形成第二侧墙层45′，第二侧墙层45′覆盖第四核心层44的侧壁(如图21)；
形成第二阻挡层46，第二阻挡层46覆盖第四初始盖层442的中间区域(如图22)；
以第二阻挡层46为掩膜刻蚀第四阵列核心层441及第四初始盖层442，以移除第四阵列核心层441并形成第四盖层442′(如图23)。
如图2所示，第三阵列核心层471位于初始目标图案31′、掩埋层41的上方，位于阵列区201上的初始目标图案31′沿第一方向延伸，第三阵列核心层471沿第二方向延伸，第二方向可以与第一方向斜交，且第二方向与第三方向、第四方向相交。掩埋层41可以为旋涂硬掩膜层，旋涂硬掩膜层可以包括非晶碳层或非晶硅层等。第三掩膜层42、第四掩膜层43、第三核心层47、第四核心层44均可以具有双层结构，且第三掩膜层42、第四掩膜层43的材料可以和第一掩膜层32的材料相同，第三核心层47、第四核心层44的材料可以和第一核心层37的材料相同。
可以理解的，虽然图中未示出，第二侧墙层45′还覆盖第四初始盖层442的侧壁，并且可以采用化学气体刻蚀工艺刻蚀第四阵列核心层441、第四初始盖层442。具体的，本公开实施例采用第二阻挡层46覆盖第四初始盖层442的中间区域而暴露出第四初始盖层442的边缘区域，同时通过提高通入反应腔内的刻蚀气体的碳含量，提高第四核心层44和第二侧墙层45′的刻蚀选择比以保留第二侧墙层45′，由于第二侧墙层45′的阻挡作用，使得形成的第四盖层442′具有倾斜的侧壁，且顶部的宽度小于其底部的宽度，如此，以第二掩膜图案M2为掩膜刻蚀第三掩膜层42的步骤中，第四盖层442′的图形转移至第三掩膜层42上，形成同样具有倾斜侧壁的第三盖层472，具体的，倾斜的侧壁与平行于衬底20表面的方向的夹角范围为20°～70°。第四介质层45的材料包括氧化物，例如，氧化硅。第二阻挡层46的材料可以和第一阻挡层36的材料相同。
如图25所示，在一实施例中，第三介质层48覆盖第三核心层47的侧壁、上表面及掩埋层41、初始目标图案31′的上表面。第三介质层48的材料包括但不限于氧化物，例如氧化硅。
再次参见图26至图28，沿第三阵列核心层47侧壁刻蚀第三介质层48和初始目标图案31′，以将第二填充层49、第三核心层47的图案转移至初始目标图案31′，形成目标图案31″，包括：回蚀刻第二填充层49至暴露出第三介质层48的上表面；以第二填充层49及第三核心层47为掩膜刻蚀第三介质层48和初始目标图案31′，以将第三核心层47和第二填充层49的图案转移至初始目标图案31′，形成目标图案31″。第二填充层49可以为旋涂硬掩膜层，旋涂硬掩膜层可以包括非晶碳层或非晶硅层等。
本公开实施例提供的第三核心层47包括位于外围区202上方的第三盖层472，第三盖层472起到保护外围区202的作用，且由于第三盖层472的支撑作用，位于外围区202的第二填充层49的上表面不会产生凹陷，如此，在刻蚀位于第三核心层47下方的初始目标图案31′时，能够避免在外围区202发生过刻蚀而破坏初始目标图案31′或位于初始目标图案31′下方的其它层；同时，第三盖层472具有倾斜的侧壁且顶部尺寸小于底部尺寸，具体的，倾斜的侧壁与平行于衬底20表面的方向的夹角范围为20°～70°，如此，避免了沿第三盖层472的侧壁往下刻蚀初始目标图案31′，避免图形转移出错。
接下来，如图29所示，在形成目标图案31″之后，还包括：以目标图案31″为掩膜往下刻蚀硬掩膜层29、图形转移层28和导电层27，以将目标图案31″的图形转移至导电层27上。在一些实施例中，在执行该步骤之前，还包括去除掩埋层41及位于目标图案31″、掩埋层41上方的其它层，例如第三核心层47、第二填充层49等。
如图29所示，将目标图案31″的图形转移至导电层27上以形成导电图案27′，位于标记区202a上的导电图案27′构成对准标记，位于阵列区201上的导电图案27′构成接触焊盘，后续还可以在衬底20上形成与接触焊盘电连接的电容结构。
应当说明的是，本领域技术人员能够对上述步骤顺序之间进行可能的变换而并不离开本公开的保护范围。
本公开实施例还提供了一种半导体结构，如图13所示，半导体结构包括：衬底20，衬底20包括阵列区201和外围区202，外围区202包括标记区202a和邻接标记区202a的空白区202b；目标层31和位于目标层31上的第一核心层37，第一核心层37包括位于阵列区201上的第一阵列核心层371、位于标记区202a上方的第一标记核心层372和位于空白区202b上方的第一盖层373，其中，第一盖层373具有倾斜的侧壁且顶部尺寸小于底部尺寸，具体的，倾斜的侧壁与平行于衬底20表面的方向的夹角范围为20°～70°；第一介质层38，第一介质层38覆盖第一核心层37的侧壁；第一填充层39，第一填充层39位于第一介质层38上以及相邻的第一核心层37之间。
衬底20可以为半导体衬底，并且可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。在一具体实施例中，衬底20为硅衬底，硅衬底可经掺杂或未经掺杂。在实际操作中，半导体结构形成在晶圆上，标记区202a可以被放置在晶圆的切割道上，后续可在标记区202a上形成对准标记。
目标层31可以作为掩膜层使用，后续可以将上层的图案转移至目标层31，接着，再将目标层31的图案转移至下层。目标层31的材料包括但不限于氧化物，例如，氧化硅。
在一实施例中，第一核心层37包括：主体层(未标识)以及覆盖主体层上表面的盖层(未标识)。在一些实施例中，第一阵列核心层371沿第一方向延伸，第一标记核心层372的延伸方向和第一阵列核心层371的延伸方向可以相同或不同。主体层(未标识)的材料可以为旋涂硬掩膜层，旋涂硬掩膜层可以包括非晶碳层或非晶硅层等。盖层(未标识)的材料可以为氮氧化硅。
在一实施例中，第一介质层38覆盖第一核心层37的侧壁、上表面及目标层31的上表面。第一介质层38的材料包括但不限于氧化物，例如氧化硅。第一填充层39可以为旋涂硬掩膜层，旋涂硬掩膜层可以包括非晶碳层或非晶硅层等。
本公开实施例中，第一盖层373起到保护空白区202b的作用，且由于第一盖层373的支撑作用，在目标层31和第一核心层37上形成第一填充层39时，位于空白区202b的第一填充层39的上表面不会产生凹陷，第一填充层39具有平整的上表面，后续可以以第一填充层39和第一核心层37为掩膜刻蚀第一介质层38和目标层31，如此，能够避免在空白区202b发生过刻蚀。同时，第一盖层373具有倾斜的侧壁且顶部尺寸小于底部尺寸，具体的，倾斜的侧壁与平行于衬底20表面的方向的夹角范围为20°～70°，如此，避免了沿第一盖层373的侧壁往下刻蚀目标层31，避免图形转移出错。
在一实施例中，半导体结构还包括：导电层27，位于衬底20上；图形转移层28，位于导电层27上；硬掩膜层29，位于图形转移层28上，硬掩膜层29位于目标层31的下方。后续可以将形成在目标层31上的图案转移至导电层27上。本公开实施例在导电层27上形成包括图形转移层28、硬掩膜层29、目标层31的多层结构，在后续将上层的图案转移至目标层31上，接着由目标层31转移至导电层27时，可以提高图形转移的精度。导电层27的材料包括但不限于氮化钛；图形转移层28的材料可以是先进图膜(Advanced Patterning Film，APF)材料；硬掩膜层29的材料包括但不限于氮氧化物，例如，氮氧化硅。
在一实施例中，半导体结构还包括：隔离结构21，位于衬底20内并在衬底20内限定出多个有源区AA，隔离结构21和有源区AA均位于阵列区201；沿第三方向延伸的多条字线结构22以及覆盖字线结构22的字线盖层23，位于阵列区201的衬底20内；沿第四方向延伸的多条位线结构24，位于阵列区201上；沿第三方向延伸的多条隔离栅栏25，位于阵列区201上，隔离栅栏25与位线结构24交叉设置；绝缘层26，位于外围区202上。在一些实施例中，第三方向和第四方向相互垂直，且第一方向与第三方向、第四方向相交。
需要说明的是，本公开实施例提供的图13为沿着隔离栅栏25延伸的方向截取的剖视图，在实际操作中，隔离栅栏25和位线结构24相互交叉以限定出多个空隙，空隙暴露出有源区AA，部分导电层27位于该空隙内。在一些实施例中，半导体结构还包括：位于空隙内的接触插塞(未图示)，接触插塞(未图示)的底部与有源区AA电连接，顶部与导电层27电连接。
在一实施例中，在实际操作中，后续还可以回蚀刻第一填充层39至暴露出第一介质层38的上表面，形成如图14所示的结构；接着，以第一填充层39及第一核心层37为掩膜刻蚀第一介质层38和目标层31，以将第一核心层37和第一填充层39的图案转移至目标层31，形成初始目标图案31′，形成如图15所示的结构。
在一实施例中，在实际操作中，后续还可以形成掩埋层41，掩埋层41填充初始目标图案31′之间的空隙，形成如图16所示的结构；接着，在初始目标图案31′和掩埋层41上形成第三核心层47，第三核心层47包括位于阵列区201上的第三阵列核心层471、位于外围区202上的第三盖层472；其中，第三阵列核心层471沿与第一方向相交的第二方向延伸，第三盖层472具有倾斜的侧壁且顶部尺寸小于底部尺寸，形成如图24所示的结构，具体的，倾斜的侧壁与平行于衬底20表面的方向的夹角范围为20°～70°。如图2所示，第三阵列核心层471位于初始目标图案31′、掩埋层41的上方，位于阵列区201上的初始目标图案31′沿第一方向延伸，第三阵列核心层471沿第二方向延伸，第二方向可以与第一方向斜交，且第二方向与第三方向、第四方向相交。
在实际操作中，后续还可以形成第三介质层48，第三介质层48覆盖第三核心层47的侧壁，形成如图25所示的结构；接着，形成第二填充层49，第二填充层49覆盖第三介质层48表面并且填充相邻第三核心层47之间的间隙，形成如图26所示的结构；接着，回蚀刻第二填充层49至暴露第三介质层48，形成如图27所示的结构；接着，沿第三阵列核心层471侧壁刻蚀第三介质层48和初始目标图案31′，以将第二填充层49、第三核心层47的图案转移至初始目标图案31′，形成目标图案31″，形成如图28所示的结构。
这里，第三核心层47包括位于外围区202上方的第三盖层472，第三盖层472起到保护外围区202的作用，且由于第三盖层472的支撑作用，位于外围区202的第二填充层49的上表面不会产生凹陷，如此，在刻蚀位于第三核心层47下方的初始目标图案31′时，能够避免在外围区202发生过刻蚀而破坏初始目标图案31′或位于初始目标图案31′下方的其它层；同时，第三盖层472具有倾斜的侧壁且顶部尺寸小于底部尺寸，具体的，倾斜的侧壁与平行于衬底20表面的方向的夹角范围为20°～70°，如此，避免了沿第三盖层472的侧壁往下刻蚀初始目标图案31′，避免图形转移出错。
在一实施例中，在实际操作中，后续还可以以目标图案31″为掩膜往下刻蚀硬掩膜层29、图形转移层28和导电层27，以将目标图案31″的图形转移至导电层27上，形成导电图案27′，形成如图29所示的结构。其中，位于标记区202a上的导电图案27′构成对准标记，位于阵列区201上的导电图案27′构成接触焊盘，后续还可在衬底20上形成与接触焊盘电连接的电容结构。
以上所述，仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种半导体结构的制造方法，其特征在于，包括：
提供衬底，所述衬底包括阵列区和外围区，所述外围区包括标记区和邻接所述标记区的空白区；
在所述衬底上形成目标层和位于所述目标层上的第一核心层，所述第一核心层包括位于所述阵列区上的第一阵列核心层、位于所述标记区上方的第一标记核心层和位于所述空白区上方的第一盖层，其中，所述第一盖层具有倾斜的侧壁且顶部尺寸小于底部尺寸；
形成第一介质层，所述第一介质层覆盖所述第一核心层的侧壁；
形成第一填充层覆盖所述第一介质层表面并且填充相邻所述第一核心层之间的间隙；
沿所述第一阵列核心层侧壁和所述第一标记核心层侧壁刻蚀所述第一介质层和所述目标层，以将所述第一核心层和所述第一填充层的图案转移至所述目标层。
2.根据权利要求1所述的制造方法，其特征在于，在所述衬底上形成位于所述目标层上的第一核心层，包括：
在所述目标层上形成第一掩膜层；
在所述第一掩膜层上形成第一掩膜图案，所述第一掩膜图案包括位于所述阵列区上和所述标记区上的第一侧墙层，以及位于所述空白区上的第二盖层，所述第二盖层具有倾斜的侧壁且顶部尺寸小于底部尺寸；
以所述第一掩膜图案为掩膜刻蚀所述第一掩膜层，以在所述阵列区上、所述标记区上及所述空白区上分别形成所述第一阵列核心层、所述第一标记核心层及所述第一盖层。
3.根据权利要求2所述的制造方法，其特征在于，在所述第一掩膜层上形成第一掩膜图案，包括：
在所述第一掩膜层上形成第二掩膜层；
刻蚀所述第二掩膜层以形成第二核心层，所述第二核心层包括位于所述阵列区上的第二阵列核心层、位于所述标记区上的第二标记核心层和位于所述空白区上的第二初始盖层；
形成第二介质层，所述第二介质层覆盖所述第二核心层的侧壁、上表面以及所述第一掩膜层的上表面；
回蚀刻所述第二介质层以形成所述第一侧墙层，所述第一侧墙层覆盖所述第二核心层的侧壁；
形成第一阻挡层，所述第一阻挡层覆盖所述第二初始盖层的中间区域；
以所述第一阻挡层为掩膜刻蚀所述第二阵列核心层、所述第二标记核心层及所述第二初始盖层，以移除所述第二阵列核心层、所述第二标记核心层并形成所述第二盖层。
4.根据权利要求1所述的制造方法，其特征在于，形成第一介质层，所述第一介质层覆盖所述第一核心层的侧壁，包括：
形成第一介质层，所述第一介质层覆盖所述第一核心层的侧壁、上表面及所述目标层的上表面。
5.根据权利要求4所述的制造方法，其特征在于，沿所述第一阵列核心层侧壁和所述第一标记核心层侧壁刻蚀所述第一介质层和所述目标层，以将所述第一核心层和所述第一填充层的图案转移至所述目标层，包括：
回蚀刻所述第一填充层至暴露出所述第一介质层的上表面；
以所述第一填充层及所述第一核心层为掩膜刻蚀所述第一介质层和所述目标层，以将所述第一核心层和所述第一填充层的图案转移至所述目标层，形成初始目标图案。
6.根据权利要求5所述的制造方法，其特征在于，所述第一阵列核心层沿第一方向延伸；在形成初始目标图案之后，还包括：
形成掩埋层，所述掩埋层填充所述初始目标图案之间的空隙；
在所述初始目标图案和所述掩埋层上形成第三核心层，所述第三核心层包括位于所述阵列区上的第三阵列核心层、位于所述外围区上的第三盖层；其中，所述第三阵列核心层沿与所述第一方向相交的第二方向延伸，所述第三盖层具有倾斜的侧壁且顶部尺寸小于底部尺寸；
形成第三介质层，所述第三介质层覆盖所述第三核心层的侧壁；
形成第二填充层，所述第二填充层覆盖所述第三介质层表面并且填充相邻所述第三核心层之间的间隙；
沿所述第三阵列核心层侧壁刻蚀所述第三介质层和所述初始目标图案，以将所述第二填充层、所述第三核心层的图案转移至所述初始目标图案，形成目标图案。
7.根据权利要求6所述的制造方法，其特征在于，在所述初始目标图案和所述掩埋层上形成第三核心层，所述第三核心层包括位于所述阵列区上的第三阵列核心层、位于所述外围区上的第三盖层，包括：
在所述初始目标图案和所述掩埋层上形成第三掩膜层；
在所述第三掩膜层上形成第二掩膜图案，所述第二掩膜图案包括位于所述阵列区上的第二侧墙层，以及位于所述外围区上的第四盖层，所述第四盖层具有倾斜的侧壁且顶部尺寸小于底部尺寸；
以所述第二掩膜图案为掩膜刻蚀所述第三掩膜层，以在所述阵列区上、所述外围区上分别形成所述第三阵列核心层及所述第三盖层。
8.根据权利要求7所述的制造方法，其特征在于，在所述第三掩膜层上形成第二掩膜图案，所述第二掩膜图案包括位于所述阵列区上的第二侧墙层，以及位于所述外围区上的第四盖层，包括：
在所述第三掩膜层上形成第四掩膜层；
刻蚀所述第四掩膜层以形成第四核心层，所述第四核心层包括位于所述阵列区上的第四阵列核心层、位于所述外围区上的第四初始盖层；其中，所述第四阵列核心层沿所述第二方向延伸；
形成第四介质层，所述第四介质层覆盖所述第四核心层的侧壁、上表面以及所述第三掩膜层的上表面；
回蚀刻所述第四介质层以形成所述第二侧墙层，所述第二侧墙层覆盖所述第四核心层的侧壁；
形成第二阻挡层，所述第二阻挡层覆盖所述第四初始盖层的中间区域；
以所述第二阻挡层为掩膜刻蚀所述第四阵列核心层及所述第四初始盖层，以移除所述第四阵列核心层并形成所述第四盖层。
9.根据权利要求6所述的制造方法，其特征在于，在所述衬底上形成目标层之前，还包括：
在所述衬底上形成导电层；在所述导电层上形成图形转移层；在所述图形转移层上形成硬掩膜层，所述硬掩膜层位于所述目标层的下方。
10.根据权利要求9所述的制造方法，其特征在于，在沿所述第三阵列核心层侧壁刻蚀所述第三介质层和所述初始目标图案，以将所述第二填充层、所述第三核心层的图案转移至所述初始目标图案，形成目标图案之后，还包括：
以所述目标图案为掩膜往下刻蚀所述硬掩膜层、所述图形转移层和所述导电层，以将所述目标图案的图形转移至所述导电层上。
11.一种半导体结构，其特征在于，所述半导体结构包括：
衬底，所述衬底包括阵列区和外围区，所述外围区包括标记区和邻接所述标记区的空白区；
目标层和位于所述目标层上的第一核心层，所述第一核心层包括位于所述阵列区上的第一阵列核心层、位于所述标记区上方的第一标记核心层和位于所述空白区上方的第一盖层，其中，所述第一盖层具有倾斜的侧壁且顶部尺寸小于底部尺寸；
第一介质层，所述第一介质层覆盖所述第一核心层的侧壁；
第一填充层，所述第一填充层位于所述第一介质层上以及相邻的所述第一核心层之间。
12.根据权利要求11所述的半导体结构，其特征在于，所述第一介质层覆盖所述第一核心层的侧壁、上表面及所述目标层的上表面。
13.根据权利要求11所述的半导体结构，其特征在于，所述第一填充层具有平整的上表面。
14.根据权利要求11所述的半导体结构，其特征在于，所述第一核心层包括：主体层以及覆盖所述主体层上表面的盖层。
15.根据权利要求11所述的半导体结构，其特征在于，所述半导体结构还包括：导电层，位于所述衬底上；图形转移层，位于所述导电层上；硬掩膜层，位于所述图形转移层上，所述硬掩膜层位于所述目标层的下方。
CN202210938684.4A 2022-08-05 2022-08-05 一种半导体结构及其制造方法 Pending CN115662882A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210938684.4A CN115662882A (zh) 2022-08-05 2022-08-05 一种半导体结构及其制造方法
US18/161,126 US20240047371A1 (en) 2022-08-05 2023-01-30 Semiconductor structure and manufacturing method of semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210938684.4A CN115662882A (zh) 2022-08-05 2022-08-05 一种半导体结构及其制造方法

Publications (1)

Publication Number Publication Date
CN115662882A true CN115662882A (zh) 2023-01-31

Family

ID=85023514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210938684.4A Pending CN115662882A (zh) 2022-08-05 2022-08-05 一种半导体结构及其制造方法

Country Status (2)

Country Link
US (1) US20240047371A1 (zh)
CN (1) CN115662882A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116031145A (zh) * 2023-03-27 2023-04-28 长鑫存储技术有限公司 一种半导体结构的制备方法及半导体结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116031145A (zh) * 2023-03-27 2023-04-28 长鑫存储技术有限公司 一种半导体结构的制备方法及半导体结构

Also Published As

Publication number Publication date
US20240047371A1 (en) 2024-02-08

Similar Documents

Publication Publication Date Title
US7855408B2 (en) Semiconductor device having fine contacts
US6177320B1 (en) Method for forming a self aligned contact in a semiconductor device
US8471318B2 (en) Semiconductor device and method for forming using the same
US7250335B2 (en) Methods of fabricating integrated circuit devices including self-aligned contacts with increased alignment margin
KR101244161B1 (ko) 반도체 소자의 배선 구조물 및 그 형성 방법
US20050272250A1 (en) Method of forming self-aligned contact and method of manufacturing semiconductor memory device by using the same
KR101717549B1 (ko) 반도체 소자 제조방법
US20030235948A1 (en) Methods for fabricating semiconductor devices by forming grooves across alternating elongated regions
CN113903709B (zh) 存储器的形成方法及存储器
US6808975B2 (en) Method for forming a self-aligned contact hole in a semiconductor device
US20070020975A1 (en) Wiring structure of a semiconductor device and method of forming the same
CN115662882A (zh) 一种半导体结构及其制造方法
US7777265B2 (en) Semiconductor device having contact barrier and method of manufacturing the same
US20090181529A1 (en) Method of forming a contact hole and method of manufacturing a semiconductor device having the same
US7754596B2 (en) Semiconductor device preventing electrical short and method of manufacturing the same
US7405124B2 (en) Fabricating method of non-volatile memory
US6730563B2 (en) Method of manufacturing semiconductor device
CN113241346B (zh) 半导体器件及其形成方法
US7074725B2 (en) Method for forming a storage node of a capacitor
KR100533956B1 (ko) 반도체 장치 제조 방법
CN110246841B (zh) 半导体元件及其制作方法
CN110459507B (zh) 一种半导体存储装置的形成方法
CN113241324A (zh) 形成半导体存储器件的方法
US20080164511A1 (en) Semiconductor device
CN218998733U (zh) 半导体存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination