CN114759022A - 嵌有封装件的板 - Google Patents

嵌有封装件的板 Download PDF

Info

Publication number
CN114759022A
CN114759022A CN202110632335.5A CN202110632335A CN114759022A CN 114759022 A CN114759022 A CN 114759022A CN 202110632335 A CN202110632335 A CN 202110632335A CN 114759022 A CN114759022 A CN 114759022A
Authority
CN
China
Prior art keywords
package
insulating material
core
layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110632335.5A
Other languages
English (en)
Inventor
郑求雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN114759022A publication Critical patent/CN114759022A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本公开提供嵌有封装件的板，所述嵌有封装件的板包括：芯层，具有通孔部；封装件，至少部分地设置在所述通孔部中，并且包括裸片焊盘、设置在所述裸片焊盘上的电子组件以及覆盖所述电子组件的模制部；以及芯绝缘材料部，至少部分地设置在所述通孔部中，并且覆盖所述芯层和所述封装件。

Description

嵌有封装件的板
本申请要求于2020年12月28日在韩国知识产权局提交的第10-2020-0184274号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种嵌有封装件的板。
背景技术
随着信息技术(IT)(诸如，移动通信技术、半导体技术和网络技术)的持续发展，对其中一个终端具有各种功能(诸如，无线通信功能、数据通信功能、多媒体功能和游戏功能)的IT融合产品的需求不断增加。特别是，随着在日常生活的各个方面无处不在的网络社会(可随时随地访问互联网)的到来，预期IT融合产品将很快被确立为日常生活中必不可少的必需品。这种IT融合产品必然需要将具有各种功能的多个组件集成为单个半导体的片上系统技术。作为用于补偿各种问题(时间、成本、生产率、适应性、异构集成等)的有希望的替代方案，系统级封装(SiP)应运而生。与现有SoC技术不同，在使用SiP的情况下，可在单个封装件上实现不同的技术。
发明内容
本公开的一个方面可提供一种有利于小型化和厚度减小的嵌有封装件的板。
本公开的另一方面可提供一种提高集成度的嵌有封装件的板。
本公开的另一方面可提供一种嵌有封装件的板，所述嵌有封装件的板提高系统级封装(SiP)封装件中的板的空间利用水平。
根据本公开的一个方面，一种嵌有封装件的板可包括：芯层，具有通孔部；电子组件封装件，设置在所述通孔部中；芯绝缘材料部，至少部分地设置在所述通孔部中，并且覆盖所述芯层和所述电子组件封装件；以及第一布线层和第二布线层，分别设置在所述芯绝缘材料部的一个表面和另一表面上，其中，所述一个表面与所述另一表面彼此背对。
根据本公开的另一方面，一种嵌有封装件的板可包括：第一芯层和第二芯层，分别具有第一通孔部和第二通孔部；第一封装件和第二封装件，分别设置在所述第一通孔部和所述第二通孔部中；以及第一芯绝缘材料部，至少部分地设置在所述第一通孔部和所述第二通孔部中的每个中，并且覆盖所述第一封装件和所述第二封装件中的每个。
根据本公开的另一方面，一种嵌有封装件的板可包括：第一封装件，包括裸片焊盘、设置在所述裸片焊盘上的第一电子组件、与所述裸片焊盘的边缘间隔开并且连接到所述第一电子组件的多个引线部以及覆盖所述第一电子组件和所述多个引线部的第一模制部；绝缘材料部，覆盖所述第一封装件；第一布线层和第二布线层，分别设置在所述绝缘材料部的相对表面上；以及第一布线过孔，设置在所述绝缘材料部中，并且将所述第一布线层连接到所述多个引线部中的至少一个。
附图说明
通过以下结合附图的具体实施方式，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1是示意性地示出电子装置系统的示例的框图；
图2是示意性地示出电子装置的示例的立体图；
图3是示意性地示出嵌有封装件的板的示例的截面图；
图4至图11是示意性地示出了用于制造图3的嵌有封装件的板的工艺的示例的截面图；
图12是示意性地示出嵌有封装件的板的另一示例的截面图；
图13是示意性地示出嵌有封装件的板的另一示例的截面图；
图14至图17是示意性地示出用于制造图13的嵌有封装件的板的工艺的示例的截面图；
图18是示意性地示出示嵌有封装件的板的另一示例的截面图；
图19至图27是示意性地示出用于制造图18的嵌有封装件的板的工艺的示例的截面图；以及
图28是示意性地示出嵌有封装件的板的另一示例的截面图。
具体实施方式
在下文中，将参照附图详细描述本公开的示例性实施例。
图1是示意性地示出电子装置系统的示例的框图。
参照图1，电子装置1000可将主板1010容纳在其中。芯片相关组件1020、网络相关组件1030、其他组件1040等可物理连接和/或电连接到主板1010。这些组件可通过各种信号线1090连接到稍后将描述的其他电子组件。
芯片相关组件1020可包括：存储器芯片，诸如，易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))或闪存；应用处理器芯片，诸如，中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器或微控制器；以及逻辑芯片，诸如，模数转换器(ADC)或专用集成电路(ASIC)。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，这些芯片相关组件也可彼此组合。芯片相关组件1020可以是包括上述芯片的封装件的形式。
网络相关组件1030可包括与诸如以下协议兼容或者利用诸如以下协议通信的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE 802.16族等)、IEEE 802.20、长期演进(LTE)、演进仅数据(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、无线局域网(WLAN)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括与各种其他无线标准或协议或者有线标准或协议兼容或者利用各种其他无线标准或协议或者有线标准或协议通信的组件。此外，网络相关组件1030可与芯片相关组件1020组合，并且可以以封装件的形式设置。
其他组件1040可包括高频率电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，并且还可包括用于各种其他目的的呈片式组件形式的无源元件等。此外，其他组件1040可与芯片相关组件1020和/或网络相关组件1030组合，并且可以以封装件的形式设置。
根据电子装置1000的类型，电子装置1000可包括物理连接或电连接到主板1010或者不物理连接或不电连接到主板1010的其他电子组件。其他电子组件的示例包括相机1050、天线1060、显示器1070和电池1080。然而，其他电子组件不限于此，而是可包括音频编解码器、视频编解码器、功率放大器、指南针、加速度计、陀螺仪、扬声器、大容量存储装置(例如，硬盘驱动器)、光盘(CD)驱动器、数字通用光盘(DVD)驱动器等。此外，根据电子装置1000的类型，电子装置1000可包括用于各种目的的其他电子组件。
电子装置1000可以是智能电话、个人数字助理(PDA)、数字摄像机、数码相机、网络系统、计算机、监视器、平板PC、膝上型PC、上网本PC、电视机、视频游戏机、智能手表、汽车组件等。然而，电子装置1000不限于此，而可以是处理数据的任意其他电子装置。
图2是示意性地示出电子装置的示例的立体图。
参照图2，电子装置可以是例如智能电话1100。主板1110容纳在智能电话1100中，并且各种电子组件1120物理连接和/或电连接到主板1110。此外，相机模块1130、扬声器等容纳在智能电话1100中。电子组件1120中的一些电子组件可以是上述芯片相关组件(诸如，嵌有封装件的板1121)，但不限于此。嵌有封装件的板1121可具有其中电子组件嵌入在多层印刷电路板中的形式，但不限于此。另外，电子装置不必局限于智能电话1100，而可以是如上所述的其他电子装置。
图3是示意性地示出嵌有封装件的板的示例的截面图。
参照图3，根据示例的嵌有封装件的板700A1可包括：芯层100，具有通孔部100H；封装件200，设置在芯层100的通孔部100H中；芯绝缘材料部110，设置在芯层100上并且填充通孔部100H，以覆盖封装件200；第一布线层311和第二布线层312，分别设置在芯绝缘材料部110的一个表面和另一表面上；第一布线过孔321，穿透芯绝缘材料部110的至少一部分，并且使第一布线层311和封装件200彼此电连接；贯通过孔330，穿透芯绝缘材料部110的至少一部分和芯层100，并且使第一布线层311和第二布线层312彼此电连接；以及第一堆积结构410和第二堆积结构420，分别设置在芯绝缘材料部110的一个表面和另一表面上。
例如，在根据示例的嵌有封装件的板700A1中，封装件200可设置在芯层100的通孔部100H中。封装件200(封装件200的元件被标记在图5中)可以是例如其中模制有电子组件240的引线框架封装件。引线框架用作使电子组件的输入/输出焊盘与形成在主板上的电路彼此连接的引线部，并且同时用作将半导体封装件固定到主板的框架。引线框架封装件是指使用模制材料等模制以保护其中形成有各种电子电路和布线的电子组件免受各种外部环境的影响并且优化和最大化电子组件的性能的封装件，在所述封装件中，使用上述引线框架形成用于将信号传输到主板的端子。由于封装件200设置在通孔部100H中，因此嵌有封装件的板700A1的整体厚度可减小，以使得组件实现小型化并且使得组件的厚度减小。结果，嵌有封装件的板700A1的整体尺寸可减小。
在下文中，将更详细地描述根据示例的嵌有封装件的板700A1的每个组件。
例如，根据示例的嵌有封装件的板700A1包括具有通孔部100H的芯层100。芯层100可根据特定材料提高嵌有封装件的板700A1的刚性，并且可用于确保稍后将描述的芯绝缘材料部110的厚度均匀性。
在芯层100中，作为执行稍后将描述的工艺的结果，可形成穿透整个芯层100的通孔部100H。芯层100可用作嵌有封装件的板700A1的芯，并且即使在用于制造嵌有封装件的板700A1的工艺中，也可用作堆积工艺中的基底。通孔部100H可以是四个侧面都封闭的空间。然而，如果需要，四个侧面可在部分区域中具有不连续部分(例如，向外部敞开的部分)。如果需要，通孔部100H的数量可以是多个。此外，相同或不同的封装件200可分别设置在通孔部100H中。芯层100的厚度可大于稍后将描述的多个绝缘堆积层411和421中的每个的厚度。芯层100的厚度可大于封装件200的厚度。
芯层100可利用绝缘材料形成，并且绝缘材料可以是热固性树脂(诸如，环氧树脂)或热塑性树脂(诸如，聚酰亚胺树脂)。此外，绝缘材料可以是通过将无机填料(诸如，二氧化硅)和增强材料(诸如，玻璃纤维)浸渍在热固性树脂或热塑性树脂中而制备的材料。例如，可使用半固化片作为用于形成芯层100的绝缘材料，但是绝缘材料不限于此。
封装件200(封装件200的元件在图5中被标记)可在其中封装和设置电子组件240，因此也可被称为电子组件封装件。封装件200包括裸片焊盘220、设置在裸片焊盘220上的电子组件240以及与裸片焊盘220的边缘间隔开的多个引线部210。多个引线部210和裸片焊盘220可用作支撑封装件的框架，并且同时可将封装件中的电子组件240电连接(引出)到外部组件。因此，封装件200可以是引线框架封装件。
多个引线部210和裸片焊盘220可通过使用抗蚀剂在蚀刻同一金属基板时同时形成。例如，将抗蚀剂(诸如，感光抗蚀剂)布置在金属基板(除了要在多个引线部210与裸片焊盘220之间形成间隙的区域之外)上，并且对金属基板进行曝光/显影和蚀刻，以在多个引线部210与裸片焊盘220之间形成间隙。绝缘部230可设置在间隙中，使得多个引线部210和裸片焊盘220可彼此绝缘并且彼此间隔开。
裸片焊盘220是安置和支撑电子组件240的部件。裸片焊盘220可包含金属材料，并且可具有与多个引线部210的厚度相同或相似的厚度。此外，裸片焊盘220可用作地。裸片焊盘220的材料可以是金属材料，并且金属材料可以是铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。
另外，在裸片焊盘220的一个表面上可形成有表面镀层，并且表面镀层可包含与形成在引线部210(稍后将描述)的表面上的镀层的导电金属材料相同的导电金属材料。表面镀层可包含金属材料，用于保护用于形成裸片焊盘220的金属的表面以及与其他组件的电连接。金属材料可以是用作裸片焊盘材料的金属材料中的任意一种或它们的合金。
多个引线部210可被设置为围绕裸片焊盘220，同时与裸片焊盘220间隔开预定距离。如上所述，多个引线部210可通过蚀刻金属基板与裸片焊盘220同时形成，因此可具有与裸片焊盘220的厚度相同或相似的厚度。多个引线部210可具有包括呈平板形状的端子部和从端子部的一侧突出的延伸部的引线框架封装件结构，或者可具有仅呈平板形状的微引线框架封装件结构(如在本公开中那样)。将以上述微引线框架封装件结构用作示例的情况来描述本公开。
另外，多个引线部210可电连接到安置在上述裸片焊盘220上的电子组件的端子。当引线部210(电连接到电子组件240的端子)连接到嵌有封装件的板的布线层等时，电子组件240可电连接到嵌有封装件的板的布线层等。
多个引线部210和电子组件240的端子可使用如图5所示的导线250连接，或者可通过倒装芯片法连接。倒装芯片法是指以下方法：当将电子组件附接到电路板时，使用芯片底表面上的电极图案原样熔接电子组件，而不使用附加连接结构(诸如，导线)或中间介质(诸如，球栅阵列)。
多个引线部210可具有与裸片焊盘220的厚度相同或相似的厚度。多个引线部210的材料可以是金属材料，并且金属材料可以是铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金。
另外，第一导电层211和第二导电层212可分别设置在多个引线部210中的每个的一个表面和另一表面上。第一导电层211和第二导电层212可用作用于防止表面氧化的表面处理层，并且可包含导电金属材料以在引线部210与其他组件之间实现电连接。第一导电层211可包含例如银(Ag)，并且第二导电层212可包含例如锡(Sn)，但第一导电层211的材料和第二导电层212的材料不限于此。也就是说，第一导电层211和第二导电层212可不受限制地包含引线部210中包含的金属材料中的任意一种或它们的合金，只要是导电金属材料即可。
电子组件240可使用粘合层T1安装在裸片焊盘220上。电子组件240可以是其中数百到数百万个或更多个元件集成在单个芯片中的集成电路(IC)。电子组件240可以是例如处理器芯片(更具体地，应用处理器(AP))，诸如，中央处理器(例如，CPU)、图形处理器(例如，GPU)、现场可编程门阵列(FPGA)、数字信号处理器、密码处理器、微处理器、微控制器等，但不限于此。此外，电子组件240可以是存储器(诸如，易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存等)或逻辑芯片(诸如，模数转换器、专用集成电路(ASIC)等)。另外，电子组件240不限于上述元件或裸片，并且可以是普通的电子元件、半导体元件或半导体芯片。尽管未示出，但端子可形成在电子组件240的表面上并且电连接到稍后将描述的导线250，并且在通过倒装芯片法安装电子组件240的情况下，端子可直接连接到裸片焊盘220或引线部210，或者可通过焊料进行电连接。电子组件240的端子可包含诸如铜(Cu)或铝(Al)的金属材料。
绝缘部230可设置在裸片焊盘220与引线部210之间，并且可通过形成在裸片焊盘220与引线部210之间的开口暴露。绝缘部230可包含普通的绝缘材料，并且绝缘部230和开口用于将裸片焊盘220和引线部210彼此分开和彼此绝缘。也就是说，裸片焊盘220和引线部210可通过具有比裸片焊盘220的厚度小的厚度的绝缘部230而彼此分开。该开口可填充有稍后将描述的模制部260的模制材料。裸片焊盘220和引线部210均可具有比绝缘部230的厚度大的厚度。
导线250是电连接电子组件240和引线部210的组件，并且电子组件240和引线部210可通过布线法连接。此外，导线250可电连接电子组件240和裸片焊盘220，并且电连接引线部210和裸片焊盘220。在这种情况下，裸片焊盘220可用作封装件200中的地。另外，在使用倒装芯片法的封装件的情况下，由于电子组件240的端子可通过焊接等直接连接到引线部210或裸片焊盘220，因此可省略导线250。
模制部260可设置在裸片焊盘220和引线部210上以覆盖电子组件240，并且可利用普通的模制材料形成。例如，模制部260可包含环氧树脂塑封料(EMC)，并且可填充绝缘部230上的开口。
芯绝缘材料部110可设置在芯层100的一个表面和另一表面上，并且填充形成在芯层100中的通孔部100H的至少一部分。此外，芯绝缘材料部110可覆盖设置在通孔部100H中的封装件200。例如，芯绝缘材料部110可与封装件200的上表面、下表面和侧表面中的每个的至少一部分物理接触。此外，芯绝缘材料部110可与通孔部100H的内壁接触。因此，芯绝缘材料部110用于使封装件200与除了穿透芯绝缘材料部110的导电组件之外的其他组件绝缘。芯绝缘材料部110可利用在高温环境中具有流动性的绝缘材料形成，因此可流入通孔部100H中的剩余空间，从而填充通孔部100H的空的空间。在这种情况下，封装件200可嵌在芯绝缘材料部110中并且固定在通孔部100H中，而无需单独的粘合膜和用于阻挡件的单独金属图案，这可有利于嵌有封装件的板700A1的小型化和厚度减小。此外，可减小整体厚度以使板的上部与下部之间的中心轴线更靠近封装件200，并且增加封装件200的面积在板中的百分比，这可有利于减少翘曲。
芯绝缘材料部110可利用在高温下具有流动性的任意绝缘材料形成，而没有限制，并且用于芯绝缘材料部110的绝缘材料可以是热固性树脂(诸如，环氧树脂)或热塑性树脂(诸如，聚酰亚胺树脂)。此外，绝缘材料可以是通过将无机填料(诸如，二氧化硅)浸渍在热固性树脂或热塑性树脂中而制备的材料。例如，芯绝缘材料部110可利用味之素堆积膜(ABF，Ajinomoto build-up film)形成。ABF可以以涂树脂铜(RCC)形式提供，但不限于此。还可根据需要使用感光材料(诸如，感光介电(PID)材料)作为用于芯绝缘材料部110的绝缘材料。
第一布线层311和第二布线层312可分别设置在芯绝缘材料部110的一个表面和另一表面上。第一布线层311和第二布线层312可利用金属材料(诸如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)形成。第二布线层312可根据设计执行各种功能。例如，第二布线层312可包括接地图案、电力图案、信号图案等。这些图案中的每个可具有线形式、面形式或垫形式。第二布线层312可通过镀覆工艺(诸如，加成工艺(AP)、半加成工艺(SAP)、改进的半加成工艺(MSAP)或封孔法(TT))形成。结果，第二布线层312可包括种子层(无电镀层)和基于种子层形成的电镀层。在芯绝缘材料部110具有RCC形式的情况下，第一布线层311和第二布线层312可各自包括金属箔(诸如，铜箔)。此外，根据需要，可在金属箔的表面上设置底漆树脂。
第一布线过孔321的至少一部分可穿透芯绝缘材料部110的至少一部分并且电连接多个引线部210的至少一部分和第一布线层311。此外，第一布线过孔321的至少另一些可穿透芯绝缘材料部110的至少一部分并且电连接第一布线层311和裸片焊盘220。
可在将封装件200嵌入芯绝缘材料部110中之后根据稍后将描述的工艺形成多个第一布线过孔321。因此，多个第一布线过孔321的至少一部分可具有宽度从第一布线层311朝向引线部210减小的锥形形状，或者多个第一布线过孔321中的至少另一些可具有宽度从第一布线层311朝向裸片焊盘220减小的锥形形状。
第一布线过孔321可利用金属材料(诸如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)形成。根据设计，第一布线过孔321可以是信号用过孔、接地用过孔、电力用过孔等。第一布线过孔321可通过利用金属材料完全填充通路孔(via hole)来形成。可选地，第一布线过孔321可利用金属材料部分地填充通路孔来形成，例如，可通过沿着通路孔的壁形成金属材料来形成。第一布线过孔321也可通过镀覆工艺(诸如，AP、SAP、MSAP或TT)来形成。结果，第一布线过孔321可包括种子层(无电镀层)和基于种子层形成的电镀层。第一布线过孔321的数量可以是多个，并且第一布线过孔321中的每个可具有一个表面的宽度比另一表面的宽度宽的锥形形状。
贯通过孔330可穿透芯绝缘材料部110的至少一部分和芯层100，并且使第一布线层311和第二布线层312彼此电连接。贯通过孔330可利用金属材料(诸如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)形成。根据设计，贯通过孔330可以是信号用过孔、接地用过孔、电力用过孔等。贯通过孔330可通过利用金属材料完全填充通路孔来形成。可选地，贯通过孔330可利用金属材料部分地填充通路孔来形成，例如，可通过沿着通路孔的壁形成金属材料来形成。贯通过孔330也可通过镀覆工艺(诸如，AP、SAP、MSAP或TT)来形成。结果，贯通过孔330可包括种子层(无电镀层)和基于种子层形成的电镀层。贯通过孔330可通过对芯层100和芯绝缘材料部110执行双面加工来形成，并且具有沙漏形状或宽度在堆叠方向上变化的形状。
第一堆积结构410和第二堆积结构420可为嵌有封装件的板700A1提供各种布线路径。第一堆积结构410和第二堆积结构420可分别设置在芯绝缘材料部110的一个表面和另一表面上。第一堆积结构410可包括多个第一绝缘堆积层411、多个第一布线堆积层412、多个过孔堆积层413和第一阻焊层414，并且第二堆积结构420可包括多个第二绝缘堆积层421、多个第二布线堆积层422、多个过孔堆积层423和第二阻焊层424。此外，形成在第一堆积结构410的最内侧的第一绝缘堆积层411可被设置为覆盖第一布线层311，并且形成在第二堆积结构420的最内侧的第二绝缘堆积层421可被设置为覆盖第二布线层312。
多个绝缘堆积层411和421的数量、多个布线堆积层412和422的数量以及多个过孔堆积层413和423的数量可各自大于或小于图3中所示的相应组件的数量。
另外，第一阻焊层414可设置在第一绝缘堆积层411的最外面，并且第二阻焊层424可设置在第二绝缘堆积层421的最外面。具有多个第一开口的第一阻焊层414可使多个第一布线堆积层412的最外面的至少一部分暴露，并且具有多个第二开口的第二阻焊层424可使多个第二布线堆积层422的最外面的至少一部分暴露。第一阻焊层414和第二阻焊层424可保护内部组件免受物理或化学损坏。第一阻焊层414和第二阻焊层424可利用绝缘材料形成，并且绝缘材料可以是热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺树脂)或通过将热固性树脂或热塑性树脂与无机填料混合而制备的材料(例如，味之素堆积膜(ABF，Ajinomoto build-up film))，但不限于此。
另外，可通过如稍后将描述的工艺那样将第一堆积结构410和第二堆积结构420整块堆叠在堆叠体的相对表面上来制造根据示例的嵌有封装件的板700A1，在堆叠体中，封装件200通过加热等固定到芯层100的通孔部100H中的芯绝缘材料部110。
图4至图11是示意性地示出用于制造图3的嵌有封装件的板的工艺的示例的截面图。
参照图4，首先制备其上涂覆有粘合剂11的载体10。载体10可以是分离载体膜，并且根据需要也可以是覆铜层压板(CCL)。粘合剂11和载体10可包括脱模层，使得粘合剂11和载体10可稍后与嵌有封装件的板700A1的前体分离。
如图5和图6所示，使用载体10上的粘合剂11将封装件200附接到载体10，并且堆叠其中形成有通孔部100H的芯层100。这里，将芯层100堆叠为使得封装件200设置在通孔部100H中，然后加热和压制芯绝缘材料部110，以使芯绝缘材料部110在覆盖芯层100和封装件200的同时填充通孔部100H的至少一部分。然后，如图7所示，将粘合剂11和载体10与封装件200和芯层100分离。
接下来，如图8所示，在芯层100和封装件200的下侧上堆叠绝缘材料并进行加热，使得芯绝缘材料部110在覆盖封装件200的同时与封装件200的上表面、下表面和侧表面中的每个的至少一部分物理接触。如果需要，在堆叠工艺中，可另外进行加热以增加芯绝缘材料部110的流动性。在堆叠之后，可通过加热等使未硬化或半硬化的材料硬化。
参照图9，形成贯通孔TH和第一布线通路孔VH1，贯通孔TH穿透芯绝缘材料部110的至少一部分和芯层100，并且第一布线通路孔VH1穿透芯绝缘材料部110的至少一部分并使封装件200的裸片焊盘220和/或引线部210的至少一部分暴露。贯通孔TH和第一布线通路孔VH1可各自通过普通的通路孔形成方法(诸如，激光加工或机械钻孔)形成。另外，贯通孔TH和第一布线通路孔VH1还可通过使用干膜抗蚀剂的曝光/显影来形成，并且在这种情况下，与使用激光加工的情况相比，贯通孔TH和第一布线通路孔VH1均可具有在堆叠方向上相对更均匀的宽度。
另外，贯通孔TH穿透厚芯层100和芯绝缘材料部110的一部分，因此可通过双面加工形成。因此，贯通孔TH可具有沙漏形状或宽度从外部朝向内部减小的形状(如图9所示)。第一布线通路孔VH1可具有宽度从芯绝缘材料部110的一个表面朝向封装件200减小的锥形形状。
参照图10和图11，可通过以下方式形成贯通过孔330和第一布线过孔321：通过镀覆填充贯通孔TH和第一布线通路孔VH1，或者在贯通孔TH的内壁和第一布线通路孔VH1的内壁上执行镀覆。此外，可分别在芯绝缘材料部110的一个表面和另一表面上形成镀层，并且可通过分别对镀层图案化来形成第一布线层311和第二布线层312。
可分别在图11的其中嵌有封装件200的板的相对表面上设置具有使第一布线层311的至少一部分暴露的开口的阻焊层和使第二布线层312的至少一部分暴露的开口的阻焊层，从而实现与外部组件的连接并且保护第一布线层311和第二布线层312免受外部物理或化学损坏。
此外，为了提供各种布线路径，如在图3所示的根据示例的嵌有封装件的板700A1中那样，可将第一绝缘堆积层411和第二绝缘堆积层421分别设置在芯绝缘材料部110的一个表面和另一表面上。
图12是示意性地示出嵌有封装件的板的另一示例的截面图。
图12的根据另一示例的嵌有封装件的板700A2与根据示例的嵌有封装件的板700A1的不同之处在于，第一绝缘堆积层411和第二绝缘堆积层421上设置有多个电子元件。因此，下面将主要描述与根据示例的嵌有封装件的板700A1的差异，并且与根据示例的嵌有封装件的板700A1的组件相同的组件的以上描述也可应用于根据另一示例的嵌有封装件的板700A2的组件。
参照图12，根据另一示例的嵌有封装件的板700A2还可包括多个电连接金属件600，多个电连接金属件600设置在第一阻焊层414的第一开口和第二阻焊层424的第二开口上，并且分别连接到暴露的第一布线堆积层412和第二布线堆积层422。嵌有封装件的板700A2可通过多个电连接金属件600安装在另一印刷电路板(诸如，主板)或另外的球栅阵列板上。多个电连接金属件600可利用锡(Sn)或包括锡(Sn)的合金(例如，焊料)形成，但不限于此。多个电连接金属件600可各自是焊盘、焊球、销等。
此外，在根据另一示例的嵌有封装件的板700A2中，多个电子元件500A和500B可分别设置在第一绝缘堆积层411和第二绝缘堆积层421上。多个电子元件500A和500B可通过电连接金属件600分别电连接到暴露的第一布线堆积层412的至少一部分和第二布线堆积层422的至少一部分。
电子元件500A和500B均可以是有源组件和/或无源组件。有源组件的示例可包括与电子组件240相关的上述IC裸片。无源组件的示例可包括片式电容器(诸如，多层陶瓷电容器(MLCC))和片式电感器(诸如，功率电感器(PI))。如果需要，可另外在第一阻焊层414和第二阻焊层424中的每个上设置覆盖电子元件500A和500B的模制材料，并且模制材料可以是已知的环氧树脂塑封料(EMC)，但不限于此。在另外设置有电子元件500A和500B的情况下，嵌有封装件的板700A2可用作封装模块(例如，系统级封装(SiP))。
其他内容与上述内容重复，因此将省略重复的描述。
图13是示意性地示出嵌有封装件的板的另一示例的截面图。
图13示出了根据另一示例的嵌有封装件的板700A3。根据另一示例的嵌有封装件的板700A3与根据示例的嵌有封装件的板700A1的不同之处在于，封装件上设置有表面安装元件。因此，下面将主要描述与根据示例的嵌有封装件的板700A1的差异，并且与根据示例的嵌有封装件的板700A1的组件相同的组件的以上描述也可应用于根据另一示例的嵌有封装件的板700A3的组件。
作为示例，多个表面安装元件241、242和243的至少一部分可设置在通孔部100H中。参照图13，被芯绝缘材料部110覆盖的多个表面安装元件241、242和243可设置在根据另一示例的嵌有封装件的板700A3的封装件200上。当将多个表面安装元件241、242和243设置在封装件200上时，可制造高级和高集成的嵌有封装件的板700A3。此外，根据现有技术，电子元件设置在与封装件200的平面不同的平面上，因此另外需要用于电子元件的空间。然而，在根据另一示例的嵌有封装件的板700A3的情况下，多个表面安装元件241、242和243设置在封装件200上，因此可减小嵌有封装件的板的整体尺寸，这可有利于厚度减小和小型化。
多个表面安装元件241、242和243均可以是有源组件和/或无源组件。有源组件的示例可包括与电子组件240有关的上述IC裸片。无源组件的示例可包括片式电容器(诸如，多层陶瓷电容器(MLCC))和片式电感器(诸如，功率电感器(PI))。
另外，在根据另一示例的嵌有封装件的板700A3中，上述多个表面安装元件241、242和243可通过第二布线过孔322电连接到设置在芯绝缘材料部110的另一表面上的第二布线层312，其中，第二布线过孔322穿透芯绝缘材料部110的至少一部分。
可在将封装件200以及表面安装元件241、242和243嵌入芯绝缘材料部110中之后形成多个第二布线过孔322。因此，多个第二布线过孔322的至少一部分可具有锥形形状，锥形形状的宽度从第二布线层312朝向与多个第二布线过孔322的所述至少一部分连接的表面安装元件241、242和243中的每个减小。
第二布线过孔322可利用金属材料(诸如，铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金)形成。根据设计，第二布线过孔322可以是信号用过孔、接地用过孔、电力用过孔等。第二布线过孔322可通过利用金属材料完全填充通路孔来形成。可选地，第二布线过孔322可利用金属材料部分地填充通路孔来形成，例如，可通过沿着通路孔的壁形成金属材料来形成。第二布线过孔322也可通过镀覆工艺(诸如，AP、SAP、MSAP或TT)来形成。结果，第二布线过孔322可包括种子层(无电镀层)和基于种子层形成的电镀层。第二布线过孔322的数量可以是多个，并且第二布线过孔322中的每个可具有一个表面的宽度比另一表面的宽度宽的锥形形状。
第二布线过孔322可将第二布线层312的至少一部分连接到多个表面安装元件241、242和243中的每个的外部连接端子。例如，在多个表面安装元件241、242和243中的一些是MLCC或电感器的情况下，其外电极和第二布线过孔322可彼此连接，并且在多个表面安装元件241、242和243是半导体芯片的情况下，设置在其表面上的连接端子和第二布线过孔322可彼此连接。
多个表面安装元件241、242和243中的每个可使用粘合层T2附接到封装件200的模制部260上。然而，粘合层T2可被省略。
其他内容与上述内容重复，因此将省略重复的描述。
图14至图17是示意性地示出用于制造图13的根据另一示例的嵌有封装件的板700A3的工艺的示例的截面图。
参照图14，与根据示例的嵌有封装件的板700A1类似，可将封装件200附接到载体10上。此外，可使用粘合层T2另外将多个表面安装元件241、242和243附接到封装件200的模制部260上。
然后，参照图15，可与根据示例的嵌有封装件的板700A1类似地设置芯层100和芯绝缘材料部110，并且可将其上安装有多个表面安装元件241、242和243的封装件200设置在芯层100的通孔部100H中。在这种情况下，除了封装件200之外，芯绝缘材料部110还可与多个表面安装元件241、242和243的外表面的至少一部分接触，并且可覆盖封装件200以及多个表面安装元件241、242和243。如果需要，在堆叠工艺中，可另外进行加热以增加芯绝缘材料部110的流动性。在堆叠之后，可通过加热等使未硬化或半硬化的材料硬化。
此外，可形成贯通孔TH、第一布线通路孔VH1和第二布线通路孔VH2，贯通孔TH穿透芯绝缘材料部110的至少一部分和芯层100，第一布线通路孔VH1从芯绝缘材料部110的一个表面穿透芯绝缘材料部110的至少一部分并使裸片焊盘220或引线部210的至少一部分暴露，并且第二布线通路孔VH2从芯绝缘材料部110的另一表面穿透芯绝缘材料部110的至少一部分并使多个表面安装元件241、242和243中的每个的连接部的至少一部分暴露于外部。
然后，参照图16和图17，可通过以下方式形成贯通过孔330、第一布线过孔321和第二布线过孔322：通过镀覆填充贯通孔TH、第一布线通路孔VH1和第二布线通路孔VH2，或者在贯通孔TH的内壁、第一布线通路孔VH1的内壁和第二布线通路孔VH2的内壁上执行镀覆。此外，可分别在芯绝缘材料部110的一个表面和另一表面上形成镀层，并且可通过分别对镀层图案化来形成第一布线层311和第二布线层312。
在根据另一示例的嵌有封装件的板700A3中，由于设置在封装件200上的多个表面安装元件241、242和243如上所述地电连接到第二布线层312，因此可确保各种布线路径，同时可提高嵌有封装件的板700A3的整体集成度，并且可减小嵌有封装件的板700A3的厚度和占据面积，从而减小板的尺寸。
其他内容与上述内容重复，因此将省略重复的描述。
图18是示意性地示出嵌有封装件的板的另一示例的截面图。
图18示出了根据另一示例的嵌有封装件的板700B1。根据另一示例的嵌有封装件的板700B1与根据示例的嵌有封装件的板700A1的结构上的不同之处在于：可设置有多个芯层和多个封装件，并且多个封装件被设置为彼此相对。
参照图18，根据另一示例的嵌有封装件的板700B1包括：第一芯层101和第二芯层102，分别具有第一通孔部101H和第二通孔部102H；第一封装件200A和第二封装件200B，分别设置在第一通孔部101H和第二通孔部102H中；第一芯绝缘材料部111，设置在第一芯层101与第二芯层102之间，并且填充第一通孔部101H的至少一部分和第二通孔部102H的至少一部分；第二芯绝缘材料部112，设置在第一芯层101的一个表面上；第三芯绝缘材料部113，设置在第二芯层102的一个表面上；第一堆积结构410，设置在第二芯绝缘材料部112的一个表面上；以及第二堆积结构420，设置在第三芯绝缘材料部113的一个表面上。
根据另一示例的嵌有封装件的板700B1可包括多个芯层101和102。由于设置有多个厚的芯层，因此根据另一示例的嵌有封装件的板700B1在控制翘曲方面会是有利的。
根据另一示例的嵌有封装件的板700B1可包括第一封装件200A和第二封装件200B，并且第一封装件200A可至少部分地设置在第一通孔部101H中，第二封装件200B可至少部分地设置在第二通孔部102H中。另外，第一封装件200A和第二封装件200B可在厚度方向上分别设置在上部和下部处，并且可被设置为彼此相对。也就是说，第一封装件200A和第二封装件200B可被设置为使得他们的模制部260A和260B彼此相对，因此，第二封装件200B可被设置为相对于第一封装件200A竖直倒置。结果，可提高嵌有封装件的板700B1的整体集成度和强度，并且可减小板的整体尺寸。
此外，在根据另一示例的嵌有封装件的板700B1中，第一布线层311可设置在第二芯绝缘材料部112和第三芯绝缘材料部113中的每个的一个表面上。第一布线层311可通过贯通过孔330连接到设置在不同表面上的第一布线层311或者通过第一布线过孔321-1或321-2连接到封装件200A或200B。
具体地，设置在第二芯绝缘材料部112的一个表面上的第一布线层311可通过贯通过孔330电连接到设置在第三芯绝缘材料部113的一个表面上的第一布线层311。
另外，设置在第二芯绝缘材料部112的一个表面上的第一布线层311和设置在第三芯绝缘材料部113的一个表面上的第一布线层311可通过第一布线过孔321-1和321-2分别电连接到第一封装件200A的第一引线部210A和第二封装件200B的第二引线部210B。
另外，设置在第二芯绝缘材料部112和第三芯绝缘材料部113中的每个的一个表面上的第一布线层311也可通过第一布线过孔321-1和321-2分别电连接到第一封装件200A的第一裸片焊盘220A和第二封装件200B的第二裸片焊盘220B。
在根据另一示例的嵌有封装件的板700B1中，由于设置有第一芯层101和第二芯层102，因此贯通过孔330可穿透第一芯层101和第二芯层102两者。此外，贯通过孔330还可穿透第一芯绝缘材料部111、第二芯绝缘材料部112和第三芯绝缘材料部113中的每个的至少一部分。贯通过孔330可穿透第一芯层101和第二芯层102两者，并且使设置在第二芯绝缘材料部112的一个表面上的第一布线层311和设置在第三芯绝缘材料部113的一个表面上的第一布线层311彼此电连接。
在根据另一示例的嵌有封装件的板700B1中，第一布线过孔321-1和321-2可包括分别形成在第二芯绝缘材料部112和第三芯绝缘材料部113中的第1-1布线过孔321-1和第1-2布线过孔321-2。第1-1布线过孔321-1可穿透第二芯绝缘材料部112的至少一部分且具有宽度从第二芯绝缘材料部112的一个表面朝向第一封装件200A减小的锥形形状，并且第1-2布线过孔321-2可穿透第三芯绝缘材料部113的至少一部分且具有宽度从第三芯绝缘材料部113的一个表面朝向第二封装件200B减小的锥形形状。
结果，第1-1布线过孔321-1和第1-2布线过孔321-2可各自具有宽度在堆叠方向上从嵌有封装件的板700B1的外部朝向内部减小的锥形形状。
图19至图27是示意性地示出用于制造图18的嵌有封装件的板的工艺的示例的截面图。
参照图19，类似于用于制造根据示例的嵌有封装件的板700A1的方法，可将第一封装件200A和第二封装件200B分别设置在载体10的粘合剂11和12上。用于制造根据另一示例的嵌有封装件的板700B1的方法与用于制造根据示例的嵌有封装件的板700A1的方法的不同之处在于，在载体10的相对表面上分别堆叠第一封装件200A和具有通孔部101H的第一芯层101与第二封装件200B和具有通孔部102H的第二芯层102。
然后，如图20所示，分离载体10，并且如图21所示，将第二芯层102和第二封装件200B以附接到粘合剂12上的状态下竖直倒置，从而将第二芯层102和第二封装件200B设置为面对第一芯层101和第一封装件200A。此外，将第一芯绝缘材料部111设置在第一芯层101与第二芯层102之间。
然后，如图22和图23所示，压制第一芯层101和第二芯层102以及设置在第一芯层101与第二芯层102之间的第一芯绝缘材料部111，使得第一芯绝缘材料部111流入第一芯层101的第一通孔部101H和第二芯层102的第二通孔部102H中。这里，第一芯绝缘材料部111可在覆盖第一封装件200A和第二封装件200B的同时与第一封装件200A和第二封装件200B中的每个的上表面、下表面和侧表面中的每个的至少一部分物理接触。
如果需要，在堆叠工艺中，可另外进行加热以增加第一芯绝缘材料部111的流动性。在堆叠之后，可通过加热等使未硬化或半硬化的材料硬化。然后，可分离粘合剂11和12。
接下来，如图24所示，将第二芯绝缘材料部112设置在第一芯层101和第一芯绝缘材料部111上，并且将第三芯绝缘材料部113设置在第二芯层102和第一芯绝缘材料部111上。在这种情况下，第一芯绝缘材料部111、第二芯绝缘材料部112和第三芯绝缘材料部113之间的边界可以是清楚的或不清楚的。可将第二芯绝缘材料部112设置为覆盖第一封装件200A的第一引线部210A和第一裸片焊盘220A，并且可将第三芯绝缘材料部113设置为覆盖第二封装件200B的第二引线部210B和第二裸片焊盘220B。
参照图25，可形成贯通孔TH和第一布线通路孔VH1，贯通孔TH穿透第一芯绝缘材料部111、第二芯绝缘材料部112和第三芯绝缘材料部113中的每个的至少一部分以及第一芯层101和第二芯层102，并且第一布线通路孔VH1穿透第二芯绝缘材料部112和第三芯绝缘材料部113中的每个的至少一部分。
贯通孔TH可通过双面加工形成，并且具有沙漏形状或宽度从一端朝向另一端减小然后增大的形状。
第一布线通路孔VH1可穿透第二芯绝缘材料部112和第三芯绝缘材料部113中的每个的至少一部分，并且可使第一引线部210A和第二引线部210B以及第一裸片焊盘220A和第二裸片焊盘220B中的每个的至少一部分暴露于外部。
参照图26和图27，可通过以下方式形成贯通过孔330以及第一布线过孔321-1和321-2：通过镀覆填充贯通孔TH和第一布线通路孔VH1，或者在贯通孔TH和第一布线通路孔VH1的内壁上执行镀覆。此外，可分别在第二芯绝缘材料部112的一个表面和第三芯绝缘材料部113的一个表面上形成镀层，并且可通过分别对镀层图案化来形成第一布线层311。
形成在第二芯绝缘材料部112上的第一布线层311可通过形成在第二芯绝缘材料部112中的第1-1布线过孔321-1电连接到第一封装件200A的第一引线部210A或第一裸片焊盘220A。
形成在第三芯绝缘材料部113上的第一布线层311可通过形成在第三芯绝缘材料部113中的第1-2布线过孔321-2电连接到第二封装件200B的第二引线部210B或第二裸片焊盘220B。
然后，可分别在第二芯绝缘材料部112和第三芯绝缘材料部113上堆积第一堆积结构410和第二堆积结构420，以实现图18的根据另一示例的嵌有封装件的板700B1的结构。
通过上述制造工艺可有效地减小根据另一示例的嵌有封装件的板700B1的整体厚度，从而实现高集成度和高密度。此外，由于第一封装件200A和第二封装件200B都可使用第一芯绝缘材料部111模制，因此可降低制造成本。此外，可共同制造包括第一封装件200A和第二封装件200B两者的嵌有封装件的板700B1，从而实现工艺的简化和良率的提高。
其他内容与上述内容重复，因此将省略重复的描述。
图28是示意性地示出嵌有封装件的板的另一示例的截面图。
图28的根据另一示例的嵌有封装件的板700B2与根据另一示例的嵌有封装件的板700B1的不同之处在于，第一堆积结构410和第二堆积结构420上设置有多个电子元件。因此，下面将主要描述与根据另一示例的嵌有封装件的板700B1的差异，并且与根据另一示例的嵌有封装件的板700B1的组件相同的组件的以上描述也可应用于根据另一示例的嵌有封装件的板700B2的组件。
参照图28，根据另一示例的嵌有封装件的板700B2还可包括多个电连接金属件600，多个电连接金属件600设置在第一阻焊层414的第一开口和第二阻焊层424的第二开口上，并且分别连接到暴露的第一布线堆积层412和第二布线堆积层422。嵌有封装件的板700B2可通过多个电连接金属件600安装在另一印刷电路板(诸如，主板)或另外的球栅阵列板上。多个电连接金属件600可利用锡(Sn)或包括锡(Sn)的合金(例如，焊料)形成，但不限于此。多个电连接金属件600可各自是焊盘、焊球、销等。
此外，在根据另一示例的嵌有封装件的板700B2中，参照图28，多个电子元件500A和500B可分别设置在第一堆积结构410和第二堆积结构420上。多个电子元件500A和500B可通过电连接金属件600分别电连接到暴露的第一布线堆积层412的至少一部分和第二布线堆积层422的至少一部分。
多个电子元件500A和500B均可以是有源组件和/或无源组件。有源组件的示例可包括与电子组件240相关的上述IC裸片。无源组件的示例可包括片式电容器(诸如，多层陶瓷电容器(MLCC))和片式电感器(诸如，功率电感器(PI))。如果需要，可分别在第一阻焊层414和第二阻焊层424上另外设置覆盖多个电子元件500A和500B的模制材料，并且模制材料可以是已知的环氧树脂塑封料(EMC)，但不限于此。在另外设置有多个电子元件500A和500B的情况下，嵌有封装件的板700B2可用作封装模块(例如，系统级封装(SiP))。
其他内容与上述内容重复，因此将省略重复的描述。
如以上所阐述的，根据本公开中的示例性实施例，可提供有利于小型化和厚度减小的嵌有封装件的板。
此外，可提供提高集成度的嵌有封装件的板。
此外，可提供一种嵌有封装件的板，所述嵌有封装件的板提高系统级封装(SiP)封装件中的板的空间利用率。
虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员将显而易见的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变型。

Claims (29)

1.一种嵌有封装件的板，包括：
芯层，具有通孔部；
封装件，至少部分地设置在所述通孔部中，并且包括裸片焊盘、设置在所述裸片焊盘上的电子组件以及覆盖所述电子组件的模制部；以及
芯绝缘材料部，至少部分地设置在所述通孔部中，并且覆盖所述芯层和所述封装件。
2.根据权利要求1所述的嵌有封装件的板，其中，所述封装件包括与所述裸片焊盘的边缘间隔开的多个引线部。
3.根据权利要求2所述的嵌有封装件的板，所述嵌有封装件的板还包括第一布线层和第二布线层，所述第一布线层和所述第二布线层分别设置在所述芯绝缘材料部的一个表面和另一表面上，其中，所述一个表面与所述另一表面彼此背对。
4.根据权利要求3所述的嵌有封装件的板，所述嵌有封装件的板还包括第一布线过孔，所述第一布线过孔穿透所述芯绝缘材料部的至少一部分，并且使所述第一布线层和所述多个引线部中的至少一个彼此连接。
5.根据权利要求4所述的嵌有封装件的板，所述嵌有封装件的板还包括表面安装组件，所述表面安装组件设置在所述模制部上，所述表面安装组件的至少一部分设置在所述通孔部中，
其中，所述模制部设置在所述裸片焊盘和所述多个引线部上。
6.根据权利要求5所述的嵌有封装件的板，其中，所述芯绝缘材料部还覆盖所述表面安装组件。
7.根据权利要求6所述的嵌有封装件的板，所述嵌有封装件的板还包括第二布线过孔，所述第二布线过孔穿透所述芯绝缘材料部的至少一部分并且使所述第二布线层和所述表面安装组件彼此连接。
8.根据权利要求7所述的嵌有封装件的板，所述嵌有封装件的板还包括贯通过孔，所述贯通过孔穿透所述芯绝缘材料部的至少一部分和所述芯层，并且使所述第一布线层和所述第二布线层彼此连接。
9.根据权利要求7所述的嵌有封装件的板，所述嵌有封装件的板还包括第一堆积结构和第二堆积结构，所述第一堆积结构和所述第二堆积结构分别设置在所述芯绝缘材料部的一个表面和另一表面上，并且各自包括多个绝缘堆积层、多个布线堆积层和多个过孔堆积层。
10.根据权利要求9所述的嵌有封装件的板，其中，所述第一堆积结构中的所述多个过孔堆积层的至少一部分将所述第一布线层连接到所述第一堆积结构中的所述多个布线堆积层，并且所述第二堆积结构中的所述多个过孔堆积层的至少一部分将所述第二布线层连接到所述第二堆积结构中的所述多个布线堆积层。
11.根据权利要求5所述的嵌有封装件的板，所述嵌有封装件的板还包括另一表面安装组件，所述另一表面安装组件设置在所述模制部上，所述另一表面安装组件的至少一部分设置在所述通孔部中。
12.根据权利要求9所述的嵌有封装件的板，所述嵌有封装件的板还包括：
多个电子元件，分别设置在所述第一堆积结构和所述第二堆积结构上；
多个电连接金属件，将所述多个电子元件分别连接到所述第一堆积结构中的所述多个布线堆积层的至少一部分和所述第二堆积结构中的所述多个布线堆积层的至少一部分。
13.一种嵌有封装件的板，包括：
第一芯层和第二芯层，分别具有第一通孔部和第二通孔部；
第一封装件和第二封装件，分别设置在所述第一通孔部和所述第二通孔部中；以及
第一芯绝缘材料部，至少部分地设置在所述第一通孔部和所述第二通孔部中的每个中，并且覆盖所述第一封装件和所述第二封装件中的每个。
14.根据权利要求13所述的嵌有封装件的板，其中，所述第一封装件包括：第一裸片焊盘；第一电子组件，设置在所述第一裸片焊盘上；多个第一引线部，与所述第一裸片焊盘的边缘间隔开；以及第一模制部，覆盖所述第一电子组件。
15.根据权利要求14所述的嵌有封装件的板，其中，所述第二封装件包括：第二裸片焊盘；第二电子组件，设置在所述第二裸片焊盘上；多个第二引线部，与所述第二裸片焊盘的边缘间隔开；以及第二模制部，覆盖所述第二电子组件。
16.根据权利要求15所述的嵌有封装件的板，其中，所述第一模制部和第二模制部彼此相对。
17.根据权利要求15所述的嵌有封装件的板，所述嵌有封装件的板还包括：
第二芯绝缘材料部和第三芯绝缘材料部，分别设置在所述第一芯层的表面和所述第二芯层的表面上；
第一布线层和第二布线层，分别设置在所述第二芯绝缘材料部和第三芯绝缘材料部上；以及
第一布线过孔和第二布线过孔，分别穿透所述第二芯绝缘材料部和第三芯绝缘材料部，并且分别将所述第一布线层和所述第二布线层连接到所述多个第一引线部和所述多个第二引线部。
18.根据权利要求17所述的嵌有封装件的板，所述嵌有封装件的板还包括贯通过孔，所述贯通过孔穿透所述第一芯绝缘材料部、所述第二芯绝缘材料部和所述第三芯绝缘材料部中的每个的至少一部分以及所述第一芯层和第二芯层，并且使所述第一布线层和第二布线层彼此连接。
19.根据权利要求17所述的嵌有封装件的板，所述嵌有封装件的板还包括第一堆积结构和第二堆积结构，所述第一堆积结构和所述第二堆积结构分别设置在所述第二芯绝缘材料部和所述第三芯绝缘材料部上，并且各自包括多个绝缘堆积层、多个布线堆积层和多个过孔堆积层。
20.一种嵌有封装件的板，包括：
第一封装件，包括：裸片焊盘；第一电子组件，设置在所述裸片焊盘上；多个引线部，与所述裸片焊盘的边缘间隔开，并且连接到所述第一电子组件；以及第一模制部，覆盖所述第一电子组件和所述多个引线部；
绝缘材料部，覆盖所述第一封装件；
第一布线层和第二布线层，分别设置在所述绝缘材料部的相对表面上；以及
第一布线过孔，设置在所述绝缘材料部中，并且将所述第一布线层连接到所述多个引线部中的至少一个。
21.根据权利要求20所述的嵌有封装件的板，所述嵌有封装件的板包括第三布线过孔，所述第三布线过孔设置在所述绝缘材料部中，以将所述第一布线层连接到所述裸片焊盘。
22.根据权利要求20所述的嵌有封装件的板，所述嵌有封装件的板还包括表面安装组件，所述表面安装组件设置在所述第一模制部上并且被所述绝缘材料部覆盖。
23.根据权利要求22所述的嵌有封装件的板，所述嵌有封装件的板还包括第二布线过孔，所述第二布线过孔设置在所述绝缘材料部中并且将所述第二布线层连接到所述表面安装组件。
24.根据权利要求23所述的嵌有封装件的板，其中，相对于所述第一封装件或所述表面安装组件，所述第一布线过孔与所述第二布线过孔相对，所述第一布线过孔和所述第二布线过孔具有锥形形状，并且所述第一布线过孔的截面宽度和所述第二布线过孔的截面宽度沿彼此靠近的方向减小。
25.根据权利要求22所述的嵌有封装件的板，所述嵌有封装件的板还包括粘合层，所述粘合层将所述表面安装组件连接到所述第一模制部。
26.根据权利要求20所述的嵌有封装件的板，所述嵌有封装件的板还包括贯通过孔，所述贯通过孔贯穿所述绝缘材料部，并且使所述第一布线层和所述第二布线层彼此连接。
27.根据权利要求20所述的嵌有封装件的板，所述嵌有封装件的板还包括第一堆积结构和第二堆积结构，所述第一堆积结构和所述第二堆积结构分别设置在所述绝缘材料部的一个表面和另一表面上，并且各自包括多个绝缘堆积层、多个布线堆积层和多个过孔堆积层，其中，所述一个表面与所述另一表面背对。
28.根据权利要求20所述的嵌有封装件的板，所述嵌有封装件的板还包括：
第二封装件，包括第二电子组件和覆盖所述第二电子组件的第二模制部；以及
第二布线过孔，设置在所述绝缘材料部中，以将所述第二布线层连接到所述第二封装件，
其中，所述绝缘材料部覆盖所述第二封装件，并且
所述第二封装件设置在所述第一布线层与所述第二布线层之间。
29.根据权利要求28所述的嵌有封装件的板，其中，相对于所述第一封装件或所述第二封装件，所述第一布线过孔与所述第二布线过孔相对，所述第一布线过孔和所述第二布线过孔具有锥形形状，并且所述第一布线过孔的截面宽度和所述第二布线过孔的截面宽度沿彼此靠近的方向减小。
CN202110632335.5A 2020-12-28 2021-06-07 嵌有封装件的板 Pending CN114759022A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200184274A KR20220093507A (ko) 2020-12-28 2020-12-28 패키지 내장기판
KR10-2020-0184274 2020-12-28

Publications (1)

Publication Number Publication Date
CN114759022A true CN114759022A (zh) 2022-07-15

Family

ID=82118470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110632335.5A Pending CN114759022A (zh) 2020-12-28 2021-06-07 嵌有封装件的板

Country Status (3)

Country Link
US (1) US11948849B2 (zh)
KR (1) KR20220093507A (zh)
CN (1) CN114759022A (zh)

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI233172B (en) * 2003-04-02 2005-05-21 Siliconware Precision Industries Co Ltd Non-leaded semiconductor package and method of fabricating the same
JP5024233B2 (ja) 2008-08-19 2012-09-12 トヨタ自動車株式会社 電子部品内蔵型コネクタ
JP2010147153A (ja) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20110024899A1 (en) * 2009-07-28 2011-02-03 Kenji Masumoto Substrate structure for cavity package
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
JP6478309B2 (ja) * 2012-12-31 2019-03-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層基板及び多層基板の製造方法
KR101426654B1 (ko) 2013-04-08 2014-08-05 주식회사 심텍 임베디드 타입의 적층 반도체 패키지 및 그 제조 방법
JP6173781B2 (ja) * 2013-06-10 2017-08-02 新光電気工業株式会社 配線基板及び配線基板の製造方法
US9721922B2 (en) * 2013-12-23 2017-08-01 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming fine pitch RDL over semiconductor die in fan-out package
US20160013076A1 (en) * 2014-07-14 2016-01-14 Michael B. Vincent Three dimensional package assemblies and methods for the production thereof
US9754928B2 (en) 2014-07-17 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. SMD, IPD, and/or wire mount in a package
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US10566289B2 (en) * 2015-10-13 2020-02-18 Samsung Electronics Co., Ltd. Fan-out semiconductor package and manufacturing method thereof
WO2017111766A1 (en) * 2015-12-22 2017-06-29 Intel Corporation Microelectronic devices designed with high frequency communication devices including compound semiconductor devices integrated on a die fabric on package
US10373884B2 (en) * 2016-03-31 2019-08-06 Samsung Electronics Co., Ltd. Fan-out semiconductor package for packaging semiconductor chip and capacitors
KR102059403B1 (ko) * 2016-10-04 2019-12-26 삼성전자주식회사 팬-아웃 반도체 패키지
US9978731B1 (en) * 2016-12-28 2018-05-22 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package module
US10347598B2 (en) * 2017-05-19 2019-07-09 Samsung Electro-Mechanics Co., Ltd. Composite antenna substrate and semiconductor package module
US10818578B2 (en) * 2017-10-12 2020-10-27 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices, corresponding device and circuit
US10643919B2 (en) * 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
TWI645527B (zh) * 2018-03-06 2018-12-21 矽品精密工業股份有限公司 電子封裝件及其製法
KR102059814B1 (ko) * 2018-07-12 2019-12-27 삼성전기주식회사 안테나 모듈
KR102145218B1 (ko) * 2018-08-07 2020-08-18 삼성전자주식회사 팬-아웃 반도체 패키지
US10903169B2 (en) * 2019-04-30 2021-01-26 Advanced Semiconductor Engineering, Inc. Conductive structure and wiring structure including the same

Also Published As

Publication number Publication date
KR20220093507A (ko) 2022-07-05
US20220208629A1 (en) 2022-06-30
US11948849B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
CN114501787A (zh) 连接结构嵌入式基板
CN114641135A (zh) 嵌有连接结构的基板
CN114080092A (zh) 组件封装件和用于该组件封装件的印刷电路板
CN113905516A (zh) 电子组件嵌入式基板
US20230245989A1 (en) Printed circuit board and electronic component package including the same
US20230180388A1 (en) Printed circuit board with embedded bridge
CN112996242A (zh) 嵌有电子组件的基板
US11818841B2 (en) Printed circuit board
CN114698227A (zh) 连接结构嵌入式基板
CN114759022A (zh) 嵌有封装件的板
CN112996222A (zh) 嵌有电子组件的基板
CN112992844A (zh) 电子组件嵌入式基板
US11765833B2 (en) Substrate having electric component embedded therein
US11715680B2 (en) Printed circuit board
US11751335B2 (en) Printed circuit board
US20240057267A1 (en) Printed circuit board and manufacturing method for the same
US11910527B2 (en) Substrate with electronic component embedded therein
CN116072635A (zh) 嵌有电子组件的基板
CN117479413A (zh) 印刷电路板
CN114497022A (zh) 封装结构和封装件安装基板
CN115707184A (zh) 印刷电路板
CN118283916A (zh) 印刷电路板
CN114340138A (zh) 印刷电路板和包括该印刷电路板的电子组件封装件
CN118234121A (zh) 印刷电路板
CN114630483A (zh) 印刷电路板和电子组件封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination