CN114758986B - 半导体器件的制备方法 - Google Patents

半导体器件的制备方法 Download PDF

Info

Publication number
CN114758986B
CN114758986B CN202210664390.7A CN202210664390A CN114758986B CN 114758986 B CN114758986 B CN 114758986B CN 202210664390 A CN202210664390 A CN 202210664390A CN 114758986 B CN114758986 B CN 114758986B
Authority
CN
China
Prior art keywords
forming
layer
contact hole
gate
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210664390.7A
Other languages
English (en)
Other versions
CN114758986A (zh
Inventor
宋富冉
黄厚恒
周儒领
韩飘飘
金磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Nexchip Semiconductor Corp
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd, Nexchip Semiconductor Corp filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202210664390.7A priority Critical patent/CN114758986B/zh
Publication of CN114758986A publication Critical patent/CN114758986A/zh
Application granted granted Critical
Publication of CN114758986B publication Critical patent/CN114758986B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种半导体器件的制备方法，包括：提供一衬底，衬底上形成有连接结构和晶体管；在衬底表面形成层间介质层，以覆盖连接结构和晶体管；在层间介质层中形成多个接触孔，以分别暴露出部分衬底表面、部分连接结构以及部分晶体管；形成接触孔侧壁结构，以覆盖每个接触孔的侧壁；执行至少两次湿法清洗；其中，最后一次湿法清洗为采用液氨浸泡处理；填充所有接触孔，以形成多个金属插塞。即通过形成接触孔侧壁结构，以阻隔酸溶液与接触孔暴露出的膜层，避免发生寄生化学反应，影响接触效果。且液氨浸泡不仅能去除接触孔底部产生的寄生氧化层以及氟，降低接触电阻，还能降低金属硅化物层的氧化速率，并保证接触孔底部关键尺寸控制在预设范围内。

Description

半导体器件的制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件的制备方法。
背景技术
目前，在制备接触孔(contact，CT)的工艺方法中，会在刻蚀完成之后，采用氢氟酸溶液清洗半导体结构。在清洗过程中，与氢氟酸溶液相接触的器件膜层会吸附氟酸，导致器件膜层被快速氧化，破坏器件结构，以及影响后续形成的金属插塞的接触效果，并且在清洗结束后，还会在接触孔的底部存留部分清洗液，影响后续工艺。
如图1-2所示的静态随机存取存储器（Static Random-Access Memory，SRAM）包括第一上拉管PU1、第二上拉管PU2、第一下拉管PD1、第二下拉管PD2、第一选择管PG1和第二选择管PG2。其中，第一上拉管PU1的源极S、第二上拉管PU2的源极S、第一选择管PG1的栅极和第二选择管PG2的栅极均接至字线WL，且均与工作电压端VDD相接。第一下拉管PD1的源极S和第二下拉管PD2的源极S均与公共接地端VSS相接。第一选择管PG1的源极S与位线BL相接，第二选择管PG2的源极S与反位线BLB相接。因此，在制备静态随机存取存储器的过程中，不可避免地需要用到金属插塞，则在制备接触孔的过程中同样会出现上述技术问题。请参阅图2-3，第一上拉管PU1的漏极D与第二上拉管PU2的栅极延伸端相连处设置有共享接触孔(shared contact，SCT)，以实现连接和同时引出。第一上拉管PU1的源极S对应处也设置有接触孔（Contact，CT）。如图3所示，因共享接触孔SCT和接触孔CT打开的区域包含硅化镍材料，氢氟酸溶液清洗会使得氟酸被吸附在硅化镍上，所以导致硅化镍会被加速氧化成硅与镍的氧化物，并附着于硅化镍上，则后续形成的金属插塞与硅化镍易出现接触不良的问题，影响器件的性能。并且，残留的酸溶液会使得接触孔底部101出现不可控的持续缓慢的寄生化学反应，不仅会导致接触孔后续填充钻入有源区的阱区中，造成所形成的金属插塞与阱区直接相连，器件短路失效；还会导致接触孔底部101的尺寸不可控地增大，且无法有效监控接触孔底部的尺寸变化，致使接触电阻异常高，最终导致芯片的成品率严重下降，所量产的芯片的寿命缩短，经济损失加大。
对此，现有技术中采用更换酸溶液的方法，不使用与SiO2产生反应的混合酸溶液，但这种方法又会造成接触电阻高，产生接触不良的问题，尤其是接触孔底部所形成的氧化层，会造成一系列电性问题。
因此，亟需一种新的制备办法，以解决上述技术问题。
发明内容
本发明的目的在于提供一种半导体器件的制备方法，以解决如何缓解湿法清洗对接触孔暴露出的膜层的氧化，如何降低接触电阻，以及如何缓解酸残留影响接触孔底部的尺寸、侵蚀底部的金属及加速金属氧化中的至少一个问题。
为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：
提供一衬底，所述衬底上形成有连接结构和晶体管；
在所述衬底表面形成层间介质层，以覆盖所述连接结构和所述晶体管；
在所述层间介质层中形成多个接触孔，以分别暴露出部分所述衬底表面、部分所述连接结构以及部分所述晶体管；
形成接触孔侧壁结构，以覆盖每个所述接触孔的侧壁；
执行至少两次湿法清洗；其中，最后一次湿法清洗采用液氨浸泡处理；
填充所有所述接触孔，以形成多个金属插塞。
可选的，在所述的半导体器件的制备方法中，至少一次湿法清洗采用DHF溶液清洗。
可选的，在所述的半导体器件的制备方法中，执行两次湿法清洗；其中，第一次湿法清洗采用DHF溶液清洗，第二次湿法清洗采用液氨浸泡处理。
可选的，在所述的半导体器件的制备方法中，在所述层间介质层中形成多个接触孔的过程，包括：
在所述层间介质层上依次形成硬掩模层、抗反射涂层以及图案化的光刻胶层；
以图案化的光刻胶层为掩模，依次刻蚀所述抗反射涂层、所述硬掩模层以及所述层间介质层，以形成多个所述接触孔。
可选的，在所述的半导体器件的制备方法中，在形成多个所述接触孔之后，且在形成所述接触孔侧壁结构之前，所述半导体器件的制备方法还包括：
去除所述图案化的光刻胶层；
采用APM溶液清洗，以至少去除所述抗反射涂层。
可选的，在所述的半导体器件的制备方法中，形成所述接触孔侧壁结构的过程包括：
采用原子层沉积工艺在所述层间介质层的表面以及所有所述接触孔的侧壁和底壁上形成氮化层；
采用干法刻蚀工艺至少去除所述层间介质层的表面和所有所述接触孔底壁上的所述氮化层，并保留所有所述接触孔的侧壁上剩余的所述氮化层，以作为所述接触孔侧壁结构。
可选的，在所述的半导体器件的制备方法中，在形成所述连接结构和所述晶体管之前，还形成浅沟槽隔离结构于所述衬底中，以定义有源区。
可选的，在所述的半导体器件的制备方法中，形成所述连接结构和所述晶体管的过程，包括：
采用离子注入工艺，在所述衬底中形成阱区；
在部分所述浅沟槽隔离结构上形成第一栅极，在部分所述阱区上形成第二栅极；
在所述第一栅极的两侧和所述第二栅极的两侧均形成栅极侧墙；
以所述第一栅极的栅极侧墙和所述第二栅极的栅极侧墙为阻挡，在所述第一栅极的栅极侧墙和所述第二栅极的栅极侧墙之间的所述阱区内形成漏极，以及在所述第二栅极的另一侧所述栅极侧墙的侧边的所述阱区中形成源极；
在所述第一栅极的顶表面、所述第二栅极的顶表面、所述源极表面以及所述漏极表面形成金属硅化物层；
其中，所述第一栅极和所述第一栅极的栅极侧墙构成所述连接结构；以及，所述第二栅极、所述第二栅极的栅极侧墙、所述阱区、所述源极和所述漏极构成所述晶体管。
可选的，在所述的半导体器件的制备方法中，至少一个所述接触孔同时暴露出部分所述第一栅极上的所述金属硅化物层、部分所述第一栅极的栅极侧墙，以及位于所述漏极表面的部分所述金属硅化物层；至少一个所述接触孔暴露出所述第二栅极上的部分所述金属硅化物层；以及，至少一个所述接触孔暴露出所述源极表面的部分所述金属硅化物层。
可选的，在所述的半导体器件的制备方法中，形成多个所述金属插塞的过程包括：
形成粘附层，所述粘附层覆盖所述层间介质层表面、所述接触孔侧壁结构以及所述接触孔底壁；
形成金属材料层，所述金属材料层覆盖所述粘附层，并填充所有所述接触孔；
采用化学机械研磨工艺去除所述层间介质层表面的所述金属材料层和所述粘附层，以形成多个所述金属插塞。
综上所述，本发明提供一种半导体器件的制备方法。其中，本发明通过在所述接触孔的内壁形成致密的接触孔侧壁结构，以阻隔开酸溶液与接触孔暴露出的膜层，避免发生一系列寄生化学反应，影响接触效果。以及，通过执行至少两次湿法清洗来去除刻蚀残留物。其中，最后一次湿法清洗采用液氨浸泡处理。液氨浸泡处理不仅可以很好地去除接触孔底部产生的寄生氧化层以及吸附的氟，使得形成的金属插塞充分与有源区和栅极结构上的金属硅化物层连接，接触电阻低；还可以有效降低金属硅化物层的氧化速率，并且能够保证接触孔底部的关键尺寸控制在预设范围内。
因此，本发明提供的所述半导体器件的制备方法不仅可以去除湿法清洗造成的寄生氧化层以及氟残留，保证接触效果，降低接触电阻；还可以缓解湿法清洗对接触孔暴露出的膜层的氧化，有效控制接触孔底部的尺寸，提高器件成品率，增大经济效益。
附图说明
图1是随机静态存储器的电路图。
图2是随机静态存储器的半导体结构的俯视图。
图3是图2中A-A’的剖视图。
图4是本发明实施例中的半导体器件的制备方法的流程图。
图5-14是本发明实施例中的半导体器件的制备方法过程中的半导体结构示意图。
其中，附图标记为：
101-接触孔底部；
200-衬底；201-浅沟槽隔离结构；202-阱区；203-氧化层；204a-第一栅极；204b-第二栅极；205-ONO侧墙；206-轻掺杂漏结构；207-氮化硅侧墙；208-金属硅化物层；209-层间介质层；210-硬掩模层；211-抗反射涂层；212-图案化的光刻胶层；213-氮化层；214-接触孔侧壁结构；215-金属材料层；216-金属插塞；
S-源极；D-漏极；SCT-共享接触孔；CT-接触孔；CT1-第一接触孔；CT2-第二接触孔；STI-浅沟槽隔离结构；M-连接结构；PU1-第一上拉管；PU2-第二上拉管；PD1-第一下拉管；PD2-第二下拉管；PG1-第一选择管；PG2-第二选择管；VDD-工作电压端；VSS-公共接地端；WL-字线；BL-位线；BLB-反位线。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
为解决上述技术问题，本实施例提供一种半导体器件的制备方法。请参阅图4，所述半导体器件的制备方法包括：
步骤一S10：提供一衬底，所述衬底上形成有连接结构和晶体管；
步骤二S20：在所述衬底表面形成层间介质层，以覆盖所述连接结构和所述晶体管；
步骤三S30：在所述层间介质层中形成多个接触孔，以分别暴露出部分所述衬底表面、部分所述连接结构以及部分所述晶体管；
步骤四S40：形成接触孔侧壁结构，以覆盖每个所述接触孔的侧壁；
步骤五S50：执行至少两次湿法清洗；其中，最后一次湿法清洗采用液氨浸泡处理；
步骤六S60：填充所有所述接触孔，以形成多个金属插塞。
可见，本实施例通过在所述接触孔的内壁形成致密的接触孔侧壁结构，以阻隔开酸溶液与接触孔暴露出的膜层，避免发生一系列寄生化学反应，影响接触效果。以及，通过执行至少两次湿法清洗来去除刻蚀残留物。其中，最后一次湿法清洗为采用液氨浸泡处理。液氨浸泡处理不仅可以很好地去除接触孔底部产生的寄生氧化层以及吸附的氟，使得形成的金属插塞充分与有源区和栅极结构上的金属硅化物层连接，接触电阻低；还可以有效降低金属硅化物层的氧化速率，保证接触孔底部的关键尺寸控制在预设范围内。因此，本实施例提供的所述半导体器件的制备方法不仅可以去除湿法清洗造成的寄生氧化层以及氟残留，保证接触效果，降低接触电阻；还可以缓解湿法清洗对接触孔暴露出的膜层的氧化，有效控制接触孔底部的尺寸，提高器件成品率，增大经济效益。
以下结合附图5-14具体介绍本实施例提供的所述半导体器件的制备方法。其中，图5-14均为图2所示的随机静态存储器器中A-A’位置处的剖视图。
步骤一S10：请参阅图5-6，提供一衬底200，所述衬底200上形成有连接结构和晶体管。
根据图1-3可知，所述连接结构M实则由第二上拉管PU2的栅极延伸端，以与第一上拉管PU1的漏极D相接而成。因此，所述连接结构M处的金属插塞用于连接和同时引出所述第二上拉管PU2的栅极和所述第一上拉管PU1的漏极D，则需在所述连接结构M处形成共享接触孔SCT。同样，在第二上拉管PU2的漏极D和第一上拉管PU1的栅极延伸端也应形成所述共享接触孔SCT。对此，本实施例仅以A-A’处截面为示例具体介绍所述半导体器件的制备方法。
请参阅图5，所述衬底200为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，亦可以是已形成有器件的电路层。可选的，所述衬底200包括绝缘体上硅（silicon-on-insulator，SOI）基底、体硅（bulk silicon）基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。在形成所述连接结构和所述晶体管之前，所述衬底200中还形成有浅沟槽隔离结构（Shallow Trench Isolation，STI)201，以定义出有源区，并用于电隔离。
进一步的，形成所述连接结构和所述晶体管的过程，请参阅图6，包括：
子步骤S101：采用离子注入工艺，在所述衬底200中形成阱区202。
本实施例中的所述上拉管PU1为PMOS。当然，所述晶体管还可以为NMOS，则PMOS的所述阱区202中掺杂有N型离子，NMOS的所述阱区202中掺杂有P型离子。其中，所述阱区202沿所述衬底200的表面向下延伸一设定厚度。
子步骤S102：在部分所述浅沟槽隔离结构201上形成第一栅极204a，在部分所述阱区上形成第二栅极204b。具体的，先在所述衬底200表面形成氧化层203，然后在所述氧化层203上形成栅极材料层。经依次刻蚀所述栅极材料层和所述氧化层203，以在部分所述浅沟槽隔离结构201上形成第一栅极204a，在部分所述阱区上形成第二栅极204b。其中，所述氧化层203用于隔离所述第一栅极204a和所述第二栅极204b与所述衬底200，并保护所述衬底200。所述氧化层203的材质包括但不限于为二氧化硅，所述第一栅极204a和所述第二栅极204b的材质包括多晶硅。
子步骤S103：在所述第一栅极204a的两侧和所述第二栅极204b的两侧均形成栅极侧墙。其中，所述栅极侧墙包括两部分，第一部分为ONO侧墙205，第二部分为氮化硅侧墙207。先在所述第一栅极204a和所述第二栅极204b侧壁沉积ONO膜层，经刻蚀形成ONO侧墙。然后，以所述第二栅极204b的ONO侧墙205为阻挡，对所述第二栅极204b的ONO侧墙205侧边的所述阱区202执行离子注入，以形成晶体管的轻掺杂漏结构206。最后，沿所述ONO侧墙205的侧边形成所述氮化硅侧墙207。
子步骤S104：以所述第一栅极204a的栅极侧墙和所述第二栅极204b的栅极侧墙为阻挡，在所述第一栅极204a的栅极侧墙和所述第二栅极204b的栅极侧墙之间的所述阱区202内形成漏极D，以及在所述第二栅极204b的另一侧所述栅极侧墙的侧边的所述阱区202中形成源极S。其中，所述源极S和所述漏极D中掺杂的离子种类相同，但与所述阱区202中掺杂的离子种类不同。例如，形成NMOS，则所述阱区202中掺杂P型离子，所述源极S和所述漏极D中掺杂N型离子；若形成PMOS，则所述阱区202中掺杂N型离子，所述源极S和所述漏极D中掺杂P型离子。
子步骤S105：在所述第一栅极204a的顶表面、所述第二栅极204b的顶表面、所述源极S表面以及所述漏极D表面形成金属硅化物层208。所述金属硅化物层208的材质包括硅化镍，用于降低接触电阻，便于和金属插塞连接。
进一步的，所述第一栅极204a和所述第一栅极204a的栅极侧墙构成所述连接结构；以及，所述第二栅极204b、所述第二栅极204b的栅极侧墙、所述阱区202、所述源极S和所述漏极D构成所述晶体管。
步骤二S20：请参阅图7-8，在所述衬底200表面形成层间介质层209，以覆盖所述连接结构和所述晶体管。
所述层间介质层209的材质包括二氧化硅，起到电隔离的作用。为刻蚀形成接触孔，在所述层间介质层209上还依次沉积有硬掩模层210、抗反射涂层211以及图案化的光刻胶层212。其中，所述硬掩模层210用于作为刻蚀阻挡层，且所述硬掩模层210的材质可以为氮化硅或无定形碳。当采用氮化硅作为硬掩模层210时，还可以作为后续化学机械研磨的停止层。所述抗反射涂层211用于吸收光照，减少光刻过程中的反射光。所述图案化的光刻胶层212定义了所述接触孔的位置。
步骤三S30：请参阅图9，在所述层间介质层209中形成多个接触孔，以分别暴露出部分所述衬底200表面、部分所述连接结构以及部分所述晶体管。
具体的，以图案化的光刻胶层212为掩模，依次刻蚀所述抗反射涂层211、所述硬掩模层210以及所述层间介质层209，以形成多个所述接触孔。其中，至少一个所述接触孔同时暴露出部分所述第一栅极204a上的所述金属硅化物层208、部分所述第一栅极204a的栅极侧墙，以及位于所述漏极D表面的部分所述金属硅化物层208；至少一个所述接触孔暴露出所述第二栅极204b上的部分所述金属硅化物层208；以及，至少一个所述接触孔暴露出所述源极S表面的部分所述金属硅化物层208。如图9所示，共享接触孔SCT同时暴露出部分所述第一栅极204a上的所述金属硅化物层208、部分所述第一栅极204a的栅极侧墙，以及位于所述漏极D表面的部分所述金属硅化物层208；第一接触孔CT1暴露出所述第二栅极204b上的部分所述金属硅化物层208，用于后续将所述第二栅极204b引出；第二接触孔CT2暴露出所述源极S表面的部分所述金属硅化物层208，用于后续将晶体管的所述源极S引出。
步骤四S40：请参阅图10-12，形成接触孔侧壁结构214，以覆盖每个所述接触孔的侧壁。
如图10所示，在形成多个所述接触孔之后，去除所述图案化的光刻胶层212，并采用APM溶液清洗，以去除所述抗反射涂层211。当所述硬掩模层210的材质为氮化硅时，在APM溶液清洗会去除部分氮化硅，仍保留有一部分氮化硅。当所述硬掩模层210的材质为无定形碳时，APM溶液清洗会将所有的无定形碳去除，即去除所述抗反射涂层211之后还会去除所述硬掩模层210。本实施例图10所示为采用氮化硅作为硬掩模层210的材料，则在APM溶液清洗之后，仍保留有所述硬掩模层210。进一步的，APM溶液的成分包括NH4OH、H2O2以及H2O。
如图11所示，采用原子层沉积工艺在所述层间介质层209的表面以及所有所述接触孔的侧壁和底壁上形成氮化层213。其中，所述氮化层的材质可以为氮化硅。且采用原子层沉积工艺的目的在于原子层沉积工艺可以实现小于20埃以下厚度的膜层沉积，从而在接触孔内形成较薄的膜层，不影响接触孔的形貌。继而，如图12所示，采用干法刻蚀工艺去除所述层间介质层209的表面和所有所述接触孔的底壁上的所述氮化层213，以及所述第一栅极204a上的所述氮化层213，并保留所有所述接触孔的侧壁上剩余的所述氮化层213，以作为所述接触孔侧壁结构214。可见，本实施例通过在所述接触孔的内壁形成致密的接触孔侧壁结构214，以阻隔开后续使用的酸溶液与接触孔暴露出的膜层，避免发生一系列寄生化学反应，影响接触效果。
步骤五S50：执行至少两次湿法清洗；其中，最后一次湿法清洗为采用液氨浸泡处理。
本实施例不限定执行湿法清洗的具体次数，可以为两次湿法清洗，第一次湿法清洗采用DHF溶液清洗，第二次湿法清洗采用液氨浸泡处理；或者为三次湿法清洗，第一次和第二次湿法清洗均采用DHF溶液清洗，第三次湿法清洗采用液氨浸泡处理；亦或者为第一次湿法清洗均采用DHF溶液清洗，第二次和第三次湿法清洗采用液氨浸泡处理。其中，最后一次湿法清洗需要为液氨浸泡处理，液氨浸泡处理不仅可以去除接触孔底部产生的寄生氧化层以及吸附的氟，从而使得后续形成的金属插塞充分与有源区和栅极结构上的金属硅化物层208连接，接触电阻低；还可以有效降低金属硅化物层208的氧化速率，保证接触孔底部的关键尺寸控制在预设范围内。进一步的，液氨浸泡处理相较于氨气等离子处理，能够避免氨气等离子对器件膜层的诱导损伤等缺点。进一步的，DHF溶液为稀氢氟酸溶液，其主要成分为氢氟酸。
进一步的，液氨浸泡的反应式为：
SiO2+ 6HF + 2NH3 =2H2O + (NH4)2 SiF6 （s）
(NH4)2 SiF6 （s）= (NH4)2 SiF6 （g）
其中，上述反应式中的“g”表示气态，“s”表示固态。且当反应槽中温度大于100 ℃时，六氟硅酸铵由固态升华为气态。
步骤六S60：请参阅图13-14，填充所有所述接触孔，以形成多个金属插塞216。
其中，先形成粘附层（未图示），所述粘附层覆盖所述层间介质层209表面、所述接触孔侧壁结构214以及所述接触孔底壁。然后，形成金属材料层215，所述金属材料层215覆盖所述粘附层，并填充所述接触孔。可选的，所述金属材料层215的材质为钨。最后，采用化学机械研磨工艺去除所述层间介质层209表面的所述金属材料层215和所述粘附层，以形成多个所述金属插塞216。其中，采用氮化硅为材质的所述硬掩模层210，在化学机械研磨工艺中用于作为研磨的停止层。若采用无定形作为所述硬掩模层210的材质，则化学机械研磨的停止层为层间介质层209。
上述工艺步骤完成了图2所示的随机静态存储器中A-A’处的结构，关于随机静态存储器中其他结构本实施例在此不做赘述。进一步的，本实施例提供的所述半导体器件的制备方法不仅适用于随机静态存储器中，还适用于其他接触孔制备工艺中。
综上所述，本实施例提供一种半导体器件的制备方法。其中，本实施例通过在所述接触孔的内壁形成致密的接触孔侧壁结构214，以阻隔开酸溶液与接触孔暴露出的膜层，避免发生一系列寄生化学反应，影响接触效果。以及，通过执行至少两次湿法清洗来去除刻蚀残留物。其中，最后一次湿法清洗为采用液氨浸泡处理。液氨浸泡处理不仅可以很好地去除接触孔底部产生的寄生氧化层以及吸附的氟，使得形成的金属插塞充分与有源区和栅极结构上的金属硅化物层208连接，接触电阻低。还可以有效降低金属硅化物层208的氧化速率，保证接触孔底部的关键尺寸控制在预设范围内。因此，本实施例提供的所述半导体器件的制备方法不仅可以去除湿法清洗造成的寄生氧化层以及氟残留，保证接触效果，降低接触电阻；还可以缓解湿法清洗对接触孔暴露出的膜层的氧化，有效控制接触孔底部的尺寸，提高器件成品率，增大经济效益。
此外还应该认识到，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

Claims (9)

1.一种半导体器件的制备方法，其特征在于，包括：
提供一衬底，所述衬底上形成有连接结构和晶体管；
在所述衬底表面形成层间介质层，以覆盖所述连接结构和所述晶体管；
在所述层间介质层中形成多个接触孔，以分别暴露出部分所述衬底表面、部分所述连接结构以及部分所述晶体管；
采用原子层沉积工艺形成接触孔侧壁结构，以覆盖每个所述接触孔的侧壁；
执行至少两次湿法清洗；其中，最后一次湿法清洗采用液氨浸泡处理；其余次湿法清洗中至少一次湿法清洗采用DHF溶液清洗；
填充所有所述接触孔，以形成多个金属插塞。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，执行两次湿法清洗；其中，第一次湿法清洗采用DHF溶液清洗，第二次湿法清洗采用液氨浸泡处理。
3.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述层间介质层中形成多个接触孔的过程，包括：
在所述层间介质层上依次形成硬掩模层、抗反射涂层以及图案化的光刻胶层；
以所述图案化的光刻胶层为掩模，依次刻蚀所述抗反射涂层、所述硬掩模层以及所述层间介质层，以形成多个所述接触孔。
4.根据权利要求3所述的半导体器件的制备方法，其特征在于，在形成多个所述接触孔之后，且在形成所述接触孔侧壁结构之前，还包括：
去除所述图案化的光刻胶层；
采用APM溶液清洗，以至少去除所述抗反射涂层。
5.根据权利要求1所述的半导体器件的制备方法，其特征在于，形成所述接触孔侧壁结构的过程包括：
采用原子层沉积工艺在所述层间介质层的表面以及所有所述接触孔的侧壁和底壁上形成氮化层；
采用干法刻蚀工艺至少去除所述层间介质层的表面和所有所述接触孔底壁上的所述氮化层，并保留所有所述接触孔的侧壁上剩余的所述氮化层，以作为所述接触孔侧壁结构。
6.根据权利要求1所述的半导体器件的制备方法，其特征在于，在形成所述连接结构和所述晶体管之前，还形成浅沟槽隔离结构于所述衬底中，以定义有源区。
7.根据权利要求6所述的半导体器件的制备方法，其特征在于，形成所述连接结构和所述晶体管的过程，包括：
采用离子注入工艺，在所述衬底中形成阱区；
在部分所述浅沟槽隔离结构上形成第一栅极，在部分所述阱区上形成第二栅极；
在所述第一栅极的两侧和所述第二栅极的两侧均形成栅极侧墙；
以所述第一栅极的栅极侧墙和所述第二栅极的栅极侧墙为阻挡，在所述第一栅极的栅极侧墙和所述第二栅极的栅极侧墙之间的所述阱区内形成漏极，以及在所述第二栅极的另一侧所述栅极侧墙的侧边的所述阱区中形成源极；
在所述第一栅极的顶表面、所述第二栅极的顶表面、所述源极表面以及所述漏极表面形成金属硅化物层；
其中，所述第一栅极和所述第一栅极的栅极侧墙构成所述连接结构；以及，所述第二栅极、所述第二栅极的栅极侧墙、所述阱区、所述源极和所述漏极构成所述晶体管。
8.根据权利要求7所述的半导体器件的制备方法，其特征在于，至少一个所述接触孔同时暴露出部分所述第一栅极上的所述金属硅化物层、部分所述第一栅极的栅极侧墙，以及位于所述漏极表面的部分所述金属硅化物层；至少一个所述接触孔暴露出所述第二栅极上的部分所述金属硅化物层；以及，至少一个所述接触孔暴露出所述源极表面的部分所述金属硅化物层。
9.根据权利要求1所述的半导体器件的制备方法，其特征在于，形成多个所述金属插塞的过程包括：
形成粘附层，所述粘附层覆盖所述层间介质层表面、所述接触孔侧壁结构以及所述接触孔底壁；
形成金属材料层，所述金属材料层覆盖所述粘附层，并填充所有所述接触孔；
采用化学机械研磨工艺去除所述层间介质层表面的所述金属材料层和所述粘附层，以形成多个所述金属插塞。
CN202210664390.7A 2022-06-14 2022-06-14 半导体器件的制备方法 Active CN114758986B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210664390.7A CN114758986B (zh) 2022-06-14 2022-06-14 半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210664390.7A CN114758986B (zh) 2022-06-14 2022-06-14 半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN114758986A CN114758986A (zh) 2022-07-15
CN114758986B true CN114758986B (zh) 2022-09-16

Family

ID=82336631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210664390.7A Active CN114758986B (zh) 2022-06-14 2022-06-14 半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN114758986B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050746B (zh) * 2022-08-12 2022-11-11 合肥晶合集成电路股份有限公司 存储器及其形成方法
CN115148666B (zh) * 2022-09-02 2022-12-02 合肥晶合集成电路股份有限公司 半导体器件的制备方法
WO2024065277A1 (zh) * 2022-09-28 2024-04-04 华为技术有限公司 一种半导体器件、制备方法及电子设备
CN116190314B (zh) * 2023-04-28 2023-09-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制备方法
CN116544180B (zh) * 2023-07-03 2023-09-19 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法
CN117133717B (zh) * 2023-10-27 2024-03-01 合肥晶合集成电路股份有限公司 一种半导体结构的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194326B1 (en) * 2000-04-06 2001-02-27 Micron Technology, In. Low temperature rinse of etching agents
CN101000885A (zh) * 2006-01-13 2007-07-18 联华电子股份有限公司 金属内连线的制作方法与结构
CN102290325A (zh) * 2010-06-21 2011-12-21 无锡华润上华半导体有限公司 金属硅化物的清洗方法
JP2015041753A (ja) * 2013-08-23 2015-03-02 株式会社東芝 ウェハの洗浄方法
CN106683996A (zh) * 2017-02-14 2017-05-17 上海华虹宏力半导体制造有限公司 金属硅化物及金属硅化物上接触孔的制造方法
CN112103332A (zh) * 2020-11-09 2020-12-18 晶芯成(北京)科技有限公司 一种静态随机存取存储器及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194326B1 (en) * 2000-04-06 2001-02-27 Micron Technology, In. Low temperature rinse of etching agents
CN101000885A (zh) * 2006-01-13 2007-07-18 联华电子股份有限公司 金属内连线的制作方法与结构
CN102290325A (zh) * 2010-06-21 2011-12-21 无锡华润上华半导体有限公司 金属硅化物的清洗方法
JP2015041753A (ja) * 2013-08-23 2015-03-02 株式会社東芝 ウェハの洗浄方法
CN106683996A (zh) * 2017-02-14 2017-05-17 上海华虹宏力半导体制造有限公司 金属硅化物及金属硅化物上接触孔的制造方法
CN112103332A (zh) * 2020-11-09 2020-12-18 晶芯成(北京)科技有限公司 一种静态随机存取存储器及其制造方法

Also Published As

Publication number Publication date
CN114758986A (zh) 2022-07-15

Similar Documents

Publication Publication Date Title
CN114758986B (zh) 半导体器件的制备方法
US7696048B2 (en) Method of improving gate resistance in a memory array
KR100642754B1 (ko) 식각 저항성 ｌ형 스페이서를 구비하는 반도체 소자 및이의 제조 방법
CN114783947B (zh) 半导体器件及其制备方法
KR20070105376A (ko) 리세스된 액세스 디바이스 형성 방법
KR20040023297A (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
CN112447602A (zh) 半导体结构及其形成方法
JPH11251457A (ja) 半導体デバイス，メモリ・セル，およびその形成方法
US7868461B2 (en) Embedded interconnects, and methods for forming same
KR20190024517A (ko) 랩-어라운드형 에피택셜 구조 및 방법
US20210043631A1 (en) Semiconductor Constructions, and Semiconductor Processing Methods
CN115148666B (zh) 半导体器件的制备方法
KR100489657B1 (ko) 반도체 장치의 패턴 형성 방법 및 이를 이용한 반도체장치의 제조방법
CN109950207B (zh) 栅极的制造方法
US20230238282A1 (en) Methods for improvement of photoresist patterning profile
CN115394844B (zh) 半导体器件及其制备方法
JP3648499B2 (ja) 半導体装置の製造方法、及び、半導体装置
CN111106158B (zh) 半导体结构及其形成方法
CN116546810A (zh) 改善nmos、pmos栅极高度差的方法
CN114420547B (zh) 一种光阻层移除方法及半导体器件的制作方法
KR20050009482A (ko) 반도체 소자의 제조방법
KR20040007949A (ko) 반도체 소자의 제조 방법
CN116190314B (zh) 一种半导体结构及其制备方法
US20020033536A1 (en) Semiconductor device and manufacturing method thereof
US20240021687A1 (en) Void-Free Conductive Contact Formation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant