CN115148666B - 半导体器件的制备方法 - Google Patents

半导体器件的制备方法 Download PDF

Info

Publication number
CN115148666B
CN115148666B CN202211067774.7A CN202211067774A CN115148666B CN 115148666 B CN115148666 B CN 115148666B CN 202211067774 A CN202211067774 A CN 202211067774A CN 115148666 B CN115148666 B CN 115148666B
Authority
CN
China
Prior art keywords
barrier layer
layer
interlayer dielectric
contact hole
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211067774.7A
Other languages
English (en)
Other versions
CN115148666A (zh
Inventor
宋富冉
黄厚恒
周儒领
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nexchip Semiconductor Corp
Original Assignee
Nexchip Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nexchip Semiconductor Corp filed Critical Nexchip Semiconductor Corp
Priority to CN202211067774.7A priority Critical patent/CN115148666B/zh
Publication of CN115148666A publication Critical patent/CN115148666A/zh
Application granted granted Critical
Publication of CN115148666B publication Critical patent/CN115148666B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件的制备方法。其中，所述方法在衬底表面和晶体管表面形成第一阻挡层，不仅起到保护作用，还起到研磨阻挡的作用，保证膜层的均匀性。在形成接触孔的过程中，本发明先形成小于预设尺寸的第一接触孔，再通过清洗第一接触孔，侧向刻蚀层间介质层，以增大径向尺寸至预设尺寸。且通过同步刻蚀第一阻挡层和第二阻挡层，使位于第二阻挡层中的部分第一接触孔的孔径增大；以及去除第一接触孔底部的第一阻挡层，从而形成符合设定尺寸的第二接触孔。且在形成第二接触孔后采用氨过氧化氢混合溶液清洗第二接触孔，不会对第二接触孔的尺寸造成影响，也不会使得第二接触孔与晶体管接触位置处发生寄生反应，避免出现接触不良和漏电流问题。

Description

半导体器件的制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件的制备方法。
背景技术
静态随机存取存储器（Static Random-Access Memory，SRAM）是随机存取存储器的一种，具有响应快速、低功耗等优点。一般的静态随机存取存储器由多个晶体管构成，且在制备所述静态随机存取存储器的过程中，必不可少地需要制备金属插塞和金属互连结构。
请参阅图1，衬底10上制备有若干个晶体管结构，为完成静态随机存取存储器的整体连接，需要将部分晶体管结构的栅极、源极以及漏极经接触孔C引出。然而，基于现有的接触孔制备工艺以及清洗工艺，会造成接触孔C底部暴露出的硅化镍层11发生寄生反应，以在接触位置处生成高阻物M，则导致后续形成的金属插塞存在漏电流、接触电阻高以及接触不良等问题。并且，由于化学机械研磨工艺的局限性，会导致层间介质层12的表面不平坦，即层间介质层12的均匀性差，部分区域厚，部分区域薄。基于此，请参阅图1，在刻蚀接触孔C或共享接触孔SCT时，较薄区域N在过刻蚀时极易出现刻穿的情况，则会导致器件出现漏电流问题；较厚的区域会存在刻蚀残留，无法有效清除，影响接触效果。以及，在后续形成金属互连结构时，连接层的表面也会出现凹凸不平的情况，严重影响器件性能，甚至造成器件损毁。
因此，亟需一种新的制备方案，以解决上述技术问题。
发明内容
本发明的目的在于提供一种半导体器件的制备方法，以解决如何控制接触孔的形貌，如何降低接触电阻，如何避免漏电流以及如何提高膜层平坦度，以保证金属互连的稳定性中的至少一个问题。
为解决上述技术问题，本发明提供一种半导体器件的制备方法，包括：
提供一衬底，所述衬底上形成有晶体管；
形成第一阻挡层，所述第一阻挡层覆盖所述衬底表面和所述晶体管；
形成第一层间介质层，所述第一层间介质层覆盖所述第一阻挡层表面；
形成第二阻挡层，所述第二阻挡层位于所述第一层间介质层上；
形成多个第一接触孔，所述第一接触孔从所述第二阻挡层的表面延伸至所述第一阻挡层表面；
清洗多个所述第一接触孔，以至少对所述第一层间介质层侧向刻蚀，并至少使得位于所述第一层间介质层中的部分所述第一接触孔的孔径增大设定宽度；
同步刻蚀所述第一阻挡层和第二阻挡层，以至少去除所述第一接触孔的侧壁中的部分厚度的所述第二阻挡层，使得位于所述第二阻挡层中的部分所述第一接触孔的孔径增大所述设定宽度；以及，去除所述第一接触孔底部所暴露出的部分所述第一阻挡层，以使所述第一接触孔延伸至所述晶体管表面，形成多个第二接触孔。
可选的，在所述的半导体器件的制备方法中，在形成所述第二阻挡层之前，且在形成所述第一层间介质层之后，采用化学机械研磨工艺研磨所述第一层间介质层直至暴露出位于所述晶体管表面的所述第一阻挡层。
可选的，在所述的半导体器件的制备方法中，在研磨所述第一层间介质层之后，形成第二层间介质层，所述第二层间介质层覆盖经研磨后的所述第一层间介质层的表面以及暴露出的所述第一阻挡层的表面；
其中，所述第二阻挡层覆盖所述第二层间介质层的表面；以及，在清洗多个所述第一接触孔时，同时对所述第一层间介质层和所述第二层间介质层进行侧向刻蚀，并使得位于所述第一层间介质层和所述第二层间介质层中的部分所述第一接触孔的孔径增大所述设定宽度。
可选的，在所述的半导体器件的制备方法中，形成多个所述第一接触孔的过程包括：
在所述第二阻挡层的表面形成抗反射涂层；
在所述抗反射涂层的表面形成图案化的光刻胶层，以暴露出部分所述抗反射涂层；
以所述图案化的光刻胶层为阻挡依次刻蚀所述抗反射涂层、所述第二阻挡层、所述第二层间介质层和所述第一层间介质层，以形成多个所述第一接触孔；
其中，所述第一接触孔的孔径小于预设接触孔的孔径。
可选的，在所述的半导体器件的制备方法中，在形成多个所述第一接触孔之后，去除所述图案化的光刻胶层和所述抗反射涂层，并采用稀氢氟酸溶液清洗多个所述第一接触孔。
可选的，在所述的半导体器件的制备方法中，在同步刻蚀所述第一阻挡层和第二阻挡层的过程中，还减薄部分厚度的所述第二阻挡层。
可选的，在所述的半导体器件的制备方法中，在形成多个所述第二接触孔之后，采用氨过氧化氢混合溶液清洗所有所述第二接触孔。
可选的，在所述的半导体器件的制备方法中，在清洗多个所述第二接触孔之后，所述半导体器件的制备方法还包括：
形成导电材料层，所述导电材料层填充所有所述第二接触孔，并覆盖所述第二阻挡层的表面；
采用化学机械研磨工艺研磨所述导电材料层直至暴露出所述第二阻挡层，以形成多个金属插塞。
可选的，在所述的半导体器件的制备方法中，所述晶体管包括形成于所述衬底上的栅极结构以及形成于所述栅极结构两侧的所述衬底中的源极和漏极；所述栅极、所述源极和所述漏极的表面均覆盖有接触层，且形成的多个所述第二接触孔分别暴露出部分所述接触层。
可选的，在所述的半导体器件的制备方法中，所述第二阻挡层的厚度大于所述第一阻挡层的厚度。
可选的，在所述的半导体器件的制备方法中，所述设定宽度的范围为：5nm~15nm。
综上所述，本发明提供一种半导体器件的制备方法，其中，所述方法相较于现有技术的有益效果为：
（1）本发明在衬底表面和所述晶体管表面形成第一阻挡层，不仅起到保护衬底和晶体管的作用，还起到研磨阻挡的作用，避免研磨凹陷，保证膜层的均匀性，则在刻蚀时不会出现过刻蚀或者吃穿的情况，提高器件的可靠性，且能够保证后续金属互连的稳定性；以及，在后续形成第一接触孔时起到刻蚀阻挡的作用。
（2）在形成接触孔的过程中，本发明先形成尺寸小于预设尺寸的第一接触孔，继而通过清洗所述第一接触孔，不仅使得第一接触孔内的层间介质层受到侧向侵蚀，以增大径向尺寸达到预设尺寸；还在所述第一阻挡层的保护下，避免清洗液接触到衬底表面或晶体管表面出现寄生反应，产生高阻物影响形成的金属插塞的接触效果。同时，清洗过程中还会去除所述第一接触孔中的刻蚀残留物，保证工艺效果。
（3）本发明还通过同步刻蚀所述第一阻挡层和第二阻挡层，以去除所述第一接触孔中凸出的部分所述第二阻挡层，使得位于所述第二阻挡层中的部分所述第一接触孔的孔径增大所述设定宽度；以及去除所述第一接触孔底部的所述第一阻挡层，从而形成符合设定尺寸的第二接触孔。进一步的，形成所述第二接触孔后仅仅采用氨过氧化氢混合溶液清洗所述第二接触孔，不会对所述第二接触孔的尺寸造成影响，也不会使得所述第二接触孔与所述晶体管接触位置处发生寄生反应，避免出现接触不良和漏电流问题。
因此，本发明提供的所述半导体器件的制备方法，不仅能够保证接触孔的形貌，还能够降低接触电阻，避免漏电流以及提高膜层平坦度，保证金属互连的稳定性。
附图说明
图1是现有技术中接触孔制备时的半导体结构示意图。
图2是本发明实施例中半导体器件的制备方法的流程图。
图3是本发明实施例步骤一中半导体结构示意图。
图4是本发明实施例步骤二中半导体结构示意图。
图5是本发明实施例步骤三中形成第一层间介质层后的半导体结构示意图。
图6是本发明实施例步骤三中研磨第一层间介质层后的半导体结构示意图。
图7是本发明实施例步骤三和四中形成第二层间介质层及第二阻挡层后的半导体结构示意图。
图8是本发明实施例步骤五中形成第一接触孔后的半导体结构示意图。
图9是本发明实施例步骤六中清洗多个所述第一接触孔后的半导体结构示意图。
图10是本发明实施例步骤七中刻蚀形成第二接触孔后的半导体结构示意图。
图11是本发明实施例中形成导电材料层后的半导体结构示意图。
图12是本发明实施例中形成金属插塞后的半导体结构示意图。
其中，附图标记为：
10-衬底；11-硅化镍层；12-层间介质层；
200-衬底；201-氧化层；202-栅极材料层；203-侧墙结构；204-接触层；205第一阻挡层；206a-第一层间介质层；206b-第二层间介质层；207-第二阻挡层；208-抗反射涂层；209-图案化的光刻胶层；210-导电材料层；
C-接触孔；SCT-共享接触孔；M-高阻物；N-较薄区域；T1-第一接触孔；T2-第二接触孔；T3-金属插塞。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
请参阅图2，本实施例提供一种半导体器件的制备方法，包括：
步骤一S10：提供一衬底，所述衬底上形成有晶体管；
步骤二S20：形成第一阻挡层，所述第一阻挡层覆盖所述衬底表面和所述晶体管；
步骤三S30：形成第一层间介质层，所述第一层间介质层覆盖所述第一阻挡层表面；
步骤四S40：形成第二阻挡层，所述第二阻挡层位于所述第一层间介质层上；
步骤五S50：形成多个第一接触孔，所述第一接触孔从所述第二阻挡层的表面延伸至所述第一阻挡层表面；
步骤六S60：清洗多个所述第一接触孔，以至少对所述第一层间介质层侧向刻蚀，并至少使得位于所述第一层间介质层中的部分所述第一接触孔的孔径增大设定宽度；
步骤七S70：同步刻蚀所述第一阻挡层和第二阻挡层，以至少去除所述第一接触孔的侧壁中的部分厚度的所述第二阻挡层，使得位于所述第二阻挡层中的部分所述第一接触孔的孔径增大所述设定宽度；以及，去除所述第一接触孔底部所暴露出的部分所述第一阻挡层，以使所述第一接触孔延伸至所述晶体管表面，形成多个第二接触孔。
本实施例所提供的半导体器件的制备方法不仅能够保证接触孔的形貌，还能够降低接触电阻，避免漏电流以及提高膜层平坦度，保证金属互连的稳定性。以下结合附图1-12具体介绍本实施例提供的所述半导体器件的制备方法。
步骤一S10：请参阅图3，提供一衬底200，所述衬底200上形成有晶体管。
所述衬底200为后续工艺提供操作平台，其可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆，亦可以是已形成有器件的电路层。可选的，所述衬底200包括绝缘体上硅（silicon-on-insulator，SOI）基底、体硅（bulk silicon）基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。在形成若干个所述晶体管之前，所述衬底200中还形成有浅沟槽隔离结构（未图示），以定义出有源区，并用于电隔离。
所述晶体管可以为NMOS管也可以为PMOS管，对于所述晶体管的数量和类型本实施例不作具体限定。其中，所述晶体管主要包括源极S、漏极D以及栅极结构。所述栅极结构包括依次层叠的氧化层201和栅极材料层202，所述氧化层201和所述栅极材料层202的侧壁还覆盖有侧墙结构203。所述源极S和所述漏极D经离子注入工艺形成于所述栅极结构两侧的所述衬底200中。所述衬底200中还形成有对应的阱区（未图示）。为保证后续形成的所述金属插塞的接触效果，所述栅极结构的顶表面、所述源极S的顶表面和所述漏极D的顶表面上还设置有接触层204。所述接触层204的材质包括但不限于为硅化镍。
步骤二S20：请参阅图4，形成第一阻挡层205，所述第一阻挡层205覆盖所述衬底200表面和所述晶体管。
可选的，所述第一阻挡层205的材质包括但不限于为氮化硅，一方面用于保护所述衬底200和所述晶体管；另一方面用于作为后续工艺中的刻蚀阻挡层以及研磨阻挡层。
其中，如图1所示，在现有的接触孔制备工艺中，通常是直接在衬底10表面形成层间介质层12，并经刻蚀形成接触孔C。这种工艺方式在接触孔C形成之后，会直接采用清洗液清洗刻蚀残留，则清洗液会直接与经接触孔C暴露出的所述衬底10接触，从而发生寄生反应，生成高阻物M，导致后续形成的金属插塞存在漏电流、接触电阻高以及接触不良等问题。而本实施例提供的所述方法中在所述衬底200表面和所述晶体管的表面覆盖一层第一阻挡层205，以避免清洗液直接接触所述衬底200表面，以避免发生寄生反应，影响接触效果，具体请参阅如下说明。
步骤三S30：请参阅图5-7，形成第一层间介质层206a，所述第一层间介质层206a覆盖所述第一阻挡层205表面。
其中，所述第一层间介质层206a的厚度高于所述晶体管的栅极结构的厚度，即所述第一层间介质层206a的顶表面高于所述栅极结构的顶表面。所述第一层间介质层206a的材质为绝缘材料，可选的为二氧化硅，或者为硅酸乙酯。
因所述第一阻挡层205沿所述衬底200表面和所述晶体管表面生成，则所述第一阻挡层205的顶表面呈曲面。相应地，所述第一层间介质层206a沿所述第一阻挡层205的顶表面生成，则所述第一层间介质层206a的顶表面也呈曲面，即，所述第一层间介质层206a的部分区域较厚，部分区域较薄。因此，为避免后续刻蚀接触孔时，因所述第一层间介质层206a的部分区域较薄造成过刻蚀，或者因部分区域较厚造成刻蚀残留，故在形成所述第一层间介质层206a之后，采用化学机械研磨工艺研磨所述第一层间介质层206a直至暴露出位于所述晶体管表面的所述第一阻挡层205。可以理解的是，所述第一阻挡层205起到研磨阻挡的作用。因所述第一阻挡层205的材质较硬，较为耐磨，所述第一层间介质层206a的材质容易研磨，所以采用第一阻挡层205作为研磨阻挡，可以避免研磨凹陷问题，从而使得研磨后的所述第一层间介质层206a的表面平坦。
请参阅图7，在平坦的所述第一层间介质层206a的表面上形成第二层间介质层206b。所述第二层间介质层206b覆盖经研磨后的所述第一层间介质层206a的表面以及暴露出的所述第一阻挡层205的表面。基于此，所述第二层间介质层206b的顶表面呈平坦状。其中，所述第一层间介质层206a和所述第二层间介质层206b的材质相同，均用于电隔离。因此，所述第一层间介质层206a和所述第二层间介质层206b均为层间介质膜层。
步骤四S40：请参阅图7，形成第二阻挡层207，所述第二阻挡层207位于所述第一层间介质层206a上。
进一步的，所述第二阻挡层207形成于所述第二层间介质层206b的表面，且基于所述第二层间介质层206b的表面和所述第一层间介质层206a的表面一样均呈平坦状，故所述第二阻挡层207的表面也呈平坦状。其中，所述第二阻挡层207用于作为后续接触孔制备过程中的牺牲层，以及形成金属插塞时的研磨阻挡层。可选的，所述第二阻挡层207的厚度大于所述第一阻挡层205，可选的，所述第二阻挡层207的厚度是所述第一阻挡层205的厚度的1.5倍。且所述第二阻挡层207的材质与所述第一阻挡层205相同。
步骤五S50：请参阅图8，形成多个第一接触孔T1，所述第一接触孔T1从所述第二阻挡层207的表面延伸至所述第一阻挡层205表面。
具体的，先在所述第二阻挡层207的表面形成抗反射涂层208，然后在所述抗反射涂层208的表面形成图案化的光刻胶层209，以暴露出部分所述抗反射涂层208。即，所述图案化的光刻胶层209以定义出所述第一接触孔T1的位置和尺寸。其中，所述图案化的光刻胶层209定义的所述第一接触孔T1的孔径小于预设接触孔的孔径。其次，以所述图案化的光刻胶层209为阻挡依次刻蚀所述抗反射涂层208、所述第二阻挡层207、所述第二层间介质层206b和所述第一层间介质层206a，以形成多个所述第一接触孔T1。可以理解的是，所述第一阻挡层205在刻蚀所述第一接触孔T1的过程中作为刻蚀停止层，避免直接打开所述衬底200。其中，所述第一接触孔T1的孔径尺寸小于预设接触孔的孔径尺寸。例如，所述第一接触孔T1的孔径尺寸比预设接触孔的孔径尺寸小5nm~15nm。
步骤六S60：请参阅图9，清洗多个所述第一接触孔T1，以至少对所述第一层间介质层206a侧向刻蚀，并至少使得位于所述第一层间介质层206a中的部分所述第一接触孔T1的孔径增大设定宽度。
在形成多个所述第一接触孔T1之后，依次去除所述图案化的光刻胶层209和所述抗反射涂层208，再采用稀氢氟酸溶液（DHF）清洗多个所述第一接触孔T1。其中，稀氢氟酸溶液为稀释后的氢氟酸溶液。稀氢氟酸溶液不仅可以去除所述第一接触孔T1内的刻蚀残留，还能够对层间介质膜层进行侧向刻蚀。即，同时对所述第一层间介质层206a和所述第二层间介质层206b进行侧向刻蚀，并使得位于所述第一层间介质层206a和所述第二层间介质层206b中的部分所述第一接触孔T1的孔径增大设定宽度。可选的，所述设定宽度范围为：5nm~15nm。例如，所述部分所述第一接触孔T1的孔径所增加的宽度为5nm或者为10nm，以使得经侧向刻蚀的所述第一接触孔T1的孔径增大至预设接触孔的孔径尺寸。
此外，所述第一阻挡层205和所述第二阻挡层207不会与所述稀氢氟酸溶液发生反应，则位于所述第二阻挡层207的所述第接触孔T1的部分的孔径不会发生变化，而在层间介质膜层经侧向刻蚀的情况下，第一接触孔T1开口处的所述第二阻挡层207会凸出。进一步的，在所述第一阻挡层205的阻挡作用下，稀氢氟酸溶液无法与衬底200表面或栅极结构表面的接触层204相接触，则无法发生寄生反应，从而能保证后续形成的金属插塞具有良好的接触效果，同时也避免了稀氢氟酸溶液对衬底200的损伤，缓解了漏电流的问题。
步骤七S70：请参阅图10，同步刻蚀所述第一阻挡层205和第二阻挡层207，以至少去除所述第一接触孔T1的侧壁中的部分厚度的所述第二阻挡层207，使得位于所述第二阻挡层207中的部分所述第一接触孔T1的孔径增大所述设定宽度；以及，去除所述第一接触孔T1底部所暴露出的部分所述第一阻挡层205，以使所述第一接触孔T1延伸至所述晶体管表面，形成多个第二接触孔T2。
可选的，采用干法刻蚀工艺刻蚀所述第一阻挡层205和第二阻挡层207。其中，因所述第一阻挡层205和所述第二阻挡层207的材质相同，故刻蚀速率相同。因此，在刻蚀的过程中，所述第二阻挡层207会减薄部分厚度，所述第一接触孔T1底部所暴露出的部分所述第一阻挡层205会被刻蚀掉，以暴露出所述接触层204。同时，凸出于所述第一接触孔T1的开口处的所述第二阻挡层207会被刻蚀掉，以使得位于所述第二阻挡层207中的部分所述第一接触孔T1的孔径增大所述设定宽度，从而形成从所述第二阻挡层207贯穿至所述第一阻挡层205的所述第二接触孔T2。可以理解的是，所述第二接触孔T2的孔径尺寸即为预设的接触孔尺寸，比所述第一接触孔T1的孔径大5nm~15nm。进一步的，如图10所示，所述第二接触孔T2暴露出部分所述衬底200上的接触层204以及部分所述栅极结构上的接触层204。其中，因所述第二阻挡层207的厚度大于所述第一阻挡层205的厚度，故在刻蚀完成后，仍保留有部分厚度的所述第二阻挡层207，以作为后续形成金属插塞的研磨阻挡层。
进一步的，在形成多个所述第二接触孔T2之后，采用氨过氧化氢混合溶液（APM）清洗所有所述第二接触孔T2。氨过氧化氢混合溶液的成分包括NH4OH、H2O2以及H2O，可以去除氮化硅的残留，同时不会对衬底200以及接触层204造成损伤。且因在形成第一接触孔T1之后，采用了稀氢氟酸溶液清洗，故所述第二接触孔T2内几乎没有刻蚀残留，无需再采用稀氢氟酸溶液清洗，仅需利用氨过氧化氢混合溶液清洗，避免了所述衬底200和所述接触层204直接接触到稀氢氟酸溶液，进而避免了接触孔形貌无法控制，后续接触不良以及漏电流等问题，提高了器件性能和器件的良率。
请参阅图11-12，在清洗多个所述第二接触孔T2之后，形成导电材料层210所述导电材料层210填充所有所述第二接触孔T2，并覆盖所述第二阻挡层207的表面。进一步的，为提高接触效果，先在所述第二接触孔T2内壁填充粘附层，再形成导电材料层2210。所述粘附层的材质可选的为钛或氮化钛，用于增强接触层204与所述导电材料层210的连接，保证接触效果。所述导电材料层210的材质为金属钨。在形成所述导电材料层210之后，采用化学机械研磨工艺研磨所述导电材料层210和所述粘附层直至暴露出所述第二阻挡层207，从而使得填充有金属材料的所述第二接触孔T2成为金属插塞T3。可以理解的是，所述第二阻挡层207在研磨所述导电材料层210和所述粘附层起到研磨阻挡的作用，保证研磨后的所述导电材料层210表面平坦，避免研磨产生的凹陷问题，有利于后续形成金属互连结构，提高连接稳定性。
综上所述，本实施例提供的所述半导体器件的制备方法，在衬底200表面和所述晶体管表面形成第一阻挡层205，不仅起到保护衬底200和晶体管的作用，还起到研磨阻挡的作用，避免研磨凹陷，保证膜层的均匀性，则在刻蚀时不会出现过刻蚀或者吃穿的情况，提高器件的可靠性，且能够保证后续金属互连的稳定性；以及，在后续形成第一接触孔时起到刻蚀阻挡的作用。并且，在形成接触孔的过程中，先形成尺寸小于预设尺寸的第一接触孔T1，继而通过清洗所述第一接触孔T1，不仅使得第一接触孔T1内的层间介质层受到侧向侵蚀，以增大径向尺寸达到预设尺寸；还在所述第一阻挡层205的保护下，避免清洗液接触到衬底200表面或晶体管表面出现寄生反应，产生高阻物影响形成的金属插塞的接触效果。同时，清洗过程中还会去除所述第一接触孔中的刻蚀残留物，保证工艺效果。以及，本实施例还通过同步刻蚀所述第一阻挡层205和第二阻挡层207，以去除所述第一接触孔T1中凸出的部分所述第二阻挡层207，使得位于所述第二阻挡层207中的部分所述第一接触孔T1的孔径增大所述设定宽度；以及去除所述第一接触孔T1底部的所述第一阻挡层205，从而形成符合设定尺寸的第二接触孔T2。进一步的，形成所述第二接触孔T2后仅仅采用氨过氧化氢混合溶液清洗所述第二接触孔T2，不会对所述第二接触孔T2的尺寸造成影响，也不会使得所述第二接触孔T2与所述晶体管接触位置处发生寄生反应，避免出现接触不良和漏电流问题。因此，本实施例提供的所述半导体器件的制备方法，不仅能够保证接触孔的形貌，还能够降低接触电阻，避免漏电流以及提高膜层平坦度，保证金属互连的稳定性。
此外还应该认识到，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

Claims (9)

1.一种半导体器件的制备方法，其特征在于，包括：
提供一衬底，所述衬底上形成有晶体管；
形成第一阻挡层，所述第一阻挡层覆盖所述衬底表面和所述晶体管；
形成第一层间介质层，所述第一层间介质层覆盖所述第一阻挡层表面；
形成第二阻挡层，所述第二阻挡层位于所述第一层间介质层上；
形成多个第一接触孔，所述第一接触孔从所述第二阻挡层的表面延伸至所述第一阻挡层表面；
采用稀氢氟酸溶液清洗多个所述第一接触孔，以至少对所述第一层间介质层侧向刻蚀，并至少使得位于所述第一层间介质层中的部分所述第一接触孔的孔径增大设定宽度；
同步刻蚀所述第一阻挡层和第二阻挡层，以至少去除所述第一接触孔的侧壁中的部分厚度的所述第二阻挡层，使得位于所述第二阻挡层中的部分所述第一接触孔的孔径增大所述设定宽度；以及，去除所述第一接触孔底部所暴露出的部分所述第一阻挡层，以使所述第一接触孔延伸至所述晶体管表面，形成多个第二接触孔；其中，在同步刻蚀所述第一阻挡层和第二阻挡层的过程中，还减薄部分厚度的所述第二阻挡层；
采用氨过氧化氢混合溶液清洗所有所述第二接触孔。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，在形成所述第二阻挡层之前，且在形成所述第一层间介质层之后，采用化学机械研磨工艺研磨所述第一层间介质层直至暴露出位于所述晶体管表面的所述第一阻挡层。
3.根据权利要求2所述的半导体器件的制备方法，其特征在于，在研磨所述第一层间介质层之后，形成第二层间介质层，所述第二层间介质层覆盖经研磨后的所述第一层间介质层的表面以及暴露出的所述第一阻挡层的表面；
其中，所述第二阻挡层覆盖所述第二层间介质层的表面；以及，在清洗多个所述第一接触孔时，同时对所述第一层间介质层和所述第二层间介质层进行侧向刻蚀，并使得位于所述第一层间介质层和所述第二层间介质层中的部分所述第一接触孔的孔径增大所述设定宽度。
4.根据权利要求3所述的半导体器件的制备方法，其特征在于，形成多个所述第一接触孔的过程包括：
在所述第二阻挡层的表面形成抗反射涂层；
在所述抗反射涂层的表面形成图案化的光刻胶层，以暴露出部分所述抗反射涂层；
以所述图案化的光刻胶层为阻挡依次刻蚀所述抗反射涂层、所述第二阻挡层、所述第二层间介质层和所述第一层间介质层，以形成多个所述第一接触孔；
其中，所述第一接触孔的孔径小于预设接触孔的孔径。
5.根据权利要求4所述的半导体器件的制备方法，其特征在于，在形成多个所述第一接触孔之后，去除所述图案化的光刻胶层和所述抗反射涂层。
6.根据权利要求1所述的半导体器件的制备方法，其特征在于，在清洗多个所述第二接触孔之后，所述半导体器件的制备方法还包括：
形成导电材料层，所述导电材料层填充所有所述第二接触孔，并覆盖所述第二阻挡层的表面；
采用化学机械研磨工艺研磨所述导电材料层直至暴露出所述第二阻挡层，以形成多个金属插塞。
7.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述晶体管包括形成于所述衬底上的栅极结构以及形成于所述栅极结构两侧的所述衬底中的源极和漏极；所述栅极、所述源极和所述漏极的表面均覆盖有接触层，且形成的多个所述第二接触孔分别暴露出部分所述接触层。
8.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第二阻挡层的厚度大于所述第一阻挡层的厚度。
9.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述设定宽度的范围为：5nm~15nm。
CN202211067774.7A 2022-09-02 2022-09-02 半导体器件的制备方法 Active CN115148666B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211067774.7A CN115148666B (zh) 2022-09-02 2022-09-02 半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211067774.7A CN115148666B (zh) 2022-09-02 2022-09-02 半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN115148666A CN115148666A (zh) 2022-10-04
CN115148666B true CN115148666B (zh) 2022-12-02

Family

ID=83415991

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211067774.7A Active CN115148666B (zh) 2022-09-02 2022-09-02 半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN115148666B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116190314B (zh) * 2023-04-28 2023-09-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311260A (ja) * 2007-06-12 2008-12-25 Panasonic Corp 半導体装置の製造方法
CN103165513B (zh) * 2011-12-08 2015-04-01 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
CN103337475B (zh) * 2013-06-27 2016-01-27 上海华力微电子有限公司 双结构接触孔同步刻蚀工艺
CN105590859B (zh) * 2014-10-30 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106206421B (zh) * 2016-07-27 2019-06-28 上海华虹宏力半导体制造有限公司 自对准接触孔的制备方法
CN114758986B (zh) * 2022-06-14 2022-09-16 晶芯成(北京)科技有限公司 半导体器件的制备方法
CN114783947B (zh) * 2022-06-20 2022-10-11 晶芯成(北京)科技有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
CN115148666A (zh) 2022-10-04

Similar Documents

Publication Publication Date Title
KR100297737B1 (ko) 반도체소자의 트렌치 소자 분리 방법
CN114758986B (zh) 半导体器件的制备方法
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
KR100642754B1 (ko) 식각 저항성 ｌ형 스페이서를 구비하는 반도체 소자 및이의 제조 방법
CN114783947B (zh) 半导体器件及其制备方法
CN115148666B (zh) 半导体器件的制备方法
CN113809007B (zh) 半导体结构及其形成方法
JP3076772B2 (ja) 半導体素子の素子分離膜形成方法
CN109950207B (zh) 栅极的制造方法
US11456304B2 (en) Semiconductor structure and forming method thereof
CN111863723B (zh) 半导体结构及其形成方法
CN114765171A (zh) 半导体结构及其制作方法
CN116190314B (zh) 一种半导体结构及其制备方法
KR100510772B1 (ko) 반도체용 실리콘 온 인슐레이터 기판의 형성 방법
US20020033536A1 (en) Semiconductor device and manufacturing method thereof
KR100394524B1 (ko) 반도체소자의 제조방법
US11527409B2 (en) Contact slots forming method applying photoresists
KR20040060560A (ko) 반도체 소자의 제조방법 및 구조
KR20050052643A (ko) 리세스 채널을 갖는 트랜지스터 형성방법
KR100481987B1 (ko) 반도체 소자의 ｍｏｓ 커패시터 형성 방법
US20210057271A1 (en) Etch stop member in buried insulator of soi substrate to reduce contact edge punch through
US6274481B1 (en) Process sequence to improve DRAM data retention
KR100390240B1 (ko) 반도체소자의 제조방법
JPH11186388A (ja) 半導体装置の製造方法
KR100248510B1 (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant