CN114725103B - 位线接触结构的形成方法及半导体结构 - Google Patents
位线接触结构的形成方法及半导体结构 Download PDFInfo
- Publication number
- CN114725103B CN114725103B CN202110005940.XA CN202110005940A CN114725103B CN 114725103 B CN114725103 B CN 114725103B CN 202110005940 A CN202110005940 A CN 202110005940A CN 114725103 B CN114725103 B CN 114725103B
- Authority
- CN
- China
- Prior art keywords
- opening
- bit line
- mask layer
- hole
- line contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 239000010410 layer Substances 0.000 claims abstract description 139
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000011241 protective layer Substances 0.000 claims abstract description 27
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 230000000149 penetrating effect Effects 0.000 claims abstract description 4
- 239000011148 porous material Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 7
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 239000006117 anti-reflective coating Substances 0.000 claims description 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005137 deposition process Methods 0.000 description 8
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提出一种位线接触结构的形成方法，包含以下步骤：在形成有字线和保护层的衬底的表面依次设置第一、第二掩膜层及光刻胶，图案化光刻胶；利用图案化后的光刻胶依次刻蚀第二、第一掩膜层，形成贯穿第一、第二掩膜层的第一开口；在第二掩膜层表面设置牺牲层，牺牲层覆盖第一开口的侧壁和底壁，形成开口宽度小于第一开口的第二开口；利用第二开口在保护层表面刻蚀形成相对应的第三开口，并同时去除剩余的牺牲层，以暴露出第一开口；利用第一开口和第三开口刻蚀贯穿保护层并在衬底表面形成位线接触孔，位线接触孔包含第一孔部和第二孔部，第一孔部开口于保护层表面，第二孔部的孔径小于第一孔部的孔径，并开口于第一孔部的底壁。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种位线接触结构的形成方法及半导体结构。
背景技术
随着半导体集成电路器件特征尺寸的不断缩小，动态随机存储器(DynamicRandom Access Memory，DRAM)的特征尺寸(Critical Dimension，CD)也越来越小，制程工艺越来越复杂，成本也越来越高，因此需要开发出简单稳定的制备工艺，以简化制造流程，节约成本，提高产品性能。
动态随机存储器是一种广泛应用多计算机系统的半导体存储器。随着半导体集成电路器件特征尺寸的不断缩小，接触孔面积也越来越小，接触孔的接触电阻越来越大，减小接触电阻被当前集成电路制造工艺迫切地需要。为适应上述需要，现有技术主要通过“鳍式”结构增大接触面积，以减少接触电阻，如果接触孔深度控制不佳，容易导致字线(WordLine，WL)间短路不良。
发明内容
本发明的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种能够增大位线接触孔面积并减小接触电阻的位线接触结构的形成方法。
本发明的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种位线接触孔面积较大且接触电阻较小的半导体结构。
为实现上述目的，本发明采用如下技术方案：
根据本发明的一个方面，提供一种位线接触结构的形成方法；其中，包含以下步骤：
在形成有字线和保护层的衬底的表面依次设置第一掩膜层、第二掩膜层及光刻胶，图案化所述光刻胶；
利用图案化后的所述光刻胶依次刻蚀所述第二掩膜层和所述第一掩膜层，形成贯穿所述第一掩膜层和所述第二掩膜层的第一开口；
在所述第二掩膜层表面设置牺牲层，所述牺牲层覆盖所述第一开口的侧壁和底壁，形成开口宽度小于所述第一开口的第二开口；
利用所述第二开口在所述保护层表面刻蚀形成相对应的第三开口，并同时去除剩余的所述牺牲层，以暴露出所述第一开口；
利用所述第一开口和所述第三开口刻蚀贯穿所述保护层并在所述衬底表面形成位线接触孔，所述位线接触孔用以形成位线的接触结构，所述位线接触孔包含第一孔部和第二孔部，所述第一孔部开口于所述保护层表面，所述第二孔部的孔径小于所述第一孔部的孔径，并开口于所述第一孔部的底壁。
根据本发明的其中一个实施方式，在图案化所述光刻胶的步骤中，是对所述光刻胶进行曝光和显影，以使所述光刻胶形成光刻胶开口图案。
根据本发明的其中一个实施方式，在刻蚀所述第二掩膜层的步骤中，是通过干法刻蚀工艺去除所述第二掩膜层的被所述光刻胶开口图案暴露出的部分。
根据本发明的其中一个实施方式，在刻蚀所述第一掩膜层的步骤中，是通过干法刻蚀工艺去除所述第一掩膜层的被所述光刻胶开口图案和所述第二掩膜层暴露出的部分，并将所述光刻胶去除。
根据本发明的其中一个实施方式，在设置所述牺牲层的步骤中，是通过原子层沉积工艺在所述第二掩膜层表面形成所述牺牲层。
根据本发明的其中一个实施方式，在刻蚀所述保护层的步骤中，是通过自对准刻蚀工艺去除所述牺牲层和部分所述保护层。
根据本发明的其中一个实施方式，在设置所述牺牲层的步骤中，所述第二开口的开口宽度为所述第一开口的开口宽度的30％～70％。
根据本发明的其中一个实施方式，在沿所述位线的延伸方向上，所述位线接触孔的孔径大于相邻两个所述字线之间的距离。
根据本发明的其中一个实施方式，在沿所述字线的延伸方向上，所述位线接触孔的孔径大于有源区的宽度。
根据本发明的其中一个实施方式，所述位线接触孔在沿所述位线延伸方向上的两侧侧壁，分别由所述位线接触孔两侧的浅沟槽隔离界定。
根据本发明的其中一个实施方式，所述第一掩膜层的材质包含Si3N4、SiO2的至少其中之一。
根据本发明的其中一个实施方式，所述第二掩膜层包含抗反射涂层。
根据本发明的其中一个实施方式，所述牺牲层的材质包含Si3N4、SiO2的至少其中之一。
根据本发明的另一个方面，提供一种半导体结构；其中，所述半导体结构包含衬底，所述衬底表面形成有位线接触结构，所述位线接触结构包含位线接触孔，所述位线接触孔包含第一孔部和第二孔部，所述第一孔部开口于所述衬底表面，所述第二孔部的孔径小于所述第一孔部的孔径，并开口于所述第一孔部的底壁。
根据本发明的其中一个实施方式，所述第二孔部的孔径为所述第一孔部的孔径的30％～70％。
由上述技术方案可知，本发明提出的位线接触结构的形成方法及半导体结构的优点和积极效果在于：
本发明提出的位线接触结构的形成方法，通过控制位线接触孔的形貌，使得位线接触孔形成包含第一孔部和第二孔部的形貌，且开口于第一孔部的底壁的第二孔部，具有比第一孔部更小的孔径。据此，通过本发明形成的位线接触结构，其位线接触孔的接触面积增大且接触电阻减小，能够避免字线间短路不良等现有技术问题。本发明能够以相对简单的制程和较低的成本，提高半导体结构的产品性能。
附图说明
通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标、特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1是根据一示例性实施方式示出的一种位线接触结构的形成方法的一步骤中，半导体结构在位线方向的剖视图；
图2是图1示出的半导体结构在字线方向的剖视图；
图3是根据一示例性实施方式示出的一种位线接触结构的形成方法的另一步骤中，半导体结构在位线方向的剖视图；
图4是图3示出的半导体结构在字线方向的剖视图；
图5是根据一示例性实施方式示出的一种位线接触结构的形成方法的另一步骤中，半导体结构在位线方向的剖视图；
图6是图5示出的半导体结构在字线方向的剖视图；
图7是根据一示例性实施方式示出的一种位线接触结构的形成方法的另一步骤中，半导体结构在位线方向的剖视图；
图8是图7示出的半导体结构在字线方向的剖视图；
图9是根据一示例性实施方式示出的一种位线接触结构的形成方法的另一步骤中，半导体结构在位线方向的剖视图；
图10是图9示出的半导体结构在字线方向的剖视图；
图11是根据一示例性实施方式示出的一种位线接触结构的形成方法的另一步骤中，半导体结构在位线方向的剖视图；
图12是图11示出的半导体结构在字线方向的剖视图；
图13是根据一示例性实施方式示出的一种半导体结构的俯视图。
附图标记说明如下：
100.衬底； 500.第二掩膜层；
110.位线接触孔； 600.光刻胶；
111.第一孔部； 601.光刻胶开口图案；
112.第二孔部； 700.牺牲层；
200.字线； 701.第二开口；
300.保护层； 800.有源区；
301.第三开口； 900.浅沟槽隔离；
400.第一掩膜层； X.延伸方向；
401.第一开口； Y.延伸方向。
具体实施方式
体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
在对本发明的不同示例性实施方式的下面描述中，参照附图进行，所述附图形成本发明的一部分，并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本发明范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本发明的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中所述的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本发明的范围内。
参阅图1至图12，其代表性地示出了本发明提出的位线接触结构的形成方法的各主要步骤中的半导体结构的剖视图。在该示例性实施方式中，本发明提出的位线接触结构的形成方法是以应用于动态随机存取存储器件为例进行说明的。本领域技术人员容易理解的是，为将本发明的相关设计应用于其他类型的半导体结构的制程工艺中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本发明提出的位线接触结构的形成方法的原理的范围内。
具体而言，图1、图3、图5、图7、图9、图11分别示出了本发明提出的形成工艺的几个主要步骤中，半导体结构在沿位线的延伸方向X上的剖视图。并且，图2、图4、图6、图8、图10、图12分别示出了本发明提出的形成工艺的几个主要步骤中，半导体结构在沿字线200的延伸方向Y上的剖视图，且图1与图2属于同一步骤、图3与图4属于同一步骤、图5与图6属于同一步骤、图7与图8属于同一步骤、图9与图10属于同一步骤、图11与图12属于同一步骤。另外，配合参阅图13，其代表性地示出了本发明提出的半导体结构的俯视图，据此，上述沿位线的延伸方向X的各剖视图是半导体结构在图13示出的沿位线的延伸方向X上所作的剖视结构示意图，上述沿字线200的延伸方向Y的各剖视图是半导体结构在图13示出的沿字线200的延伸方向Y上所作的剖视结构示意图。以下将结合上述附图，对本发明提出的位线接触结构的形成方法的各主要步骤的工艺细节、制程顺序和功能关系进行详细说明。
如图1至图12所示，在本实施方式中，本发明提出的位线接触结构的形成方法包含以下步骤：
在形成有字线200和保护层300的衬底100的表面依次设置第一掩膜层400、第二掩膜层500及光刻胶600，图案化光刻胶600；
利用图案化后的光刻胶600依次刻蚀第二掩膜层500和第一掩膜层400，形成贯穿第一掩膜层400和第二掩膜层500的第一开口401；
在第二掩膜层500表面设置牺牲层700，牺牲层700覆盖第一开口401的侧壁和底壁，形成即开口宽度小于第一开口401的第二开口701；
利用第二开口701在保护层300表面刻蚀形成相对应的第三开口301，并同时去除剩余的牺牲层700，以暴露出所述第一开口401；
利用第一开口401和第三开口301刻蚀贯穿保护层300并在衬底100表面形成位线接触孔110，位线接触孔110用以形成位线的接触结构(例如插塞等)，位线接触孔110包含第一孔部111和第二孔部112，第一孔部111开口于保护层300表面，第二孔部112的孔径小于第一孔部111，并开口于第一孔部111的底壁。
通过上述工艺设计，本发明能够通过控制位线接触孔110的形貌，使得位线接触孔110形成包含第一孔部111和第二孔部112的形貌，且开口于第一孔部111的底壁的第二孔部112，具有比第一孔部111更小的孔径。据此能够增大位线接触孔110的接触面积，从而减小接触电阻，避免字线200间短路不良等现有技术问题。本发明能够以相对简单的制程和较低的成本，提高半导体结构的产品性能。
如图1和图2所示，其分别代表性地示出了半导体结构在“依次设置第一掩膜层400、第二掩膜层500和光刻胶600，图案化光刻胶600”的步骤中，沿沿位线的延伸方向X和沿字线200的延伸方向Y的剖视结构。具体而言，在上述步骤中，半导体结构包含衬底100、第一掩膜层400、第二掩膜层500和光刻胶600。其中，衬底100中形成有字线200，字线200采用埋入式字线200结构，衬底100表面设置有保护层300。第一掩膜层400设置于保护层300表面，第二掩膜层500设置于第一掩膜层400表面。光刻胶600设置于第二掩膜层500表面，光刻胶600经由图案化工艺形成光刻胶开口图案601，且该光刻胶开口图案601大致对应于衬底100的位于两根字线200之间的部分上方。
可选地，如图1和图2所示，在本实施方式中，对于“设置第一掩膜层400”的步骤而言，可以通过沉积工艺在衬底100的保护层300表面设置第一掩膜层400。进一步地，上述沉积工艺可以选择原子层沉积工艺。
可选地，如图1和图2所示，在本实施方式中，对于“设置第二掩膜层500”的步骤而言，可以通过沉积工艺在第一掩膜层400表面设置第二掩膜层500。进一步地，上述沉积工艺可以选择原子层沉积工艺。
可选地，如图1和图2所示，在本实施方式中，对于“设置光刻胶600”的步骤而言，可以通过沉积工艺在第二掩膜层500表面设置光刻胶600。进一步地，上述沉积工艺可以选择原子层沉积工艺。
可选地，如图1和图2所示，在本实施方式中，对于“图案化光刻胶600”的步骤而言，可以通过曝光和显影工艺对光刻胶600进行图案化处理，以使光刻胶600形成光刻胶开口图案601。
可选地，如图1和图2所示，在本实施方式中，对于“设置第一掩膜层400”的步骤而言，第一掩膜层400的材质可以包含Si3N4、SiO2的至少其中之一。
可选地，如图1和图2所示，在本实施方式中，对于“设置第二掩膜层500”的步骤而言，第二掩膜层500包含抗反射涂层。
如图3和图4所示，其分别代表性地示出了半导体结构在“利用光刻胶600刻蚀第二掩膜层500”的步骤中，沿沿位线的延伸方向X和沿字线200的延伸方向Y的剖视结构。具体而言，在上述步骤中，半导体结构包含衬底100、第一掩膜层400、第二掩膜层500和光刻胶600。其中，该步骤中是先利用图案化的光刻胶600对第二掩膜层500进行刻蚀，去除部分第二掩膜层500而形成开口，第二掩膜层500的该开口对应于光刻胶开口图案601，且将会作为后续制程中形成的第一开口401的一部分，换言之，上述刻蚀制程亦可理解为是将光刻胶开口图案601转移到第二掩膜层500上。
可选地，如图3和图4所示，在本实施方式中，对于“刻蚀第二掩膜层500”的步骤而言，可以通过等离子刻蚀工艺或者干法刻蚀工艺，控制材料刻蚀选择比，而将第二掩膜部分去除，具体是将第二掩膜层500的被光刻胶开口图案601暴露出的部分刻蚀去除，即将第二掩膜层500的位于光刻胶开口图案601下方的部分刻蚀去除。
如图5和图6所示，其分别代表性地示出了半导体结构在“刻蚀第一掩膜层400，形成第一开口401”的步骤中，沿沿位线的延伸方向X和沿字线200的延伸方向Y的剖视结构。具体而言，在上述步骤中，半导体结构包含衬底100、第一掩膜层400、第二掩膜层500和光刻胶600。其中，在利用光刻胶600刻蚀第二掩膜层500形成开口后，继续对第一掩膜层400进行刻蚀，去除部分第一掩膜层400而形成开口，第一掩膜层400的该开口对应于光刻胶开口图案601和第二掩膜层500的上述开口，换言之，上述刻蚀制程亦可理解为是将第二掩膜层500的开口转移到第一掩膜层400上。并且，在上述对第二掩膜层500和第一掩膜层400的刻蚀过程中，光刻胶600被完全消耗去除，此时第二掩膜层500和第一掩膜层400各自的开口共同定义出第一开口401，该第一开口401贯穿第二掩膜层500和第一掩膜层400。
可选地，如图5和图6所示，在本实施方式中，对于“刻蚀第一掩膜层400”的步骤而言，可以通过等离子刻蚀工艺或者干法刻蚀工艺，控制材料刻蚀选择比，而将第一掩膜部分去除，具体是将第一掩膜层400的被光刻胶开口图案601和第二掩膜层500暴露出的部分刻蚀去除，并将剩余的光刻胶600去除。
如图7和图8所示，其分别代表性地示出了半导体结构在“设置牺牲层700，形成第二开口701”的步骤中，沿沿位线的延伸方向X和沿字线200的延伸方向Y的剖视结构。具体而言，在上述步骤中，半导体结构包含衬底100、第一掩膜层400、第二掩膜层500和牺牲层700。其中，牺牲层700覆盖于第二掩膜层500的表面，并覆盖于第一开口401的侧壁和底壁。并且，牺牲层700为将第一开口401填满，而使牺牲层700的位于第一开口401内的部分形成第二开口701，该第二开口701的开口宽度小于第一开口401的开口宽度。
可选地，如图7和图8所示，在本实施方式中，对于“设置牺牲层700”的步骤而言，可以通过沉积工艺在第二掩膜层500表面和第一开口401的侧壁和底壁设置牺牲层700。进一步地，上述沉积工艺可以选择原子层沉积工艺。
可选地，如图7和图8所示，在本实施方式中，对于“设置牺牲层700”的步骤而言，第二开口701的开口宽度可以为第一开口401的开口宽度的30％～70％，例如30％、45％、62％、70％等。在其他实施方式中，第二开口701的开口宽度相比于第一开口401的开口宽度的占比亦可小于30％，或可大于70％，且小于100％，例如28％、74％、90％等，并不以本实施方式为限。
可选地，如图7和图8所示，在本实施方式中，对于“设置牺牲层700”的步骤而言，牺牲层700的材质可以包含Si3N4、SiO2的至少其中之一。
如图9和图10所示，其分别代表性地示出了半导体结构在“刻蚀保护层300，形成第三开口301”的步骤中，沿沿位线的延伸方向X和沿字线200的延伸方向Y的剖视结构。具体而言，在上述步骤中，半导体结构包含衬底100和第一掩膜层400。其中，在形成第二开口701之后，利用第二开口701对衬底100表面的保护层300进行刻蚀，去除保护层300表面的部分而形成第三开口301，第三开口301对应于第二开口701。并且，在上述对保护层300的刻蚀过程中，同时去除剩余的牺牲层700，以暴露出第一开口401。至此，牺牲层700被完全消耗去除，此时的第二开口701与第三开口301共同定义出大致呈倒置的“凸”字型的开口空间结构，换言之，第三开口301是开口于第二开口701的底壁(第二开口701的底壁是由保护层300形成)。
可选地，如图9和图10所示，在本实施方式中，对于“形成第三开口301”的步骤而言，可以通过自对准刻蚀工艺部分去除保护层300表面的对应于第二开口701的部分。
如图11和图12所示，其分别代表性地示出了半导体结构在“形成位线接触孔110”的步骤中，沿沿位线的延伸方向X和沿字线200的延伸方向Y的剖视结构。具体而言，在上述步骤中，半导体结构包含衬底100。其中，在形成第三开口301之后，利用第一开口401和第三开口301对保护层300和衬底100进行刻蚀，去除保护层300的位于第一开口401下方的部分，部分去除衬底100的位于第一开口401下方的部分，并部分去除衬底100的位于第三开口301下方的部分，以此形成位线接触孔110。该位线接触孔110大致呈倒置的“凸”字型的开孔空间结构。其中，位线接触孔110包含第一孔部111和第二孔部112，该第一孔部111开口于保护层300表面，该第二孔部112开口于第一孔部111的底壁。即，衬底100的位于第一开口401下方的剩余部分的表面形成第一孔部111的底壁，且第二孔部112开口于衬底100的该表面。换言之，上述刻蚀制程亦可理解为是将第一开口401和第三开口301转移到衬底100上，而形成位线接触孔110。根据上述制程，可知第一孔部111大致对应于第一开口401(即对应于光刻胶开口图案601)，且第二孔部112大致对应于第三开口301(即第二开口701)，即，第二孔部112的孔径小于第一孔部111。
可选地，基于第一孔部111与第一开口401及第二孔部112与第二开口701的对应关系，可知位线接触孔110的第二孔部112的孔径相比于第一孔部111的孔径的占比，是与上述第二开口701的开口宽度相比于第一开口401的开口宽度的占比大致相同。基于上述关于第二开口701的开口宽度相比于第一开口401的开口宽度的占比的说明，在本实施方式中，第二孔部112的孔径可以为第一孔部111的孔径的30％～70％，例如30％、45％、62％、70％等。在其他实施方式中，第二孔部112的孔径相比于第一孔部111的孔径的占比亦可小于30％，或可大于70％，且小于100％，例如28％、74％、90％等，并不以本实施方式为限。
可选地，在本实施方式中，对于“形成位线接触孔110”的步骤而言，在沿位线的延伸方向X上，位线接触孔110的孔径可以大于相邻两个字线200之间的距离。
可选地，在本实施方式中，对于“形成位线接触孔110”的步骤而言，在沿字线200的延伸方向Y上，位线接触孔110的孔径可以大于有源区800的宽度。
可选地，在本实施方式中，对于“形成位线接触孔110”的步骤而言，位线接触孔110沿位线的延伸方向X上的两侧侧壁，分别由位线接触孔110两侧的浅沟槽隔离900界定。
在此应注意，附图中示出而且在本说明书中描述的位线接触结构的形成方法仅仅是能够采用本发明原理的许多种形成方法中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的位线接触结构的形成方法的任何细节或任何步骤。
基于上述对本发明提出的位线接触结构的形成方法的一示例性实施方式的详细说明，以下将结合图13，对本发明提出的半导体结构的一示例性实施方式进行说明。
参阅图13，其代表性地示出了本发明提出的半导体结构的俯视图。在该示例性实施方式中，本发明提出的半导体结构是以动态随机存取存储器件为例进行说明的。本领域技术人员容易理解的是，为将本发明的相关设计应用于其他类型的半导体结构中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本发明提出的半导体结构的原理的范围内。
如图13所示，同时配合参阅图11和图12，本发明提出的半导体结构包含衬底100，衬底100表面形成有位线接触结构，位线接触结构包含位线接触孔110。其中，位线接触孔110包含第一孔部111和第二孔部112，第一孔部111开口于衬底100表面，第二孔部112的孔径小于第一孔部111的孔径，并开口于第一孔部111的底壁。
可选地，在本实施方式中，第二孔部112的孔径可以为第一孔部111的孔径的30％～70％，例如30％、45％、62％、70％等。在其他实施方式中，第二孔部112的孔径相比于第一孔部111的孔径的占比亦可小于30％，或可大于70％，且小于100％，例如28％、74％、90％等，并不以本实施方式为限。
可选地，在本实施方式中，在沿位线的延伸方向X上，位线接触孔110的孔径可以大于相邻两个字线200之间的距离。
可选地，在本实施方式中，在沿字线200的延伸方向Y上，位线接触孔110的孔径可以大于有源区800的宽度。
可选地，在本实施方式中，位线接触孔110沿位线的延伸方向X上的两侧侧壁，分别由位线接触孔110两侧的浅沟槽隔离900界定。
在此应注意，附图中示出而且在本说明书中描述的半导体结构仅仅是能够采用本发明原理的许多种半导体结构中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的任何细节或任何结构。
综上所述，本发明提出的位线接触结构的形成方法，通过控制位线接触孔的形貌，使得位线接触孔形成包含第一孔部和第二孔部的形貌，且开口于第一孔部的底壁的第二孔部，具有比第一孔部更小的孔径。据此，通过本发明形成的位线接触结构，其位线接触孔的接触面积增大且接触电阻减小，能够避免字线间短路不良等现有技术问题。本发明能够以相对简单的制程和较低的成本，提高半导体结构的产品性能。
以上详细地描述和/或图示了本发明提出的位线接触结构的形成方法及半导体结构的示例性实施方式。但本发明的实施方式不限于这里所描述的特定实施方式，相反，每个实施方式的组成部分和/或步骤可与这里所描述的其它组成部分和/或步骤独立和分开使用。一个实施方式的每个组成部分和/或每个步骤也可与其它实施方式的其它组成部分和/或步骤结合使用。在介绍这里所描述和/或图示的要素/组成部分/等时，用语“一个”、“一”和“上述”等用以表示存在一个或多个要素/组成部分/等。术语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。此外，权利要求书及说明书中的术语“第一”和“第二”等仅作为标记使用，不是对其对象的数字限制。
虽然已根据不同的特定实施例对本发明提出的位线接触结构的形成方法及半导体结构进行了描述，但本领域技术人员将会认识到可在权利要求的精神和范围内对本发明的实施进行改动。
Claims (15)
1.一种位线接触结构的形成方法，其特征在于，包含以下步骤：
在形成有字线和保护层的衬底的表面依次设置第一掩膜层、第二掩膜层及光刻胶，图案化所述光刻胶；
利用图案化后的所述光刻胶依次刻蚀所述第二掩膜层和所述第一掩膜层，形成贯穿所述第一掩膜层和所述第二掩膜层的第一开口；
在所述第二掩膜层表面设置牺牲层，所述牺牲层覆盖所述第一开口的侧壁和底壁，形成开口宽度小于所述第一开口的第二开口；
利用所述第二开口在所述保护层表面刻蚀形成相对应的第三开口，并同时去除剩余的所述牺牲层，以暴露出所述第一开口；
利用所述第一开口和所述第三开口刻蚀贯穿所述保护层并在所述衬底表面形成位线接触孔，所述位线接触孔用以形成位线的接触结构，所述位线接触孔包含第一孔部和第二孔部，所述第一孔部开口于所述保护层表面，所述第二孔部的孔径小于所述第一孔部的孔径，并开口于所述第一孔部的底壁。
2.根据权利要求1所述的位线接触结构的形成方法，其特征在于，在图案化所述光刻胶的步骤中，是对所述光刻胶进行曝光和显影，以使所述光刻胶形成光刻胶开口图案。
3.根据权利要求2所述的位线接触结构的形成方法，其特征在于，在刻蚀所述第二掩膜层的步骤中，是通过干法刻蚀工艺去除所述第二掩膜层的被所述光刻胶开口图案暴露出的部分。
4.根据权利要求3所述的位线接触结构的形成方法，其特征在于，在刻蚀所述第一掩膜层的步骤中，是通过干法刻蚀工艺去除所述第一掩膜层的被所述光刻胶开口图案和所述第二掩膜层暴露出的部分，并将所述光刻胶去除。
5.根据权利要求1所述的位线接触结构的形成方法，其特征在于，在设置所述牺牲层的步骤中，是通过原子层沉积工艺在所述第二掩膜层表面形成所述牺牲层。
6.根据权利要求1所述的位线接触结构的形成方法，其特征在于，在刻蚀所述保护层的步骤中，是通过自对准刻蚀工艺去除所述牺牲层和部分所述保护层。
7.根据权利要求1~6任一项所述的位线接触结构的形成方法，其特征在于，在设置所述牺牲层的步骤中，所述第二开口的开口宽度为所述第一开口的开口宽度的30%~70%。
8.根据权利要求1~6任一项所述的位线接触结构的形成方法，其特征在于，在沿所述位线的延伸方向上，所述位线接触孔的孔径大于相邻两个所述字线之间的距离。
9.根据权利要求1~6任一项所述的位线接触结构的形成方法，其特征在于，在沿所述字线的延伸方向上，所述位线接触孔的孔径大于有源区的宽度。
10.根据权利要求1~6任一项所述的位线接触结构的形成方法，其特征在于，所述位线接触孔在沿所述位线延伸方向上的两侧侧壁，分别由所述位线接触孔两侧的浅沟槽隔离界定。
11.根据权利要求1~6任一项所述的位线接触结构的形成方法，其特征在于，所述第一掩膜层的材质包含Si3N4、SiO2的至少其中之一。
12.根据权利要求1~6任一项所述的位线接触结构的形成方法，其特征在于，所述第二掩膜层包含抗反射涂层。
13.根据权利要求1~6任一项所述的位线接触结构的形成方法，其特征在于，所述牺牲层的材质包含Si3N4、SiO2的至少其中之一。
14.一种半导体结构，其特征在于，所述半导体结构包含衬底，所述衬底表面形成有如权利要求1~13任一项所述的位线接触结构的形成方法形成的位线接触结构，所述位线接触结构包含位线接触孔，所述位线接触孔包含第一孔部和第二孔部，所述第一孔部开口于所述衬底表面，所述第二孔部的孔径小于所述第一孔部的孔径，并开口于所述第一孔部的底壁。
15.根据权利要求14所述的半导体结构，其特征在于，所述第二孔部的孔径为所述第一孔部的孔径的30%~70%。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110005940.XA CN114725103B (zh) | 2021-01-05 | 2021-01-05 | 位线接触结构的形成方法及半导体结构 |
| PCT/CN2021/108202 WO2022148004A1 (zh) | 2021-01-05 | 2021-07-23 | 位线接触结构的形成方法及半导体结构 |
| US17/676,283 US20220216217A1 (en) | 2021-01-05 | 2022-02-21 | Method for forming bit line contact structure and semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110005940.XA CN114725103B (zh) | 2021-01-05 | 2021-01-05 | 位线接触结构的形成方法及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114725103A CN114725103A (zh) | 2022-07-08 |
| CN114725103B true CN114725103B (zh) | 2024-05-17 |
Family
ID=82233618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110005940.XA Active CN114725103B (zh) | 2021-01-05 | 2021-01-05 | 位线接触结构的形成方法及半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114725103B (zh) |
| WO (1) | WO2022148004A1 (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1199247A (zh) * | 1997-05-08 | 1998-11-18 | 冲电气工业株式会社 | 半导体器件及其制造方法 |
| US6200904B1 (en) * | 1999-06-01 | 2001-03-13 | United Microelectronics Corp. | Method of forming a contact hole of a DRAM |
| KR20030096481A (ko) * | 2002-06-12 | 2003-12-31 | 동부전자 주식회사 | 반도체 소자의 컨택트 홀 형성 방법 |
| KR20040024685A (ko) * | 2002-09-16 | 2004-03-22 | 주식회사 하이닉스반도체 | 매립형 비트라인을 구비한 반도체 소자의 제조 방법 |
| CN1485897A (zh) * | 2002-08-12 | 2004-03-31 | ���ǵ�����ʽ���� | 通过形成镶嵌互连制造半导体器件的方法 |
| KR20110047854A (ko) * | 2009-10-30 | 2011-05-09 | 주식회사 하이닉스반도체 | 매립게이트 및 매립비트라인 형성 방법 |
| CN111785718A (zh) * | 2019-04-03 | 2020-10-16 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040031983A1 (en) * | 2002-08-19 | 2004-02-19 | Weng-Hsing Huang | Structure of a memory device and fabrication method thereof |
| KR101888964B1 (ko) * | 2011-08-29 | 2018-08-17 | 에스케이하이닉스 주식회사 | 다마신비트라인을 구비한 반도체장치 및 그 제조 방법 |
| KR101910129B1 (ko) * | 2012-05-30 | 2018-10-23 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성 방법 |
| CN105789111B (zh) * | 2014-12-18 | 2019-03-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN110391234A (zh) * | 2018-04-20 | 2019-10-29 | 长鑫存储技术有限公司 | 位线连接结构及其形成方法、存储器 |
| CN110890369B (zh) * | 2018-09-07 | 2024-05-21 | 长鑫存储技术有限公司 | 半导体器件的制备方法和半导体器件 |
-
2021
- 2021-01-05 CN CN202110005940.XA patent/CN114725103B/zh active Active
- 2021-07-23 WO PCT/CN2021/108202 patent/WO2022148004A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1199247A (zh) * | 1997-05-08 | 1998-11-18 | 冲电气工业株式会社 | 半导体器件及其制造方法 |
| US6200904B1 (en) * | 1999-06-01 | 2001-03-13 | United Microelectronics Corp. | Method of forming a contact hole of a DRAM |
| KR20030096481A (ko) * | 2002-06-12 | 2003-12-31 | 동부전자 주식회사 | 반도체 소자의 컨택트 홀 형성 방법 |
| CN1485897A (zh) * | 2002-08-12 | 2004-03-31 | ���ǵ�����ʽ���� | 通过形成镶嵌互连制造半导体器件的方法 |
| KR20040024685A (ko) * | 2002-09-16 | 2004-03-22 | 주식회사 하이닉스반도체 | 매립형 비트라인을 구비한 반도체 소자의 제조 방법 |
| KR20110047854A (ko) * | 2009-10-30 | 2011-05-09 | 주식회사 하이닉스반도체 | 매립게이트 및 매립비트라인 형성 방법 |
| CN111785718A (zh) * | 2019-04-03 | 2020-10-16 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022148004A1 (zh) | 2022-07-14 |
| CN114725103A (zh) | 2022-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7364975B2 (en) | Semiconductor device fabrication methods | |
| CN100576505C (zh) | 制造半导体器件的方法 | |
| US5294296A (en) | Method for manufacturing a contact hole of a semiconductor device | |
| US6221714B1 (en) | Method of forming a contact hole in a semiconductor substrate using oxide spacers on the sidewalls of the contact hole | |
| KR100318569B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100694380B1 (ko) | 트렌치 형성 방법 | |
| US8053370B2 (en) | Semiconductor device and fabrications thereof | |
| KR970013365A (ko) | 반도체 장치 및 그 제조방법 | |
| KR100207462B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| CN114725103B (zh) | 位线接触结构的形成方法及半导体结构 | |
| KR100256057B1 (ko) | 초미세 선폭의 비트라인 캡핑을 위한 반도체 소자 제조방법 | |
| CN115020377A (zh) | 一种半导体结构及其制备方法 | |
| CN114188284A (zh) | 半导体结构的形成方法及半导体结构 | |
| KR100252044B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR100289661B1 (ko) | 반도체 소자의 제조방법 | |
| US20230389264A1 (en) | Semiconductor structure and manufacturing method thereof | |
| US20220216217A1 (en) | Method for forming bit line contact structure and semiconductor structure | |
| KR100900774B1 (ko) | 반도체 소자의 콘택홀 제조 방법 | |
| CN115223944A (zh) | 半导体器件的制造方法及半导体器件 | |
| KR0151620B1 (ko) | 반도체 소자의 콘택홀 및 그의 형성방법 | |
| KR100799123B1 (ko) | 반도체 소자의 높은 종횡비를 갖는 콘택 플러그 형성 방법 | |
| KR100923763B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR0175052B1 (ko) | 비트 라인 전극을 갖춘 반도체 메모리 장치 및 그 제조 방법 | |
| KR20070036495A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20050106917A (ko) | 반도체소자의 게이트라인 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |