CN1146848A - 铜箔及采用该铜箔制作内层电路的高密度多层印刷电路板 - Google Patents

铜箔及采用该铜箔制作内层电路的高密度多层印刷电路板 Download PDF

Info

Publication number
CN1146848A
CN1146848A CN96190101A CN96190101A CN1146848A CN 1146848 A CN1146848 A CN 1146848A CN 96190101 A CN96190101 A CN 96190101A CN 96190101 A CN96190101 A CN 96190101A CN 1146848 A CN1146848 A CN 1146848A
Authority
CN
China
Prior art keywords
copper foil
internal layer
matsurface
thrust
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96190101A
Other languages
English (en)
Other versions
CN1076154C (zh
Inventor
大原宗治
三桥正和
斋田宗男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN1146848A publication Critical patent/CN1146848A/zh
Application granted granted Critical
Publication of CN1076154C publication Critical patent/CN1076154C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0307Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

本发明提供了一种高密度多层印刷电路内层用铜箔,其特征在于电解铜箔的光亮面一侧作了长瘤处理,粗糙面一侧形成了针状或瘤状的微小电沉积突起物,进而作了微细均一的长瘤处理。本发明还提供了高密度多层印刷电路板其特征在于用上面所述的铜箔的光亮面一侧与内层用基材相接,形成内层电路。

Description

铜箔及采用该铜箔制作内层电路的 高密度多层印刷电路板
本发明涉及用于高密度多层印刷电路内层的铜箔以及将该铜箔用作内层电路的高密度多层印刷电路板。尤其涉及这样一种高密度多层印刷电路内层用的铜箔及采用该铜箔制作的高密度多层印刷电路板:即通过把铜箔的光亮面一侧用作与内层用基材的接触面,以确保高的腐蚀因子,使得非常高密度的电路腐蚀成为可能,而且,通过对作为抗蚀层面的铜箔的粗糙面一侧施加微细均匀的长瘤处理,使得在处理时电沉积突起物的折断及剥离少,而且与外层用基材的粘结力大,抗蚀剂层曝光时的尺寸精度良好。此外,本说明书还就图4中所示的具有2面内层电路、2面外层电路的高密度印刷电路板加以说明。图4为本发明的高密度多层印刷电路板的剖面图。
如图4所示,现有的多层板的制作方法是将内层用铜箔的粗糙面上进行了长瘤处理的一般铜箔(粗糙面的粗糙度约为Rz=7.0μm,光亮面粗糙度约为Rz=0.7μm),用铜箔的粗糙面一侧与内层用基材贴上以后,通过从光亮面一侧进行腐蚀制成内层电路,进而对该电路光亮面进行发黑处理;而后再将其与由外层用基材和外层用铜箔组成的外层贴在一起,与前述一样,通过腐蚀外层用铜箔来形成外层电路。
然而,这种发黑处理过程中,不仅处理液管理烦杂,而且得到的氧化铜表层在通孔制作工艺的无电解铜电镀前处理工艺中溶于盐酸溶液中,容易产生耙地(harrowing)现象,容易使绝缘性和层间连接可靠性下降。
为了改善这一点,最近,特意在发黑处理后添设了化学还原工艺。然而,发黑处理是在高浓度的碱性溶液中进行的,其后必须清洗,重新再进行还原处理,这将增加成本。
此外,过去为解决这类问题还提出了两面处理铜箔的方案(特许公开平4-284690号公报、IPC-TP-501参考Bucci等人的论文)。可是,这些两面处理铜箔都是使用粗糙面一侧作为与内层用基材的接触面。如特许公开平6-270331号所记载的那样,在这种状态下腐蚀的起始面是光亮面、由于腐蚀因子不大,难以适用于微细高密度电路中。
还有,内层用基材和铜箔间加压以及腐蚀等处理时,在铜箔的抗蚀层面一侧上的电沉积突起物的折断及剥离是个大的问题,特许公开平4-369240号对此采用保护膜来处理。
此外还有,如前所述的那样,对铜箔的光亮面进行长瘤处理以确保它与外层用基材的粘合性,由此使电沉积突起物增大的处理,在工艺过程中将更产生抗蚀层面一侧电沉积突起物折断等问题。
另外,现有的两面处理铜箔方法的一个很大的问题,在于光亮面一侧的大的电沉积突起物导致抗蚀层曝光不均匀,使得微细电路难以形成。
本发明的目的在于解决现有技术存在的问题,使微细高密度的内层用电路的腐蚀成为可能,同时,提供高密度多层印刷电路内层用铜箔,该铜箔在多层印刷电路板制作过程中,不会出现抗蚀层上电沉积突起物的折断与剥离,同时提供采用了上述铜箔的高密度多层印刷电路板。
本发明的上述目的可依据下面给出的铜箔来达到。
即,本发明用于获得高密度多层印刷电路内层用的铜箔,其特征是对电解铜箔的光亮面进行长瘤处理,粗糙面一侧进行微细均一的长瘤处理以形成针状或者瘤状的微小电沉积突起物。
进一步讲,本发明针对高密度多层印刷电路内层用的铜箔,其具有的特征是根据特许公开平6-270331号公报所记载的方法对铜箔的光亮面进行长瘤处理,根据特许公开昭56-41196号公报所记载的方法使微细均一的微小电沉积突起物全面均一地附着在铜箔的粗糙面上。另外,这里所谓的“长瘤”,是指在铜箔的光亮面或粗糙面上形成电沉积突起物。
以下详细说明本发明的内容。
作为本发明中使用的铜箔,可以是一般的电解铜箔,或者是加热过程中延伸率大的铜箔以及粗糙面的粗糙度小的铜箔等。
以下,就加热过程中延伸率大的铜箔加以说明。
对本发明中铜箔的光亮面的处理加以说明,它被作为与内层用基材相粘接的面。
电解铜箔的光亮面(铜箔制造时铜开始析出的面)的粗糙度Rz值(JIS B0601)是0.5-1.3μm,单位面积的突起数与粗糙面相比非常少,因此相对粗糙面一侧的长瘤电解相比,如果不通过大电流就不会生成电沉积突起物。
这种电沉积突起物高度可达0.2-2μm,呈现出所希望的树枝状、瘤状电解物。为了在光亮面上获得这样的电沉积突起物,用在特许公开平6-270331号公报中被提出的电镀液,例如铜浓度12g/L,硫酸100g/L的硫酸铜溶液,溶液温度为常温,电流密度30A/dm2,电解时间为10秒,在此基础上采用铜浓度60g/L,硫酸100g/L的硫酸铜溶液,溶液温度40℃,电流密度为30A/dm2,电解时间为10秒。在该条件下,粗糙度Rz为1.2μm的光亮面的粗糙度Rz值变成了2.7μm。
在本发明当中,在这些光亮面上制备的电沉积突起物层的上面也可再形成针状或者瘤状的微小电沉积突起物。由于这种处理,使耐药品性,与内层用基材的剥离强度显著提高。过去,添加砷虽可获得满足要求的微细均一的电沉积突起物,但由于公害问题及操作者健康上的原因不能使用。为此,本发明者发现,使用特许公开昭56-41196号公报中给出的苯并喹啉系列有机添加剂,在下述条件下电解,可形成比掺砷电解更微细均一的电沉积突起物。
铜浓度:6-12g/L
硫酸:15-45g/L
添加剂:10-200mg/L
温度:常温
电流密度:2-15A/dm2
接下来,就本发明中在制作内层电路时作为抗蚀层粘接面的铜箔的粗糙面一侧的处理加以说明。
加热过程中延伸率大的铜箔的粗糙面的粗糙度随铜箔厚度的不同而不同,厚度为18μm时,粗糙面的粗糙度Rz是4-7.5μm,在这种状态下如果仍按通常情况进行长瘤处理,那么铜箔上凹凸的小山的尖端部分将出现电流集中,因此大的电沉积突起物将在尖端集聚,粗糙度值Rz变为6-8.5μm。在这种状态下,一旦经过把光亮面与内层用基材粘接时的压紧作业及腐蚀等过程,那么尖端部分的电沉积突起物由于外部力的作用而容易脱落、折断。从而引起铜箔与外层用基材间的粘接力下降,脱落的电沉积突起物成为电路间短路的原因。
此外,粗糙面一侧的粗糙度Rz值超过7.5μm,会发生各种各样的问题,导致在当今发展中的多层板的层间绝缘层厚度下降的同时,也导致层间绝缘性能降低,以及发生层间移动等等。
因此,在本发明中,在粗糙面一侧形成针状或瘤状的微小电沉积突起物,通过进行微细均一的长瘤处理,使得在铜箔的凹凸的小山上全面地析出均一微细的电沉积突起物成为可能。这种微小电沉积突起物的高度可达到所希望的0.05-0.5μm。
如果是这种状态,那么即使在加压处理时析出的微小电沉积突起物物理折断、脱落的比例也很小,即使脱落了,该粒子直径非常小,几乎不会发生什么问题。此外,微小电沉积突起物的脱落部分只是粗糙面一侧的小山顶端的极小一部分,小山的下部还残存有大量微小电沉积突起物,因此可充分保持与外层用基材间的粘接强度。
如上所述,以光亮面一侧作为内层用基材的一次迭层面而将两面长瘤处理的铜箔压制成形,作成如图4所示的内层用铜箔迭层板,一旦将电路腐蚀成形,如特许公开平6-270331号公报中所展示的,由于腐蚀初始面变为铜箔的粗糙面,所以最初晶体粗糙,腐蚀速度慢,随着腐蚀向内部推进,光亮面一侧的微细晶体及众多晶粒间界的存在使腐蚀速度变快。因此为获得确定的电路宽度而需要的时间缩短,侧向腐蚀减少,使制作腐蚀因子数大的电路成为可能。
此外,覆盖了抗蚀层的情况也和原来一样,在大的电沉积突起物的情况下,也产生抗蚀层剥离时的电沉积突起物的脱落以及与之相反的抗蚀层残留等各种问题。
如本发明中所述,如果是微细均一的长瘤处理,那么和发黑处理一样,也可以全面均一地保持抗蚀层,所以几乎不发生上述的问题。
并且,由于这种微小电沉积突起物由金属铜组成,因此使得在冲孔,通孔电镀过程中由氧化铜表层引起的耙地现象完全不能发生。
此外,与外层基材相粘接的铜箔电路一面的耐药品性能也因在粗糙面上有微细的微小电沉积突起物的高密度存在而提高。
依据此种电解析出进行长瘤处理过的铜箔,接下来被进行防锈处理。一般使用的防锈方法都可用于铜箔的防锈。已经知道,借助锌、锌-锡或者锌-镍合金的防锈方法,用于电路用铜箔时,对于防止在经历和基材的加压粘接、电路腐蚀、电镀等工艺时的加热氧化,对于提高与基材的粘接性以及防止对铜箔的侧向钻蚀等都非常有效。这一点在特许公开昭58-56758号公报、特许公开平4-47038号公报等里面都有记载。
还有,通过加热上述所得的防锈层,可使锌、锌-锡或者锌-镍合金扩散形成2元或3元合金,可以进一步提高上述效果,这一点在特许公开昭58-53079号公报中也有记载。
此外,在上述防锈处理之后,加热扩散处理之前可以施加铬酸盐处理或硅烷耦合剂处理。铬酸盐处理液既可是酸性溶液也可以是碱性溶液,其处理方法可以是浸渍法,也可以是电解法。硅烷耦合剂有γ-(甲基丙基)三甲氧基硅烷、β-(3,4-环氧环己基)乙基三甲氧基硅烷、γ-环氧丙氧基丙基三甲氧基硅烷、γ-环氧丙氧基丙基甲基二乙氧基硅烷、N-β-(氨基甲基)γ-氨基丙基三甲氧基硅烷、N-β-(氨基乙基)γ-氨基丙基甲基二甲氧基硅烷、γ-氨基丙基三乙氧基硅烷等等,代表性的处理条件按以下所示。
耦合剂浓度:  1-10g/L
pH:依赖于耦合剂的pH值
温度:室温,处理时间:5-10秒。
并且,通常在耦合剂处理以后不进行水洗处理。
图1给出的是表示晶体结构的显微照片(×5,000),指的是采用实施例1得到的铜箔的粗糙面上凹凸的小山上的全面形成的微细均一的微小电沉积突起物的晶体结构。
图2为由实施例1得到的光亮面一侧的电沉积突起物的晶体结构显微照片(×5,000)。
图3为由实施例1得到的铜箔的光亮面一侧的凹凸的小山上全面形成的微细均一的微小电沉积突起物的晶体结构的显微照片(×5,000)。
图4为分别拥有2面内层电路,2面外层电路的本发明的高密度多层印刷电路板的剖面图。
以下,根据实施例具体说明本发明。
实施例1
使用厚度为18μm的电解铜箔(粗糙面粗糙度Rz=5.5μm,光亮面粗糙度Rz=0.6μm),首先在其光亮面使用铜浓度为12g/L,硫酸浓度为100g/L的硫酸铜溶液,在常温下,电流密度为30A/dm2的电解10秒。而后,使用铜浓度60g/L,硫酸浓度100g/L的溶液,在液体温度40℃,电流密度30A/dm2下进行电镀,作为长瘤处理。
接下来,在粗糙面一侧,使用铜浓度12g/L,硫酸浓度45g/L,以及起添加剂作用的α-萘醌,50mg/L的电解液在10A/dm2的电流密度下电解10秒钟。作为微细均一的长瘤处理。
在这种条件下生成的粗糙面一侧的凹凸的小山上全面形成的微细均一的微小电沉积突起物的状态如图1所示,光亮面一侧电沉积突起物的状态示于图2中。
接下来,采用由硫酸锌10g/L,硫酸锡2.5g/L,焦磷酸钾50g/L,组成的电解液,在pH=10,室温下电解10秒钟以进行锌-锡合金防锈处理,对铜箔的光亮面及粗糙面,电解电流均取2.5A/dm2,电解之后,光亮面及粗糙面上都将附着16mg/m2的锌和6mg/m2的锡。
将防锈处理后的铜箔,紧接着在200℃敞口环境中加热10秒,使表面附着的水分蒸发掉,同时使防锈层扩散,借此制成了高密度多层印刷电路内层用铜箔。采用所得到的铜箔,用下面所示的方法制成了多层印刷电路基板。其间进行了下述评价试验。
也就是,把3个0.18mm厚的玻璃环氧树脂粘合材料作为芯材(内层用基材),在其两面上,将上述铜箔的光亮面与内层用基材接合并加热加压制成了内层迭层板。使用氯化铁-盐酸溶液借助腐蚀制成线宽80μm,线间距80μm的电路以后,在所得到的电路的表面叠上0.18mm厚的玻璃环氧树脂粘合材料,在最外层上叠上一般的18μm的电解铜箔再次加热加压。紧接着在外层迭层板的两面(铜箔)的铜箔的确定部分实施刻图,采用通常的方法形成外层电路,制成了包含4层的多层印刷电路板。
表1给出了这个评价试验的结果。评价试验中采用的评价方法,按如下所示进行。
1.内层铜箔拉剥试验
按照JISC 6486
2.耐盐酸性试验
分别用铜箔的粗糙面和光亮面各自另外作成一般的单面粘贴的基板,将电路腐蚀成0.2mm宽以后,在1∶1盐酸水溶液中浸渍30分,在其前后按照JIS C 6481进行拉剥试验,测定劣化率。
3.加压时损坏评价
用上述方法制成内层迭层板后,用扫描电子显微镜(SEM)观察在加压时与加压对板接触的抗蚀层面的状态
4.内层电路腐蚀因子测定
用上述方法制成内层电路后,从SEM照片中测定电路的上端宽度(A)和下端宽度(B),并测定埋入到树脂中的铜箔厚度(H),按下式计算腐蚀因子。
腐蚀因子=H×2/(B-A)
在同一电路部分测量20个点的腐蚀因子,讨论它们间的偏差,对由微小电沉积突起物引起的抗蚀层中的光散射给微细电路带来的影响进行评价。
实施例2:
采用的电解铜箔与实施例1中使用的一样,粗糙面一侧用与实施例1同样的条件进行微细均一的长瘤处理,光亮面上进行与实施例1相同的长瘤处理以后,再采用与粗面侧的微细均一的长瘤处理相同的电解液进行长瘤处理。其间电流密度为15A/dm2,电解时间为10秒。这种铜箔的光亮面一侧的凹凸不平的小山上全面形成的微细均一的微小电沉积突起物的状态如图3所示。
接下来,采用与实施例1相同条件进行防锈处理,加热处理。
把所得到的铜箔的光亮面一侧与内层用基材接合,制成与实施例1相同的多层印刷电路基板,进行的评价试验与实施例1相同,结果示于表1。
实施例3:
采用与实施例1中相同的电解铜箔,与实施例1相同,对粗糙面一侧进行微细均匀的长瘤处理,对光亮面一侧进行长瘤处理、防锈处理以后,在无水铬酸2g/L,pH=4,30℃的溶液中,把铜箔作为阴极,用不锈钢板作为阳极,在1A/dm2电流下电解5秒(铬酸盐处理)。水洗之后,与实施例1同样地进行加热处理。
将所得的铜箔的光亮面一侧与内层用基材接合,与实施例1同样地制成了多层印刷电路板,与实施例1进行了同样的评价实验。结果示于表1。
实施例4:
采用与实施例1中同样的电解铜箔,与实施例3同样地进行长瘤处理,防锈处理及铬酸盐处理,而后,使其在5秒钟内通过γ-环氧丙氧基丙基三甲氧基硅烷5g/L的水溶液的淋浴槽后(硅烷耦合剂处理)、用橡胶辊除去剩余的水,与实施例1同样地进行加热处理。
将所得的铜箔的光亮面一侧与内层用基材相接合,与实施例1同样地制成了多层印刷电路板,与实施例1同样进行了评价实验。结果示于表1。
实施例5:
采用与实施例1中同样的电解铜箔,粗糙面一侧用与实施例1相同的条件进行微细均匀的长瘤处理,光亮面上在进行与实施例1同样的长瘤处理后,而与粗糙面一侧微细均一的长瘤处理相同的电解液进行长瘤处理。然后与实施例4同样进行防锈处理,铬酸盐处理,硅烷耦合剂处理以及加热处理。
将所得的铜箔的光亮面一侧与内层用基材相接合,与实施例1同样制成了多层印刷电路板,与实施例1同样进行了评价试验。结果示于表1。
实施例6:
使用粗糙面粗糙度低的电解铜箔(粗糙面粗糙度Rz=3.0μm,光亮面粗糙度Rz=0.6μm)代替实施例5中使用的电解铜箔,除此之外,进行与实施例5完全相同的处理。
将所得的铜箔的光亮面一侧与内层用基材相接合,与实施例1同样制成了多层印刷电路板,与实施例1同样进行了评价实验。结果示于表1。
比较例1:
采用厚度为18μm的电解铜箔(粗糙面的粗糙度Rz=5.5μm,光亮面粗糙度Rz=0.6μm),首先对粗糙面一侧,用铜浓度12g/L,硫酸浓度100g/L的硫酸溶液,在常温,电流密度为20A/dm2的条件下电解10秒,而后,使用铜浓度60g/L,硫酸浓度100g/L的溶液,在液体温度40℃,电流密度30Adm2的条件下进行电镀。
接下来与实施例3同样进行防锈处理,铬酸盐光泽处理及加热处理。
所得到的铜箔与实施例1完全相反,将其粗糙面一侧与内层用基材接合,除此之外,与实施例1同样制成了内层板。在光亮面上形成抗蚀层,腐蚀形成电路之后,使用市售的发黑处理液进行了电路部分的发黑处理。其后与实施例1同样制成了多层印刷电路板,与实施例1同样进行了评价试验。结果示于表1。
比较例2:
采用与比较例1同样的电解铜箔,粗糙面一侧采用与比较例1同样的条件进行长瘤处理,与该粗糙面一侧的长瘤处理同时在同样的溶液组成中,光亮面一侧也在电流密度30A/dm2下电解10秒进行长瘤处理,接下来电镀也与粗糙面一侧同样进行。防锈处理,铬酸盐处理,以及加热处理也与比较例1同样进行。
将所得到的铜箔的粗糙面一侧与内层用基材相接合,与实施例1同样制成了多层印刷电路板,与实施例1同样进行了评价试验。结果示于表1。
比较例3:
采用与比较例1中同样的电解铜箔,用与比较例2同样的条件进行长瘤处理,防锈处理,铬酸盐处理,加热处理等等。
将所得的铜箔的光亮面与内层用基材相接合,与实施例1同样制成了多层印刷电路板,与实施例1同样进行了评价试验。结果示于表1。
                         表1
实施例比较例 剥离强度(kg/cm) 耐盐酸劣化率(%) 加压受损评价     腐蚀因子
  内层侧   外层侧  粗面侧  光亮面侧 平均值 变动系数(%)
实施例1     1.2     1.1     5     10 微小     5.3     1.8
实施例2     1.3     1.1     5     7 微小     5.3     1.8
实施例3     1.2     1.2     2     4 微小     5.3     1.8
实施例4     1.2     1.3     0     4 微小     5.3     1.8
实施例5     1.4     1.3     0     0 微小     5.3     1.8
实施例6     1.4     1.3     0     0 微小     6.7     1.8
比较例1     2.0     1.0     2     100  无     3.2     3.4
比较例2     2.0     1.2     2     4  小     3.2     3.4
比较例3     1.2     2.0     2     4  大     5.3     3.7
本发明中的高密度多层印刷电路内层用铜箔,通过对其光亮面进行长瘤处理并用作与内层用基材的一次迭层面,可获得高的腐蚀因子;同时,通过在粗糙面一侧设置微细均一的微小电沉积突起物,使得加压等处理时电沉积突起物的折断及剥离少,而且与外层用基材间的粘接强度也高,进而使抗蚀剂曝光时的精度变好。
此外,由于铜箔的粗糙面一侧的粗糙度并未因长瘤处理而变大,因此,在多层板成形时层间绝缘性能的下降很少。
而且,铜箔与内层用基材粘接后的耐药品性及粘接强度借助于铬酸盐处理或者硅烷耦合剂处理,会变得更好。
并且,铜箔上电解形成的微小电沉积突起物是金属铜,因此与由发黑处理得到的氧化铜相比,可以期望具有明显良好的耐耙地性能。
因此,作为今后印刷电路板主流的高密度多层板的制造过程,由于发黑处理的省略、工艺的简化,基板质量的提高可望同时实现。

Claims (2)

1.高密度多层印刷电路内层用铜箔,
其特征在于:电解铜箔的光亮面一侧作了长瘤处理,粗糙面一侧形成了针状或者瘤状的微小电沉积突起物,进而作了微细均一的长瘤处理。
2.权利要求1中的高密度多层印刷电路板,
其特征在于:用铜箔的光亮面一侧与内层用基材相接合,形成内层电路。
CN96190101A 1995-02-16 1996-02-15 铜箔及采用该铜箔制作内层电路的高密度多层印刷电路板 Expired - Lifetime CN1076154C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP50368/1995 1995-02-16
JP7050368A JPH08222857A (ja) 1995-02-16 1995-02-16 銅箔および該銅箔を内層回路用に用いた高密度多層プリント回路基板
JP50368/95 1995-02-16

Publications (2)

Publication Number Publication Date
CN1146848A true CN1146848A (zh) 1997-04-02
CN1076154C CN1076154C (zh) 2001-12-12

Family

ID=12856953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96190101A Expired - Lifetime CN1076154C (zh) 1995-02-16 1996-02-15 铜箔及采用该铜箔制作内层电路的高密度多层印刷电路板

Country Status (8)

Country Link
EP (1) EP0758840B1 (zh)
JP (1) JPH08222857A (zh)
KR (1) KR100319445B1 (zh)
CN (1) CN1076154C (zh)
DE (1) DE69627254T2 (zh)
MY (1) MY116494A (zh)
TW (1) TW351912B (zh)
WO (1) WO1996025838A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299546C (zh) * 2000-10-26 2007-02-07 奥克一三井有限公司 在印刷电路板制造中利用对铜箔的金属化处理来产生细线条并替代氧化过程
CN100572608C (zh) * 2005-04-15 2009-12-23 福田金属箔粉工业株式会社 铜箔的粗面化处理方法以及粗面化处理液
CN105556004A (zh) * 2013-09-20 2016-05-04 三井金属矿业株式会社 铜箔、带有载体箔的铜箔及覆铜层压板
CN111485260A (zh) * 2020-04-30 2020-08-04 广东嘉元科技股份有限公司 二次电池用低翘曲电解铜箔、制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141870A (en) 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
US6086743A (en) * 1997-08-06 2000-07-11 Gould Electronics, Inc. Adhesion enhancement for metal foil
US6299721B1 (en) 1998-12-14 2001-10-09 Gould Electronics Incl Coatings for improved resin dust resistance
JP4379854B2 (ja) 2001-10-30 2009-12-09 日鉱金属株式会社 表面処理銅箔
EP1327995A3 (en) * 2002-01-11 2005-10-12 Shipley Co. L.L.C. Resistor structure
JP5116943B2 (ja) * 2003-02-04 2013-01-09 古河電気工業株式会社 高周波回路用銅箔及びその製造方法
JP2007165816A (ja) * 2005-11-15 2007-06-28 Mitsui Mining & Smelting Co Ltd プリント配線基板、その製造方法およびその使用方法
TWI415742B (zh) * 2011-03-07 2013-11-21 Nanya Plastics Corp A method for manufacturing fine grain copper foil with high peel strength and environmental protection for printed circuit board tool
CN107113971B (zh) 2015-08-12 2019-04-26 古河电气工业株式会社 高频电路用铜箔、覆铜层压板、印刷布线基板
KR101673472B1 (ko) * 2015-09-08 2016-11-09 한국기계연구원 금속메쉬층을 포함하는 전지용 집전체 및 이의 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5438053B1 (zh) * 1970-12-28 1979-11-19
BE789715A (fr) * 1971-10-08 1973-02-01 Yates Industries Traitement de feuilles de cuivre en plusieurs couches
JPS5338053A (en) * 1976-09-21 1978-04-07 Hinode Kisen Co Ltd Roller slider for moving heavy article
JPS5530818A (en) * 1978-08-25 1980-03-04 Mitsui Mining & Smelting Co Method of surface treating printed circuit copper foil
AU579517B2 (en) * 1986-06-20 1988-11-24 Gould Inc. Double matte finish copper foil
JPH0226097A (ja) * 1988-07-15 1990-01-29 Nikko Guruude Fuoiru Kk プリント配線板用銅箔及びその製造方法
JPH02241087A (ja) * 1989-03-15 1990-09-25 Matsushita Electric Works Ltd 内層用回路板の銅回路の処理方法
JPH02303190A (ja) * 1989-05-18 1990-12-17 Matsushita Electric Works Ltd プリント配線板の製造方法
US4997516A (en) * 1989-07-10 1991-03-05 Edward Adler Method for improving adherence of copper foil to resinous substrates
JP2762386B2 (ja) * 1993-03-19 1998-06-04 三井金属鉱業株式会社 銅張り積層板およびプリント配線板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299546C (zh) * 2000-10-26 2007-02-07 奥克一三井有限公司 在印刷电路板制造中利用对铜箔的金属化处理来产生细线条并替代氧化过程
CN100572608C (zh) * 2005-04-15 2009-12-23 福田金属箔粉工业株式会社 铜箔的粗面化处理方法以及粗面化处理液
CN105556004A (zh) * 2013-09-20 2016-05-04 三井金属矿业株式会社 铜箔、带有载体箔的铜箔及覆铜层压板
CN105556004B (zh) * 2013-09-20 2018-11-30 三井金属矿业株式会社 铜箔、带有载体箔的铜箔及覆铜层压板
CN111485260A (zh) * 2020-04-30 2020-08-04 广东嘉元科技股份有限公司 二次电池用低翘曲电解铜箔、制造方法

Also Published As

Publication number Publication date
EP0758840A1 (en) 1997-02-19
MY116494A (en) 2004-02-28
JPH08222857A (ja) 1996-08-30
DE69627254T2 (de) 2004-03-11
EP0758840A4 (en) 1998-09-23
EP0758840B1 (en) 2003-04-09
WO1996025838A1 (fr) 1996-08-22
CN1076154C (zh) 2001-12-12
KR100319445B1 (ko) 2002-04-22
DE69627254D1 (de) 2003-05-15
TW351912B (en) 1999-02-01
KR970702685A (ko) 1997-05-13

Similar Documents

Publication Publication Date Title
CN1301046C (zh) 膜上芯片用软性印刷线路板
CN1121513C (zh) 新的铜锌电镀液,印刷电路板铜箔及其表面处理方法
CN1246504C (zh) 在工件上电镀金属的装置和方法
CN1076154C (zh) 铜箔及采用该铜箔制作内层电路的高密度多层印刷电路板
CN1288945C (zh) 表面处理的铜箔的制备方法
CN1288946C (zh) 表面处理的铜箔的制备方法
CN100344212C (zh) 形成导电轨迹的改进方法及由此制得的印刷电路
CN1545570A (zh) 表面处理铜箔
CN1551710A (zh) 精密图形印刷布线用铜箔及其制造方法
CN1337475A (zh) 电沉积铜箔的制造方法和电沉积铜箔
CN1194587C (zh) 精细线路用的铜箔的制造方法
CN1715457A (zh) 铜箔的粗面化处理方法以及粗面化处理液
KR101695236B1 (ko) 동박, 이를 포함하는 전기부품 및 전지
CN1909765A (zh) 层合电路基板
CN1292834A (zh) 具有改良的有光泽表面的电解铜箔
CN1293236C (zh) 带载体的电沉积铜箔及其制造方法
CN1321061A (zh) 铜箔的表面处理法
CN1206888C (zh) 表面处理铜箔的制备方法
CN1213645C (zh) 表面处理铜箔的制造方法
CN1217564C (zh) 经糙化处理的铜箔及其制造方法
CN1536948A (zh) 薄膜电阻层形成用电镀浴、电阻层形成法、带电阻层的导电基材及带电阻层的电路基板材料
CN1831205A (zh) 金属结构体及其制造方法
CN1551711A (zh) 用于印刷电路板的铜箔
CN1269633C (zh) 新颖复合箔,其制造方法和敷铜层压板
JP2007046095A (ja) 銅箔およびその表面処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20011212

EXPY Termination of patent right or utility model