WO1996025838A1 - Feuille de cuivre pour circuit imprime multicouche a haute densite - Google Patents

Feuille de cuivre pour circuit imprime multicouche a haute densite Download PDF

Info

Publication number
WO1996025838A1
WO1996025838A1 PCT/JP1996/000331 JP9600331W WO9625838A1 WO 1996025838 A1 WO1996025838 A1 WO 1996025838A1 JP 9600331 W JP9600331 W JP 9600331W WO 9625838 A1 WO9625838 A1 WO 9625838A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper foil
inner layer
treatment
printed circuit
circuit board
Prior art date
Application number
PCT/JP1996/000331
Other languages
English (en)
French (fr)
Inventor
Muneharu Ohara
Masakazu Mitsuhashi
Muneo Saida
Original Assignee
Mitsui Mining & Smelting Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining & Smelting Co., Ltd. filed Critical Mitsui Mining & Smelting Co., Ltd.
Priority to JP8524831A priority Critical patent/JP2927968B2/ja
Priority to EP96902447A priority patent/EP0758840B1/en
Priority to DE69627254T priority patent/DE69627254T2/de
Priority to KR1019960705791A priority patent/KR100319445B1/ko
Publication of WO1996025838A1 publication Critical patent/WO1996025838A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Definitions

  • the present invention relates to a copper foil and a high-density multilayer printed circuit board using the copper foil for an inner layer circuit.
  • the present invention relates to a copper foil used for an inner layer of a high-density multilayer printed circuit and a high-density multilayer printed circuit board using the copper foil for an inner layer circuit, particularly using a glossy side as an adhesive surface with a base material for an inner layer.
  • a high etching factor can be secured, and very high-density circuits can be etched.Furthermore, by providing a fine and uniform bump on the rough side of the copper foil as the resist surface, electrodeposited protrusions during handling can be obtained.
  • FIG. 4 is a sectional view of a high-density multilayer printed circuit board according to the present invention. Background art
  • the rough side is used as an adhesive surface with the inner layer base material.
  • the etching start surface is a glossy surface, and the etching factor is not large, so that it is difficult to cope with a fine high-density circuit. It is.
  • the electrodeposited projections provided on the resist side of the copper foil are seriously broken or peeled off.
  • Japanese Patent Application Laid-Open No. 9-240 this is addressed by using a protective film.
  • the glossy surface of the copper foil is bumped to secure adhesion to the outer layer base material, but for that purpose, the electrodeposition projections are enlarged to cope with the problem. Problems such as breakage of electrodeposited protrusions on the resist surface side have further arisen.
  • An object of the present invention is to provide a high-density multilayer printed circuit board that does not cause breakage or peeling of an object, and a copper foil for an inner layer and a high-density multilayer printed circuit board using the foil.
  • the glossy side of the electrodeposited copper foil is subjected to a bumping treatment, and the roughened side is formed into needle-like or bumpy minute electrodeposited projections to perform a fine and uniform bumping treatment.
  • the present invention is directed to a copper foil for an inner layer of a high-density multilayer printed circuit.
  • Japanese Patent Application Laid-Open No. A bumping treatment is performed according to the description in the Official Gazette, and fine and uniform microelectrode projections are uniformly applied to the entire surface in accordance with the method described in Japanese Patent Publication No. 56-41196, on the rough side of the copper foil.
  • a copper foil for an inner layer of a high-density multi-layer printed circuit characterized in that the copper foil is used.
  • the term “grooving” refers to forming electrodeposited projections on a glossy or rough surface of a copper foil.
  • any of normal electrolytic copper foil, copper foil having a large hot elongation, small roughness t on the rough surface side, and copper foil can be used.
  • the roughness of the shiny surface of copper foil (the starting surface of deposition at the time of copper foil production) is 0.5 to 1.3 m in Rz value (JISB 0601), and the number of protrusions per unit area is rough. Since it is very small in comparison, electrodeposition projections will not be generated unless a large current is applied compared to electrolysis with bumps on the rough surface side.
  • the electrodeposited projections preferably have a height of 0.2 to 2 (/ m, and examples thereof include dendritic and bumpy electrolytes.
  • the plated bath for example copper concentration 12 GZL, in a copper sulfate bath of sulfuric acid 100 GZL, solution temperature is room temperature, is the electrolysis current density 3 OAZdm 2 10 seconds, further concentration of copper 60 g ZL thereon, sulfuric acid 100 GZL
  • Japanese Patent Application Laid-Open No. 6-270331 discloses an example of electrolysis in a copper bath at a liquid temperature of 40 ° C. and a current density of 30 AZdm 2 for 10 seconds.
  • the glossy surface has an Rz value of 2.7 / m.
  • a needle-like or bump-like minute electrodeposition projection may be further formed on the electrodeposition projection layer provided on the glossy surface.
  • the chemical resistance and the peel strength with the inner layer base material are remarkably improved.
  • arsenic was added to obtain fine and uniform electrodeposited projections that satisfied the requirements, but they have become unusable due to pollution problems and worker health problems. Therefore, the present inventors have made the following use of a benzoquinoline-based organic additive disclosed in Japanese Patent Publication No. 56-411196. It has been found that by performing electrolysis under such conditions, it is possible to form finer and more uniform mane projections than that of arsenic-added electrolysis.
  • the roughness on the rough side of a copper foil with a large hot elongation depends on the thickness of the copper foil, but for a thickness of 18 8111, the roughness on the rough side is 13 ⁇ 42 value, 4 to 7.5 m.
  • the bumping process is performed as usual in this state, the current concentrates on the tip of the irregularities of the copper foil, and large electrodeposition projections gather at the tip, and the roughness becomes Rz value. 6 to 8.5 fm.
  • the electrodeposited projections at the tip end easily fall off or break due to external force after passing through steps such as pressing and etching when bonding the glossy surface to the inner layer base material.
  • the adhesive strength to the outer layer base material is reduced, and the powdery electrodeposited projections cause a short circuit between the circuits.
  • the roughness on the rough surface side exceeds Rz value of 7.5 m, and as the thickness of the interlayer insulation layer of the multilayer board is being reduced, the interlayer insulation property is reduced and migration occurs. Causes various problems.
  • a needle-like or bump-like minute electrodeposition projection is formed on the rough surface side, and a fine and uniform bumping process is performed, so that the entire surface of the unevenness of the copper foil is uniform and fine. Electrodeposited projections can be deposited. It is desirable that the height of the micro electrodeposition projections is 0.05 to 0.5 / m.
  • the rate at which the deposited microelectrodeposits physically break or fall off is small, and even if they fall, the particle size is very small and almost no problem occurs.
  • only a small part of the tip of the mountain on the rough surface drops the microelectrodeposited projections.
  • the adhesive strength can be sufficiently maintained.
  • the copper foil subjected to the bumping treatment on both sides is press-formed with the glossy side as the next laminating surface of the base material for the inner layer to prepare a copper clad laminate for the inner layer as shown in FIG.
  • a circuit is formed by etching, as disclosed in Japanese Patent Application Laid-Open No.
  • the etching start surface is on the rough surface side of the copper foil, so that the crystal is coarse at first,
  • the etching rate is low, and as the etching progresses inside, the etching rate increases due to the presence of fine crystals on the glossy side and many crystal grain boundaries. Therefore, the time required to obtain a predetermined circuit width is reduced, a side etching is reduced, and a circuit having a large etching factor can be formed.
  • microelectrodeposits are made of metallic copper, they do not cause any harrowing phenomenon due to the copper oxide film in the drilling and through-hole plating process.
  • the chemical resistance of the copper foil circuit surface bonded to the outer layer base material is high, because of the high density of fine microelectrodeposited projections on the rough surface side.
  • the copper foil subjected to the bumping treatment by the electrolytic deposition is subsequently subjected to a corrosion prevention treatment.
  • a commonly used method can be used for the protection used for the copper foil.
  • Zinc, zinc-tin-tin, and zinc-nickel alloys are used to prevent heat and oxidation during press-bonding to substrates, circuit etching, plating, etc. when used as circuit copper foil. It is known to be very effective in improving the adhesion to copper foil and preventing under-etching of copper foil from the side.
  • Japanese Patent Publication No. 58-56757, Japanese Patent Publication No. It is described in Japanese Patent Publication No. 47038.
  • the above effect can be further enhanced by heating the gas barrier layer obtained as described above to diffuse zinc, zinc-tin-tin or a zinc-nickel alloy into a binary or ternary alloy.
  • Japanese Patent Publication No. 58-53079 It is described in.
  • a chromate treatment and a silane coupling agent treatment can be performed before the heat diffusion treatment.
  • the chromate treatment solution either an acidic solution or an alkaline solution is possible, and the treatment method may be any of the dipping method and the electrolytic method.
  • the silane coupling agent include a (methacryloxypropyl) trimethoxine orchid, ⁇ - (3,4-epoxycyclohexyl) ethyltrimethyoxysilane, diglycidoxypropyl trimethyoxysilane, and aglycidoxypropyl methyl gem.
  • Coupling agent concentration 1 to 10 gZL
  • Fig. 1 is a micrograph (X5, 000) showing the crystal structure of fine and uniform microelectrodeposited projections formed on the entire surface of the irregularities on the rough side of the copper foil obtained in Example 1. .
  • FIG. 2 is a photomicrograph (X 5, 00) showing the crystal structure of the electrodeposited projections on the glossy side of the copper foil obtained in Example 1.
  • Fig. 3 is a micrograph (X5, 000) showing the crystal structure of fine and uniform microelectrodeposited projections formed on the entire surface of the unevenness on the glossy side of the copper foil obtained in Example 1. .
  • FIG. 4 is a cross-sectional view of a high-density multilayer printed circuit board of the present invention having two inner layer circuits and two outer layer circuits.
  • an electrolytic solution containing 12 g, L of sulfuric acid concentration, 45 g / L of sulfuric acid concentration and 5 OmgZL of ⁇ -naphthoquinoline as an additive was used for fine and uniform bumping treatment. Electrolysis was carried out at a flow density of 10 AZdm 2 for 10 seconds.
  • Figure 1 shows the state of the fine and uniform microelectrodeposits formed on the entire surface of the hills and valleys on the rough surface side
  • Fig. 2 shows the state of the electrodeposited protrusions on the glossy side.
  • shiny side of the copper foil Te was electrolyzed in both 2. 5 AZdm 2 against rough surfaces, glossy surface, rough surface either zinc 1 6mgZm 2, tin was EmgZm 2 attached.
  • the heat-treated copper foil is then heated for 10 seconds in an open at 200 ° C to evaporate the moisture adhering to the surface and to diffuse the heat-insulating layer, resulting in a high-density multilayer printed circuit.
  • An inner layer copper foil was prepared. Using the obtained copper foil, a hired printed circuit board was created by the following method. At that time, the following evaluation test was performed. In other words, three 0.18-mm glass epoxy prepregs are used as the core material (base material for the inner layer), and the glossy surface of the copper foil is bonded to the base material for the inner layer on both sides, and heated and pressed to create an inner layer laminate. did.
  • a circuit with a line width of 80 / m and a line spacing of 80 m was created by etching using a ferric chloride-hydrochloric acid solution, and a 0.18 mm glass epoxy prepreg was placed on the surface of each obtained circuit.
  • a normal 18 m electrolytic copper foil was overlaid on the outer layer, and ripened and pressed again. Then, masking was performed on predetermined portions of the copper foil on both sides (copper foil) of the outer layer laminate, and an outer layer circuit was formed by an ordinary method, thereby producing a multilayer printed circuit board having four layers.
  • Table 1 shows the results of this evaluation test.
  • the evaluation method in the evaluation test is as shown below.
  • a normal single-sided board was separately prepared for each of the rough and glossy surfaces of the copper foil. After etching the circuit to a width of 0.2 mm, the board was immersed in a 1: 1 aqueous hydrochloric acid solution for 30 minutes. A peeling test according to 6 481 was performed to measure the deterioration rate.
  • the etching factor was measured at 20 points in the same circuit part, and its variation was examined to evaluate the effect on the fine circuit due to light scattering on the resist caused by the micro electrodeposition projections.
  • Example 1 The same electrolytic copper foil as used in Example 1 was used, and the roughened surface was subjected to a fine and uniform bumping treatment under the same conditions as in Example 1, and the glossy surface was subjected to the same bumping treatment as in Example 1. After that, the fine and uniform bumping treatment on the rough side and the bumping treatment with the same electrolytic solution were performed.
  • the current density at that time was 15 A / dm 2 and the electrolysis time was 10 seconds.
  • Fig. 3 shows the state of the fine and uniform microelectrodeposited projections formed on the entire surface of the irregularities on the glossy side of the copper foil.
  • Example 2 Subsequently, under the same conditions as in Example 1, a protection treatment and a heating treatment were performed.
  • Example 1 The glossy side of the obtained copper foil was joined to the base material for the inner layer, a multilayer printed circuit board was prepared in the same manner as in Example 1, and an evaluation test was performed in the same manner as in Example 1. Table 1 shows the results.
  • Example 2 The same electrolytic copper foil as used in Example 1 was used.
  • Example 1 The glossy side of the obtained copper foil was joined to the base material for the inner layer, a multilayer printed circuit board was prepared as in Example 1, and an evaluation test was performed as in Example 1. Table 1 shows the results.
  • Example 2 The same electrolytic copper foil as used in Example 1 was used, and after the bumping treatment, the anti-corrosion treatment and the chromate treatment were performed in the same manner as in Example 3, ⁇ -glycidoxypropyltrimethoxysilane 5 g ZL After passing through the bath in which the aqueous solution of (1) was showered for 5 seconds (silane coupling agent treatment), excess water was removed by a rubber roll, and heat treatment was performed in the same manner as in Example 1.
  • the glossy side of the obtained copper foil was joined to the base material for the inner layer, and a multipurpose printed circuit board was prepared in the same manner as in Example 1, and an evaluation test was performed in the same manner as in Example 1. Table 1 shows the results.
  • Example 4 Using the same electrolytic copper foil as used in Example 1, fine and uniform bumping treatment was performed on the rough side under the same conditions as in Example 1, and glossy treatment was performed on the glossy surface as in Example 1. After that, the fine and uniform bumping treatment on the rough side and the bumping treatment with the same electrolytic solution were performed. Next, a prevention treatment, a chromate treatment, a silane coupling agent treatment, and a heat treatment were performed in the same manner as in Example 4.
  • Example 1 The glossy side of the obtained copper foil was joined to the base material for the inner layer, a multilayer printed circuit board was prepared as in Example 1, and an evaluation test was performed as in Example 1. Table 1 shows the results.
  • Example 3 protection treatment, chromate treatment, and heat treatment were performed.
  • An inner layer plate was prepared in the same manner as in Example 1 except that the obtained copper foil was bonded to the inner layer base material on the rough side in a completely opposite manner to Example 1. After forming a resist on the glossy surface and etching the circuit, the circuit was blackened using a commercially available blackening solution. Thereafter, a multilayer printed circuit board was prepared as in Example 1, and an evaluation test was performed as in Example 1. Table 1 shows the results.
  • Example 1 The roughened side of the obtained copper foil was joined to the inner layer base material, a multilayer printed circuit board was prepared in the same manner as in Example 1, and an evaluation test was performed in the same manner as in Example 1. Table 1 shows the results.
  • Example 1 The glossy surface of the obtained copper foil was joined to the base material for the inner layer, and a multi-delivery printed circuit board was prepared as in Example 1, and an evaluation test was performed as in Example 1. Table 1 shows the results. table 1
  • a high etching factor can be obtained by performing a roughening treatment on a glossy surface and using it as a primary laminated surface with a substrate for an inner layer.
  • the electrodeposition projections are less likely to break or peel during handling such as pressing, and the adhesion strength to the outer layer base material is high. Further, the accuracy in exposing the etching resist is improved.
  • the chemical resistance and adhesion strength after bonding the copper foil to the inner layer base material become more effective by performing the chromate treatment or the silane coupling agent treatment alone or in combination.
  • microelectrodeposited projections formed on the copper foil by electrolysis are metallic copper, Compared with copper oxide obtained by processing, remarkably good haloing resistance can be expected.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

明 細 睿 銅箔および該銅箔を内層回路用に用いた高密度多層プリント回路基板 技術分野
本発明は高密度多層プリント回路内層用に使用される銅箔および該鋦箔を内層 回路用に用いた高密度多層プリント回路基板に関し、 特に光沢面側を内層用基材 との接着面として用いることにより、 高いエッチングファクターを確保し、 非常 に高密度の回路がエツチング可能となり、 またレジスト面として銅箔の粗面側に 微細で均一なコブ付けをすることにより、 取り扱い時における電着突起物の折れ や剥離が少なく、 かつ外層用基材との密着力が高く、 エッチングレジスト露光時 の寸法精度の良好な高密度多層プリント回路内層用銅箔および該銅箔を用いた高 密度多層プリント回路基板に関するものである。 なお、 本明細害では内層回路が
2面、 外層回路が 2面を有する図 4に示されるような高密度多層プリント回路基 板について説明する。 図 4は本発明の高密度多層プリント回路基板の断面図であ る。 背景技術
図 4に示されるように従来の多層板の作製方法は、 内層用銅箔の粗面にコブ付 け処理した通常の銅箔 （粗面粗さ R z = 7 . 0〃111、 光沢面粗さ1¾ :: = 0 . 7 m程度） を、 銅箔の粗面側で内層用基材と張り合わせた後に、 内層回路を光沢面 側からのエッチングにより作成し、 さらに回路 （光沢） 面に黒化処理を施した後 に、 再度外層用基材と外層用銅箔からなる外層が張り合わされており、 上記と同 様に外層用銅箔をエッチングすることによって外層回路が形成されていた。
しかし、 この黒化処理においては、 液管理が煩雑であるのみならず、 得られる 酸化銅の皮膜がスルーホール作成工程の無電解銅メッキ前処理工程で塩酸溶液に 溶解し、 ハローイング現象が起き易く、 絶縁特性や層間接続信頼性を低下させや すい。
これを改善するために、 最近ではわざわざ黒化処理後に化学還元工程を設けて いる。 しかるに、 黒化処理は高'濃度のアルカリ性溶液で処理するために、 その後 に洗浄工程を必要とし、 さらに還元処理を行なうことによりコス卜がよりかさん でいる。
また、 従来から両面処理銅箔 （ダブルトリート箔） がこれらの課題を解決する ために提案されている （特開平 4 _ 2 8 4 6 9 0号公報、 I P C— T P— 5 0 1
B u c c i らの論文参照） 。 し力、し、 これらの両面処理銅箔はいずれも粗面側 を内層用基材との接着面として用いている。 特開平 6— 2 7 0 3 3 1号公報に記 載されているように、 この状態ではエッチング開始面が光沢面であり、 エツチン グファクタ一は大きくならないため、 微細高密度回路への対応は困難である。 また、 内層用基材と銅箔とのプレス時やエッチング等の取り扱い時に、 銅箔の レジスト面側に設けられた電着突起物の折れや剥離は大きな問題であり、 特開平 4 - 3 6 9 2 4 0号公報では保護フィルムを用いて対処している。
さらに、 上記のように銅箔の光沢面にコブ付け処理をして外層用基材との密着 性を確保するが、 そのために電着突起物を大きくして対処しており、 工程途中で のレジスト面側の電着突起物折れ等の問題がより一層生じている。
また、 現行の両面処理銅箔の大きな課題は光沢面側への大きな電着突起物に起 因するレジストの露光不均一による微細回路形成性の不足である。 発明の開示
本発明は、 これら従来技術の課題を解決し、 微細高密度な内層用回路のエッチ ングを可能とすると共に、 多層プリント回路基板製造工程で発生する内層用銅箔 のレジスト面側の電着突起物の折れや剥離が発生しない高密度多層プリント回路 内層用銅箔および該鋦箔を用 t、た高密度多層プリント回路板を提供することにあ る。
本発明の上記目的は次に示す銅箔によって達成される。
すなわち、 本発明は、 電解銅箔の光沢面側にコブ付け処理がなされ、 粗面側は 針状またはコブ状の微小電着突起物を形成して微細で均一なコブ付け処理がなさ れたことを特徵とする高密度多層プリント回路内層用銅箔にある。
本発明についてさらに説明すると、 銅箔の光沢面に特開平 6— 2 7 0 3 3 1号 公報に記載に準じてコブ付け処理を行ない、 銅箔の粗面側に微細で均一な微小電 着突起物を特公昭 56 - 41 196号公報に記載の方法に準じて全面に均一に付 着させたことを特徴とする高密度多層プリント回路内層用銅箔にある。 なお、 こ こでいうコブ付けとは銅箔の光沢面または粗面に電着突起物を形成することをい 以下、 本発明の内容を詳細に説明する。
本発明に用いる銅箔としては、 通常の電解銅箔、 あるいは熱間伸びの大きな銅 箔、 粗面側の粗度の小さ t、銅箔等のいずれも使用可能である。
以下、 熱間伸びの大きな電解銅箔について説明する。
本発明において内層用基材と接着する面となる銅箔の光沢面の処理について説 明する。
霪解銅箔の光沢面 （銅箔製造時の飼析出開始面） の粗度は Rz値 （J I S B 0601) で 0. 5〜1. 3 mであり、 単位面積当たりの突起数が粗面に 比較して非常に少ないため、 粗面側へのコブ付け電解に比して大電流を流さない と電着突起物が生成しない。
この電着突起物は高さ 0. 2〜2 (/mであることが望ましく、 樹枝状、 コブ状 の電解物が例示される。 このような光沢面側に電着突起物を得るためのメツキ浴 としては、 例えば銅濃度 12 gZL、 硫酸 100 gZLの硫酸銅浴で、 液温度は 常温、 電流密度 3 OAZdm2 10秒間電解され、 さらにその上に銅濃度 60 g ZL、 硫酸 100 gZLの硫酸銅浴で液温度 40°C、 電流密度 30 AZdm2 10秒間電解することが特開平 6— 270331号公報に例示されている。 この 条件下で粗度が R z値で 1. 2 / mの光沢面が Rz値で 2. 7 / mとなってい る。
本発明においては、 これらの光沢面に設けられた電着突起物層の上に、 さらに 針状またはコブ状の微小電着突起物を形成してもよい。 この処理により、耐薬品 性、 内層用基材とのピール強度が著しく向上する。 従来はヒ素を添加して、 要求 を満足する微細で均一な電着突起物を得ていたが、 公害問題や作業者の健康上の 問題で使用できなくなってきている。 そのため本発明者等は特公昭 56 - 4 1 196号公報に示されるベンゾキノリン系の有機添加剤を使用して下記のよ うな条件で電解することにより、 ヒ衆添加電解以上に微細で均一な鬣着突起物の 形成が可能なことを見い出している。
銅濃度 6〜1 2 gZL
硫酸 1 5〜45 gZL
添加剤 1 0〜200mg/L
温度 常温
電流密度 2〜1 5 AZdm2
続いて、 本発明において内層回路作成時にレジスト接着面となる銅箔の粗面側 の処理について以下に説明する。
熱間伸びの大きな銅箔の粗面側の粗度は銅箔の厚さにより異なるが、 厚さ 1 8 〃111では粗面側の粗度は1¾ 2値で4〜7. 5 mであり、 この状態でコブ付け処 理を通常通りに行なうと、 銅箔の凹凸の山の先端部分に電流が集中するため、 大 きな電着突起物が先端に集まつて粗度は R z値で 6〜 8. 5 f mの状態となる。 この状態では光沢面を内層用基材と接着する際のプレス作業やエッチング等のェ 程を通ると、 先端部の電着突起物が外部からの力により容易に脱落したり折れた りする。 このような状態では外層用基材との接着力の低下が起きたり、 粉落ちし た電着突起物が回路間ショートの原因となったりする。
また、 粗面側の粗度が R z値で 7. 5 mを超えることとなり、 現在進んでい る多層板の層間絶縁層厚さの低減に際し、 層間絶縁性の低下、 マイグレーション 発生の原因となり種々の問題を発生させる。
そこで、 本発明では粗面側に針状またはコブ状の微小電着突起物を形成して、 微細で均一なコブ付け処理を行なうことにより、 銅箔の凹凸の山の全面に均一で 微細な電着突起物を析出させることが可能となった。 この微小電着突起物の高さ は 0. 05〜0, 5 / mであることが望ましい。
この状態であればプレス等の取り扱い時においても、 析出した微小電着突起物 が物理的に折れたり脱落する割合は小さく、 もし落ちたとしてもその粒子径は非 常に小さくほとんど問題は発生しない。 また微小電着突起物の落ちる部分は粗面 側の山の先端のごく一部分のみであり、 山の下部の部分にはまだ多量の微小電着 突起物が残存しているため外層用基材との接着強度は十分に維持できる。 以上のようにして、 両面にコブ付け処理された銅箔を光沢面側を内層用基材の —次積層面としてプレス成形して図 4に示されるような内層用銅張積層板を作成 し、 回路をエッチング成形すると、 特開平 6— 2 7 0 3 3 1号公報にて開示され ているように、 エッチング開始面は銅箔の粗面側となるため、 最初は結晶は粗で あり、 エッチング速度は遅く、 内部にエッチングが進行するに伴って、 光沢面側 の微細な結晶と多数の結晶粒界の存在でエッチング速度は速くなる。 そのため、 所定の回路幅を得るための時間は短くなり、 サイドエッチングが少なく、 エッチ ングファクタ一の大きな回路を作成することが可能となる。
また、 レジストを乗せた場合も従来のように大きな電着突起物の場合には、 レ ジスト剥離時の電着突起物の脱落や逆にレジストの残存等の各種の問題が起きて いた。
本発明のように微細で均一なコブ付け処理であれば、 黒化処理と同様に全面で 均一にレジストを保持することが可能なため上記のような問題の発生はほとんど 無くなる。
また、 この微小電着突起物は金属銅よりなっているため、 穴あけ、 スルーホー ルめっき工程における酸化銅の皮膜に起因するハローイング現象を全く発生させ ない。
さらに、 外層基材と接着した銅箔回路面の耐薬品性も粗面側に微細な微小電着 突起物が高密度で存在するため抵抗力が大き t、。
この電解析出によりコブ付け処理された銅箔は、 続いて防锖処理される。 銅箔 に使用される防銪は、 一般に用いられている方法が使用可能である。 亜鉛、 亜鉛 一錫または亜鉛一ニッケル合金による防銪は、 回路用銅箔として使用される場合 に基材とのプレス接着、 回路エッチング、 めっき等の工程を経る際の加熱酸化防 止、 基材との密着性向上、 銅箔へのサイドからのアンダーエッチングの防止に対 して非常に有効であることが知られており、 特公昭 5 8 - 5 6 7 5 8号公報、 特 公平 4一 4 7 0 3 8号公報等に記載されている。
さらに、 上記のようにして得られた防銪層を加熱することにより亜鉛、 亜鉛一 錫または亜鉛 -ニッケル合金を拡散させて 2元あるいは 3元合金にすることで、 上記の効果をさらに高められることについても特公昭 5 8 - 5 3 0 7 9号公報等 に記載されている。
また、 上記防銪処理の後、 加熱拡散処理前にクロメート処理ゃシランカツプリ ング剤処理を施すことができる。 クロメート処理液としては酸性溶液、 アルカリ 性溶液のいずれも可能であり、 その処理方法は浸濱法、 電解法いずれでもよい。 シランカップリング剤としてはァー （メタクリロキシプロピル） トリメ トキシン ラン、 β— ( 3 , 4一エポキシシクロへキシル） ェチルトリメ トキシシラン、 Ί 一グリシドキシプロピル卜リメ トキシシラン、 ァーグリシドキシプロピルメチル ジェトキシンラン、 Ν - 0— (アミノメチル） ァーァミノプロビルトリメ トキシ シラン、 N - /S— （アミノエチル） ァ一アミノブ口ピルメチルジメ トキシシラ ン、 7—ァミノプロピルトリエトキシシラン等があり、 代表的な処理条件は以下 に示す通りである。
カツプリング剤濃度： 1〜1 0 gZ L、
p H ：カツプリング剤 p Hに依存、
温度：室温、 処理時間： 5〜 1 0秒。
また通常は力ップリング剤処理された後は水洗処理を行わない。 図面の簡単な説明
図 1は実施例 1で得られた銅箔の粗面側の凹凸の山の全面に形成された微細で 均一な微小電着突起物の結晶構造を示す顕微鏡写真 （X 5 , 0 0 0 ) 。
図 2は実施例 1で得られた銅箔の光沢面側の電着突起物の結晶構造を示す顕微 鏡写真 （X 5 , 0 0 0 ) 。
図 3は実施例 1で得られた銅箔の光沢面側の凹凸の山の全面に形成された微細 で均一な微小電着突起物の結晶構造を示す顕微鏡写真 （X 5 , 0 0 0 ) 。
図 4は内層回路を 2面、 外層回路を 2面それぞれ有する本発明の高密度多層プ リント回路基板の断面図。 発明を実施するための最良形態
以下、 実施例等に基づき本発明を具体的に説明する。
実施例 1 厚さ 1 8 /zmの電解銅箔 （粗面粗さ R z = 5. 5 /m、 光沢面粗さ R z = 0. 6 fim) を用い、 まずその光沢面に、 コブ付け処理として銅濃度 1 2 gZL、 硫 酸濃度 1 00 gZLの硫酸銅浴を用い、 常温で電流密度 30 AZdm2で 1 0秒間 電解し、 その後、 銅濃度 60 g/L, 硫酸濃度 1 00 gZLの溶液を用い、 液温 度 40°C、 電流密度 3 OA/ dm2でかぶせめつきを行なった。
続いて、 粗面側に、 微細で均一なコブ付け処理として铜濃度 1 2 g,L、 硫酸 濃度 4 5 g/L、 添加剤として α—ナフトキノリンを 5 OmgZLを添加した電 解液を用い、 1 0 AZdm2の霪流密度で 1 0秒間電解を行なった。
この状態で生成した粗面側の凹凸の山全面に形成された微細で均一な微小電着 突起物の状態を図 1に、 光沢面側の電着突起物の状態を図 2にそれぞれ示す。 続けて、 亜鉛一錫合金防銪処理を硫酸亜鉛 1 0 gZL、 硫酸錫 2. 5 g/L, ピロ燐酸カリ 50 gZLの電解液を用い、 pH= l 0、 室温で 1 0秒間にわたつ て銅箔の光沢面、 粗面に対していずれも 2. 5 AZdm2で電解したところ、 光沢 面、 粗面いずれも亜鉛が 1 6mgZm2、錫が emgZm2付着していた。
防銪処理を行った銅箔を、 続いて 200°Cのオープン中で 1 0秒間加熱し、 表 面に付着した水分を蒸発させると共に、 防銪層を拡散させることにより、 高密度 多層プリント回路内層用銅箔を作成した。 得られた銅箔を用いて、 次に示す方法 で多雇プリント回路基板を作成した。 その際に下記の評価試験を行なった。 すなわち、 0. 1 8mmのガラスエポキシプリプレグ 3枚を芯材 （内層用基 材） とし、 その両面に上記銅箔の光沢面を内層用基材と接合して加熱プレスして 内層積層板を作成した。 塩化第 2鉄 -塩酸溶液を用いて線幅 80 / m、 線間 80 mの回路をエッチングにより作成した後、 得られた各回路の表面に 0. 1 8 mmのガラスエポキシプリプレグを重ね、 最外層に通常の 1 8 mの電解銅 箔を重ねて再度加熟プレスした。 次いで外層積層板の両面 （銅箔） の銅箔の所定 部分にマスキングを施し、 通常の方法で外層回路を形成し、 4層からなる多層プ リント回路基板を作成した。
この評価試験の桔果を表 1に示す。 評価試験における評価方法は、 下記に示す 通りである。
①：内層銅箔引き剥がし試験 J I S C 6 4 8 6に準拠
②：耐塩酸性試験
銅箔の粗面、 光沢面それぞれで通常の片面張り基板を別途作成し、 0 . 2 mm 幅に回路をエッチングした後、 1 ： 1塩酸水溶液中に 3 0分間浸演し、 その前後 で J I S C 6 4 8 1に準拠した引き剥がし試験を行って劣化率を測定した。
③：プレス時つぶれ評価
上記の方法で内層積層板を作成した後、 プレス時にプレスの鏡板と接触するレ ジス卜面側の状態を走査電子顕微鏡 （S EM) を用いて観察した。
④：内層回路ェツチングファクタ一測定
上記の方法で内層回路形成後、 S E M写真から回路の上端の幅 （A) と下端の 幅 （B) を測定し、 樹脂に埋め込んで銅箔の厚さ （H) を測定して、 エッチング ファクタ一を次式に沿って計算した。
エッチングファクター - H X 2 （B— A)
エッチングファクターを同一回路部分で 2 0力所測定し、 そのばらつきを検討 することで、 微小電着突起物に起因するレジストでの光の散乱等による微細回路 への影響について評価した。
実施例 2
実施例 1で用いたのと同様の電解銅箔を用い、 粗面側は実施例 1と同様の条件 で微細で均一なコブ付け処理を行ない、 光沢面は実施例 1と同様なコブ付け処理 を行なつた後に、 粗面側の微細で均一なコブ付け処理と同一電解液でコブ付け処 理を行なった。 その時の電流密度は 1 5 A/ d m2で電解時間 1 0秒間であった。 この銅箔の光沢面側の凹凸の山の全面に形成された微細で均一の微小電着突起物 の状態を図 3に示す。
続けて実施例 1と同一条件で防锖処理、 加熱処理を行なった。
得られた銅箔の光沢面側を内層用基材と接合し、 実施例 1と同様に多層プリン 卜回路基板を作成し、 実施例 1 と同様に評価試験を行なった。 結果を表 1に示 す。
実施例 3
実施例 1で用いたのと同様の電解銅箔を用い、 実施例 1と同様に粗面側に微細 で均一なコブ付け処理、 光沢面側にコブ付け処理を行ない、 防銪処理を行なった 後、 無水クロム酸 2 gZ L、 p H = 4、 3 0 eCの溶液中で、 銅箔を陰極とし、 ス テンレス板を陽極として 1 AZ d m2で 5秒間電解を行なった （クロメート処 理） 。 水洗の後、 実施例 1と同様に加熱処理を行なった。
得られた銅箔の光沢面側を内層用基材と接合し、 実施例 1と同様に多層プリン ト回路基板を作成し、 実施例 1と同様に評価試験を行なった。 結果を表 1に示 す。
実施例 4
実施例 1で用いたのと同様の電解銅箔を用い、 実施例 3と同様にコブ付け処 理、 防锖処理、 クロメート処理を行なつた後、 ァ—グリシドキシプロピルトリメ トキシシラン 5 g Z Lの水溶液をシャワーした槽を 5秒間通過させた後 （シラン カップリング剤処理） 、 ゴムロールにより余剰の水を除去し、 実施例 1と同様に 加熱処理を行なった。
得られた銅箔の光沢面側を内層用基材と接合し、 実施例 1と同様に多雇プリン ト回路基板を作成し、 実施例 1と同様に評価試験を行なった。 結果を表 1に示 す。
実施例 5
実施例 1で用いたのと同様の電解銅箔を用い、 粗面側は実施例 1と同様の条件 で微細で均一なコブ付け処理を行ない、光沢面は実施例 1と同様なコブ付け処理 を行なつた後に、 粗面側の微細で均一なコブ付け処理と同一電解液でコブ付け処 理を行なった。 次に、 防銪処理、 クロメート処理、 シランカップリング剤処理、 加熱処理を実施例 4と同様に行なった。
得られた銅箔の光沢面側を内層用基材と接合し、 実施例 1と同様に多層プリン ト回路基板を作成し、 実施例 1と同様に評価試験を行なった。 結果を表 1に示 す。
実施例 6
実施例 5で用いた電解銅箔に代えて粗面粗さの低い電解銅箔 （粗面粗さ R z = 3 . 0 m、 光沢面粗さ R z = 0 . 6 fi m) を用いた以外は実施例 5と全く同様 の処理を行なった。 得られた銅箔の光沢面側を内層用基材と接合し、 実施例 1と同様に多層プリン ト回路基板を作成し、 実施例 1 と同様に評価試験を行なった。 結果を表 1に示 す。
比較例 1
厚さ 1 8 /zmの電解銅箔 （粗面粗さ Rz = 5. 5 m、 光沢面粗さ R z = 0. 6 zm) を用い、 まず粗面側に、 銅濃度 1 2 gZL、硫酸濃度 1 00 gZLの硫 酸銅浴で常温で電流密度 20 AZdrn2で 10秒間電解を行ない、 その後、 銅濃度 60 gZL、 硫酸'濃度 1 00 gZLの溶液を用い、 液温度 4 0eC、 電流密度 30 AZ dm2でかぶせめつきを行なった。
続いて実施例 3と同様に防锖処理、 クロメート処理、 加熱処理を行なった。 得られた銅箔は実施例 1と全く逆に粗面側を内層用基材との接合する以外は、 実施例 1と同様に内層板を作成した。 光沢面にレジストを形成し、 回路をエッチ ング形成の後、 市販の黒化処理液を使用して回路部分の黒化処理を行なった。 そ の後は実施例 1と同様に多層プリント回路基板を作成し、 実施例 1と同様に評価 試験を行なった。 結果を表 1に示す。
比較例 2
比較例 1で用いたのと同様の電解銅箔を用い、 粗面側は比較例 1と同様の条件 でコブ付け処理を行ない、 この粗面側のコブ付け処理と同時に同一浴組成におい て、 光沢面側もコブ付け処理を電流密度 3 OAZ dm2で 1 0秒間電解し、 続いて かぶせめつきも粗面側と同様に行なった。 防銪処理、 クロメート処理、 加熱処理 も比較例 1と同様に行なった。
得られた銅箔の粗面側を内層用基材と接合し、 実施例 1と同様に多層プリント 回路基板を作成し、 実施例 1と同様に評価試験を行なった。 結果を表 1に示す。
比較例 3
比較例 1で用いたのと同様の電解銅箔を用い、 比較例 2と同一条件でコブ付 け処理、 防銪処理、 クロメート処理、 加熱処理を行なった。
得られた銅箔の光沢面を内層用基材と接合し、 実施例 1と同様に多届プリント 回路基板を作成し、 実施例 1と同様に評価試験を行なった。 結果を表 1に示す。 表 1
Figure imgf000013_0001
産業上の利用性
本発明の高密度多層プリント回路内層用銅箔においては、 光沢面にコブ付け処 理を行なって内層用基材との一次積層面として用いることにより、 高いエツチン グファクタ一が得られる。 また同時に粗面側に微細で均一な微小電着突起物を設 けることにより、 プレス等の取り扱い時の電着突起物の折れや剥離が少なく、 か つ外層用基材との密着強度も高く、 さらにエッチングレジスト露光時の精度がよ くなる。
さらに、 銅箔の粗面側の粗度がコブ付け処理により大きくならないため多層板 として成形された時点で層間絶縁性の低下が少ない。
また、 銅箔を内層用基材と接合した後の耐薬品性や密着強度はクロメート処理 あるいはシラン力ップリング剤処理をそれぞれ単独または組み合わせて行うこと により、 より効果が大きくなる。
し力、も、 銅箔に電解で形成された微小電着突起物は金属銅であるため、 黒化処 理により得られる酸化銅に比較して、 著しく良好な耐ハローイング性も期待でき る。
そのため、 今後プリント回路基板として主流となる高密度、 多層板の製造に当 たって黒化処理の省略による工程の簡略化と、 基板の品質向上が同時に達成可能 となる。

Claims

請求の範囲
1 . 電解銅箔の光沢面側にコブ付け処理がなされ、 粗面側は針状またはコブ状 の微小電着突起物を形成して微細で均一なコブ付け処理がなされたことを特徴と する高密度多層プリント回路内層用銅箔。
2 . 請求項 1に記載の銅箔の光沢面側で内層用基材と接合され、 内層回路が形 成されていることを特徴とする高密度多層プリン卜回路基板。
PCT/JP1996/000331 1995-02-16 1996-02-15 Feuille de cuivre pour circuit imprime multicouche a haute densite WO1996025838A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8524831A JP2927968B2 (ja) 1995-02-16 1996-02-15 高密度多層プリント回路内層用銅箔および該銅箔を内層回路用に用いた高密度多層プリント回路基板
EP96902447A EP0758840B1 (en) 1995-02-16 1996-02-15 Copper foil and high-density multi-layered printed circuit board using the copper foil for inner layer circuit
DE69627254T DE69627254T2 (de) 1995-02-16 1996-02-15 Kupferfolie für innenschichtschaltungen von mehrschichtigen leiterplatten hoher dichte
KR1019960705791A KR100319445B1 (ko) 1995-02-16 1996-02-15 고밀도다층프린트회로내부층용구리박및이구리박을내부층회로용으로사용한고밀도다층프린트회로기판

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7050368A JPH08222857A (ja) 1995-02-16 1995-02-16 銅箔および該銅箔を内層回路用に用いた高密度多層プリント回路基板
JP7/50368 1995-02-16

Publications (1)

Publication Number Publication Date
WO1996025838A1 true WO1996025838A1 (fr) 1996-08-22

Family

ID=12856953

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/000331 WO1996025838A1 (fr) 1995-02-16 1996-02-15 Feuille de cuivre pour circuit imprime multicouche a haute densite

Country Status (8)

Country Link
EP (1) EP0758840B1 (ja)
JP (1) JPH08222857A (ja)
KR (1) KR100319445B1 (ja)
CN (1) CN1076154C (ja)
DE (1) DE69627254T2 (ja)
MY (1) MY116494A (ja)
TW (1) TW351912B (ja)
WO (1) WO1996025838A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6299721B1 (en) 1998-12-14 2001-10-09 Gould Electronics Incl Coatings for improved resin dust resistance
JP2004256910A (ja) * 2003-02-04 2004-09-16 Furukawa Techno Research Kk 高周波回路用銅箔、その製造方法、その製造設備、及び該銅箔を用いた高周波回路
TWI415742B (zh) * 2011-03-07 2013-11-21 Nanya Plastics Corp A method for manufacturing fine grain copper foil with high peel strength and environmental protection for printed circuit board tool

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141870A (en) 1997-08-04 2000-11-07 Peter K. Trzyna Method for making electrical device
US6086743A (en) * 1997-08-06 2000-07-11 Gould Electronics, Inc. Adhesion enhancement for metal foil
AU2002211790A1 (en) * 2000-10-26 2002-05-06 Oak-Mitsui Inc. Use of metallic treatment on copper foil to produce fine lines and replace oxide process in printed circuit board production
JP4379854B2 (ja) 2001-10-30 2009-12-09 日鉱金属株式会社 表面処理銅箔
JP2004040073A (ja) * 2002-01-11 2004-02-05 Shipley Co Llc 抵抗器構造物
JP4709575B2 (ja) * 2005-04-15 2011-06-22 福田金属箔粉工業株式会社 銅箔の粗面化処理方法及び粗面化処理液
JP2007165816A (ja) * 2005-11-15 2007-06-28 Mitsui Mining & Smelting Co Ltd プリント配線基板、その製造方法およびその使用方法
MY182166A (en) * 2013-09-20 2021-01-18 Namics Corp Copper foil, copper foil with carrier foil, and copper-clad laminate
CN107113971B (zh) 2015-08-12 2019-04-26 古河电气工业株式会社 高频电路用铜箔、覆铜层压板、印刷布线基板
KR101673472B1 (ko) * 2015-09-08 2016-11-09 한국기계연구원 금속메쉬층을 포함하는 전지용 집전체 및 이의 제조방법
CN111485260B (zh) * 2020-04-30 2020-12-08 广东嘉元科技股份有限公司 二次电池用低翘曲电解铜箔、制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5339327B2 (ja) * 1971-10-08 1978-10-20
JPS5438053B1 (ja) * 1970-12-28 1979-11-19
JPH0226097A (ja) * 1988-07-15 1990-01-29 Nikko Guruude Fuoiru Kk プリント配線板用銅箔及びその製造方法
JPH02241087A (ja) * 1989-03-15 1990-09-25 Matsushita Electric Works Ltd 内層用回路板の銅回路の処理方法
JPH02303190A (ja) * 1989-05-18 1990-12-17 Matsushita Electric Works Ltd プリント配線板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5338053A (en) * 1976-09-21 1978-04-07 Hinode Kisen Co Ltd Roller slider for moving heavy article
JPS5530818A (en) * 1978-08-25 1980-03-04 Mitsui Mining & Smelting Co Method of surface treating printed circuit copper foil
AU579517B2 (en) * 1986-06-20 1988-11-24 Gould Inc. Double matte finish copper foil
US4997516A (en) * 1989-07-10 1991-03-05 Edward Adler Method for improving adherence of copper foil to resinous substrates
JP2762386B2 (ja) * 1993-03-19 1998-06-04 三井金属鉱業株式会社 銅張り積層板およびプリント配線板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5438053B1 (ja) * 1970-12-28 1979-11-19
JPS5339327B2 (ja) * 1971-10-08 1978-10-20
JPH0226097A (ja) * 1988-07-15 1990-01-29 Nikko Guruude Fuoiru Kk プリント配線板用銅箔及びその製造方法
JPH02241087A (ja) * 1989-03-15 1990-09-25 Matsushita Electric Works Ltd 内層用回路板の銅回路の処理方法
JPH02303190A (ja) * 1989-05-18 1990-12-17 Matsushita Electric Works Ltd プリント配線板の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0758840A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6299721B1 (en) 1998-12-14 2001-10-09 Gould Electronics Incl Coatings for improved resin dust resistance
US6537675B1 (en) 1998-12-14 2003-03-25 Ga-Tek, Inc. Protective coatings for improved tarnish resistance in metal foils
US6589381B2 (en) 1998-12-14 2003-07-08 Gould Electronics, Inc. Coatings for improved resin dust resistance
US6805964B2 (en) 1998-12-14 2004-10-19 Nikko Materials Usa, Inc. Protective coatings for improved tarnish resistance in metal foils
JP2004256910A (ja) * 2003-02-04 2004-09-16 Furukawa Techno Research Kk 高周波回路用銅箔、その製造方法、その製造設備、及び該銅箔を用いた高周波回路
TWI415742B (zh) * 2011-03-07 2013-11-21 Nanya Plastics Corp A method for manufacturing fine grain copper foil with high peel strength and environmental protection for printed circuit board tool

Also Published As

Publication number Publication date
MY116494A (en) 2004-02-28
EP0758840A1 (en) 1997-02-19
JPH08222857A (ja) 1996-08-30
KR970702685A (ko) 1997-05-13
DE69627254D1 (de) 2003-05-15
CN1146848A (zh) 1997-04-02
TW351912B (en) 1999-02-01
KR100319445B1 (ko) 2002-04-22
EP0758840A4 (en) 1998-09-23
DE69627254T2 (de) 2004-03-11
EP0758840B1 (en) 2003-04-09
CN1076154C (zh) 2001-12-12

Similar Documents

Publication Publication Date Title
EP1006763B1 (en) Copper foil for printed wiring board having excellent chemical resistance and heat resistance
KR101853519B1 (ko) 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박
JP3977790B2 (ja) キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
US7691487B2 (en) Electrodeposited copper foil with carrier foil
JP3476264B2 (ja) プリント回路内層用銅箔およびその製造方法
US20050123782A1 (en) Copper foil with low profile bond enhancement
JP5885054B2 (ja) 銅張積層板用処理銅箔及び該処理銅箔を絶縁性樹脂基材に接着してなる銅張積層板並びに該銅張積層板を用いたプリント配線板。
KR100437569B1 (ko) 표면처리동박 및 그 표면처리동박의 제조방법 및 그표면처리동박을 사용한 동 클래드 적층판
KR20180112769A (ko) 표면 처리 동박 및 이것을 이용하여 제조되는 동 클래드 적층판
JP2007186797A (ja) キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
KR20060052031A (ko) 표면 처리 동박 및 회로 기판
JPWO2010061736A1 (ja) 印刷回路用銅箔
WO1996025838A1 (fr) Feuille de cuivre pour circuit imprime multicouche a haute densite
KR101695236B1 (ko) 동박, 이를 포함하는 전기부품 및 전지
JP2007042696A (ja) 積層回路基板
JP2001181886A (ja) 電解銅箔
JP2007146258A (ja) 電解銅箔、プリント配線板および多層プリント配線板
KR20010102562A (ko) 표면처리 동박과 그 표면처리 동박의 제조방법 및 그표면처리 동박을 사용한 동 클래드 적층판
JP4941204B2 (ja) プリント配線板用銅箔及びその表面処理方法
JP3906347B2 (ja) 印刷回路用銅箔
JP4593331B2 (ja) 積層回路基板とその製造方法
TW201942422A (zh) 表面處理銅箔、覆銅層積板、及印刷配線板的製造方法
US6579568B2 (en) Copper foil for printed wiring board having excellent chemical resistance and heat resistance
JP2006207032A (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
JP2927968B2 (ja) 高密度多層プリント回路内層用銅箔および該銅箔を内層回路用に用いた高密度多層プリント回路基板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 96190101.2

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

WWE Wipo information: entry into national phase

Ref document number: 1019960705791

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1996902447

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1996902447

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1996902447

Country of ref document: EP