CN114678219A - 层叠陶瓷电子部件 - Google Patents
层叠陶瓷电子部件 Download PDFInfo
- Publication number
- CN114678219A CN114678219A CN202111575909.6A CN202111575909A CN114678219A CN 114678219 A CN114678219 A CN 114678219A CN 202111575909 A CN202111575909 A CN 202111575909A CN 114678219 A CN114678219 A CN 114678219A
- Authority
- CN
- China
- Prior art keywords
- internal electrode
- main surface
- plating layer
- lead
- ceramic capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 93
- 238000007747 plating Methods 0.000 claims description 112
- 239000010409 thin film Substances 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000003985 ceramic capacitor Substances 0.000 abstract description 140
- 238000000034 method Methods 0.000 description 37
- 239000000463 material Substances 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 9
- 229910000881 Cu alloy Inorganic materials 0.000 description 8
- 229910000990 Ni alloy Inorganic materials 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000009826 distribution Methods 0.000 description 8
- 229910010293 ceramic material Inorganic materials 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000011230 binding agent Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000006073 displacement reaction Methods 0.000 description 4
- 238000007646 gravure printing Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 238000010348 incorporation Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- 238000000462 isostatic pressing Methods 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- 229910002971 CaTiO3 Inorganic materials 0.000 description 1
- 229910002976 CaZrO3 Inorganic materials 0.000 description 1
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/13—Energy storage using capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
层叠陶瓷电容器具备:层叠体,具有层叠的多个陶瓷层和多个内部电极层;以及外部电极,配置在层叠体的侧面,并与多个内部电极层连接。在位于层叠陶瓷电容器的两个主面中的任一者的外部电极的表面,配置有凹部。
Description
技术领域
本发明涉及层叠陶瓷电子部件。
背景技术
近年来,正在推进便携式电话机、便携式音乐播放器等电子设备的小型化、薄型化。在电子设备搭载有许多的层叠陶瓷电子部件,伴随着电子设备的小型化,对于内置于基板或者安装在基板表面而搭载于电子设备的层叠陶瓷电子部件,也在逐渐推进小型化、薄型化。伴随着这样的层叠陶瓷电容器的薄型化,确保层叠陶瓷电容器的强度逐渐成为课题。
因此,作为提高了芯片的强度的层叠陶瓷电子部件,提出了像在日本特开2015-65394号公报记载的那样的层叠陶瓷电容器。该层叠陶瓷电容器是如下的基板内置用层叠陶瓷电容器,即,通过形成用于经由过孔对外部的布线进行连结的一定的长度以上的外部电极的带状面,且减小外部电极的厚度,从而能够使芯片整体的陶瓷主体的厚度提高,能够防止产生碎裂等破损。
然而,关于在日本特开2015-65394号公报记载的那样的基板内置用层叠陶瓷电容器,因为在薄型化的同时外部电极的平坦性提高,所以基板内置用层叠陶瓷电容器的表面的台阶变小。
由此,在安装基板内置用层叠陶瓷电容器时,在通过安装机的图像传感器等进行外观的确认时,基板内置用层叠陶瓷电容器表面的反射光的亮度变高而产生晕光,存在不能准确地进行识别的情况。
另外,上述的问题并不限于日本特开2015-65394号公报那样的基板内置用的层叠陶瓷电容器,是在通过薄型化而提高了外部电极的平坦性的表面安装型的层叠陶瓷电容器全体产生的问题。
发明内容
本发明的主要的目的在于,提供一种即使是通过比较薄型化而提高了平坦度的层叠陶瓷电子部件也能够准确地确认层叠陶瓷电子部件的外观的层叠陶瓷电子部件。
本发明涉及的层叠陶瓷电子部件是如下的层叠陶瓷电子部件,即,具有:层叠体,包含多个层叠的陶瓷层和多个内部电极层,并具有在高度方向上相对的第1主面以及第2主面、在与所述高度方向正交的宽度方向上相对的第1侧面以及第2侧面、和在与所述高度方向以及所述宽度方向正交的长度方向上相对的第3侧面以及第4侧面;以及多个外部电极,配置在层叠体的所述侧面,其中,多个内部电极层具有多个第1内部电极层和多个第2内部电极层,且多个第1内部电极层和多个第2内部电极层隔着陶瓷层交替地层叠,第1内部电极层具有:第1引出部,引出到第1侧面、第2侧面、第3侧面以及第4侧面中的至少一个侧面;以及第2引出部,引出到引出了第1引出部的侧面以外的至少一个侧面,第2内部电极层具有:第3引出部,引出到第1侧面、第2侧面、第3侧面以及第4侧面中的至少一个侧面;以及第4引出部,引出到引出了第3引出部的侧面以外的至少一个侧面,多个外部电极具有:第1外部电极,配置为与第1引出部连接,并覆盖第1主面的一部分、第2主面的一部分、第1侧面的一部分以及第3侧面的一部分;第2外部电极,配置为与第2引出部连接,并覆盖第1主面的一部分、第2主面的一部分、第2侧面的一部分以及第4侧面的一部分;第3外部电极,配置为与第3引出部连接,并覆盖第1主面的一部分、第2主面的一部分、第1侧面的一部分以及第4侧面的一部分;以及第4外部电极,配置为与第4引出部连接,并覆盖第1主面的一部分、第2主面的一部分、第2侧面的一部分以及第3侧面的一部分,在位于第1主面以及第2主面中的任一者的第1外部电极至第4外部电极中的至少两个以上的外部电极的表面,配置有凹部。
根据与附图相关联地进行理解的以下关于本发明的详细的说明,本发明的上述以及其它目的、特征、方式以及优点将变得清楚。
附图说明
图1是示出作为本发明涉及的层叠陶瓷电子部件的第1实施方式的层叠陶瓷电容器的外观立体图。
图2是图1所示的层叠陶瓷电容器的俯视图。
图3是图1所示的层叠陶瓷电容器的仰视图。
图4是图1所示的层叠陶瓷电容器的线IV-IV处的剖视图。
图5是图1所示的层叠陶瓷电容器的线V-V处的剖视图。
图6是图1所示的层叠陶瓷电容器的线VI-VI处的剖视图。
图7是图1至图6所示的层叠体的分解立体图。
图8A是示出图1所示的层叠陶瓷电容器的第1内部电极层的图案的图。
图8B是示出图1所示的层叠陶瓷电容器的第2内部电极层的图案的图。
图9A是本发明涉及的第1实施方式的变形例涉及的层叠陶瓷电容器的外观立体图。
图9B是本发明涉及的第1实施方式的变形例涉及的层叠陶瓷电容器的仰视图。
图10是图1的层叠陶瓷电容器的层叠体的外观立体图。
图11是在图10所示的层叠体形成了基底电极层的外观立体图。
图12在图11所示的形成了基底电极层的层叠体形成了第1镀敷层的外观立体图。
图13是示出作为本发明涉及的层叠陶瓷电子部件的第2实施方式的层叠陶瓷电容器的外观立体图。
图14是图13所示的层叠陶瓷电容器的线XIV-XIV处的剖视图。
图15是图13所示的层叠陶瓷电容器的线XV-XV处的剖视图。
图16是图13所示的层叠陶瓷电容器的线XVI-XVI处的剖视图。
图17是图13至图16所示的层叠体的分解立体图。
图18A是示出图13所示的层叠陶瓷电容器的第1内部电极层的图案的图。
图18B是示出图13所示的层叠陶瓷电容器的第2内部电极层的图案的图。
图19是图13的层叠陶瓷电容器的层叠体的外观立体图。
图20是在图19所示的层叠体形成了基底电极层的外观立体图。
图21是在图20所示的形成了基底电极层的层叠体形成了第1镀敷层的外观立体图。
具体实施方式
1.第1实施方式
(1)层叠陶瓷电子部件
作为本发明的层叠陶瓷电子部件的例子,对第1实施方式涉及的层叠陶瓷电容器进行说明。
图1是示出作为本发明涉及的层叠陶瓷电子部件的第1实施方式的层叠陶瓷电容器的外观立体图。图2是图1所示的层叠陶瓷电容器的俯视图。图3是图1所示的层叠陶瓷电容器的仰视图。图4是图1所示的层叠陶瓷电容器的线IV-IV处的剖视图。图5是图1所示的层叠陶瓷电容器的线V-V处的剖视图。图6是图1所示的层叠陶瓷电容器的线VI-VI处的剖视图。图7是图1至图6所示的层叠体的分解立体图。图8A是示出图1所示的层叠陶瓷电容器的第1内部电极层的图案的图。图8B是示出图1所示的层叠陶瓷电容器的第2内部电极层的图案的图。
层叠陶瓷电容器10包含长方体状的层叠体12和外部电极14、15。
层叠体12包含多个陶瓷层16以及多个内部电极层18。层叠体12具有在高度方向x上相互对置的第1主面12a和第2主面12b、在与高度方向x正交的长度方向y上相互对置的第1侧面12c以及第2侧面12d、和在与高度方向x以及长度方向y正交的宽度方向z上相互对置的第3侧面12e以及第4侧面12f。第1主面12a以及第2主面12b沿着长度方向y以及宽度方向z延伸。第1侧面12c以及第2侧面12d沿着高度方向x以及宽度方向z延伸。第3侧面12e以及第4侧面12f沿着高度方向x以及长度方向y延伸。因此,所谓高度方向x,是将第1主面12a和第2主面12b连结的方向,所谓长度方向y,是将第1侧面12c和第2侧面12d连结的方向,所谓宽度方向z,是将第3侧面12e和第4侧面12f连结的方向。
此外,层叠体12优选在角部以及棱线部带有圆角。在此,角部是层叠体12的三个面相交的部分,棱线部是层叠体12的两个面相交的部分。此外,也可以在第1主面12a以及第2主面12b、第1侧面12c、第2侧面12d、第3侧面12e以及第4侧面12f的一部分或全部形成有凹凸等。
陶瓷层16的片数优选包含外层在内为10片以上且700片以下。
层叠体12具有包含单数或多片陶瓷层16和配置在它们之上的多片内部电极层18的内层部20。在内层部20中,多片内部电极层18对置。
层叠体12具有第1主面侧外层部22a,该第1主面侧外层部22a位于第1主面12a侧,由位于第1主面12a与第1主面12a侧的内层部20的最表面以及从该最表面延伸的直线之间的多个陶瓷层16形成。
同样地,层叠体12具有第2主面侧外层部22b,该第2主面侧外层部22b位于第2主面12b侧,由位于第2主面12b与第2主面12b侧的内层部20的最表面以及从该最表面延伸的直线之间的多个陶瓷层16形成。
层叠体12具有第1侧面侧外层部23a,该第1侧面侧外层部23a位于第1侧面12c侧,并由位于第1侧面12c与第1侧面12c侧的内层部20的最表面之间的多个陶瓷层16形成。
同样地,层叠体12具有第2侧面侧外层部23b,该第2侧面侧外层部23b位于第2侧面12d侧,并由位于第2侧面12d与第2侧面12d侧的内层部20的最表面之间的多个陶瓷层16形成。
层叠体12具有第3侧面侧外层部23c,该第3侧面侧外层部23c位于第3侧面12e侧,并由位于第3侧面12e与第3侧面12e侧的内层部20的最表面之间的多个陶瓷层16形成。
同样地,层叠体12具有第4侧面侧外层部23d,该第4侧面侧外层部23d位于第4侧面12f侧,并由位于第4侧面12f与第4侧面12f侧的内层部20的最表面之间的多个陶瓷层16形成。
第1主面侧外层部22a位于层叠体12的第1主面12a侧,是位于第1主面12a与最靠近第1主面12a的内部电极层18之间的多片陶瓷层16的集合体。
第2主面侧外层部22b位于层叠体12的第2主面12b侧,是位于第2主面12b与最靠近第2主面12b的内部电极层18之间的多片陶瓷层16的集合体。
在此,优选地,如图10所示,在将层叠体12的长度方向y上的尺寸设为尺寸1时,尺寸1为0.43mm以上且0.73mm以下,在将宽度方向z上的尺寸设为尺寸w时,尺寸w和尺寸1的关系为0.85≤w/l≤1.0,在将高度方向x上的尺寸设为t尺寸时,t尺寸为50μm以上且90μm以下。
陶瓷层16例如作为陶瓷材料而由电介质材料形成。作为这样的电介质材料,例如,能够使用包含BaTiO3、CaTiO3、SrTiO3、或CaZrO3等成分的介电陶瓷。在包含上述的电介质材料作为主成分的情况下,也可以根据所希望的层叠体12的特性,例如,使用添加了Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等含量比主成分少的副成分的材料。
另外,在对层叠体12使用了压电体陶瓷的情况下,层叠陶瓷电子部件作为陶瓷压电元件而发挥功能。作为压电陶瓷材料的具体例子,例如,可列举PZT(锆钛酸铅)类陶瓷材料等。
此外,在对层叠体12使用了半导体陶瓷的情况下,层叠陶瓷电子部件作为热敏电阻元件而发挥功能。作为半导体陶瓷材料的具体例子,例如,可列举尖晶石类陶瓷材料等。
此外,在对层叠体12使用了磁性体陶瓷的情况下,层叠陶瓷电子部件作为电感器元件而发挥功能。此外,在作为电感器元件而发挥功能的情况下,内部电极层18成为线圈状的导体。作为磁性体陶瓷材料的具体例子,例如,可列举铁氧体陶瓷材料等。
被内部电极层18夹着的陶瓷层16的平均厚度优选为0.4μm以上且5μm以下。
在层叠陶瓷电容器10中,如图4至图6所示,在层叠体12内,内部电极层18隔着陶瓷层16交替地层叠。
在层叠体12中,作为多个内部电极层18,具有多个第1内部电极层18a以及多个第2内部电极层18b。第1内部电极层18a和第2内部电极层18b隔着陶瓷层16交替地层叠。
第1内部电极层18a配置在陶瓷层16的表面。此外,第1内部电极层18a具有与第1主面12a以及第2主面12b对置的第1对置部24a,并在将第1主面12a和第2主面12b连结的方向上层叠。
此外,第2内部电极层18b配置在与配置第1内部电极层18a的陶瓷层16不同的陶瓷层16的表面。第2内部电极层18b具有与第1主面12a以及第2主面12b对置的第2对置部24b,并在将第1主面12a和第2主面12b连结的方向上层叠。
第1内部电极层18a通过第1引出部26a引出到层叠体12的第1侧面12c以及第3侧面12e,并通过第2引出部26b引出到层叠体12的第2侧面12d以及第4侧面12f。第1引出部26a引出到第1侧面12c的宽度可以与引出到第3侧面12e的宽度大致相等,第2引出部26b引出到第2侧面12d的宽度可以与引出到第4侧面12f的宽度大致相等。
即,第1引出部26a引出到层叠体12的第3侧面12e侧,第2引出部26b引出到层叠体12的第4侧面12f侧。
第2内部电极层18b通过第3引出部28a引出到层叠体12的第1侧面12c以及第4侧面12f,并通过第4引出部28b引出到层叠体12的第2侧面12d以及第3侧面12e。第3引出部28a引出到第1侧面12c的宽度可以与引出到第4侧面12f的宽度大致相等,第4引出部28b引出到第2侧面12d的宽度可以与引出到第3侧面12e的宽度大致相等。
即,第3引出部28a引出到层叠体12的第4侧面12f侧,第4引出部28b引出到层叠体12的第3侧面12e侧。
第1内部电极层18a的第1对置部24a的形状没有特别限定,但是优选为矩形。不过,也可以使拐角部带有圆角,或者将拐角部倾斜地斜向形成。
第2内部电极层18b的第2对置部24b的形状没有特别限定,但是优选为矩形。不过,也可以使拐角部带有圆角,或者将拐角部倾斜地斜向形成。
第1内部电极层18a的第1引出部26a的形状没有特别限定,但是优选为矩形。不过,也可以使拐角部带有圆角,或者将拐角部倾斜地形成(锥形状)。此外,也可以是随着朝向某处而带有倾斜的锥形状。
第1内部电极层18a的第2引出部26b的形状没有特别限定,但是优选为矩形。不过,也可以使拐角部带有圆角,或者将拐角部倾斜地形成(锥形状)。此外,也可以是随着朝向某处而带有倾斜的锥形状。
第2内部电极层18b的第3引出部28a的形状没有特别限定,但是优选为矩形。不过,也可以使拐角部带有圆角,或者将拐角部倾斜地形成(锥形状)。此外,也可以是随着朝向某处而带有倾斜的锥形状。
第2内部电极层18b的第4引出部28b的形状没有特别限定,但是优选为矩形。不过,也可以使拐角部带有圆角,或者将拐角部倾斜地形成(锥形状)。此外,也可以是随着朝向某处而带有倾斜的锥形状。
在第1内部电极层18a的第1对置部24a的宽度和第1内部电极层18a的第1引出部26a的宽度之中,第1引出部26a的宽度小。
在第1内部电极层18a的第1对置部24a的宽度和第1内部电极层18a的第2引出部26b的宽度之中,第2引出部26b的宽度小。
在第2内部电极层18b的第2对置部24b的宽度和第2内部电极层18b的第3引出部28a的宽度之中,第3引出部28a的宽度小。
在第2内部电极层18b的第2对置部24b的宽度和第2内部电极层18b的第4引出部28b的宽度之中,第4引出部28b的宽度小。
内部电极层18例如能够包含Ni、Cu、Ag、Pd、Au等金属、包含这些金属中的一种的例如Ag-Pd合金等合金。内部电极层18的层叠片数优选为10片以上且700片以下。内部电极层18的平均厚度优选为0.2μm以上且2.0μm以下。
在层叠体12的第1主面12a、第2主面12b、第1侧面12c至第4侧面12f形成有多个外部电极14、15。
外部电极14具有形成为与第1内部电极层18a的第1引出部26a电连接的第1外部电极14a和形成为与第2引出部26b电连接的第2外部电极14b。
第1外部电极14a配置为在第1侧面12c以及第3侧面12e覆盖第1引出部26a,进而配置为覆盖第1主面12a以及第2主面12b的一部分。此外,第2外部电极14b配置为在第2侧面12d以及第4侧面12f覆盖第2引出部26b,进而配置为覆盖第1主面12a以及第2主面12b的一部分。
外部电极15具有形成为与第2内部电极层18b的第3引出部28a电连接的第3外部电极15a和形成为与第4引出部28b电连接的第4外部电极15b。
第3外部电极15a配置为在第1侧面12c以及第4侧面12f覆盖第3引出部28a,进而配置为覆盖第1主面12a以及第2主面12b的一部分。此外,第4外部电极15b配置为在第2侧面12d以及第3侧面12e覆盖第4引出部28b,进而配置为覆盖第1主面12a以及第2主面12b的一部分。
在层叠体12内,第1对置部24a和第2对置部24b隔着陶瓷层16对置,由此产生电特性(例如,静电电容)。因此,能够在连接了第1内部电极层18a的第1外部电极14a以及第2外部电极14b与连接了第2内部电极层18b的第3外部电极15a以及第4外部电极15b之间得到静电电容。因此,这样的构造的层叠陶瓷电容器10作为电容器而发挥功能。
在位于第1主面12a以及第2主面12b中的任一者的第1外部电极14a、第2外部电极14b、第3外部电极15a以及第4外部电极15b中的至少两个以上的外部电极14、15的表面,配置有凹部30。由此,外部电极表面的平坦度降低,因此在安装层叠陶瓷电容器10时,在通过安装机的图像传感器等进行外观的确认时,能够抑制层叠陶瓷电容器10的表面的反射光的亮度。其结果是,能够抑制晕光,能够准确地识别层叠陶瓷电容器10的外观。
凹部30的大小(面积)优选为配置凹部30的第1主面12a或第2主面12b上的外部电极14、15的面积的1.1%以上且34.9%以下。由此,外部电极表面的平坦度降低,能够抑制反射光的亮度,因此能够更有效地抑制晕光。其结果是,能够更准确地识别层叠陶瓷电容器10的外观。
在凹部30的大小变得小于配置凹部30的第1主面12a或第2主面12b上的外部电极14、15的面积的1.1%的情况下,不能抑制外部电极表面的反射光的亮度,在安装时在外部电极14、15产生晕光,不能更准确地识别层叠陶瓷电容器10的外观,有时产生基于外观的芯片的检测不良情况。此外,在凹部30的大小变得大于配置凹部30的第1主面12a或第2主面12b上的外部电极14、15的面积的34.9%的情况下,成为外部电极表面的外观不良,有时产生焊料安装性等的不良情况。
凹部30的大小(面积)像以下那样计算。
即,作为外部电极表面的凹部30的面积的计算方法,首先,在层叠陶瓷电容器10的LW面,将在外部电极14、15存在凹部30的面作为上表面,并通过激光位移计测定层叠陶瓷电容器10整体的高度方向上的分布曲线。
然后,测定凹部30的部分的长度方向y和宽度方向z上的最大长度,并将它们相乘,由此计算凹部30的大小(面积)。另外,凹部30的部分以在分布曲线上高度连续地变薄的部分作为起点,并以返回到其它平面部的高度的部分作为终点。
凹部30的深度优选相对于后述的第3镀敷层48的厚度为2.5%以上且40%以下。换言之,凹部30设置为不贯通第3镀敷层48的程度。由此,外部电极表面的平坦度降低,能够抑制反射光的亮度,能够得到抑制晕光的效果。
在凹部30的深度相对于后述的第3镀敷层48的厚度变得小于2.5%的情况下,不能抑制外部电极表面的反射光的亮度,有时在安装时产生由晕光造成的芯片检测的不良情况。此外,在凹部30的深度相对于第3镀敷层48的厚度变得大于40%的情况下,成为外部电极表面的外观不良,有时产生焊料安装性等的不良情况,或者损伤会传递到层叠体12而产生构造缺陷。
另外,凹部30的形状没有特别限定。
第3镀敷层48的厚度和凹部30的深度像以下那样计算。
即,首先,作为第3镀敷层48的厚度的计算方法,从第1侧面12c至第4侧面12f中的任一面起对层叠陶瓷电容器10进行研磨,使得与研磨的侧面大致平行,使如图4所示的剖面(LT剖面)露出。在露出的剖面中,能够使用显微镜对第3镀敷层48的沿着将第1主面12a和第2主面12b连结的高度方向的厚度进行测定。
接着,作为凹部30的深度的计算方法,在上述的露出的剖面中,使用显微镜对从外部电极14、15的最表面的基准线到凹部30的最下点的垂线的长度进行测定。另外,使成为凹部30的部分的长度方向y或宽度方向z上的长度的1/2的位置的剖面(LT剖面)露出。
然后,能够根据上述计算的第3镀敷层48的厚度和凹部30的深度来计算凹部30相对于第3镀敷层48的比率。
凹部30的直径优选为20μm以上且150μm以下。
另外,凹部30的直径通过以下的方法测定。
即,首先,在层叠陶瓷电容器10的LW面,将在外部电极14、15存在压痕的面作为上表面,并通过激光位移计测定层叠陶瓷电容器10整体的高度方向上的分布曲线。
然后,测定凹部30的部分的长度方向y和宽度方向z上的最大长度,将它们的平均值作为凹部30的直径。另外,凹部30的部分以在分布曲线上高度连续地变薄的部分作为起点,并以返回到其它平面部的高度的部分作为终点。
设置凹部30的位置没有特别限定,但是优选设置在外部电极中央部。
凹部30也可以配置有多个,优选对各外部电极14、15表面配置有至少一个凹部30。
外部电极14、15从层叠体12侧起依次具有基底电极层40以及镀敷层42。
基底电极层40优选为包含从Ni、Cr、Cu、Ti选择的至少一者的薄膜电极。另外,薄膜电极优选通过溅射法或蒸镀法等薄膜形成法来形成。
基底电极层40形成为覆盖第1主面的一部分、第2主面的一部分。
基底电极层40的厚度优选为50nm以上且400nm以下,进一步优选为50nm以上且130nm以下。
镀敷层42优选具有:配置在基底电极层40上且配置在第1侧面12c至第4侧面12d上的第1镀敷层44;配置在第1镀敷层44上的第2镀敷层46;以及配置在第2镀敷层46上的第3镀敷层48。由此,能够确保外部电极14、15中的可靠性。
第1镀敷层44优选由Cu镀敷层构成。由此,能够抑制镀敷液等水分浸入。
第1镀敷层44形成为覆盖基底电极层40上和第1侧面12c的一部分、第2侧面12b的一部分、第3侧面12e的一部分、以及第4侧面12f的一部分。
第1镀敷层44的厚度优选为2μm以上且8μm以下程度。
第2镀敷层46优选由Ni镀敷层构成。由此,能够防止下层镀敷层被安装层叠陶瓷电容器10时的焊料侵蚀。
第2镀敷层46配置为覆盖第1镀敷层44。
第2镀敷层46的厚度优选为2μm以上且4μm以下程度。
第3镀敷层48优选为Sn镀敷层。由此,能够使安装层叠陶瓷电容器10时的焊料的润湿性提高,能够容易地安装层叠陶瓷电容器10。
第3镀敷层48配置为覆盖第2镀敷层46。
第3镀敷层48的厚度优选为2μm以上且4μm以下程度。
另外,将层叠陶瓷电容器10的长度方向y上的尺寸设为L尺寸,将包含层叠体12、外部电极14、15的层叠陶瓷电容器10的高度方向x上的尺寸设为T尺寸,将包含层叠体12、外部电极14、15的层叠陶瓷电容器10的宽度方向z上的尺寸设为W尺寸。
层叠陶瓷电容器10的长度方向y上的L尺寸优选为0.45mm以上且0.75mm以下。
层叠陶瓷电容器10的高度方向x上的T尺寸优选为70μm以上且110μm以下。
层叠陶瓷电容器10的宽度方向z上的W尺寸优选满足0.85≤W/L≤1.0。高度方向x上的T尺寸为0.04mm以上且0.3mm以下。
此外,层叠陶瓷电容器10的尺寸能够通过显微镜进行测定。
根据图1所示的层叠陶瓷电容器10,因为在位于第1主面12a以及第2主面12b中的任一者的第1外部电极14a、第2外部电极14b、第3外部电极15a以及第4外部电极15b的表面,配置有凹部30,所以外部电极表面的平坦度降低,因此在安装层叠陶瓷电容器10时,在通过安装机的图像传感器等进行外观的确认时,能够抑制层叠陶瓷电容器10的表面的反射光的亮度。其结果是,能够抑制晕光,能够准确地识别层叠陶瓷电容器10的外观。
此外,在图1所示的层叠陶瓷电容器10中,若凹部30的面积与外部电极表面的面积之比为1.1%以上且34.9%以下,则能够进一步抑制层叠陶瓷电容器10的表面的反射光的亮度。其结果是,能够抑制晕光,能够更准确地识别层叠陶瓷电容器10的外观。
进而,在图1所示的层叠陶瓷电容器10中,若凹部30的深度与第3镀敷层48的厚度之比为2.5%以上且40%以下,则能够进一步抑制层叠陶瓷电容器10的表面的反射光的亮度。其结果是,能够抑制晕光,能够更准确地识别层叠陶瓷电容器10的外观。
接着,对本发明涉及的第1实施方式的变形例涉及的层叠陶瓷电容器进行说明。图9A是本发明涉及的第1实施方式的变形例涉及的层叠陶瓷电容器的外观立体图。图9B是本发明涉及的第1实施方式的变形例涉及的层叠陶瓷电容器的仰视图。在图9A以及图9B所示的层叠陶瓷电容器10’中,对与图1至图8B所示的层叠陶瓷电容器10相同的部分标注相同的附图标记,不再重复其说明。
第1实施方式的变形例涉及的层叠陶瓷电容器10’与层叠陶瓷电容器10的不同点在于,在层叠体12的第2主面12b未配置外部电极。
层叠陶瓷电容器10’包含长方体状的层叠体12和外部电极14’、15’。
外部电极14’具有形成为与第1内部电极层18a的第1引出部26a电连接的第1外部电极14a'和形成为与第2引出部26b电连接的第2外部电极14b’。
第1外部电极14a’配置为在第1侧面12c以及第3侧面12e覆盖第1引出部26a,进而配置为覆盖第1主面12a的一部分。此外,第2外部电极14b’配置为在第2侧面12d以及第4侧面12f覆盖第2引出部26b,进而配置为覆盖第1主面12a的一部分。
外部电极15’具有形成为与第2内部电极层18b的第3引出部28a电连接的第3外部电极15a'和形成为与第4引出部28b电连接的第4外部电极15b’。
第3外部电极15a’配置为在第1侧面12c以及第4侧面12f覆盖第3引出部28a,进而配置为覆盖第1主面12a的一部分。此外,第4外部电极15b’配置为在第2侧面12d以及第3侧面12e覆盖第4引出部28b,进而配置为覆盖第1主面12a的一部分。
在位于第1主面12a的第1外部电极14a’、第2外部电极14b’、第3外部电极15a’以及第4外部电极15b’中的至少两个以上的外部电极14’、15’的表面,配置有凹部30。由此,外部电极表面的平坦度降低,因此在安装层叠陶瓷电容器10’时,在通过安装机的图像传感器等进行外观的确认时,能够抑制层叠陶瓷电容器10’的表面的反射光的亮度。其结果是,能够抑制晕光,能够准确地识别层叠陶瓷电容器10’的外观。
外部电极14’、15’优选从层叠体12侧起依次具有基底电极层40以及镀敷层42。
图9A以及图9B所示的层叠陶瓷电容器10’达到与上述的层叠陶瓷电容器10同样的效果,并且达到以下的效果。
即,在第2主面12b的表面未形成外部电极14’、15’,因此与没有该厚度相应地,能够使层叠体12的厚度变厚,能够提高层叠陶瓷电容器10’的强度、以及提高单位体积的静电电容。此外,在安装时,能够抑制焊料润湿到层叠陶瓷电容器10’的上表面(第2主面12b),因此与其相应地,能够使层叠体12的厚度进一步变厚。
此外,能够减小层叠陶瓷电容器10’的高度方向x上的T尺寸,其结果是,能够得到更加薄型化的层叠陶瓷电容器10’。
(2)层叠陶瓷电容器的制造方法
接着,对作为层叠陶瓷电子部件的层叠陶瓷电容器10、10’的制造方法进行说明。
首先,准备陶瓷生片和内部电极用的导电性膏。陶瓷生片、内部电极用的导电性膏包含粘合剂(例如,公知的有机粘合剂等)以及溶剂(例如,有机溶剂等)。
接着,在陶瓷生片上例如通过凹版印刷等以给定的图案印刷导电性膏,形成如图8A以及图8B所示的内部电极图案。具体地,通过在陶瓷生片上用凹版印刷法等方法涂敷包含导电性材料的膏,从而形成导电性膏层。包含导电性材料的膏例如是在金属粉末中添加了有机粘合剂以及有机溶剂的膏。此外,还制作未印刷内部电极图案的外层用的陶瓷生片。
然后,使用这些形成了内部电极图案的陶瓷生片,制作层叠片。即,层叠未形成内部电极图案的陶瓷生片,并在其上交替地层叠形成了如图8A所示的第1内部电极层18a所对应的内部电极图案的陶瓷生片和形成了如图8B所示的第2内部电极层18b所对应的内部电极图案的陶瓷生片,进而层叠未形成内部电极图案的陶瓷生片,由此制作层叠片。
进而,通过等静压压制等方法在层叠方向上对层叠片进行压制,制作层叠块。
接下来,通过将层叠块切割为给定的尺寸,从而制作层叠芯片。此时,也可以通过滚筒研磨等在层叠芯片的角部以及棱线部形成圆角。
接着,通过对层叠芯片进行烧成,从而制作如图10所示的层叠体12。虽然烧成温度还依赖于陶瓷、内部电极的材料,但是优选为900℃以上且1300℃以下。
此时,如图10所示,从层叠体12的第1侧面12c以及第3侧面12e露出第1内部电极层18a的第1引出部26a,从层叠体12的第1侧面12c以及第4侧面12f露出第2内部电极层18b的第3引出部28a。此外,从层叠体12的第2侧面12d以及第4侧面12f露出第1内部电极层18a的第2引出部26b,从层叠体12的第2侧面12d以及第3侧面12e露出第2内部电极层18b的第4引出部28b。
接下来,在层叠体12形成外部电极14、15。
即,如图11所示,为了形成用于覆盖第1内部电极层18a的第1引出部26a的第1镀敷层44,在第1主面12a以及第2主面12b的表面通过溅射形成以Ni/Cu合金为主成分的基底电极层40。此外,作为基底电极层40,为了形成用于覆盖第2内部电极层18b的第3引出部28a的第1镀敷层44而在第1主面12a以及第2主面12b的表面通过溅射形成以Ni/Cu合金为主成分的基底电极层40。此时,几乎不会绕到侧面。
同样地,为了形成用于覆盖第1内部电极层18a的第2引出部26b的第1镀敷层44,在第1主面12a以及第2主面12b的表面通过溅射形成以Ni/Cu合金为主成分的基底电极层40。此外,为了形成用于覆盖第2内部电极层18b的第4引出部28b的第1镀敷层44,在第1主面12a以及第2主面12b的表面通过溅射形成以Ni/Cu合金为主成分的基底电极层40。此时,几乎不会绕到侧面。
接下来,如图12所示,在第1侧面12c以及第3侧面12e的一部分的表面和第1主面12a以及第2主面12b的一部分的表面连续地通过Cu镀敷形成第1镀敷层44,使得覆盖从层叠体12的第1侧面12c以及第3侧面12e露出的第1内部电极层18a的第1引出部26a以及基底电极层40。此外,在第1侧面12c以及第4侧面12f的一部分的表面和第1主面12a以及第2主面12b的一部分的表面连续地通过Cu镀敷形成第1镀敷层44,使得覆盖从层叠体12的第1侧面12c以及第4侧面12f露出的第2内部电极层18b的第3引出部28a。
同样地,在第2侧面12d以及第4侧面12f的一部分的表面和第1主面12a以及第2主面12b的一部分的表面连续地通过Cu镀敷形成第1镀敷层44,使得覆盖从层叠体12的第2侧面12d以及第4侧面12f露出的第1内部电极层18a的第2引出部26b。此外,在第2侧面12d以及第3侧面12e的一部分的表面和第1主面12a以及第2主面12b的一部分的表面连续地通过Cu镀敷形成第1镀敷层44,使得覆盖从层叠体12的第2侧面12d以及第3侧面12e露出的第2内部电极层18b的第4引出部28b。
另外,在像层叠陶瓷电容器10’那样形成不在第2主面12b配置外部电极的那样的外部电极14’、15’的情况下,不在第2主面12b形成基底电极层40。
然后,形成第2镀敷层46,使得覆盖各个第1镀敷层44的表面。此时,作为第2镀敷层46,例如形成Ni镀敷层。
进而,形成第3镀敷层48,使得覆盖第2镀敷层46的表面。此时,第3镀敷层48例如由Sn镀敷层形成。
接下来,在位于第1主面12a或第2主面12b上的外部电极14、15的表面形成凹部30。
在凹部30的形成方法中,在外部电极14、15的表面,对想要形成凹部30的部分按压能够进行切削的金属制的棒,由此形成凹部30。此时,通过变更金属制的棒的直径的大小、压入量,从而能够进行改变来对凹部30的深度、直径以及面积进行调整。
像以上那样,制造如图1所示的层叠陶瓷电容器10或如图9A以及图9B所示的层叠陶瓷电容器10’。
2.第2实施方式
(1)层叠陶瓷电子部件
作为本发明的层叠陶瓷电子部件,对第2实施方式涉及的层叠陶瓷电容器进行说明。
图13是示出作为本发明涉及的层叠陶瓷电子部件的第2实施方式的层叠陶瓷电容器的外观立体图。图14是图13所示的层叠陶瓷电容器的线XIV-XIV处的剖视图。图15是图13所示的层叠陶瓷电容器的线XV-XV处的剖视图。图16是图13所示的层叠陶瓷电容器的线XVI-XVI处的剖视图。图17是图13至图16所示的层叠体的分解立体图。图18A是示出图13所示的层叠陶瓷电容器的第1内部电极层的图案的图。图18B是示出图13所示的层叠陶瓷电容器的第2内部电极层的图案的图。另外,在图13至图18B所示的层叠陶瓷电容器110中,对与图1至图5所示的层叠陶瓷电容器10相同的部分标注相同的附图标记,不再重复其说明。
层叠陶瓷电容器110包含长方体状的层叠体12和外部电极114、115。
层叠体12包含多个陶瓷层16以及多个内部电极层118。
在层叠陶瓷电容器110中,如图14至图16所示,在层叠体12内,内部电极层118隔着陶瓷层16交替地层叠。
层叠体12作为多个内部电极层118而具有多个第1内部电极层118a以及多个第2内部电极层118b。第1内部电极层118a和第2内部电极层118b隔着陶瓷层16交替地层叠。
第1内部电极层118a配置在陶瓷层16的表面。此外,第1内部电极层118a具有与第1主面12a以及第2主面12b对置的第1对置部24a,并在将第1主面12a和第2主面12b连结的方向上层叠。
此外,第2内部电极层118b配置在与配置第1内部电极层118a的陶瓷层16不同的陶瓷层16的表面。第2内部电极层118b具有与第1主面12a以及第2主面12b对置的第2对置部24b,并在将第1主面12a和第2主面12b连结的方向上层叠。
第1内部电极层118a通过第1引出部26a引出到层叠体12的第1侧面12c,并通过第2引出部26b引出到层叠体12的第2侧面12d。第1引出部26a引出到层叠体12的第3侧面12e侧,第2引出部26b引出到层叠体12的第4侧面12f侧。
第2内部电极层118b通过第3引出部28a引出到层叠体12的第1侧面12c,并通过第4引出部28b引出到层叠体12的第2侧面12d。第3引出部28a引出到层叠体12的第4侧面12f侧,第4引出部28b引出到层叠体12的第3侧面12c侧。
第1内部电极层118a以及第2内部电极层118b不在层叠体12的第3侧面12e以及第4侧面12f露出。
另外,第1内部电极层118a的第1引出部26a也可以引出到第1侧面12c、第2侧面12d、第3侧面12e以及第4侧面12f中的一个侧面,在该情况下,第1内部电极层118a的第2引出部26b也可以引出到引出了第1引出部26a的侧面以外的一个侧面。
此外,第2内部电极层118b的第3引出部28a也可以引出到第1侧面12c、第2侧面12d、第3侧面12e以及第4侧面12f中的一个侧面,第2内部电极层118b的第4引出部28b也可以引出到引出了第3引出部28a的侧面以外的一个侧面。
此外,在从高度方向x观察层叠陶瓷电容器110时,将第1内部电极层118a的第1引出部26a和第2引出部26b连结的直线与将第2内部电极层118b的第3引出部28a和第4引出部28b连结的直线优选交叉。
进而,优选地,在层叠体12的侧面12c、12d、12e、12f中,第1内部电极层118a的第1引出部26a和第2内部电极层118b的第4引出部28b被引出到对置的位置,第1内部电极层118a的第2引出部26b和第2内部电极层118b的第3引出部28a被引出到对置的位置。
在层叠体12的第1主面12a、第2主面12b、第1侧面12c以及第2侧面12d形成外部电极114、115。
外部电极114具有形成为与第1内部电极层118a的第1引出部26a电连接的第1外部电极114a和形成为与第2引出部26b电连接的第2外部电极114b。
第1外部电极114a配置为在第1侧面12c覆盖第1引出部26a,并配置为覆盖第1主面12a、第2主面12b以及第3侧面12e的一部分。此外,第2外部电极114b配置为在第2侧面12d覆盖第2引出部26b,并配置为覆盖第1主面12a、第2主面12b以及第4侧面12f的一部分。
外部电极115具有形成为与第2内部电极层118b的第3引出部28a电连接的第3外部电极115a和形成为与第4引出部28b电连接的第4外部电极115b。
第3外部电极115a配置为在第1侧面12c覆盖第3引出部28a,并配置为覆盖第1主面12a、第2主面12b以及第4侧面12f的一部分。此外,第4外部电极115b配置为在第2侧面12d覆盖第4引出部28b,并配置为覆盖第1主面12a、第2主面12b以及第3侧面12e的一部分。
进而,如图13所示,配置在未引出内部电极层118的第3侧面12e或第4侧面12f的外部电极114、115优选呈“コ”字状覆盖未引出内部电极层118的侧面的任一个短边和从该短边的端部到两个长边的中间部的部分。
在层叠体12内,第1对置部24a和第2对置部24b隔着陶瓷层16对置,由此产生电特性(例如,静电电容)。因此,能够在连接了第1内部电极层118a的第1外部电极114a以及第2外部电极114b与连接了第2内部电极层118b的第3外部电极115a以及第4外部电极115b之间得到静电电容。因此,这样的构造的层叠陶瓷电容器110作为电容器而发挥功能。
在位于第1主面12a以及第2主面12b中的任一者的第1外部电极114a、第2外部电极114b、第3外部电极115a以及第4外部电极115b中的至少两个以上的外部电极114、115的表面,配置有凹部30。由此,外部电极表面的平坦度降低,因此在安装层叠陶瓷电容器110时,在通过安装机的图像传感器等进行外观的确认时,能够抑制层叠陶瓷电容器110的表面的反射光的亮度。其结果是,能够抑制晕光,能够准确地识别层叠陶瓷电容器110的外观。
外部电极114、115优选从层叠体12侧起依次具有基底电极层40以及镀敷层42。
图13所示的层叠陶瓷电容器110达到与第1实施方式涉及的层叠陶瓷电容器10同样的效果。
(2)层叠陶瓷电子部件的制造方法
接着,对作为层叠陶瓷电子部件的层叠陶瓷电容器110的制造方法进行说明。
首先,准备陶瓷生片和内部电极用的导电性膏。陶瓷生片、内部电极用的导电性膏包含粘合剂(例如,公知的有机粘合剂等)以及溶剂(例如,有机溶剂等)。
接着,在陶瓷生片上例如通过凹版印刷等以给定的图案印刷导电性膏,形成如图18A以及图18B所示的内部电极图案。具体地,通过在陶瓷生片上用凹版印刷法等方法涂敷包含导电性材料的膏,从而形成导电性膏层。包含导电性材料的膏例如是在金属粉末中添加了有机粘合剂以及有机溶剂的膏。此外,还制作未印刷内部电极图案的外层用的陶瓷生片。
然后,使用这些形成了内部电极图案的陶瓷生片,制作层叠片。即,层叠未形成内部电极图案的陶瓷生片,并在其上交替地层叠形成了如图18A所示的第1内部电极层118a所对应的内部电极图案的陶瓷生片和形成了如图18B所示的第2内部电极层118b所对应的内部电极图案的陶瓷生片,进而层叠未形成内部电极图案的陶瓷生片,由此制作层叠片。
进而,通过等静压压制等方法在层叠方向上对层叠片进行压制,从而制作层叠块。
接下来,通过将层叠块切割为给定的尺寸,从而制作层叠芯片。此时,也可以通过滚筒研磨等在层叠芯片的角部以及棱线部形成圆角。
接着,通过对层叠芯片进行烧成,从而制作如图19所示的层叠体12。烧成温度也依赖于陶瓷、内部电极的材料,但是优选为900℃以上且1300℃以下。
此时,如图20所示,从层叠体12的第1侧面12c露出第1内部电极层118a的第1引出部26a以及第2内部电极层118b的第3引出部28a。此外,从层叠体12的第2侧面12d露出第1内部电极层118a的第2引出部26b以及第2内部电极层118b的第4引出部28b。
接下来,在层叠体12形成外部电极114、115。
即,为了形成用于覆盖第1内部电极层118a的第1引出部26a的第1镀敷层44,在第1主面12a以及第2主面12b的表面通过溅射形成以Ni/Cu合金为主成分的基底电极层40。此外,为了形成用于覆盖第2内部电极层118b的第3引出部28a的第1镀敷层44,在第1主面12a以及第2主面12b的表面通过溅射形成以Ni/Cu合金为主成分的基底电极层40。此时,几乎不会绕到侧面。
同样地,为了形成用于覆盖第1内部电极层118a的第2引出部26b的第1镀敷层44,在第1主面12a以及第2主面12b的表面通过溅射形成以Ni/Cu合金为主成分的基底电极层40。此外,为了形成用于覆盖第2内部电极层118b的第4引出部28b的第1镀敷层44,在第1主面12a以及第2主面12b的表面通过溅射形成以Ni/Cu合金为主成分的基底电极层40。此时,几乎不会绕到侧面。
接下来,在第1侧面12c的一部分的表面和第1主面12a的一部分以及第2主面12b的一部分的表面连续地通过Cu镀敷形成第1镀敷层44,使得覆盖从层叠体12的第1侧面12c露出的第1内部电极层118a的第1引出部26a以及基底电极层40。
此外,在第2侧面12d的一部分的表面和第1主面12a的一部分以及第2主面12b的一部分的表面连续地通过Cu镀敷形成第1镀敷层44,使得覆盖从层叠体12的第2侧面12d露出的第1内部电极层118a的第2引出部26b。
同样地,在第1侧面12c的一部分的表面和第1主面12a的一部分以及第2主面12b的一部分的表面连续地通过Cu镀敷形成第1镀敷层44,使得覆盖从层叠体12的第1侧面12c露出的第2内部电极层118b的第3引出部28a。
此外,在第2侧面12d的一部分的表面和第1主面12a的一部分以及第2主面12b的一部分的表面连续地通过Cu镀敷形成第1镀敷层44,使得覆盖从层叠体12的第2侧面12d露出的第2内部电极层118b的第4引出部28b。
然后,形成第2镀敷层46,使得覆盖第1镀敷层44的表面。此时,第2镀敷层46由Ni镀敷层形成。
进而,形成第3镀敷层48,使得覆盖第2镀敷层46的表面。此时,第3镀敷层48由Sn镀敷层形成。
然后,通过镀敷层42,配置在未引出内部电极层118的侧面的外部电极114、115形成为“コ”字状,使得覆盖未引出内部电极层118的侧面的两个短边和从两个短边的端部到两个长边的中间部的部分。
然后,通过与第1实施方式中的层叠陶瓷电容器10同样的方法在外部电极114、115的表面形成凹部30。
像以上那样制造如图13所示的层叠陶瓷电容器110。
3.实验例
根据以下的实验例,也可明确像以上那样得到的层叠陶瓷电容器的效果。
作为上述的本发明涉及的层叠陶瓷电子部件,按照上述的制造方法制作具有图1至图6所示的构造的层叠陶瓷电容器,进行了安装机中是否产生晕光的确认和基于外观检查的凹部的状态的确认。
(1)实施例的规格
作为实施例,按照在上述的第1实施方式中说明的层叠陶瓷电容器的制造方法,制作了具有像以下记载的那样的规格的实施例1至实施例21的层叠陶瓷电容器的样品。
各实施例中的层叠陶瓷电容器的共同的规格如下。
·试样的规格
·层叠陶瓷电容器的尺寸:参照表1以及表2
·陶瓷层的材料:BaTiO3
·电容:220nF
·额定电压:4V
·内部电极层
·内部电极层的图案:参照图8A以及图8B
·内部电极的材料:Ni
·外部电极的构造
·基底电极层
·包含基底电极层和第1镀敷层、第2镀敷层以及第3镀敷层
·基底电极层:通过溅射法形成的薄膜电极(溅射电极)
·基底电极层的材料:包含Ni、Cr、Cu的合金
·基底电极层的厚度:200nm
·镀敷层
·第1镀敷层的材料:Cu
·第1镀敷层的厚度:5μm
·第2镀敷层的材料:Ni
·第2镀敷层的厚度:3μm
·第3镀敷层的材料:Sn
·第3镀敷层的厚度:3μm
·凹部的构造
·凹部的形成位置:形成在外部电极的中央部
·凹部的面积:参照表1以及表2
·凹部的深度:参照表1以及表2
(2)比较例的规格
此外,作为比较例,制作了未在外部电极形成凹部的层叠陶瓷电容器的试样。
比较例中的层叠陶瓷电容器按照在第1实施方式中说明的层叠陶瓷电容器的制造方法来制作。除此以外,陶瓷层的材料、内部电极的材料等与实施例相同。
将比较例的层叠陶瓷电容器的规格示于表1。
(3)各尺寸的测定、计算方法
(a)外部电极表面的长度方向上的尺寸的测定方法
在各试样中的外部电极表面的长度方向上的尺寸的测定方法中,使用显微镜测定了形成在第1主面或第2主面的第1外部电极至第4外部电极中的任一者的长度方向上的尺寸。
(b)外部电极表面的宽度方向上的尺寸的测定方法
在各试样中的外部电极的宽度方向上的尺寸的测定方法中,使用显微镜测定了形成在第1主面或第2主面的第1外部电极至第4外部电极中的任一者的宽度方向上的尺寸。
(c)外部电极表面的面积的计算方法
外部电极表面的面积根据通过上述的方法测定的外部电极表面的长度方向上的尺寸和外部电极表面的宽度方向上的尺寸来计算。
(d)凹部的直径的计算方法
外部电极表面的凹部的直径通过以下的方法来测定。
即,首先,在层叠陶瓷电容器的LW面中,将在外部电极存在压痕的面作为上表面,并通过激光位移计测定了层叠陶瓷电容器整体的高度方向上的分布曲线。
然后,测定凹部的部分的长度方向y和宽度方向z上的最大长度,将它们的平均值作为凹部的直径。另外,凹部的部分以在分布曲线上高度连续地变薄的部分作为起点,并以返回到其它平面部的高度的部分作为终点。
(e)凹部的面积的计算方法
在外部电极表面的凹部的面积的计算方法中,在作为试样的层叠陶瓷电容器的LW面中,将在外部电极存在凹部的面作为上表面,并通过激光位移计测定了层叠陶瓷电容器整体的高度方向上的分布曲线。
然后,测定凹部部分的长度方向y和宽度方向z上的最大长度,并将它们相乘,由此计算凹部的面积。另外,凹部的部分以在分布曲线上高度连续地变薄的部分作为起点,并以返回到其它平面部的高度的部分作为终点。
(f)凹部的面积与外部电极表面的面积之比的计算方法
凹部的面积与外部电极表面的面积之比根据通过上述的方法计算的凹部的面积和外部电极表面的面积来计算。具体地,通过凹部的面积与外部电极表面的面积之比=(凹部的面积)/(外部电极表面的面积)来计算。
(g)第3镀敷层的厚度以及凹部的深度的测定方法
在第3镀敷层的厚度的测定方法中,从第1侧面至第4侧面中的任一面对作为试样的层叠陶瓷电容器进行研磨,使得与研磨的侧面大致平行,例如,使如图4所示的剖面(LT剖面)露出。然后,在露出的剖面中,将使用显微镜测定第3镀敷层的沿着将第1主面和第2主面连结的高度方向的厚度得到的值作为第3镀敷层的厚度。
此外,在凹部的深度的测定方法中,在通过上述的方法露出的LT剖面中,将使用显微镜测定从外部电极的最表面的基准线到凹部的最下点的垂线的长度得到的值作为凹部的深度。另外,使成为凹部30的部分的长度方向y或宽度方向z上的长度的1/2的位置的剖面(LT剖面)露出。
(h)凹部的深度与第3镀敷层的厚度之比的计算方法
根据通过上述的方法测定的凹部的深度的值和第3镀敷层的厚度的值计算了凹部的深度与第3镀敷层的厚度之比。具体地,通过凹部的深度与第3镀敷层的厚度之比=(凹部的深度的值)/(第3镀敷层的厚度的值)来计算。
(4)安装机中是否产生晕光的确认方法
准备将作为试样的层叠陶瓷电容器进行了卷绕的卷盘,在产生了使用安装机从卷盘取出层叠陶瓷电容器时的试样的识别错误的情况下,视为产生了晕光,作为晕光的产生数而进行了计数。各实施例以及比较例各自的试样数设为1000个。
(5)基于外观检查的凹部的状态的确认方法
将作为试样的层叠陶瓷电容器的在外部电极表面存在凹部的面作为上表面,并用显微镜以20倍对上表面进行观察,将如下情况判定为外观不良,即,几乎看不到外部电极表面的凹部的状态和超过外部电极表面的大致3成的状态。各实施例以及比较例各自的试样数设为1000个。
将针对以上的各实施例以及比较例各自的实验结果示于表1以及表2。
[表1]
[表2]
如表1以及表2所示,在作为实施例1至实施例21的试样的层叠陶瓷电容器中,在外部电极的表面形成有凹部,因此产生晕光的比较少,此外,形成在外部电极表面的凹部的状态也比较良好。
另外,在实施例8以及实施例9中,凹部的面积与外部电极表面的面积之比为1.1%以下,因此,在实施例8中,在1000个中的57个产生了晕光,在实施例9中,在1000个中的180个产生了晕光。
另一方面,在实施例11以及实施例12中,凹部的面积与外部电极表面的面积之比为34.9%以上,因此,在实施例11中,在1000个中的10个产生了外观不良,在实施例12中,在1000个中的45个产生了外观不良。
此外,在实施例18以及实施例19中,凹部的深度与第3镀敷层的厚度之比为2.5%以下,因此在实施例18中,在1000个中的160个产生了晕光,在实施例19中,在1000个中的290个产生了晕光。
另一方面,在实施例21中,凹部的深度与第3镀敷层的厚度之比为40%以上,因此在1000个中的120个产生了外观不良。
根据以上的结果,在实施例1至实施例7、实施例10、实施例13至实施例17、以及实施例20中,凹部的面积与外部电极表面的面积之比为1.1%以上且34.9%以下,因此产生晕光的为0个或比较少,外观不良也为0个或比较少。
此外,在实施例1至实施例7、实施例10、实施例13至实施例17、以及实施例20中,凹部的深度与第3镀敷层的厚度之比为2.5%以上且40%以下,因此产生晕光的为0个或比较少,外观不良也为0个或比较少。
另一方面,在比较例中,未在外部电极表面形成凹部,因此在1000个中的752个产生了晕光。
根据以上的结果,通过设为在层叠陶瓷电容器的外部电极的表面配置有凹部的结构,从而外部电极表面的平坦度降低,因此在安装层叠陶瓷电容器时,在通过安装机的图像传感器等进行外观的确认时,能够抑制层叠陶瓷电容器的表面的反射光的亮度。其结果是,已明确,能够抑制晕光,能够准确地识别层叠陶瓷电容器的外观。
虽然对本发明的实施方式进行了说明,但是应认为,此次公开的实施方式在所有的方面均为例示,而不是限制性的。本发明的范围由权利要求书示出,并意图包含与权利要求书等同的意思以及范围内的所有的变更。
Claims (5)
1.一种层叠陶瓷电子部件,具有:
层叠体,包含多个层叠的陶瓷层和多个内部电极层,并具有在高度方向上相对的第1主面以及第2主面、在与所述高度方向正交的宽度方向上相对的第1侧面以及第2侧面、和在与所述高度方向以及所述宽度方向正交的长度方向上相对的第3侧面以及第4侧面;以及
多个外部电极,配置在所述层叠体的所述侧面,其中,
所述多个内部电极层具有多个第1内部电极层和多个第2内部电极层,且多个所述第1内部电极层和多个所述第2内部电极层隔着所述陶瓷层交替地层叠,
所述第1内部电极层具有:
第1引出部,引出到所述第1侧面、所述第2侧面、所述第3侧面以及所述第4侧面中的至少一个侧面;以及
第2引出部,引出到引出了所述第1引出部的侧面以外的至少一个侧面,
所述第2内部电极层具有:
第3引出部,引出到所述第1侧面、所述第2侧面、所述第3侧面以及所述第4侧面中的至少一个侧面;以及
第4引出部,引出到引出了所述第3引出部的侧面以外的至少一个侧面,
所述多个外部电极具有:
第1外部电极,配置为与所述第1引出部连接,并覆盖所述第1主面的一部分、所述第2主面的一部分、所述第1侧面的一部分以及所述第3侧面的一部分;
第2外部电极,配置为与所述第2引出部连接,并覆盖所述第1主面的一部分、所述第2主面的一部分、所述第2侧面的一部分以及所述第4侧面的一部分;
第3外部电极,配置为与所述第3引出部连接,并覆盖所述第1主面的一部分、所述第2主面的一部分、所述第1侧面的一部分以及所述第4侧面的一部分;以及
第4外部电极,配置为与所述第4引出部连接,并覆盖所述第1主面的一部分、所述第2主面的一部分、所述第2侧面的一部分以及所述第3侧面的一部分,
在位于所述第1主面以及所述第2主面中的任一者的所述第1外部电极至第4外部电极中的至少两个以上的外部电极的表面,配置有凹部。
2.根据权利要求1所述的层叠陶瓷电子部件,其中,
所述第1外部电极、所述第2外部电极、所述第3外部电极以及所述第4外部电极具有:
基底电极层;
第1镀敷层,配置在所述基底电极层上,且配置在所述第1侧面、所述第2侧面、所述第3侧面以及所述第4侧面上;
第2镀敷层,配置在所述第1镀敷层上;以及
第3镀敷层,配置在所述第2镀敷层上。
3.根据权利要求1或权利要求2所述的层叠陶瓷电子部件,其中,
所述凹部的大小为配置所述凹部的所述第1主面或所述第2主面上的外部电极的面积的1.1%以上且34.9%以下。
4.根据权利要求2或权利要求3所述的层叠陶瓷电子部件,其中,
所述凹部的深度相对于所述第3镀敷层的厚度为2.5%以上且40%以下。
5.根据权利要求2至权利要求4中的任一项所述的层叠陶瓷电子部件,其中,
所述基底电极层是包含从Ni、Cr、Cu、Ti选择的至少一者的薄膜电极,
所述第1镀敷层由Cu镀敷层构成,
所述第2镀敷层由Ni镀敷层构成,
所述第3镀敷层为Sn镀敷层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020-214913 | 2020-12-24 | ||
JP2020214913A JP2022100741A (ja) | 2020-12-24 | 2020-12-24 | 積層セラミック電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114678219A true CN114678219A (zh) | 2022-06-28 |
CN114678219B CN114678219B (zh) | 2024-07-09 |
Family
ID=82070242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111575909.6A Active CN114678219B (zh) | 2020-12-24 | 2021-12-21 | 层叠陶瓷电子部件 |
Country Status (4)
Country | Link |
---|---|
US (1) | US12051546B2 (zh) |
JP (1) | JP2022100741A (zh) |
KR (1) | KR20220092376A (zh) |
CN (1) | CN114678219B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024180937A1 (ja) * | 2023-02-28 | 2024-09-06 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106356190A (zh) * | 2015-07-17 | 2017-01-25 | 株式会社村田制作所 | 层叠陶瓷电子部件及其制造方法 |
US20180182550A1 (en) * | 2016-12-22 | 2018-06-28 | Taiyo Yuden Co., Ltd. | Multilayer ceramic electronic component |
US20190027312A1 (en) * | 2017-07-24 | 2019-01-24 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
CN110880413A (zh) * | 2018-09-06 | 2020-03-13 | 三星电机株式会社 | 多层陶瓷电子组件 |
US20200234883A1 (en) * | 2019-01-23 | 2020-07-23 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3309813B2 (ja) * | 1998-10-06 | 2002-07-29 | 株式会社村田製作所 | 積層コンデンサ |
JP2008106291A (ja) | 2006-10-24 | 2008-05-08 | Sumitomo Metal Mining Co Ltd | めっき基板 |
JP2011108966A (ja) | 2009-11-20 | 2011-06-02 | Murata Mfg Co Ltd | 積層電子部品 |
JP5526908B2 (ja) | 2010-03-24 | 2014-06-18 | 株式会社村田製作所 | 積層型電子部品 |
JP5589891B2 (ja) | 2010-05-27 | 2014-09-17 | 株式会社村田製作所 | セラミック電子部品及びその製造方法 |
JP5429067B2 (ja) | 2010-06-17 | 2014-02-26 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
KR101474126B1 (ko) * | 2013-05-06 | 2014-12-17 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 실장 기판 |
KR101525676B1 (ko) | 2013-09-24 | 2015-06-03 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
JP2017037930A (ja) * | 2015-08-07 | 2017-02-16 | 株式会社村田製作所 | セラミック電子部品の製造方法及びセラミック電子部品 |
JP2017112170A (ja) | 2015-12-15 | 2017-06-22 | 株式会社村田製作所 | コンデンサ |
KR20180124211A (ko) * | 2017-05-10 | 2018-11-21 | 주식회사 엘지화학 | 홈이 형성된 칩 부품 |
JP2019186412A (ja) * | 2018-04-12 | 2019-10-24 | 太陽誘電株式会社 | 積層セラミックコンデンサ、プリント基板及び包装体 |
JP2021082685A (ja) * | 2019-11-18 | 2021-05-27 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
-
2020
- 2020-12-24 JP JP2020214913A patent/JP2022100741A/ja active Pending
-
2021
- 2021-11-22 US US17/532,268 patent/US12051546B2/en active Active
- 2021-12-02 KR KR1020210170535A patent/KR20220092376A/ko not_active Application Discontinuation
- 2021-12-21 CN CN202111575909.6A patent/CN114678219B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106356190A (zh) * | 2015-07-17 | 2017-01-25 | 株式会社村田制作所 | 层叠陶瓷电子部件及其制造方法 |
US20180182550A1 (en) * | 2016-12-22 | 2018-06-28 | Taiyo Yuden Co., Ltd. | Multilayer ceramic electronic component |
US20190027312A1 (en) * | 2017-07-24 | 2019-01-24 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
CN110880413A (zh) * | 2018-09-06 | 2020-03-13 | 三星电机株式会社 | 多层陶瓷电子组件 |
US20200234883A1 (en) * | 2019-01-23 | 2020-07-23 | Murata Manufacturing Co., Ltd. | Multilayer ceramic capacitor |
Also Published As
Publication number | Publication date |
---|---|
JP2022100741A (ja) | 2022-07-06 |
KR20220092376A (ko) | 2022-07-01 |
CN114678219B (zh) | 2024-07-09 |
US20220208459A1 (en) | 2022-06-30 |
US12051546B2 (en) | 2024-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI559346B (zh) | 陶瓷電子零件及其製造方法 | |
JP2017157805A (ja) | 電子部品の実装構造及びその電子部品の製造方法 | |
KR20190011219A (ko) | 적층 세라믹 콘덴서 | |
JP7363654B2 (ja) | 積層セラミック電子部品 | |
CN113539682B (zh) | 层叠陶瓷电子部件 | |
JP2017216330A (ja) | セラミックコンデンサ | |
JP2020119993A (ja) | 積層セラミックコンデンサ | |
US11791102B2 (en) | Multilayer ceramic electronic component and mount structure for multilayer ceramic electronic component | |
JP2019024077A (ja) | 積層セラミックコンデンサ | |
JP2023058665A (ja) | 積層セラミックコンデンサ | |
JP2011228644A (ja) | 電子部品及びその製造方法 | |
KR101859098B1 (ko) | 적층 세라믹 전자부품 | |
CN114678219B (zh) | 层叠陶瓷电子部件 | |
JP2020119991A (ja) | 積層セラミックコンデンサ | |
KR101938555B1 (ko) | 콘덴서 및 콘덴서 내장 기판 | |
JP2020119992A (ja) | 積層セラミックコンデンサ | |
KR102403430B1 (ko) | 적층 세라믹 콘덴서 | |
KR20170065444A (ko) | 적층 세라믹 전자부품 | |
US20230368976A1 (en) | Multilayer ceramic electronic component | |
CN218351295U (zh) | 层叠陶瓷电容器 | |
CN216015095U (zh) | 层叠陶瓷电容器 | |
WO2024075402A1 (ja) | 積層セラミック電子部品 | |
US20230298818A1 (en) | Multilayer ceramic capacitor | |
US20240234030A1 (en) | Multilayer ceramic capacitor | |
US20230317372A1 (en) | Multilayer ceramic electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |