CN1146046C - 有交迭能力的集成电路芯片布线结构及其制造方法 - Google Patents

有交迭能力的集成电路芯片布线结构及其制造方法 Download PDF

Info

Publication number
CN1146046C
CN1146046C CNB971212228A CN97121222A CN1146046C CN 1146046 C CN1146046 C CN 1146046C CN B971212228 A CNB971212228 A CN B971212228A CN 97121222 A CN97121222 A CN 97121222A CN 1146046 C CN1146046 C CN 1146046C
Authority
CN
China
Prior art keywords
mentioned
wire
plane routing
layer
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB971212228A
Other languages
English (en)
Other versions
CN1183645A (zh
Inventor
Je
J·E·克格宁
ϣ���ر��ض�
J·A·希尔特贝特尔
C·W·卡安塔
J·G·赖安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1183645A publication Critical patent/CN1183645A/zh
Application granted granted Critical
Publication of CN1146046C publication Critical patent/CN1146046C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了有交迭能力的布线结构。布线利用了在接触层内的连接柱来实现交迭，此接触层在作为一种交迭方式按其他方式交叉的线的平面的下方。这样，在第一金属化层内的第一线按照与接触层内的连接柱重叠接触的方式在第二金属化层的第二线的下面通过。在制造本发明的布线结构过程中，在接触层、第一金属化层和第二金属化层之间不使用插入的绝缘的或通道层。可是，必须当心，在衬底的器件布局中，要保证连接柱处在绝缘区域上面，而不是在有源器件的上面。

Description

有交迭能力的集成电路芯片布线结构及其制造方法
技术领域
本发明一般地涉及集成电路芯片布线结构、特别是动态随机存取存储器(DRAM)芯片的布线结构的制造，更明确地说，这样一种方法，它在制造这些芯片时无需使用某些层之间的通道而仍能提交迭和接触能力。
背景技术
集成电路(IC)芯片例如动态随机访问存取存储器(DRAM)芯片和静态随机存取存储器(SRAM)芯片在单元阵列布线和读出放大器/解码和支持电路方面要求不同的电阻和电容限制。在阵列布线中，导线专门做成低电容的。例如，在典型的4兆位(M)DRAM的位线对位线的布线中，电容(C)小于或等于(≤)0.15飞法每微米(ff/μm)，这是以牺牲电阻(R)为代价的，此时的电阻小于或等于1欧姆每方(Ω/□)。在另一方面，在支持和解码电路(逻辑电路)中，要优化电阻(R≤0.07Ω/□)，而电容不那么重要(C≤0.25ff/μm)。
为了满足这些电阻和电容限制，必须小心地控制定义为线宽与线之间的间隔之和的布线结构间距。为了使布线满足阵列的要求(电阻和电容)，间距必须尽可能接近光刻可达到的最小尺寸(最小间距)。虽然在支持电路中需要某最小间距布线，但对大多数情况，逻辑电路有大约两倍最小间距的间距，以便以必要的较低的电阻来传送信号。已经提出了各种达到要求线宽的方法。见Cronin，J.和C.Kaanta的“Thickness Controlled Thick and thin Lines inOne damascene Level”，IBM技术公开公告(TDB)No7，393-94(1990年12月)；Cronin，John的“Method to Make Thin and Thick Lines Within a SingleLevel of Damascene Wiring Using a Single Photomask”，IBMTDBNo7，387(1990年12月)；Cronin等“Optimum Metal Line Structures for Memory Arrayand Support Circuits”，IBMTDBVol.30，No.12，170-71(1988年5月)；Cronin等，Method for Obtaining Low Resistance and Low Capacitance Metalization(SiC)Using Single Metal Deposition，IBMTDBVol.30，No.12，142-43(1988年5月)；和Anonymous，Process to Make Thick and Narrow Conductive Lines，IBM研究公开公告No.313(1988年5月)。
如图1所示，起初用下面的步骤来形成所需的线宽，即淀积和界定薄的第一金属层M1，再淀积一层绝缘材料I复盖第一金属层M1，跟着淀积和界定厚的第二金属层M2。第一和第二金属层M1，M2之间的接触通过刻蚀出穿过绝缘层的锥形的通道V并在绝缘层I上淀积第二金属层M2来形成。这样，就在第一和第二金属层M1，M2之间通过锥形的通道V形成了接触。
后来发现为改进光刻胶图象的清晰度，希望使绝缘层平面化(平的表面的景深问题最小)。图2说明其解决办法，其中淀积和界定第一金属层(薄的)M1。然后淀积绝缘层I复盖整个表面并进行平面化。通过刻蚀出穿过绝缘层I的垂直通道V，在其内淀积柱形通道金属M3，并使表面平面化，从而形成柱形通道S。然后淀积第二金属层(厚的)M2，并使其形成图案，从而通过柱形通道S构成第一和第二金属M1，M2之间的连接。
如图3所示，通过把柱形通道金属与第二金属层M2结合起来，在减少加工步骤和材料以降低成本的路上又迈进了一步。在这方法中，第一金属层(薄的)M1被界定和淀积，随后淀积绝缘层I并进行平面化。在绝缘层I内的第二金属层M2布线线条称为沟道T，而柱形通道S称为孔H。淀积金属来填满沟道T和孔H，然后将金属平面化。由于在金属化之前首先形成沟道T然后形成柱形通道S，所以，一次金属淀积就填满沟道T和孔H，从而节省了成本。这种布线方法称为“镶嵌法”。
布线“镶嵌”法在本行业中是众所周知的。它包括在半导体器件结构，例如M1上淀积绝缘层。然后用化学-机械抛光(CMP)方法将绝缘层平面化。涂敷抗蚀剂材料，曝露于能量源，并显影，在某些区域留下一些开口。这些开口就形成了布线沟道区域/沟槽。在抗蚀剂材料的开口处露出的绝缘材料受活性离子刻蚀(RIE)，从而使露出的绝缘材料被去掉。然后把剩下的抗蚀材料去掉，留下带有刻入其内的沟道或沟槽。一种保形(conformal)金属淀积到整个表面，填满所有沟道和复盖整个绝缘层表面。用平面化，例如CMP处理来去掉这金属。只在沟槽中留下这金属，从而形成了布线沟道。
要加进通道层就要有相继形成的额外的层。每一个附加的加工步骤都要求另一个对准步骤，这步骤增加了最后产品失效的或然率。此外，每个加工步骤要求对芯片作进一步处理，从而增加了加工周期。通过减少步骤的数目和层数，就可减少处理和延误，这也会提高芯片的产量，因为在处理过程中引入的缺陷减少了。此外，由于消除了与不可控的延误相关的过程变量，从而增加了产量，这不可控的延误是在生产线上处理芯片的额外步骤造成的。生产芯片所用的材料的加工特性会随从一个处理步骤到下一个步骤的时间迁移而改变。通过减少步骤数目，可减少这些延误，从而更有重复性，这样就减少了过程的不确定性。产量的增加使生产者节省了成本。此外，去掉插入的绝缘层可节省成本，这是因为既减少了材料的成本，又减少了处理的成本。
在制造动态随机存取存储器(DRAM)芯片时，控制生产成本是很关键的。减少成本的一种办法是尽可能多地取消生产过程的步骤。一种可能的办法是，如果可能的话，取消在第一金属和第二金属之间的分隔的锥形通道层。典型的情况是，第一金属是一薄层，而第二金属是厚的。因为只在低电容的DRAM阵列要求薄金属层，而在低电阻的支持电路中要求厚金属层，人们可限定这样的设计规则，使得不要求薄的和厚的线路之间交迭，因此，就不需要在厚和薄的层之间的通道连接。可是，要指出，在两布线层之间的通道层允许这两层彼此交迭，并且当在交迭处表成通道时，就允许两层彼此连接，但如果在交迭处没有通道，就不允许两层彼此连接。
图4和5表示称为“多镶嵌”法的两种更改的方法，这些方法形成厚的和薄的布线层，而既没有一层分隔的设有通道的层，也没有交迭能力。图4和5所示的方法在薄绝缘层Ithin用镶嵌法形成薄线M1，紧接着在厚绝缘层Ithick用镶嵌法形成厚线M2。其中薄的和厚的线M1，M2交叉，在交叉点处，它们在C处电连接。通常在薄线和厚线之间使用的通道现在取消了，因为在DRAM设计的情况下不需要没有连接的交迭。通过去掉插入的绝缘的和通道连接层，减低了成本。可是，有些时候，在较复杂的逻辑增强的DRAM(高密度同步DRAM和视频DRAM)中，需要一定量的交迭。
就是说，标准的互连系统使用两镶嵌层，第一层和第二层。这两层被插入的绝缘层彼此绝缘。当第二层交迭第一层时，不会造成电接触，因为这些层被插入的绝缘层彼此绝缘。当在第一层和第二层之间需要电接触时，就在插入的绝缘层的要形成电接触的交叉点处形成导电的通道。这给设计者完全的布线灵活性，因此，与过去的例子相比，它更合乎设计者的心愿，而在过去的例子中，每次发生交迭就有电接触。
研究了获得厚和薄线的其它方法，它们包括，制造这样的芯片，它的不同区域有厚的和薄的线，从而使它们彼此去耦。这些线或者做成相同平面的一部分，如IBM TDB Vol.30，No.12，142-43(1988年5月)所示，或者，利用各种方法，在不同平面造成厚部分和薄部分，如上所述。典型的情况是，无论线在什么地方，线之间都没有通道。在另一方面，每当需要连接，则在这两金属化平面之间使用有通道的绝缘层。正如所能看到的那样，所描述的能在一个区域形成厚线而在不同区域形成薄线的方法或者：a)消耗掉芯片表面上许多“不动产”或者b)除非使用插入的绝缘层，否则不允许交迭，在使用插入的绝缘层时就需要通道。
需要有这样的结构，其中第二层通常在交迭处与第一层绝缘，但当希望厚和薄线电连接时，不需要通道。在DRAM和SRAM电路中发生这种特殊情况，其中，根据电设计考虑需要两个布线层，即低电容(薄的)阵列布线和低电阻(厚的)支持)布线。这些厚的和薄的层用镶嵌技术来界定。当需要某些薄的和厚的线绝缘交迭时，特别是在那些阵列之间的区域和在阵列上排布厚的功率总线时，在不需要整层通道布线的情况下做到这一点会是最有效的(绝缘层/掩模/通道/导电层)。幸运的是，这些绝缘交迭区域不需要布局(layout)考虑(密度)，而加进通道将考虑这一点。因此，需要一种具有某一种低密度(大布局面积)交迭能力的进行薄和厚线布线的方法。
发明内容
本发明是新的集成电路(IC)芯片布线结构和产生这种结构的方法。IC芯片布线结构以这样的方式安排，即通过操纵衬底上互连结构和/或器件布局的设计，使厚的或低电阻平面可交迭薄的或低电容平面。通过这种把各层加到衬底表面的新方法，可避免使用通道，后者会带来相关的掩模对准问题、处理步骤和相关的成本。
这方法包括利用现有的下穿交叉道(underpass)和对金属层的设计。这种工艺与接触层金属同时进行。然后加布线主层和钝化材料，这一层可以是厚的或是薄的，但典型的情况是薄层，同时还用简单的与接触金属的金属化区域重叠的办法形成某些连接线。每当希望有不与第三或上层接触的交迭时，会使用接触金属连接。然后加第三层，并形成图案和在所希望的区域进行刻蚀，这第三层的厚薄通常与主层的相反。将第三层金属化，然后应完成主层所有的交迭区域和主层的钝化区域，后者把第一层和第三层相绝缘。第三层可在没有“接触”的情况下交迭接触层。
因此，根据本发明，提供了一种布线结构，其特征在于包括：在第一平面金属化层上的一个第一平面布线，其中上述第一平面布线具有由绝缘材料分开的第一引线和第二引线；在第二平面金属化层上的一个第二平面布线，上述第二金属化层与上述第一金属化层直接接触，其中上述第二平面布线穿过上述绝缘材料并且与上述第一平面布线的第一引线和第二引线绝缘；第一平面布线在比第二平面布线更低的电容下传输电流，而上述第二平面布线在比上述第一平面布线更低的电阻下传输电流；和在接触层上的连接柱，其中，第一平面布线的上述第一引线和第二引线与上述连接柱电连接。
根据本发明的另一个方面，提供了一种布线结构，其特征在于包括：在第一平面金属化层上的一个第一平面布线，其中上述第一平面布线具有由绝缘材料分开的第一引线和第二引线；在第二平面金属化层上的一个第二平面布线，上述第二金属化层与上述第一金属化层直接接触，其中上述第二平面布线穿过上述绝缘材料并且与上述第一平面布线的第一引线和第二引线绝缘；在接触层上的连接柱，其中，第一平面布线的上述第一引线和第二引线与上述连接柱电连接；所述接触层直接形成在衬底表面上，而当在接触层内有连接柱时，所述衬底是绝缘区域。
根据本发明的再一个方面，提供了一种制造布线结构的方法，其特征在于包括下面的步骤：提供一个衬底；淀积和界定接触层，所述接触层含有至少一个连接柱，上述连接柱具有第一端和第二端；淀积和界定第一平面金属化层，上述第一平面金属化层具有一个第一平面布线，上述第一平面布线具有由绝缘材料分开的第一引线和第二引线，其中第一平面布线的第一引线与上述连接柱的第一端电连接，第一平面布线的第二引线与上述连接柱的第二端电连接；和直接在第一平面金属化层上淀积和界定第二金属化层，所述第二平面金属化层具有一个第二平面布线，所述第二平面布线穿过上述绝缘材料并且与上述第一平面布线的第一引线和第二引线绝缘；其中第二金属化层还包括第三平面布线，并且所述第三平面布线与在第一平面金属化层的第一布线电接触。
在上述方法中，所述衬底包括多个绝缘区域，并且该方法还包括设计布线结构，以便把连接柱放置在所述绝缘区域之一的步骤。
根据本发明的又一个方面，提供了一种电气装置，它包括一个集成电路芯片，其特征在于集成电路芯片包括一个布线结构，所述布线结构包括：在第一平面金属化层上的一个第一平面布线，其中上达第一平面布线具有由绝缘材料分开的第一引线和第二引线；在第二平面金属化层上的一个第二平面布线，上述第二金属化层与上述第一金属化层直接接触，其中上述第二平面布线穿过上述绝缘材料并且与上述第一平面布线的第一引线和第二引线绝缘；第一平面布线在比第二平面布线更低的电容下传输电流，而上述第二平面布线在比上述第一平面布线更低的电阻下传输电流；和在接触层上的连接柱，具有第一端和第二端，所述第一平面布线的上述第一引线和第二引线与上述连接柱电连接，其中，所述第一平面布线的第一引线与所述连接柱的第一端直接连接，所述第一平面布线的第二引线与所述连接柱的第二端直接连接。
在上述电气装置中，还可以包括在第一金属化层内的第三线，所述第三线与第二线电连接。其中，所述接触层在衬底表面上，而当在接触层内有连接柱时，所述衬底是绝缘区域。
从下面对本发明、附图、所附的权利要求书的详细描述，就容易清楚本发明的许多其他优点和特征。
附图说明
图1是现有技术的锥形的通道示意图；
图2是现有技术的柱形通道示意图；
图3是现有技术的双镶嵌通道示意图；
图4是现有技术的多镶嵌法示意图，它表示出要形成连接的区域；
图5是现有技术的多镶嵌法图，它表示出没有接触的区域；
图6是实施本发明的布线结构中的交迭的顶视图；和
图7-16是沿着图6的横截线A-A’所取的剖视图，它们以逐步方式描述在实施本发明的布线结构中的交迭的制造方法。
具体实施方式
虽然本发明允许有许多不同形式的实施例，但在附图中只示出并且将详细描述本发明的最佳实施例。可是，应该理解到，本公开应被看作是本发明原理的一个例子，而不打算把本发明限制于所说明的实施例。
图6表示本发明的布线结构10。图上表示了第一线12和第二线14，其中第一线12沿东西方向排布，而第二线14沿南北方向排布。第一线包括第一引线12A、第二引线12B。第三线18与第二线14平行排布，但在这情况下，形成第一线12与第三线18之间的连接，如“X”所表示的那样。
现在参考图7-16，在那里表示了剖视图的逐步系列图，它们描述获得如图6所示的最后结构的最佳方法。每个图都是在生产的各个阶段中沿图6的A-A’线所取的剖视图。
图7表示进程的第一步。有一绝缘衬底20，在其上加第一绝缘材料层22。第一绝缘材料22最好是硼二氧磷基硅酸盐(borophospho-silicate)玻璃，但也可以用其它可软熔(reflowable)的绝缘或钝化材料。可以用许多不同的方法来加第一绝缘材料层22，例如化学气相淀积(“CVD”)和物理气相淀积(“PVD”)。这些方法中最好使用CVD。以所希望的方式，通常以旋涂的方式把第一光刻胶层24涂敷在第一绝缘材料22的表面上。
把第一光刻胶层24曝光和显影，并对第一绝缘材料22刻蚀，以便形成随后要被金属化的图案。此后把这种形成图案以便金属化的逐步进程称为“界定”要金属化的区域。如图8所示，然后把第一光刻胶层24从第一绝缘材料的表面剥离，从而形成孔或沟道26。通常实行这些过程步骤(没表示)以便在下面的硅器件和上面的布线层之间构成接触。当用于本发明时，在器件布局期间必须小心，以保证在接触层上的连接通道只是处在衬底的隔离(isolation)区域上面，而不是处在有器件的区域上面。
如图9所示，然后在第一绝缘材料22的整个表面加柱式金属化层28，同时也就填满孔26。可以用在本领域熟知的许多方法中的一种来完成柱式金属化层28施加，最好采用PVD，例如蒸发或溅射，CVD或电镀。暴露的表面最好镀敷上这样一层金属化层28，它的厚度起码是孔26宽度的一半。柱式层28可以是许多种在本领域熟知的各种导电材料。最佳的金属包括CVD法的钨(W)、钛(Ti)、铝(Al)、铜(Cu)、Al-Cu、氮化钛(TiN)、Ti-Al-Cu和钽铜(Ta-Cu)。
如图10所示，把复盖在第一绝缘材料层上面的柱式层去掉以达到柱式层28和第一绝缘材料层22共平面。这样就在第一绝缘材料层22内形成了连接柱16。把这连接柱与第一绝缘材料的结合总称为接触层29。这可以用镶嵌法来实现，这方法在本领域是熟知的，如上所示。
如图11所示，在接触层29，也就是在共平面的连接柱16和第一绝缘材料22的上面，以与淀积第一绝缘材料层22和第一光刻胶层24相同的方法淀积第二绝缘材料32和第二光刻胶层34。第二绝缘材料层32可以是厚的，也可以是薄的，这由需要而定。为了便于说明，表示了有第一间距的薄层，它用于以相对低的电容传输电流。
如图12所示，把第二光刻胶层曝光和显影，并对第二绝缘材料32刻蚀，然后去掉光刻胶层。去掉的区域将形成布线结构10中的第一线12和14，如图6所示的东西走向的线。选择性刻蚀处理与上面描述的处理过程相同，并且对本专业的技术人员来说是熟知的。
如图13所示，把刻蚀掉的部分金属化，并且以与上述相同的方式去掉多余的金属，从而形成第一金属化层33。可以看到第一线12的第一引线12A与连接柱16的第一端重叠。可以看到第一线12的第二引线12B与连接柱16的第二端重叠。第一引线12A和第二引线12B被绝缘材料32彼此隔开，并且彼此隔开不直接接触，即第一引线12A和第二引线12B彼此不相碰。以这种方式，就可以在不使用通道，不需要对准步骤和在接触层与第一金属化层之间不需要另一层的情况下实现第一引线12A和第二引线12B之间的电连接。
如图14所示，把第三层绝缘材料层42涂敷在第二层的表面，即涂敷在第一引线12A，第二绝缘材料层32和第二引线12B，也就是在第一金属化层33的顶上。可以看到这第三层绝缘材料42是有第二间距的厚层，典型的情况是其厚度是薄层的厚度的两倍，用作以相对低的电阻传输电流，虽然如果合适也可用薄层。然后把第三光刻胶层44涂敷在第三绝缘材料层42上。
如图15所示，把第三光刻胶层形成图案，以便在第三层希望金属化的地方刻蚀出一些开口，刻蚀这些开口并把第三光刻胶层剥离。进行金属化以获得南北走向的线。
如图16所示，把金属淀积在整个表面上，并进行平面化，以获得第二金属化层，这样就得到布线结构。这金属形成第二线14和18，如图6所示，它们是南北走向的。
应该理解，这布线结构能以许多不同的方式呈现。例如，薄层可以是第三层，而厚层可以是第二层。连接柱层可以是在第三层上面的完全分开的层，即第四层，可是，应该指出，本实施例很适用IC芯片的制造工艺，因为近来使用这些膜层，并且完全符合于去掉所述工艺中的一些步骤的目的。此外，主线不必南北和东西走向，之所以这样做只是为了方便和描述清楚。对主线方向的唯一限制是，必须有两对线，它们会按其它方式交叉。这些主线并不连接到连接柱和通过通道连接到连接部分，而是它们通过有选择地把膜层重叠的办法来达到直接接触，从而实现电连接。
上面的详述只是打算达到说明的目的，而不打算设置限制。在本发明的精神和范围内仍然可能有其它改变的方案，对于在本专业的技术人员来说，很容易提出这类方案。

Claims (7)

1.一种布线结构，其特征在于包括：
在第一平面金属化层上的一个第一平面布线，其中上述第一平面布线具有由绝缘材料分开的第一引线和第二引线；
在第二平面金属化层上的一个第二平面布线，上述第二金属化层与上述第一金属化层直接接触，其中上述第二平面布线穿过上述绝缘材料并且与上述第一平面布线的第一引线和第二引线绝缘；
第一平面布线在比第二平面布线更低的电容下传输电流，而上述第二平面布线在比上述第一平面布线更低的电阻下传输电流；和
在接触层上的连接柱，其中，第一平面布线的上述第一引线和第二引线与上述连接柱电连接。
2.一种布线结构，其特征在于包括：
在第一平面金属化层上的一个第一平面布线，其中上述第一平面布线具有由绝缘材料分开的第一引线和第二引线；
在第二平面金属化层上的一个第二平面布线，上述第二金属化层与上述第一金属化层直接接触，其中上述第二平面布线穿过上述绝缘材料并且与上述第一平面布线的第一引线和第二引线绝缘；
在接触层上的连接柱，其中，第一平面布线的上述第一引线和第二引线与上述连接柱电连接；
所述接触层直接形成在衬底表面上，而当在接触层内有连接柱时，所述衬底是绝缘区域。
3.一种制造布线结构的方法，其特征在于包括下面的步骤：
提供一个衬底；
淀积和界定接触层，所述接触层含有至少一个连接柱，上述连接柱具有第一端和第二端；
淀积和界定第一平面金属化层，上述第一平面金属化层具有一个第一平面布线，上述第一平面布线具有由绝缘材料分开的第一引线和第二引线，其中第一平面布线的第一引线与上述连接柱的第一端电连接，第一平面布线的第二引线与上述连接柱的第二端电连接；和
直接在第一平面金属化层上淀积和界定第二金属化层，所述第二平面金属化层具有一个第二平面布线，所述第二平面布线穿过上述绝缘材料并且与上述第一平面布线的第一引线和第二引线绝缘；
其中第二金属化层还包括第三平面布线，并且所述第三平面布线与在第一平面金属化层的第一布线电接触。
4.根据权利要求3的方法，其特征在于所述衬底包括多个绝缘区域，并且该方法还包括设计布线结构以便把连接柱放置在所述绝缘区域之一中的步骤。
5.一种电气装置，它包括一个集成电路芯片，其特征在于集成电路芯片包括一个布线结构，所述布线结构包括：
在第一平面金属化层上的一个第一平面布线，其中上述第一平面布线具有由绝缘材料分开的第一引线和第二引线；
在第二平面金属化层上的一个第二平面布线，上述第二金属化层与上述第一金属化层直接接触，其中上述第二平面布线穿过上述绝缘材料并且与上述第一平面布线的第一引线和第二引线绝缘；
第一平面布线在比第二平面布线更低的电容下传输电流，而上述第二平面布线在比上述第一平面布线更低的电阻下传输电流；和
在接触层上的连接柱，具有第一端和第二端，所述第一平面布线的上述第一引线和第二引线与上述连接柱电连接，其中，所述第一平面布线的第一引线与所述连接柱的第一端直接连接，所述第一平面布线的第二引线与所述连接柱的第二端直接连接。
6.根据权利要求5的电气装置，其特征在于还包括在第一金属化层内的第三线，所述第三线与第二线电连接。
7.根据权利要求6的电气装置，其特征在于接触层在衬底表面上，而当在接触层内有连接柱时，所述衬底是绝缘区域。
CNB971212228A 1996-11-22 1997-10-21 有交迭能力的集成电路芯片布线结构及其制造方法 Expired - Fee Related CN1146046C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US755,052 1991-09-05
US08/755,052 US6576848B1 (en) 1996-11-22 1996-11-22 Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
US755052 1996-11-22

Publications (2)

Publication Number Publication Date
CN1183645A CN1183645A (zh) 1998-06-03
CN1146046C true CN1146046C (zh) 2004-04-14

Family

ID=25037528

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971212228A Expired - Fee Related CN1146046C (zh) 1996-11-22 1997-10-21 有交迭能力的集成电路芯片布线结构及其制造方法

Country Status (3)

Country Link
US (1) US6576848B1 (zh)
KR (1) KR100288666B1 (zh)
CN (1) CN1146046C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378054A (zh) * 2012-04-11 2013-10-30 台湾积体电路制造股份有限公司 具有自对准互连件的半导体器件

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237283B2 (en) * 2007-06-05 2012-08-07 International Business Machines Corporation Structure and method of reducing electromigration cracking and extrusion effects in semiconductor devices
KR20120047596A (ko) * 2010-11-04 2012-05-14 삼성전자주식회사 반도체 소자의 배선 구조
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
US11942414B2 (en) 2021-09-17 2024-03-26 Qualcomm Incorporated Integrated circuits (ICs) employing directly coupled metal lines between vertically-adjacent interconnect layers for reduced coupling resistance, and related methods

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3366519A (en) 1964-01-20 1968-01-30 Texas Instruments Inc Process for manufacturing multilayer film circuits
GB1035592A (en) 1965-02-03 1966-07-13 Pressac Ltd An improved printed circuit panel and a method of making same
JPS59161048A (ja) 1983-03-04 1984-09-11 Hitachi Ltd 多層配線部材の製造方法
US4789648A (en) 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4746621A (en) 1986-12-05 1988-05-24 Cornell Research Foundation, Inc. Planar tungsten interconnect
US4776087A (en) 1987-04-27 1988-10-11 International Business Machines Corporation VLSI coaxial wiring structure
US4997746A (en) 1988-11-22 1991-03-05 Greco Nancy A Method of forming conductive lines and studs
US5136124A (en) 1988-12-14 1992-08-04 International Business Machines Corporation Method of forming conductors within an insulating substrate
US4985990A (en) 1988-12-14 1991-01-22 International Business Machines Corporation Method of forming conductors within an insulating substrate
US4987101A (en) 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
US5021869A (en) * 1988-12-27 1991-06-04 Hewlett-Packard Company Monolithic semiconductor chip interconnection technique and arrangement
US4962058A (en) 1989-04-14 1990-10-09 International Business Machines Corporation Process for fabricating multi-level integrated circuit wiring structure from a single metal deposit
US5229257A (en) 1990-04-30 1993-07-20 International Business Machines Corporation Process for forming multi-level coplanar conductor/insulator films employing photosensitive polymide polymer compositions
JPH0714024B2 (ja) * 1990-11-29 1995-02-15 川崎製鉄株式会社 マルチチップモジュール
US5169802A (en) 1991-06-17 1992-12-08 Hewlett-Packard Company Internal bridging contact
US5408053A (en) * 1993-11-30 1995-04-18 Hughes Aircraft Company Layered planar transmission lines
JPH07193184A (ja) * 1993-12-27 1995-07-28 Fujitsu Ltd マルチチップモジュールの製造方法及びマルチチップモジュール
JP3655336B2 (ja) * 1995-01-31 2005-06-02 株式会社東芝 印刷配線板の製造方法および印刷配線板
US5834845A (en) * 1995-09-21 1998-11-10 Advanced Micro Devices, Inc. Interconnect scheme for integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378054A (zh) * 2012-04-11 2013-10-30 台湾积体电路制造股份有限公司 具有自对准互连件的半导体器件

Also Published As

Publication number Publication date
CN1183645A (zh) 1998-06-03
KR100288666B1 (ko) 2001-05-02
KR19980041889A (ko) 1998-08-17
US6576848B1 (en) 2003-06-10

Similar Documents

Publication Publication Date Title
US5818110A (en) Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
KR100451110B1 (ko) 집적회로용배선방식
CN1284226C (zh) 有机夹层介电材料中的铜通路的剪切应力的减小
US5798559A (en) Integrated circuit structure having an air dielectric and dielectric support pillars
US6246118B1 (en) Low dielectric semiconductor device with rigid, conductively lined interconnection system
US6373136B2 (en) Damascene wiring structure and semiconductor device with damascene wirings
US4808552A (en) Process for making vertically-oriented interconnections for VLSI devices
JPH11251316A (ja) マルチチップ半導体装置の製造方法
KR100417561B1 (ko) 반도체 장치 및 그 제조 방법
US5786273A (en) Semiconductor device and associated fabrication method
CN1146046C (zh) 有交迭能力的集成电路芯片布线结构及其制造方法
US6974770B2 (en) Self-aligned mask to reduce cell layout area
US20040251552A1 (en) Semiconductor device and manufacturing method the same
CN1114942C (zh) 在集成电路中形成接触销且同时平面化衬底表面的方法
JP2519217B2 (ja) 相互接続導体を形成する方法
JP2001118923A (ja) 半導体装置及び半導体装置の製造方法
KR100835423B1 (ko) 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법
KR100292117B1 (ko) 반도체 장치의 다층배선을 위한 도전체 플러그 형성방법
JPS63274159A (ja) 半導体装置およびその製造方法
KR100780648B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성 방법
KR100557612B1 (ko) 반도체소자의 금속배선 형성방법
JP2024123571A (ja) 半導体装置及びその製造方法
KR100359774B1 (ko) 반도체 소자의 제조방법
KR20110003677A (ko) 반도체 소자의 금속 배선 및 그 형성 방법
KR20000021258A (ko) 전자이탈을 억제하는 구조의 금속컨택 및 그형성방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040414

Termination date: 20091123