KR20000021258A - 전자이탈을 억제하는 구조의 금속컨택 및 그형성방법 - Google Patents

전자이탈을 억제하는 구조의 금속컨택 및 그형성방법 Download PDF

Info

Publication number
KR20000021258A
KR20000021258A KR1019980040274A KR19980040274A KR20000021258A KR 20000021258 A KR20000021258 A KR 20000021258A KR 1019980040274 A KR1019980040274 A KR 1019980040274A KR 19980040274 A KR19980040274 A KR 19980040274A KR 20000021258 A KR20000021258 A KR 20000021258A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
etching
metal
conductive layer
Prior art date
Application number
KR1019980040274A
Other languages
English (en)
Inventor
김진호
윤종밀
임훈
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980040274A priority Critical patent/KR20000021258A/ko
Publication of KR20000021258A publication Critical patent/KR20000021258A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속컨택의 구조 및 그 형성방법에 관한 것으로, 본 발명의 금속컨택은 상하부 도전층, 상하부 도전층 사이에 게재되고, 상하부 도전층을 전기적으로 연결하기 위한 컨택홀을 갖는 층간절연막 및 컨택홀을 충진하는 금속 플러그를 구비하는 금속컨택에 있어서, 금속 플러그는 그 수직단면 구조가 볼트형상으로, 그 상부가 층간절연막의 높이보다 높게 연장되고, 층간절연막보다 높게 연장된 상부의 모서리가 컨택홀의 폭보다 넓게 연장되어 층간절연막에 걸치는 구조를 갖는 것을 특징으로 한다.
본 발명에 따르면, 금속 플러그의 형상을 볼트 모양으로 형성하여 금속 플러그의 윗쪽 모서리를 층간절연막에 걸치게 함으로써, 상부 도전층으로의 전류 흐름을 분산시켜 전류몰림 현상을 완화하고 그에 따라 금속컨택에서의 전자이탈 현상을 억제할 수 있다.

Description

전자이탈을 억제하는 구조의 금속컨택 및 그 형성방법
본 발명은 반도체 소자의 금속컨택의 구조 및 그 형성방법에 관한 것이다.
반도체 소자의 고집적화를 이루기 위해서는 메모리셀이나 금속배선 등 모든 수준에서 소자의 크기가 작아져야 한다. 특히, 상하부 도전층을 전기적으로 연결하는 금속컨택에 있어서도 컨택홀의 크기(폭)가 작아져야 하는데, 이렇게 되면 컨택을 통해 흐르는 전류의 밀도는 그만큼 조밀해 지고, 때로는 금속배선(상하부 도전층)의 전류밀도보다 높아지게 되어 전자이탈(Electromigration) 현상이 발생한다. 이러한 전자이탈 현상은 반도체 소자의 신뢰성에 악영향을 미친다.
통상 금속컨택에서 전자이탈 현상이 일어나는 원인은 다음과 같다. 도1에 도시된 종래의 금속컨택 구조에서, 컨택 플러그(16)의 폭이 더욱 작아짐에 따라 컨택 플러그를 통과하는 전류의 밀도는 점점 높아지고 부분적인 전류몰림(Localized Current Crowding)이 발생한다. 특히 이 전류몰림은 컨택 플러그(16)와 상하부 도전층(12,18)이 만나는 지점의 안쪽 모서리(A)에서 심하게 된다. 따라서 이 안쪽 모서리(A)에서 더욱 많은 전류의 흐름이 생기고, 여기에서 전자이탈 현상이 심하게 된다. 이때, 컨택 플러그(16)가 알루미늄(Al)으로 이루어진 경우에는 전자가 이탈한 부분에 컨택 플러그(16) 내부의 전자가 보충되어 전자이탈의 문제는 심각하지 않지만, 컨택 플러그(16)가 텅스텐(W)으로 이루어진 경우에는 보충될 전자가 없기 때문에 안쪽 모서리(A)에 보이드(void)가 발생하고 전자이탈 문제는 심각하게 된다. 그런데, 현재 반도체 소자의 제조기술상 알루미늄 증착법은 어려움이 많기 때문에 주로 텅스텐을 컨택 플러그의 재료로서 사용하고 있어 전자이탈 문제의 해결이 요구된다.
도 2는 이러한 전자이탈 현상을 억제하기 위한 종래의 금속컨택의 수직구조를 도시한 것이다. 도2의 금속컨택이 도1의 금속컨택의 구조와 다른 점은 컨택 플러그(16)와 상부 도전층(18)의 사이에 상대적으로 저항이 높은 타이타늄 나이트라이드(TiN)막(17)을 삽입한 점이다. 이 TiN막(17)의 높은 저항은 전류의 흐름을, 화살표로 도시한 것과 같이, 상부 도전층(18)으로 넓게 분산시켜 전류몰림 현상을 감소시킨다. 따라서, 도1에서와 같은 심한 전자이탈 현상은 억제된다. 그러나, TiN막(17)은 접촉저항을 증가시켜 고성능을 요구하는 반도체 소자에 사용하기에 부적당하다는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 전자몰림을 완화하여 전자이탈 현상을 억제할 수 있는 구조의 금속컨택 및 그 형성방법을 제공하는 것이다.
도 1은 종래의 전자이탈이 일어나는 금속컨택의 수직구조를 도시한 단면도이다.
도 2는 종래의 전자이탈을 억제하는 구조의 금속컨택의 수직구조를 도시한 단면도이다.
도 3은 본 발명에 따른 전자이탈을 억제하는 구조의 금속컨택의 수직구조를 도시한 단면도이다.
도 4 내지 도 9는 본 발명에 따른 금속컨택의 형성방법을 순차적으로 도시한 단면도들이다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 금속컨택은, 상하부 도전층, 상하부 도전층 사이에 게재되고, 상하부 도전층을 전기적으로 연결하기 위한 컨택홀을 갖는 층간절연막 및 컨택홀을 충진하는 금속 플러그를 구비하는 금속컨택에 있어서, 금속 플러그는 그 수직단면 구조가 볼트형상으로, 그 상부가 층간절연막의 높이보다 높게 연장되고, 층간절연막보다 높게 연장된 상부의 모서리가 컨택홀의 폭보다 넓게 연장되어 층간절연막에 걸치는 구조를 갖는 것을 특징으로 한다.
또한 상기의 기술적 과제를 달성하기 위한 본 발명에 따른 금속컨택의 형성방법은 다음과 같다. 먼저, 하부 도전층을 형성하고, 하부 도전층 상에 제1, 제2 및 제3층간절연막을 순차적으로 적층한다. 이어서, 하부 도전층 상부의 제3 및 제2층간절연막을 식각하여 제1층간절연막을 노출하되, 제2층간절연막은 제3층간절연막보다 더많이 식각하여 홈을 형성하도록 한다. 식각에 의해 패터닝된 제3층간절연막을 마스크로 하여 제1층간절연막을 식각하여 하부 도전층을 노출하는 컨택홀을 형성하고, 컨택홀 및 제3층간절연막 전면에 금속을 적층하고 메워 금속 플러그를 형성한다. 이어서, 금속 플러그 및 제3층간절연막을 전면식각하여, 제2층간절연막을 노출하고 금속 플러그의 높이를 제2층간절연막의 높이와 같게 한 후, 노출된 제2층간절연막을 제거하여 제1층간절연막을 노출한다. 이어서, 노출된 제1층간절연막 및 금속 플러그 상에 상부 도전층을 형성함으로써 금속컨택을 완성한다.
여기서, 금속 플러그는 텅스텐으로 이루어진 것이 바람직하다.
이와 같이 본 발명에 따르면, 금속 플러그가 볼트형상으로 층간절연막에 걸치게 되고 상부 도전층과의 접촉 면적이 넓어짐으로써, 상부 도전층으로의 전류의 흐름을 넓게 분산시켜 전류몰림 현상을 완화시킬 수 있다.
이하, 첨부도면을 참조하여 본 발명의 금속컨택 및 그 형성방법의 바람직한 실시예를 상세히 설명한다.
도3은 본 발명에 따른 구조를 갖는 금속컨택을 도시한 것으로서, 도시된 바와 같이, 하부 도전층(120), 하부 도전층과 층간절연막(142)에 의해 절연된 상부 도전층(220) 및 상하부 도전층을 전기적으로 연결하는 금속 플러그(200)로 이루어진다. 여기서, 상하부 도전층(120,220)은 알루미늄이나 구리 등의 도전성이 좋은 금속으로 이루어지고, 금속 플러그(200)는 텅스텐으로 이루어진 것이 바람직하다. 본 발명의 금속컨택의 특징은 도시된 바와 같이, 금속 플러그(200)가 볼트형상으로 위쪽으로 돌출되고, 윗쪽 모서리가 층간절연막(142)에 걸치는 구조를 갖는다는 점이다. 이렇게 하면, 금속 플러그(200)와 상부 도전층(220)의 접촉 면적이 넓어지고, 상부 도전층(220)으로의 전류의 흐름도 그만큼 넓게 분산되어 전류몰림 현상이 완화된다(도1의 A와 도3의 B 비교). 따라서, 모서리(B)에서의 전자이탈 현상이 억제된다.
다음은, 도3에 도시된 구조의 금속컨택을 형성하는 방법을 설명한다.
먼저 도4에 도시된 바와 같이, 반도체 기판(100) 상에 하부 도전층(120)을 형성하고, 전면에 제1, 제2 및 제3층간절연막(140,160 및 180)을 순차적으로 적층한다. 이때, 제1층간절연막(140)의 두께가 컨택홀의 높이가 되고, 제2층간절연막(160)의 두께만큼 컨택 플러그가 돌출되므로 이를 고려하여 각 층간절연막의 적층 두께를 조절한다. 또한, 각 층간절연막의 재료는, 후속공정에서의 식각선택비를 고려하여 결정하는데, 특히 제2층간절연막(160)은 나머지 제1 및 제3층간절연막(140 및 180)보다 소정의 에천트에 대해 식각선택비가 높은 재료로 형성한다. 예컨대, 제1 및 제3층간절연막(140 및 180)은 O3-TEOS(tetra-ethyl-ortho silicate)나 PE-TEOS(Plasma Enhanced TEOS) 등의 산화막으로 하고, 제2층간절연막(160)은 질화막으로 할 수 있다.
이어서, 도5를 보면, 컨택홀을 형성하고자 하는 곳의 제2 및 제3층간절연막(160 및 180)을 식각하여 제1층간절연막(140)을 노출한 상태가 도시되어 있다. 그리고, 도6을 보면, 제2층간절연막 패턴(162)만을 더 식각하여 제3층간절연막 패턴(182)의 하부에 홈을 형성한 상태가 도시되어 있다.
한편, 도5 및 도6에 도시된 방법은, 먼저 제2 및 제3층간절연막(160 및 180)이 동일한 식각선택비를 나타내는 에천트를 사용하여 식각하고, 이어서 제2층간절연막 패턴(162)의 식각선택비가 높은 에천트를 사용하여 식각, 예컨대 습식식각함으로써 홈을 형성하였으나, 도4의 상태에서 제3층간절연막(180)보다 제2층간절연막(160)에 대하여 높은 식각선택비를 가지는 에천트를 사용하여 식각하면 한 단계의 과정으로 홈을 형성할 수도 있다.
이어서, 제3층간절연막 패턴(182)을 마스크로 하여 제1층간절연막(140)을 식각하여 하부 도전층(120)을 노출하면, 도7에 도시된 바와 같이 컨택홀이 완성된다.
이어서, 도7의 결과물 전면에 텅스텐과 같은 금속을 증착하여 컨택홀을 메우는 금속 플러그를 형성하고, 제3층간절연막 패턴(182) 위에 증착된 금속 및 제3층간절연막 패턴(182)을 화학기계적 연마 등의 방법으로 연속하여 제거, 평탄화한다. 그러면, 도8에 도시된 바와 같이, 제3층간절연막 패턴(182)이 제거되어 제2층간절연막 패턴(164)이 노출되고, 금속 플러그(200)의 높이도 제2층간절연막 패턴(164)과 같아진다.
한편, 플러그 금속의 다른 층으로의 확산이나 반응을 방지하기 위해 금속 플러그를 형성하기 전에, 컨택홀 상에 타이타늄 나이트라이드나 탄탈륨 나이트라이드(TaN) 등으로 장벽금속층을 형성하는 단계를 추가할 수도 있다.
도9는 도8의 상태에서 제2층간절연막 패턴(164)을 제거하여 제1층간절연막 패턴(142)을 노출한 상태를 도시한 것으로서, 본 발명에 따른 구조를 갖는 금속 플러그(200)가 완성되어 있다.
이어서, 금속 플러그(200) 및 제1층간절연막 패턴(142) 상에 상부 도전층을 형성하면 도3에 도시된 바와 같은 금속컨택이 완성된다.
이상 상술한 바와 같이, 본 발명에 따르면, 금속 플러그의 형상을 볼트 모양으로 형성하여 금속 플러그의 윗쪽 모서리를 층간절연막에 걸치게 함으로써, 상부 도전층으로의 전류 흐름을 분산시켜 전류몰림 현상을 완화하고 그에 따라 금속컨택에서의 전자이탈 현상을 억제할 수 있다.

Claims (7)

  1. 상하부 도전층, 상기 상하부 도전층 사이에 게재되고, 상기 상하부 도전층을 전기적으로 연결하기 위한 컨택홀을 갖는 층간절연막 및 상기 컨택홀을 충진하는 금속 플러그를 구비하는 금속컨택에 있어서,
    상기 금속 플러그는 그 수직단면 구조가 볼트형상으로, 그 상부가 상기 층간절연막의 높이보다 높게 연장되고, 상기 층간절연막보다 높게 연장된 상부의 모서리가 상기 컨택홀의 폭보다 넓게 연장되어 상기 층간절연막에 걸치는 구조를 갖는 것을 특징으로 하는 금속컨택.
  2. 제1항에 있어서, 상기 금속 플러그는 텅스텐(W)으로 이루어진 것을 특징으로 하는 금속컨택.
  3. (a) 하부 도전층을 형성하는 단계;
    (b) 상기 하부 도전층 상에 제1, 제2 및 제3층간절연막을 순차적으로 적층하는 단계;
    (c) 상기 하부 도전층 상부의 상기 제3 및 제2층간절연막을 식각하여 상기 제1층간절연막을 노출하되, 상기 제2층간절연막은 상기 제3층간절연막보다 더많이 식각하여 홈을 형성하는 단계;
    (d) 상기 (c)단계의 식각에 의해 패터닝된 상기 제3층간절연막을 마스크로 하여 상기 제1층간절연막을 식각하여 상기 하부 도전층을 노출하는 컨택홀을 형성하는 단계;
    (e) 상기 컨택홀 및 제3층간절연막 전면에 금속을 적층하고 메워 금속 플러그를 형성하는 단계;
    (f) 상기 금속 플러그 및 제3층간절연막을 전면식각하여, 상기 제2층간절연막을 노출하고 상기 금속 플러그의 높이를 상기 제2층간절연막의 높이와 같게 하는 단계;
    (g) 상기 노출된 제2층간절연막을 제거하여 상기 제1층간절연막을 노출하는 단계; 및
    (h) 상기 노출된 제1층간절연막 및 금속 플러그 상에 상부 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 금속컨택의 형성방법.
  4. 제3항에 있어서, 상기 금속 플러그는 텅스텐(W)으로 이루어진 것을 특징으로 하는 금속컨택의 형성방법.
  5. 제3항에 있어서, 상기 (c)단계는,
    (c1) 상기 제3 및 제2층간절연막에 대하여 동일한 식각선택비를 갖는 에천트로 상기 제3 및 제2층간절연막을 식각하여 상기 제1층간절연막을 노출하는 단계; 및
    (c2) 상기 제1 및 제3층간절연막에 비해 상기 제2층간절연막에 대해서 높은 식각선택비를 갖는 에천트로 상기 제2층간절연막을 식각하여 홈을 형성하는 단계를 포함하는 것을 특징으로 하는 금속컨택의 형성방법.
  6. 제5항에 있어서, 상기 (c2)단계의 식각은 습식식각인 것을 특징으로 하는 금속컨택의 형성방법.
  7. 제3항에 있어서, 상기 제2층간절연막은 소정의 에천트에 대해 상기 제3층간절연막보다 높은 식각선택비를 갖는 물질로 이루어지고, 상기 (c)단계는, 상기 소정의 에천트로 상기 제3 및 제2층간절연막을 동시에 식각하여 상기 홈을 형성하는 것을 특징으로 하는 금속컨택의 형성방법.
KR1019980040274A 1998-09-28 1998-09-28 전자이탈을 억제하는 구조의 금속컨택 및 그형성방법 KR20000021258A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980040274A KR20000021258A (ko) 1998-09-28 1998-09-28 전자이탈을 억제하는 구조의 금속컨택 및 그형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980040274A KR20000021258A (ko) 1998-09-28 1998-09-28 전자이탈을 억제하는 구조의 금속컨택 및 그형성방법

Publications (1)

Publication Number Publication Date
KR20000021258A true KR20000021258A (ko) 2000-04-25

Family

ID=19552172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980040274A KR20000021258A (ko) 1998-09-28 1998-09-28 전자이탈을 억제하는 구조의 금속컨택 및 그형성방법

Country Status (1)

Country Link
KR (1) KR20000021258A (ko)

Similar Documents

Publication Publication Date Title
US6245670B1 (en) Method for filling a dual damascene opening having high aspect ratio to minimize electromigration failure
US20040232552A1 (en) Air gap dual damascene process and structure
US7056823B2 (en) Backend metallization method and device obtained therefrom
US7045455B2 (en) Via electromigration improvement by changing the via bottom geometric profile
TW202125756A (zh) 半導體結構
US6268661B1 (en) Semiconductor device and method of its fabrication
KR100297966B1 (ko) 다층 배선구조를 형성하는 방법
US6852592B2 (en) Methods for fabricating semiconductor devices
KR100301644B1 (ko) 반도체소자상호접속구조체및반도체소자레벨간상호접속형성방법
KR100552812B1 (ko) 반도체 소자의 구리 배선 형성 방법
US6362527B1 (en) Borderless vias on bottom metal
US7074712B2 (en) Semiconductor device having multilevel interconnections and method of manufacturing the same
US6974770B2 (en) Self-aligned mask to reduce cell layout area
US20010055840A1 (en) Method for fabricating narrow metal interconnects in an integrated circuit using heat and pressure to extrude a metal layer into a lead trench and via/contact
US6577007B1 (en) Manufacturing process for borderless vias with respect to underlying metal
US6133628A (en) Metal layer interconnects with improved performance characteristics
US6200890B1 (en) Method of fabricating copper damascene
KR20000021258A (ko) 전자이탈을 억제하는 구조의 금속컨택 및 그형성방법
US20220270921A1 (en) Method for forming semiconductor structure and semiconductor structure
KR100691940B1 (ko) 반도체소자의 배선 및 그 형성방법
US6245675B1 (en) 3D reservoir to improve electromigration resistance of tungsten plug
KR100450244B1 (ko) 반도체 소자 및 그 제조 방법
KR20040000016A (ko) 반도체 소자의 콘택 형성 방법
KR100269662B1 (ko) 반도체 장치의 도전체 플러그 형성 방법
KR100249321B1 (ko) 반도체 소자의 플러그 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination