CN114502754B - 引线接合结构和其中使用的接合线及半导体装置 - Google Patents

引线接合结构和其中使用的接合线及半导体装置 Download PDF

Info

Publication number
CN114502754B
CN114502754B CN202080064592.7A CN202080064592A CN114502754B CN 114502754 B CN114502754 B CN 114502754B CN 202080064592 A CN202080064592 A CN 202080064592A CN 114502754 B CN114502754 B CN 114502754B
Authority
CN
China
Prior art keywords
gold
bonding
wire
electrode
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080064592.7A
Other languages
English (en)
Other versions
CN114502754A (zh
Inventor
安德优希
崎田雄祐
川野将太
平井祐佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tanaka Denshi Kogyo KK
Original Assignee
Tanaka Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tanaka Denshi Kogyo KK filed Critical Tanaka Denshi Kogyo KK
Publication of CN114502754A publication Critical patent/CN114502754A/zh
Application granted granted Critical
Publication of CN114502754B publication Critical patent/CN114502754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C5/00—Alloys based on noble metals
    • C22C5/06—Alloys based on silver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H01L2224/08503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/4942—Ball bonds
    • H01L2224/49421—Ball bonds on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明即使将抑制了材料成本的接合线与电极进行接合也抑制电阻率的上升，并且即使在严酷的环境下也长时间确保接合线与电极的接合可靠性。引线接合结构1具有含有铝的电极2、接合线3和与电极2接合的球压缩部6。接合线3具有以银作为主要成分的芯材4和以金作为主要成分的覆盖层5，含有选自硫、碲、硒、砷及锑中的至少1种第15及16族元素，相对于引线整体，金浓度为2.0质量％～7.0质量％，第15及16族元素浓度合计为4质量ppm～80质量ppm，在电极2与球压缩部6的接合界面附近处具有金浓度相对于铝与银与金的合计成为5.0原子％以上的金富集接合区域。

Description

引线接合结构和其中使用的接合线及半导体装置
技术领域
本发明涉及引线接合结构和其中使用的接合线及半导体装置。
背景技术
半导体芯片的电极和引线框或电路基板等电路基材的外部电极通过例如接合线而连接。在接合线中，例如一般通过被称为球接合的方式使接合线的一端与半导体芯片的电极接合(第一接合)，通过被称为楔形接合的方式使接合线的另一端与电路基材的外部电极接合(第二接合)。在球接合中，使接合线的一端通过放电等而熔融，通过表面张力等使其凝固成球形状而形成球。凝固的球被称为无空气球(Free Air Ball：FAB)，通过超声波并用热压焊法等与半导体芯片的电极连接而形成引线接合结构。这里，将使设置于接合线上的FAB与电极接合而得到的结构在此称为引线接合结构。进而，通过将连接有接合线的半导体芯片与接合线或电路基材的一部分一起进行树脂密封，从而构成半导体装置。
近年来，对于半导体装置要求低耗电化及信号处理速度的高速化，那样的半导体装置中使用的接合线要求电阻(电阻率)低(例如，纯度为99.99质量％的4NAu引线以下)，并且即使在严酷的环境中也长时间保持电阻率低的状态、即高可靠性。所谓高可靠性是指即使在高温多湿的环境下也不会被腐蚀(硫化或氧化)、电阻长时间不会上升。但是，一直以来一般所使用的金引线存在材料成本高的课题，此外铜引线或覆盖铜引线存在材料硬、对半导体芯片造成损伤的课题。此外，银引线由于成本低，柔软，因此适宜作为接合线，但是纯银引线具有如果长时间被放置在大气中则表面硫化的课题。作为硫化对策，制品化的银合金接合线由于在纯银中添加了钯、金等金属元素，因此银的含量成为90质量％～97质量％。虽然硫化对策稍微被改善，但银合金接合线由于添加元素的含量的影响而存在电阻率变高的缺点，并不充分适合于近年来的半导体装置的要求。虽然提出了使贵金属的含量降低而具有与金引线同等的电阻率的银合金引线，但这次还存在下述课题：由于存在耐腐蚀性的问题，因此变得需要选定构成半导体装置的模塑树脂、即未添加对高可靠性造成影响的元素的树脂等这点；由于在接合线与电极的界面处生成的金属间化合物而难以满足高可靠性评价基准。
为了解决上述那样的课题，提出了在银引线的表面形成耐腐蚀性高的钯等铂族元素、金等的覆盖层。铂族元素、金等的覆盖层只要是不熔融的保持固体的状态就可抑制银引线表面的硫化。因而，像楔形接合(第二接合)那样在不熔融地进行接合的情况下发挥效果。可是，在与位于半导体芯片上的电极进行接合(第一接合)时产生问题。接合线如之前说明的那样，使引线的一端通过放电等而熔融，通过表面张力等使其凝固成球形状而形成球。凝固的球是指无空气球(FAB)，将FAB通过超声波并用热压焊法等与半导体芯片的电极连接而形成引线接合结构。如果是不形成球地进行接合的楔形接合则接合面积变小而接合强度减弱，因此一般采用通过制成球状而扩大接合面积来提高接合力的方法。由于在FAB形成时将覆盖有铂族元素、金的引线整体熔融，因此覆盖的铂族元素、金也虽然由于熔点差等理由而存在时间差，但几乎同时熔化，铂族元素、金进入到球内部，球表面的铂族元素、金的浓度相对变低。在将FAB表面的具有耐腐蚀性的铂族元素、金的浓度变低而银的浓度相对变高的FAB与半导体芯片的铝电极接合的情况下，在FAB与电极的接合界面附近处，变得容易由相对变多的银和构成电极的铝来形成银与铝的金属间化合物。银与铝的金属间化合物容易被卤族元素、水分等腐蚀，导致电阻率的上升而成为引起通电不良的原因。特别是在汽车等高温多湿的环境下使用的情况下，形成于接合线与电极的接合界面处的金属间化合物变得更容易被腐蚀。这些现象会导致电阻(电阻率)的上升，成为通电不良的原因。因而，要求在接合线与电极的界面中形成即使在高温多湿那样的严酷的环境下电阻率也长时间不会上升的接合结构。
例如，日本特开平10-326803号公报(专利文献1)公开了以11～18.5质量％的范围含有Ag、剩余部分包含金及不可避免的杂质的金银合金引线、进而总计以0.01～4质量％的范围含有Cu、Pd、Pt中的至少1种、总计以0.0005～0.05质量％的范围含有Ca、In、稀土类元素中的至少1种、或总计以0.01～0.2质量％的范围含有Mn、Cr中的至少1种的金银合金引线。专利文献1提供了通过含有特定量的银来改善与利用银的铝电极的接合可靠性且谋求了低成本化的金银合金引线。然而，依然由于主要成分为金，因此比银引线、银合金引线、覆盖银引线等高价，未解决材料成本高的课题。此外，不仅成本的问题，还存在电阻率上升的担忧。
此外，关于以往的覆盖银接合线，例如国际公开2013/129253号(专利文献2)公开了在Ag或Ag合金引线的表面具有含有Pd、Au、Zn、Pt、Ni、Sn中的1种以上或它们的合金或这些金属的氧化物或氮化物的引线覆盖层的接合线。在专利文献2中，公开了通过在功率半导体装置内的连接中使用具有覆盖层的Ag或Ag合金引线，并且使用楔形接合而不是球接合，从而抑制Al电极与Ag引线的接合界面处的金属间化合物的形成而提高接合可靠性。然而，专利文献2由于如上述那样以Ag引线的楔形接合为前提，因此不会形成必须将覆盖引线熔融凝固的FAB，因此不考虑覆盖层的构成元素进入到作为芯材的Ag引线中。因此，专利文献2未考虑将FAB与电极接合时的接合界面的构成元素，未考虑基于接合界面的构成元素来提高可靠性。进而，也未公开用于抑制构成元素向Ag引线中的进入的构成。
进而，日本特开2001-196411号公报(专利文献3)公开了一种接合线，其具有Ag线和覆盖Ag线的Au膜，Au膜包含Na、Se、Ca、Si、Ni、Be、K、C、Al、Ti、Rb、Cs、Mg、Sr、Ba、La、Y、Ce中的至少1个元素。专利文献3公开了就Au覆盖的Ag引线而言由于FAB的形状不成为轴对称，因此使Au膜中含有上述的元素而抑制电弧放电集中于一点，从表面整体产生电弧而使FAB的形状稳定化。但是，专利文献3也未考虑在FAB形成时覆盖层的Au进入到Ag线中，此外未公开用于抑制Au向Ag线中的进入的构成。因此，专利文献3不仅未暗示在使用金覆盖银引线时在Al电极与Ag引线的接合界面处形成金属间化合物而接合可靠性降低，进而也未公开用于提高Al电极与Ag引线的接合可靠性的构成。此外，上述那样的添加元素根据其含量有可能对引线自身的特性、覆盖层的形成性等造成不良影响。因此，要求不会对引线自身的特性、覆盖层的形成性等造成不良影响、抑制Au向Ag线中的进入而提高引线接合结构的可靠性的技术。
现有技术文献
专利文献
专利文献1：日本特开平10-326803号公报
专利文献2：国际公开2013/129253号
专利文献3：日本特开2001-196411号公报
发明内容
发明所要解决的课题
本发明所要解决的课题在于提供即使将抑制了材料成本的接合线与铝电极接合也能够抑制电阻率的上升、并且即使在严酷的环境下也能够长时间确保接合线与铝电极的接合可靠性的引线接合结构和其中使用的接合线及半导体装置。
本发明的引线接合结构具备含有铝作为主要成分的电极、接合线、和设置于上述接合线的一端且与上述电极接合的球压缩部。在本发明的引线接合结构中，上述接合线是具有以银作为主要成分的芯材和设置于上述芯材的表面且以金作为主要成分的覆盖层、并且含有选自硫、碲、硒、砷及锑中的至少1个第15及16族元素的金覆盖银接合线，相对于引线整体，金浓度为2.0质量％～7.0质量％，第15及16族元素浓度合计为4质量ppm～80质量ppm，在上述电极与上述球压缩部的接合界面附近设置金的浓度相对于金与银与铝的合计量为5原子％以上的金富集接合区域，由此来解决课题。
本发明的金覆盖银接合线是本发明的引线连接结构中使用的金覆盖接合线，上述金覆盖接合线具有含有银作为主要成分的芯材和设置于上述芯材的表面且含有金作为主要成分的覆盖层，上述金覆盖银接合线含有选自硫、碲、硒、砷及锑中的至少1个第15及16族元素，在上述金覆盖银接合线中，相对于引线整体，金的浓度为2.0质量％～7.0质量％，第15及16族元素的浓度为4质量ppm～80质量ppm，上述金覆盖银接合线在通过与以铝作为主要成分的电极以球接合进行接合来形成球压缩部时，在上述电极与上述球压缩部的接合界面附近处形成金的浓度相对于金与银与铝的合计量为5原子％以上的金富集接合区域。
本发明的半导体装置是将具有至少1个电极的一个或多个半导体芯片、引线框或基板、和选自上述半导体芯片的电极与上述引线框之间、上述半导体芯片的电极与上述基板的电极之间及上述多个半导体芯片的电极间中的至少1者通过接合线进行连接而得到的半导体装置，所述接合线具有含有银作为主要成分的芯材、和设置于上述芯材的表面且含有金作为主要成分的覆盖层，上述电极与上述接合线的连接结构具备按照将上述接合线的一端与上述电极接合的方式设置的球压缩部，在上述电极与上述球压缩部的接合界面附近处设置有金的浓度相对于金与银与铝的合计量为5原子％以上的金富集接合区域。
发明效果
根据本发明的引线接合结构及其中使用的接合线，能够在抑制接合线的电阻率的上升的基础上，在电极与球压缩部的接合界面附近处设置金的浓度相对于金与银与铝的合计量为5原子％以上的金富集接合区域。通过设置这样的金富集接合区域，能够提高电极与球压缩部的接合可靠性。此外，根据适用了那样的引线接合结构的本发明的半导体装置，能够提高由金富集接合区域带来的电极与球压缩部的接合可靠性、进而半导体装置自身的可靠性。
附图说明
图1是表示实施方式的引线接合结构的截面图。
图2是表示从实施方式的引线接合结构中的球压缩部朝向电极而实施的线分析的浓度曲线的一个例子的图。
图3是表示实施方式的引线接合结构中的金富集接合区域的形成位置的一个例子的截面图。
图4是表示在实施方式的引线接合结构中使用的金覆盖银接合线的一端形成有FAB的状态的截面图。
图5是表示实施方式的半导体装置的树脂密封之前的状态的截面图。
图6是表示实施方式的半导体装置的树脂密封后的状态的截面图。
图7是将实施方式的半导体装置中的半导体芯片的电极与接合线的接合结构放大而表示的截面图。
具体实施方式
以下，对于本发明的实施方式的引线接合结构和其中使用的接合线及半导体装置，参照附图进行说明。在各实施方式中，对于实质上同一构成部位标注同一符号，有时省略其一部分说明。附图是示意性的图，厚度与平面尺寸的关系、各部的厚度的比率或比例尺、纵尺寸与横尺寸的比率或比例尺等有时与现实的情况不同。
(引线接合结构和其中使用的接合线)
图1是表示实施方式的引线接合结构的截面图。实施方式的引线接合结构1具备含有铝(Al)作为主要成分的电极2、和一端与电极2接合的接合线3。接合线3是具有以银(Ag)作为主要成分的芯材(也记为银芯材)4、和设置于芯材4的表面且含有金(Au)作为主要成分的覆盖层5的金覆盖银接合线。
电极2含有铝作为主要成分。作为电极2的构成例，可列举出设置于半导体芯片上的电极，但并不限定于此。电极2可以由纯铝来构成，此外也可以由在铝中加有添加元素的铝合金来构成。但是，为了不损害作为铝电极2的功能，电极2设定为含有铝作为主要成分的电极。一般而言，电极2由Al-0.5％铜(Cu)、Al-1.0％硅(Si)-铜(Cu)来构成，但并不限定于这些。
实施方式的引线接合结构1具备按照将金覆盖银接合线3的一端与电极2接合的方式设置的球压缩部6。球压缩部6如下文详述的那样，是指在球接合时将引线通过被称为毛细管的贯通的夹具进行接合，但在按压于电极而进行接合时球被变形加工为毛细管内部的形状而形成的部分。通过将接合线3的一端通过放电等而熔融，将通过表面张力等使其凝固成球状而形成的FAB通过超声波并用热压焊法等按压于电极2而进行接合来形成。在电极2与球压缩部6的接合界面附近处，设置有金的浓度相对于金与银与铝的合计量为5原子％以上的金富集接合区域7。
通过在接合界面附近处设置金的浓度相对于金与银与铝的合计量为5原子％以上的金富集接合区域7，能够提高接合界面附近处的金浓度，相对较低地抑制银浓度。因此，变得能够提高电极2与球压缩部6的接合可靠性。即，如果使用银纯度成为98质量％以上的银合金接合线(以下，记为高纯度银合金引线)来形成球压缩部6，则接合界面附近的银浓度变高，变得容易形成容易被腐蚀的银与铝的金属间化合物(银与铝的比率成为3比1的Ag3Al等)。虽然在高纯度银合金引线中金、钯那样的贵金属等最大包含2质量％，但由于生成Ag3Al那样的耐蚀性低的银与铝的金属间化合物，因此金属间化合物被模塑树脂中所含的氯(Cl)等卤素、模塑树脂所吸湿的水分腐蚀，在电极2与球压缩部6之间变得容易产生通电不良。与此相对，通过提高接合界面附近处的金浓度而相对地降低银的纯度，从而抑制Ag3Al金属间化合物，由此变得容易生成银与铝的比率成为2比1的Ag2Al金属间化合物。由于Ag2Al金属间化合物与Ag3Al金属间化合物相比耐蚀性优异，因此能够提高电极2与球压缩部6的接合可靠性。此外，相对于金富集接合区域7中存在的金在严酷的环境下的经时变化例如银的迁移或扩散等发挥阻挡的作用，能够维持具有耐蚀性的Ag2Al金属间化合物。进而，认为金与铝生成耐蚀性更优异的金与铝的金属间化合物(例如Au4Al金属间化合物)，推察有助于更进一步的接合可靠性的提高。像这样，通过在电极2与球压缩部6的接合界面附近处形成金富集接合区域7，特别是能够提高在汽车等高温多湿的严酷的环境下使用的半导体装置的可靠性。
在电极2与球压缩部6的接合界面附近处形成的金富集接合区域7中，金浓度相对于金与银与铝的合计量设定为5原子％以上。如果金富集接合区域7中的金的浓度相对于金与银与铝的合计量低于5原子％，则无法充分获得抑制由金引起的腐蚀(硫化、氧化)的效果，并且由于银浓度相对地增加，因此变得容易形成Ag3Al金属间化合物，电极2与球压缩部6的接合可靠性降低。金富集接合区域7中的相对于金与银与铝的合计量的金浓度更优选为5原子％以上，进一步优选为10原子％以上。通过覆盖层5的厚度相对于银芯材4的直径之比来决定。
上述的金富集接合区域7优选进一步含有选自钯(Pd)、铂(Pt)、锗(Ge)、铟(In)、铜(Cu)及镍(Ni)中的至少1个元素(以下，称为M元素)。通过金富集接合区域7包含上述那样的M元素，能够进一步提高电极2与球压缩部6的接合可靠性。M元素例如能够含有于银芯材4中。M元素优选按照其含量相对于引线整体成为0.2原子％～2.0原子％的方式包含。如果低于0.2原子％，则无法充分获得由M元素带来的接合可靠性的进一步提高效果，此外如果超过2.0原子％则有可能使银芯材4的电阻率上升。
以采用铝电极作为接合对象的情况为例对金富集接合区域的分析方法进行详细说明。使用包含铝和铝以外的元素的电极的情况也同样。使用金覆盖银接合线来形成无空气球，在铝电极上进行球接合。将与铝电极接合的球压缩部按照与引线长度方向的中心线平行的面露出的方式切断。对该切断面从引线侧的规定部位起沿与接合面大致垂直方向(深度方向)进行线分析。作为线分析，场发射型扫描型电子显微镜/能量色散型X射线分光分析(FE-SEM/EDX)是适宜的。需要说明的是，该分析所涉及的切断面优选按照包含引线长度方向的中心线、或尽可能靠近中心线的方式形成。
球接合部的切断面可以如下那样制作。作为引线框，例如使用PBGA32PIN框，在该框中央部接合大致正方形的半导体芯片。将半导体芯片上的铝电极和框上的外部电极利用金覆盖银接合线进行引线接合来制作测定样品。将金覆盖银接合线引线与该位于半导体芯片上的铝电极进行球接合(第一接合)，与引线框进行楔形接合(第二接合)。由于通常在芯片上许多电极列设成数列，因此例如将接合线以等间隔与其中的一列(4个)电极进行接合，其他的3列(3边)也同样地进行接合。与合计16个铝电极进行球接合。如果包括与引线框的楔形接合则合计成为32组的引线接合。
关于无空气球的形成条件，例如在金覆盖银接合线的线径为10～30μm的情况下，按照放电电流值成为30～90mA、无空气球径成为引线线径的1.5～2.3倍的方式设定电弧放电条件。接合器装置例如可以使用K&S Inc制的接合器装置(全自动接合器：IConn ProCuPLUS)等市售品。在使用该接合器装置的情况下，作为装置的设定，优选放电时间为50～1000μs、EFO-Gap为25～45mil(约635～1143μm)、尾长为6～12mil(约152～305μm)。在使用该接合器装置以外的其他接合器装置的情况下，只要是与上述同等的条件、例如无空气球径成为与上述同等的大小的条件即可。
此外，关于球接合条件(第一接合的条件)，例如对于引线线径φ为20μm且形成球径为36μm的无空气球的球接合，可以按照从球压缩部的缩颈部起接合界面侧的高度大致成为10μm、与接合面大致平行方向的最大宽度大致成为45μm的方式、此外按照球剪切强度成为15gf以上的方式利用接合器装置进行调节。此外，第二接合的条件例如为压接力60gf、超声波输出功率90mAmps、超声波输出时间15ms。需要说明的是，从第一接合部至第二接合部为止的环路长度可以以2.0mm进行接合。
接着，将上述形成的包含合计16组的接合部的半导体芯片利用密封树脂通过模塑机进行模塑。一旦模塑凝固就将模塑的部分从框上切割，进而将处于模塑部分之中的球接合部的一列(一边)的附近切断。切断的模塑沿球接合部的截面能够研磨的方向放置于圆筒状的模具(型)中，添加浇注固化剂而使埋入树脂固化。之后，将该装有半导体芯片的固化的圆筒状的树脂按照尽可能球接合部的中心附近露出的方式利用研磨器进行粗磨。按照一旦研磨至大概球接合部的中心截面附近则最终完成研磨及包含球中心部的面(通过引线部的中心线、且与中心线平行的面)恰好露出而成为分析面的位置的方式利用离子铣削装置进行微调整。如果引线部截面的引线宽度成为引线直径的长度则达到切断面成为包含球中心部的面的目标。以切断面作为分析的面，对该所期望的部位通过FE-SEM/EDX从球侧朝向电极侧进行线分析。线分析条件例如为加速电压为6keV、测定区域φ为0.18μm、测定间隔为0.02μm。
为了定量地测定金富集接合区域7的有无，在上述的测定试样的分析面(研磨截面)中，从球压缩部6侧介由接合界面朝向电极2侧，通过利用场发射型扫描电子显微镜(FE-SEM：Field Emission-Scanning Electron Microscope)附属的能量色散型X射线分析(EDX：Energy Dispersive X-ray Spectrometry)进行线分析而能够确认金富集接合区域7。线分析条件使用Hitachi High-Technologies公司制的FE-SEM SU8220和Bruker公司制的XFlash(R)5060FQ，设定为加速电压为6keV、测定长度为2μm、测定间隔为0.03μm、测定时间为60秒。在线分析的浓度曲线中，只要存在金浓度相对于银与金及铝的合计量为5原子％以上的部位，则可以判断形成了金富集接合区域7。
金富集接合区域可以在无空气球与电极相接触而接合的接合面附近、即铝与银与金共存的区域中作为金相对于金、银及铝的合计的比例成为5.0原子％以上、优选成为10.0原子％以上的规定的范围来评价。具体而言，对上述球接合部的截面的规定的部位从球接合部的任意的面朝向铝电极的面与引线长度方向平行地通过FE-SEM/EDX进行线分析时，可以在铝为超过5.0原子％且为95.0原子％以下的范围内的各测定点处，将金相对于金、银及铝的合计的比例成为5.0原子％以上、优选成为10.0原子％以上的规定的范围评价为金富集接合区域。这里，在铝浓度为超过5.0原子％且为95.0原子％以下的范围内进行测定的理由是由于存在下述情况：因分析中的噪声等的影响而不存在铝的部位的分析值不成为0原子％；仅铝的部位的分析值不成为100原子％。
图2表示利用EDX的线分析结果的一个例子。图2中，纵轴为各元素的浓度(原子％)，横轴为测定试样中的测定距离(μm)。图2的横轴的测定距离为约2.2μm的部位至约2.6μm的部位为止成为接合界面附近的区域，在那样的区域中存在金浓度为5.0原子％以上的区域、即金接合富集区域。其中，示出金的峰浓度为约15.0原子％。因此，可以判断具有图2中所示的浓度曲线的引线接合结构1在电极2与球压缩部6的接合界面附近处存在金富集接合区域7。此外，在图2中在接合界面附近处存在金浓度低的区域(横轴2.4μm附近)，但由其附近的银与铝的浓度比推测生成了耐蚀性强的Ag2Al金属间化合物。
上述的金富集接合区域7的形成范围优选为电极2与球压缩部6的接合界面的全域，但并不限于此。即，金富集接合区域7在提高电极2与球压缩部6的接合可靠性的方面，只要如图3中所示的那样，相对于球压缩部6的最大宽度Y，金富集接合区域7至少分别形成于从球压缩部6的两外周部至1/8的位置(以线X1及线X2表示)为止之间即可。其中，球压缩部6的最大宽度Y表示在将图3中所示的电极2与球压缩部6的接合结构沿引线3的长度方向切断而得到的截面图中与长度方向正交的水平方向上的球压缩部6的两最外端部(以线X表示)间的宽度。只要在从这样的两最外端部(线X)至将球压缩部6的最大宽度(线Y)八等分中的距离两最外端部为1/8的位置(线X1及线X2)为止之间至少形成金富集接合区域7即可。通过在这样的位置处形成金富集接合区域7，能够抑制由侵入接合界面中的大气、水分等引起的电极2与球压缩部6的接合可靠性的降低。原因在于，来自密封树脂等的卤族元素、水分由于从球接合面附近的两端、即球与电极的接合部时附近的微小的间隙等浸入的可能性高，因此在两端附近处具有耐腐蚀性高的金富集接合区域在阻止卤素等的浸入的意义上发挥非常重要的作用。
进而，发明者们进行了深入研究，结果获知：金富集接合区域7的形成范围优选按照占有率相对于上述的球压缩部6的最大宽度Y合计成为25％以上的方式形成。这里所谓的金富集接合区域7的占有率是指在图3中所示的电极2与球压缩部6的接合结构的截面图中，在对金富集接合区域7的形成区域进行分析时金富集接合区域7的形成区域相对于球压缩部6的最大宽度Y为25％以上。像这样，通过按照金富集接合区域7的占有率相对于球压缩部6的最大宽度Y成为至少25％的方式形成，能够抑制由侵入接合界面的大气、水分等引起的电极2与球压缩部6的接合可靠性的降低。需要说明的是，金富集接合区域7相对于球压缩部6的最大宽度Y的占有率只要至少为25％即可，但进一步更优选为40％以上，进一步优选为50％以上。
对金富集接合区域的测定方法进行说明。例如，在EPMA测定(面分析)中，通常，对于测定对象的元素的存在率，作为对测定对象照射电子射线时从该元素发出的X射线强度来测定，一般在EPMA图像上通过以色彩反映的彩色元素映射来显示该强度。即，不存在测定对象的元素的点显示为漆黑，按照元素的存在概率高的顺序，作为一个例子，以“白、红、黄、绿、蓝、黑”等等级来显示。在这样的EPMA图像的接合面附近，在金强度最小的点、即在EPMA图像上并非漆黑但在观测到由金产生的强度的部位中最暗的部位(接近黑的蓝色的部位)处，如果金浓度为5.0原子％以上，则可以将以强度比除此以外显示的上述的部位强的色彩显示的区域特定为金富集接合区域。此外，将线分析与EPMA图像(面分析)的结果重合，通过目视来判定是否成为可以将在线分析中观测到金浓度为5.0原子％或其以上的、强度与EPMA上的测定点同等或其以上的部位识别为强度差(图像上的色彩)的设定。由此，可以算出金富集接合区域的有无及占有率。需要说明的是，在算出金富集接合区域的占有率的情况下，使用EPMA的彩色元素映射图像，但由于有时越将图像放大则金富集接合区域越以“疏”状态见到，因此优选以至少球压缩部被收入1张图像(框)的程度的倍率来算出占有率。
在实施方式的引线接合结构1中，以银作为主要成分的芯材(银芯材)4是主要构成接合线3的构件，承担接合线3的功能。这样的芯材4优选由纯银来构成，但根据情况也可以由在银中加有添加元素的银合金来构成。但是，为了不损害作为银接合线的功能，芯材4设定为含有银作为主要成分的芯材。这里，所谓含有银作为主要成分是指芯材4包含至少50质量％以上的银。在由银合金来构成芯材4的情况下，优选适用含有选自钯(Pd)、铂(Pt)、磷(P)、金(Au)、镍(Ni)、铜(Cu)、铁(Fe)、钙(Ca)、铑(Rh)、锗(Ge)、镓(Ga)及铟(In)中的至少1种以上的元素的银合金，但并不限定于这些。
构成芯材4的银合金中的添加元素对于提高与电极的接合性、接合可靠性、机械强度等显示出效果。但是，如果添加元素的含量过多则有可能芯材4的电阻率增加，作为银接合线的功能降低。因此，金覆盖银接合线3优选按照成为金引线(纯度为99.99质量％(4N))的电阻率以下、例如2.3μΩ·cm以下的范围的方式设定添加元素的含量。在由纯银及银合金中的任一者来构成芯材4的情况下，也可以包含不可避免的杂质，但优选为金覆盖银接合线3的电阻率成为2.3μΩ·cm以下的范围的杂质量。通过适用这样的银芯材4，能够满足对接合线3所要求的电阻率的值。常常认为含有较多电阻率比金低的银的银合金的电阻率较低，但与纯金(4N)相比银合金大多通过合金化而电阻率变高。需要说明的是，引线的电阻率优选通过四端子法来测定，例如使用毫欧计(横河Hewlett-Packard株式会社制型号4328A)等来进行测定。
在实施方式的金覆盖银接合线3中，覆盖层5含有金作为主要成分。这里，所谓含有金作为主要成分是指覆盖层5含有50质量％以上的金。覆盖层5中的金含量越多越好，只要至少金在覆盖层5中含有50质量％以上即可，进而金含量优选为80％质量以上，更优选为99质量％以上。覆盖层5的金含量可以从接合线3的表面起通过利用俄歇电子分光(AES：AugerElectron Spectroscopy)等的引线最表面的定量分析来测定。需要说明的是，这里所谓的金含量是相对于检测到的金属元素的合计量的值，不包含在表面通过吸附等而存在的碳、氧等。
上述的金覆盖银接合线3优选具有13μm～30μm的线径。如果引线3的线径低于13μm，则在半导体装置的制造时使用接合线3来进行引线接合时，有可能强度、导电性等降低而引线接合的可靠性等降低。如果引线3的线径超过30μm，则争取不到接合根数、和与邻接的接合线的接触(短路)的可能性变高。
在具有上述的线径的金覆盖银接合线3中，根据线径，覆盖层5的厚度优选为50nm～260nm。覆盖层5的厚度表示从以金作为主要成分的区域的引线3的表面起相对于垂直方向朝向芯材4的深度方向的厚度。如果覆盖层5的厚度低于50nm，则有可能通过以金作为主要成分的覆盖层5无法充分提高金覆盖银接合线3与电极2的接合可靠性。如果覆盖层5的厚度超过260nm，则有可能覆盖层5的形成性降低。需要说明的是，覆盖层5的厚度优选根据金覆盖银接合线3的线径来设定。
覆盖层5的厚度设定为如以下那样测定的值。即，在金覆盖银接合线3中，从其表面起通过AES沿深度方向实施元素浓度分析，以将表面附近所存在的金的含量的最大值设定为100％时的位于50％的部位作为边界部，求出从该边界部至表面为止的区域作为覆盖层5的厚度。从金覆盖银接合线3的表面向深度方向的元素分布可以通过AES分析来测定。例如，作为从引线1的表面朝向银芯材4对覆盖层5的各元素浓度进行分析的手段，利用AES分析的浓度测定是有效的。这里，作为一个例子，使用日本电子制的俄歇电子分光装置(商品名：JAMP-9500F)，设定为一次电子射线的加速电压为10kV、照射电流为50nA、光束直径约为4μmφ，通过Ar离子溅射速度以SiO2换算值计为约3.0nm/min的条件来实施。
在实施方式的引线接合结构1中，电极2与球压缩部6的接合界面附近处的金富集接合区域7的形成方法没有特别限定。作为金富集接合区域7的形成方法，例如可以通过在金覆盖银接合线3的一端形成FAB时，在FAB的表面形成金富集的区域(表面金富集区域)来达成。通过将在表面形成有金富集区域的FAB与电极2接合来形成球压缩部6，能够在电极2与球压缩部6的接合界面附近处形成金的浓度相对于金与银与铝的合计量为5原子％以上的金富集接合区域7。关于详细的形成方法在下文叙述。
作为金富集接合区域7的形成方法的一个例子，对控制接合线来形成的方法进行说明。即，对将在表面形成有金富集区域的FAB与电极2接合来形成球压缩部6的方法进行叙述。在将金覆盖银接合线3与电极2进行接合时，首先，如图4中所示的那样，在金覆盖银接合线3的一端形成FAB8。作为FAB8的形成条件，例如在金覆盖银接合线3的线径为13μm～30μm的情况下，根据线径，按照放电电流值成为30mA～120mA、FAB8的直径成为引线线径的1.5倍～2.0倍的方式设定电弧放电条件。接合器装置例如可以使用Kulicke&Soffa公司制的接合器装置(全自动接合器：IConn PLUS)等市售品。在使用该接合器装置的情况下，作为装置的设定，优选适用放电时间为50μs～1000μs、EFO-Gap为20mil～40mil(约635μm～1143μm)、尾长为6mil～12mil(约152μm～305μm)。此外，在使用该接合器装置以外的接合器装置的情况下，只要是与该接合器装置同等的条件、例如FAB8的直径成为与该接合器装置同等的大小的条件即可。
此时，在将覆盖于银接合线表面的金覆盖层5熔融凝固来制作FAB时，表面的金进入到球内部，结果是球表面的金浓度下降，相对地银浓度上升，在与以铝作为主要成分的电极进行接合时生成容易被腐蚀的Ag3Al金属间化合物，针对这样的课题，发明者们反复深入研究了：在形成球时也与固体引线同样地使金也停留于球表面而相对地减少银浓度，在与铝电极接合时耐腐蚀的Ag2Al金属间化合物的生成；以及是否可以使相对于化学反应非常稳定的“贵”的金停留于引线接合界面附近。特别是认为难道不是如果在金覆盖层中添加某些元素则即使是在熔融时金也停留于表面，从而反复进行了在镀金时添加许多种类的元素而制作FAB来对表面的金浓度进行分析的实验。其结果是，最终发现：如果添加第15及16族元素则金停留于FAB表面。
通常，在由不添加特殊元素的金来形成的情况下，在使金覆盖银接合线3的一端熔融·凝固而形成FAB8时，构成覆盖层5的金会进入到银芯材4中。因而，无法在FAB8的表面形成金富集的区域(表面金富集区域)。换言之，金覆盖层虽然在FAB8的形成前发挥效果，但是在FAB8的形成后无法存在表面金富集区域。即，在楔形接合中发挥效果，但在球接合中无法充分发挥高可靠性的效果。即使将那样的FAB8与电极2进行接合，也无法在电极2与球压缩部6的接合界面附近处再现性良好地形成金富集接合区域7。这里，即使单纯增厚金层的厚度，由于在与银芯材的直径比较的情况下，金层的厚度的比率小，因此也无法抑制金进入到银芯材中。此外，仅基于金层的厚度来提高FAB的形成后的表面中的金浓度的情况下，成为金覆盖银引线这样的更接近金引线的状态，材料成本大幅上升。此外，如果将金层的厚度换算成引线整体中的金浓度而超过7质量％，则FAB的球形成性、即产生球的偏芯等的可能性变高。
发明者们如上所述深入研究的结果是，阐明了抑制FAB8的形成时的金向银芯材4中的进入的解决手段。发现金向银芯材4中的进入的抑制可通过使构成覆盖层5的金中含有选自硫(S)、硒(Se)、碲(Te)、砷(As)及锑(Sb)中的至少1种以上的第15及16族元素来获得。进而发现，在量上相对于引线整体，第15及16族元素的合计量为4质量ppm～80质量ppm是适宜的。
由第15及16族元素带来的抑制金向银芯材4中的进入的机理虽然未被完全解明，但推测在形成FAB8的过程中，覆盖层5中的第15及16族元素作用于熔融状态的覆盖层5的表面张力，有助于形成金富集的区域。在以往的金覆盖银接合线的情况下，由于熔融银的表面张力比熔融金的表面张力小，通过表面张力的不同而产生的流动(马伦哥尼对流)从表面张力小的一方朝向大的一方、即从熔融银(熔融球)朝向熔融金(熔融状态的覆盖的金)而产生，因此熔融金向球内部移动。另一方面，在覆盖层5中存在第15及16族元素的情况下，熔融的覆盖层5的表面张力与熔融银相比变小，马伦哥尼对流的方向从熔融金反转成熔融银的方向，熔融金不会进入到FAB8的内部。因此，推测能够在FAB8的表面形成表面金富集区域9。
关于上述的覆盖层5中的第15及16族元素发挥效果的时机及形成表面金富集区域的过程，顺着FAB8的形成过程进行说明。FAB8通过将金覆盖银接合线3在引线或凸块上进行第二接合之后，抽出规定长度的引线，在切断的接合线3的前端与放电焊枪之间产生电弧放电而将引线前端熔融来形成。由于接合线3在第二接合时被毛细管压碎而变形，因此接合线3与毛细管相接触的区域不存在覆盖层5，成为芯材4露出的状态。在熔融球的形成初期阶段，由于仅该芯材4露出的引线前端被熔融的球存在于不存在覆盖层5的部位，因此未形成金富集区域。如果随着初期熔融球的熔融通过电弧放电而进展，芯材4未露出的引线部分开始熔融，则覆盖层5中的第15及16族元素作用于熔融时的表面张力，熔融金不会进入到FAB8的内部而存在于FAB8的表面区域中。不久，从小的球逐渐生长成大的球，但金从接合线3被连续地供给。熔融金与通过电弧放电的热而熔融的芯材4合金化。
在具有覆盖层5的金覆盖银接合线3中，金优选相对于引线3的整体量以2质量％～7质量％的范围包含。如果金相对于引线3的整体量的含量低于2质量％，则有可能无法充分提高使用形成于以银芯材4作为主体的金覆盖银接合线3上的FAB8而形成的球压缩部6与电极2之间的接合可靠性。如果金相对于引线3的整体量的含量超过7质量％，则熔融时的球形状、进而FAB8的形状因偏芯等而降低，球压缩部6的形状、可靠性受损，并且金覆盖银接合线3的材料成本上升。虽然也因引线3的直径、覆盖层5的厚度而异，但金相对于引线3的整体量的含量更优选为3.5质量％以上。
在覆盖层5中存在第15及16族元素的情况下，第15及16族元素优选相对于上述的金覆盖银接合线3的整体量以4质量ppm～80质量ppm的范围包含。如果第15及16族元素相对于引线3的整体量的含量低于4质量ppm，则无法充分获得FAB8的形成时的金的富集效果、由其带来的表面金富集区域的形成性。如果第15及16族元素相对于引线3的整体量的含量超过80质量ppm，则在覆盖层5中变得容易产生裂纹、开裂等，在拉丝加工时断线等加工性、生产率降低，变得难以得到所期望的线径的金覆盖银接合线3。需要说明的是，第15及16族元素也可以将2种以上混合而适用，该情况下按照第15及16族元素的合计量成为上述的含有范围的方式进行调整。
在使用上述的具有含有第15及16族元素的覆盖层5的覆盖银接合线1的情况下，通过覆盖层5中含有的第15及16族元素，在FAB8的表面区域、例如虽然也因所形成的FAB8的直径而异但从表面起相对于深度方向为10μm以下(或相对于FAB8的直径为10％以下)的范围形成表面金富集区域9。该表面金富集区域9由于在FAB8与电极2的接合后也被维持，因此能够在电极2与球压缩部6的接合界面附近处形成金富集接合区域7。即，能够得到具有金富集接合区域7的引线接合结构1。需要说明的是，上述的金富集接合区域7的形成方法及形成过程是一个例子，并不限定于此。
例如，关于FAB与电极2的接合条件，即使是以下那样的条件也能够形成金富集接合区域7。具体而言，通过在铝电极表面蒸镀金等也能够形成金富集接合区域7。然而，电极上的金覆盖从材料成本、制造成本的方面出发成本变得非常高，因此不推荐。实施方式的引线接合结构1是通过在电极2与球压缩部6的接合界面附近处设置金富集接合区域7而提高上述的电极2与球压缩部6的接合可靠性的结构，因此金富集接合区域7的形成方法没有特别限定。
以下，对金覆盖银接合线3的整体量中的金的含量及第15及16族元素的含量的算出方法进行叙述。首先，算出金的含量。将接合线3放入稀硝酸中，将芯材4溶解后，采集溶解液。在该溶解液中加入盐酸，用超纯水制成定容液。覆盖层5用稀王水溶解，用超纯水制成定容液。通过ICP发光分光分析法(ICP-AES：Inductively Coupled Plasma Atomic EmissionSpectroscopy)来进行这些定容液中的金的定量分析，测定金含量。
接着，算出第15及16族元素的含量。关于覆盖层5的硒及碲的含量，将接合线3放入稀硝酸中，将芯材4熔融后提取覆盖层5。进而，将覆盖层5用稀王水加热分解后，使用以超纯水定容的溶液进行测定。对该定容液中的硒、碲、砷及锑的定量分析使用ICP质量分析法(ICP-MS：Inductively Coupled Plasma Mass Spectrometry)进行测定。另一方面，关于芯材4的硒、碲、砷及锑的含量，将接合线3放入稀硝酸中，使用将芯材4熔融而得到的溶液通过ICP-MS或ICP-AES进行测定。之后，由覆盖层5及芯材4的金的含量和硒、碲、砷及锑的含量来算出接合线3整体中的金含量和硒、碲、砷及锑的含量。此外，除了上述以外，还有通过在ICP-AES中安装氢化物产生装置并生成硒、碲、砷及锑的氢化物来进行分析的方法。此外，芯材4及覆盖层5的硫(S)的含量对于接合线3使用燃烧红外线吸收法进行测定。每一次测定的接合线3的重量优选设定为0.5g以上。在试样难以熔化的情况下，根据需要也可以使用助燃材。
接着，对接合线的制造方法进行说明。在使用银作为芯材4的情况下，通过使规定的纯度的银熔化，此外在使用银合金的情况下，通过使规定的纯度的银与添加元素一起熔化，可得到银芯材材料或银合金芯材材料。对于熔化，使用电弧加热炉、高频加热炉、电阻加热炉、连续铸造炉等加热炉。出于防止混入来自大气中的氧或氢的目的，加热炉的银熔液的上部优选保持为真空或氩、氮等不活泼气体气氛中。熔化后的芯材材料从加热炉按照成为规定的线径的方式铸造凝固，或将熔融的芯材材料在铸型中进行铸造而制作锭，将该锭进行辊轧后，拉丝至规定的线径而得到银线材(包含纯银线材及银合金线材)。
作为在银线材的表面形成金层的方法，例如使用镀覆法(湿式法)和蒸镀法(干式法)。镀覆法可以是电解镀覆法和无电解镀覆法中的任一种方法。就触击电镀或薄镀等电解镀覆而言，由于镀覆速度快，并且如果适用于镀金则金层与银线材的密合性良好，因此优选。为了通过镀覆法而使金层内含有硫族元素，例如在上述电解镀覆中，使用使镀金液中含有包含选自硫、硒、碲、砷及锑中的至少1种的镀覆添加剂的镀覆液。此时，通过调整镀覆添加剂的种类或量，可以调整覆盖层5中的第15及16族元素含量，进而可以调整引线3中的第15及16族元素含量。
作为蒸镀法，可以利用溅射法、离子镀法、真空蒸镀法等物理蒸镀(PVD)和热CVD、等离子体CVD、有机金属气相生长法(MOCVD)等化学蒸镀(CVD)。根据这些方法，不需要洗涤形成后的金覆盖层，没有洗涤时的表面污染等担心。作为通过蒸镀法使金层内含有第15及16族元素的方法，有使用含有第15及16族元素的金靶且通过磁控溅射等来形成金层的方法。适用除此以外的方法的情况也只要使用使金材料中含有第15及16族元素而得到的原料即可。
形成金层的时机没有特别限定。通过将覆盖有金层的银线材拉丝至最终线径并根据需要进行热处理，可制造在银芯材4的表面设置有覆盖层5的金覆盖银接合线3。拉丝加工可以在银线材的阶段实施，此外也可以对银线材实施拉丝加工至一定程度的线径，在形成金层后拉丝加工至最终线径。拉丝加工和热处理也可以阶段性进行。拉丝加工的加工率根据所制造的金覆盖银接合线3的最终线径或用途等来决定。拉丝加工的加工率一般而言以将银线材加工至最终线径为止的加工率计优选为90％以上。该加工率可以作为引线截面积的减少率而算出。拉丝加工优选使用多个金刚石拉丝模按照阶段性地缩小线径的方式进行。这种情况下，每一个金刚石拉丝模的断面收缩率(加工率)优选为5％～15％。
将覆盖有金层的银线材拉丝至最终线径之后，优选实施最终热处理。最终热处理在最终线径方面，考虑将残留于引线3的内部的金属组织的应变除去的消除应力热处理或所需要的引线特性来执行。消除应力热处理优选考虑所需要的引线特性来决定温度及时间。此外，也可以在引线制造的任意的阶段实施与目的相应的热处理。作为这样的热处理，有引线的拉丝过程中的消除应力热处理、在形成金层后用于提高接合强度的扩散热处理等。通过进行扩散热处理，能够提高芯材4与覆盖层5的接合强度。关于热处理，使引线在被加热至规定的温度的加热气氛内通过而进行热处理的移动式热处理由于容易调节热处理条件，因此优选。在移动式热处理的情况下，热处理时间可以通过引线的通过速度和加热容器内的引线的通过距离来算出。作为加热容器，使用电炉等。
接着，在上述的金覆盖银接合线3的一端形成FAB8。FAB8通过在引线3的前端与放电焊枪之间产生电弧放电并将引线3的前端熔融而形成。将形成于金覆盖银接合线3的一端的FAB8通过超声波并用热压焊法等与电极2进行接合。通过使与电极2相接触的FAB8通过超声波并用热压接时的压力而变形，并且通过超声波及热与电极2进行接合，能够形成与电极2接合的球压缩部6。
(半导体装置)
接着，对适用了实施方式的引线接合结构的半导体装置参照图5～图7进行说明。需要说明的是，图5是表示实施方式的半导体装置的树脂密封之前的阶段的截面图，图6是表示实施方式的半导体装置的树脂密封后的阶段的截面图，图7是将实施方式的半导体装置中的半导体芯片的电极与接合线的接合部放大而表示的截面图。
实施方式的半导体装置10(树脂密封之前的半导体装置10X)如图5及图6中所示的那样，具备具有外部电极11的电路基板12、配置于电路基板12上且分别具有至少1个电极(芯片电极)13的多个半导体芯片14(14A、14B、14C)、和将电路基板12的外部电极11与半导体芯片14的电极13及多个半导体芯片14的电极13间连接的接合线15。对于电路基板12，例如使用在树脂材或陶瓷材等绝缘基材的表面或内部设置有布线网的印制电路布线板或陶瓷电路基板等。
需要说明的是，图5及图6表示在电路基板12上安装有多个半导体芯片14的半导体装置10，但半导体装置10的构成并不限于此。例如，半导体芯片也可以安装于引线框上，该情况下半导体芯片的电极介由接合线15与作为引线框的外部电极发挥功能的外部引线连接。半导体芯片的相对于电路基板或引线框的搭载数可以是1个及多个的任一者。接合线15适用于电路基板12的外部电极11与半导体芯片14的电极13、引线框与半导体芯片的电极及多个半导体芯片14的电极13间的至少1个。
图5及图6中所示的半导体装置10的多个半导体芯片14中，半导体芯片14A、14C介由管芯焊接材16被安装于电路基板12的芯片安装区域中。半导体芯片14B介由管芯焊接材16被安装于半导体芯片14A上。半导体芯片14A的1个电极13介由接合线15与电路基板12的外部电极11连接，另1个电极13介由接合线15与半导体芯片14B的电极13连接，又1个电极13介由接合线15与半导体芯片14C的电极13连接。半导体芯片14B的另1个电极13介由接合线15与电路基板12的外部电极11连接。半导体芯片14C的另1个电极13介由接合线15与电路基板12的外部电极11连接。
半导体芯片14具备包含硅(Si)半导体或化合物半导体等的集成电路(IC)。芯片电极13例如由至少在最表面具有铝(Al)层、AlSiCu、AlCu等铝合金层的铝电极制成。铝电极例如通过在硅(Si)基板的表面按照与内部布线电连接的方式覆盖Al或Al合金等电极材料而形成。半导体芯片14介由外部电极11及接合线15与外部设备之间进行数据通信、或者从外部设备供给电力。
电路基板12的外部电极11介由接合线15与安装于电路基板12上的半导体芯片14的电极13电连接。在实施方式的半导体装置10中，接合线15的一端与芯片电极13进行球接合(第一接合)，另一端与外部电极11进行楔形接合(第二接合)。将多个半导体芯片14的电极13间用接合线15进行连接的情况也同样，接合线15的一端与半导体芯片14的芯片电极13进行球接合(第一接合)，另一端与其他的半导体芯片14的芯片电极13进行楔形接合(第二接合)。需要说明的是，半导体芯片14的电极13也包含在处于半导体芯片14上的电极焊盘上预先接合有凸块的形态(未图示)。
在将接合线15的一端与芯片电极13进行球接合时，通过将接合线15的一端通过放电等而熔融，通过表面张力等使其凝固成球状，从而形成图4中所示那样的FAB8。通过将这样的FAB8通过超声波并用热压焊法等与芯片电极13进行接合，形成图1中所示的引线接合结构1。即，如图7中所示的那样，形成具有接合线15、芯片电极13和与芯片电极13接合的球压缩部6的引线接合结构1。之后，通过按照将多个半导体芯片14及接合线15进行树脂密封的方式，在电路基材12上形成密封树脂层17，从而制造半导体装置10。作为半导体装置10的具体例子，可列举出逻辑IC、模拟IC、分立半导体、半导体存储器、光半导体等。
对于半导体装置10中的引线接合结构1，适用上述的实施方式的引线接合结构1。即，在设置于接合线15的一端的球压缩部6与芯片电极13的接合界面附近处，如图1中所示的那样，设置有金的浓度相对于金与银与铝的合计量为5原子％以上的金富集接合区域7。通过存在这样的金富集接合区域7并提高接合界面附近处的金浓度，从而抑制非常脆、容易被腐蚀的Ag3Al金属间化合物的形成，形成耐蚀性优异且稳定的Ag2Al金属间化合物，由此能够提高电极2与球压缩部6的接合可靠性，进而能够提高半导体装置1的可靠性。
实施例
接着，对本发明的实施例进行说明。本发明并不限定于以下的实施例。例1～26为实施例，例27～32为比较例。
(实施例1～26)
作为芯材，准备通过连续铸造而制作的银或银合金的芯材，进行连续拉丝而加工至中间线径为0.05mm～1.0mm为止。进而，对于中间线径的银线材，使用适量添加有硫、硒、碲、砷及锑的各添加剂的金电解镀覆浴，以将银线材一边连续地送线一边浸渍的状态，在银线材中以电流密度0.20A/dm2～2.0A/dm2流过电流，形成金覆盖层。之后，对拉丝加工至最终线径的φ20μm为止的引线实施最终热处理，制作了实施例1～实施例26的金覆盖银接合线。
(比较例27～32)
与实施例同样地操作，制作了金覆盖银接合线。关于接合线的组成，汇总示于表1中。
(含量测定)
金覆盖银接合线中的金含量(金为覆盖层来源，不包含于银芯材中)、银芯材中的作为添加元素的钯、铟及第15及16族元素含量按照上述的方法(参照上述的方法)进行测定。将其结果示于表1中。
(引线表面开裂观察)
对于中间线径及最终线径的金覆盖银接合线的外观，使用KEYENCE公司制的激光显微镜(商品名：VK-X200)，确认了高倍率下的金被膜的开裂(龟裂)的有无。采样根数合计为10根，将由于主要在拉丝加工时产生的引张应力而在金被膜中产生龟裂且即使见到1根银芯材的露出的情况设定为不合格(X)，将1根也未见到的情况设定为合格(○)。将其结果示于表1中。需要说明的是，对于有表面开裂的样品，由于未实施这之后的球形成性、HAST评价等，因此在表中表示为未实施(-)。
(FAB制作条件)
通过上述的条件来制作FAB，以上述的接合条件与电极进行接合(参照第8页第20～27行、第13页第30行～第14页第12行)。
(球形成性)
球形成性可以通过球压接后的真圆性来评价。对于30根的第一接合，从上部观察所接合的球，测定压接球的最大宽度和与其正交的宽度，求出最大宽度和与其正交的宽度之比(最大宽度/正交的宽度)。如果该比的值的上述30根的平均值为1.00以上且低于1.15则设定为良好(○)，如果为1.15以上则有问题且设定为不良(X)。
(金富集接合区域等的测定)
接着，对于通过上述的方法而制作的样品的接合界面附近，测定金富集接合区域的有无(金浓度分析值)及在相对于球压缩部的全长为八分之一的部位与球压缩部的端之间是否存在金富集接合区域、以及接合界面附近处的占有率是否有25％以上。每一个样品，电极与球接合的接合结构形成4组。对于该4组进行了上述3个评价。关于金富集接合区域的金浓度，不考虑钯或铟及第15及16族元素等添加元素而求出。即，不代入分母而求出。表1的金富集接合区域的金的分析值采用4组的接合结构中金浓度最高的组的值，在该组的接合界面附近处的线分析的测定点处从金浓度高的顺序选择3点，记载该3点的平均值。关于在从压缩部的两端至上述八分之一的部位为止之间是否存在金富集接合区域的评价，4组的球全部有的情况设定为合格(○)，如果即使1组没有则设定为不合格(X)。同样地关于金富集接合区域的占有率，在4组的接合结构全部有25％以上的情况下记载为合格(○)，即使1组低于25％的情况也记载为不合格(X)。(关于各评价方法的详细情况，参照第9页第18行～第12页第1行)。
(HAST试验用样品的制作)
对于各例中得到的金覆盖银接合线，利用市售的接合器装置(K&S ICONN)，在BGA(Ball Grid Array，球栅阵列)基板上的厚度为300μm的Si芯片上的厚度为0.8μm的Al-0.5质量％Cu合金电极上，分别以与上述无空气球、球接合及第二接合同样的条件进行了引线接合。即，无空气球的形成使用全自动接合器，按照球径成为线径的1.5～2.3倍的范围的规定的大小的方式，将放电结球(EFO)电流在30～90mA的范围、将放电时间在50～1000μs的范围内分别调节为规定的值，以EFO-Gap为25～45mil(约635～1143μm)、尾长为6～12mil(约152～305μm)进行。
关于第一接合的条件，例如对于引线线径φ为20μm的实施例1，形成球径为36μm的无空气球，按照球压缩部的高度成为10μm、球压缩部的与接合面平行方向的最大宽度成为45μm、球剪切强度成为15gf以上的方式调整接合条件。此时，芯片上的Al-0.5质量％Cu合金电极仅相邻的结合部被电连接，由相邻的2根引线彼此以电形成1个电路，形成了合计320个电路。之后，将该BGA基板上的Si芯片使用市售的传递模塑机(第一精工制株式会社、GPGP-PRO-LAB80)进行树脂密封而得到了试验片。需要说明的是，密封的树脂使用了市售的无卤素的树脂(氯浓度为15ppm以下、ph为6～7)。此外，对于实施例的试验片，按照球压缩部的高度成为7～13μm、球压缩部的与接合面平行方向的最大宽度成为所形成的无空气球的1.2倍的方式进行了球接合。
<HAST(Highly Accelerated Temperatureand Humidity Stress Test(高温高湿环境暴露试验))>
对于该试验片，使用HAST装置(株式会社平山制作所、PCR8D)，在130℃、85.0％RH(相对湿度)、2.2气压下保持200小时。在保持前后测定上述320个电路的电阻值，将保持后的电阻值与保持前的电阻值相比在全部的电路中上升率为8％以下的情况设定为(S)，将即使1个电路超过8％且除此以外的电路为10％以下的情况设定为(A)，将即使1个电路超过10％且除此以外的电路为15％以下的情况设定为(B)，将即使1个电路超过15％且除此以外的电路为20％以下的情况设定为(C)，将超过20％的电路即使为一个的情况设定为不良(×)。20％以下标注S～C的等级但由于是在制品上没有问题的水平，因此设定为合格。
[表1]
如表1中所示的那样，根据实施例1～26的金覆盖银接合线，能够在含有铝的电极与球压缩部的接合界面附近处形成金浓度相对于铝与银与金的合计成为5.0原子％以上的金富集接合区域。通过存在那样的接合结构，HAST评价变得良好，能够提供即使长时间暴露于高温高湿等严酷的环境下而连接部的电阻率也不会上升的具有高可靠性的半导体装置。作为根据表1的倾向，优选金富集接合区域存在于接合界面的两端附近处，此外获知，通过在接合界面中金富集接合区域相对于球压缩部的宽度占25％以上，HAST评价良好。进而，在引线的芯材中添加钯或铟的添加元素也成为HAST评价变得良好的要素之一。关于金富集接合区域的金浓度，也存在金浓度越高则HAST评价变得越好的倾向。非要选择的话，认为金浓度高与在芯材中添加钯等相比更对HAST评价带来良好的影响。
另一方面，如比较例中所示的那样，获知如果覆盖于引线上的金层(表1中浓度换算的值)低于2.0质量％，则金富集接合区域的金浓度变得低于5原子％，在HAST评价中变得不合格，相反如果过于增厚覆盖于引线上的金层(这里如果进行浓度换算而超过7质量％)，则在FAB形成时产生偏芯等，球形成性变差。第15族元素及第16族元素的添加量也变得重要。如果低于4质量ppm则金富集接合区域的金浓度变得低于5原子％，HAST评价也变得不合格，如果超过80质量ppm，则这次在引线表面产生开裂不良。当然，不添加第15族及第16族元素的情况也金富集接合区域变得低于5原子％，HAST评价也变得不合格。
如上所述，根据本发明的引线接合结构及其中使用的接合线，通过在抑制接合线的电阻率的上升的基础上，在电极与球压缩部的接合界面附近处设置金的浓度相对于金与银与铝的合计量为5原子％以上的金富集接合区域，能够提高电极与球压缩部的接合可靠性。此外，根据适用了那样的引线接合结构的本发明的半导体装置，能够提高由金富集接合区域带来的电极与球压缩部的接合可靠性、进而半导体装置自身的可靠性。
符号的说明
1…引线接合结构、2…电极、3…金覆盖银接合线、4…芯材(银芯材)、5…覆盖层、6…球压缩部、7…金富集接合区域、8…FAB(球)、9…表面金富集区域、10…半导体装置、11…外部电极、12…电路基板、13…芯片电极、14…半导体芯片、15…接合线、16…管芯焊接材、18…密封树脂层。

Claims (7)

1.一种引线接合结构，其是具有含有铝的电极、接合线、和设置于所述接合线的一端且与所述电极接合的球压缩部的引线接合结构，
所述接合线是具有以银作为主要成分的芯材和设置于所述芯材的表面且以金作为主要成分的覆盖层、且含有选自硫、碲、硒、砷及锑中的至少1种第15及16族元素的金覆盖银接合线，相对于引线整体，金浓度为2.0质量％～7.0质量％，第15及16族元素浓度合计为4质量ppm～80质量ppm，
在所述电极与所述球压缩部的接合界面附近处具有金浓度相对于铝与银与金的合计成为5.0原子％以上的金富集接合区域。
2.根据权利要求1所述的引线接合结构，其中，所述接合界面附近的金富集接合区域各自形成于相对于所述球压缩部的最大宽度至少从所述球压缩部的两端至1/8的位置之间。
3.根据权利要求1或2所述的引线接合结构，其中，所述接合界面附近的金富集接合区域的占有率相对于所述球压缩部的最大宽度合计为25％以上。
4.一种金覆盖银接合线，其是权利要求1～权利要求3中任一项所述的引线连接结构中使用的金覆盖银接合线，所述金覆盖银接合线具有含有银作为主要成分的芯材和设置于所述芯材的表面且含有金作为主要成分的覆盖层，
所述金覆盖银接合线含有选自硫、碲、硒、砷及锑中的至少1种第15及16族元素，
在所述金覆盖银接合线中，相对于引线整体，金浓度为2.0质量％～7.0质量％，第15及16族元素浓度合计为4质量ppm～80质量ppm，
所述金覆盖银接合线在含有铝的电极上进行球接合而形成球压缩部时，在所述电极与所述球压缩部的接合界面附近处，形成金浓度相对于铝与金与银的合计成为5.0原子％以上的金富集接合区域。
5.根据权利要求4所述的金覆盖银接合线，其中，所述金覆盖银接合线的电阻率为2.3μΩ·cm以下。
6.根据权利要求4或权利要求5所述的金覆盖银接合线，其中，构成芯材的银合金含有选自钯(Pd)、铂(Pt)、磷(P)、金(Au)、镍(Ni)、铜(Cu)、铁(Fe)、钙(Ca)、铑(Rh)、锗(Ge)、镓(Ga)及铟(In)中的至少1个元素。
7.一种半导体装置，其是如下连接而得到的半导体装置：
将具有至少1个含有铝的电极的一个或多个半导体芯片；
引线框或基板；和
选自所述半导体芯片的电极与所述引线框之间、所述半导体芯片的电极与所述基板的电极之间及所述多个半导体芯片的电极间中的至少1者通过接合线进行连接，
所述接合线是具有含有银作为主要成分的芯材和设置于所述芯材的表面且含有金作为主要成分的覆盖层、且含有选自硫、碲、硒、砷及锑中的至少1种第15及16族元素的金覆盖银接合线，相对于引线整体，金浓度为2.0质量％～7.0质量％，第15及16族元素浓度合计为4质量ppm～80质量ppm，
所述电极与所述接合线的连接结构具备按照将所述接合线的一端与所述电极接合的方式设置的球压缩部，在所述电极与所述球压缩部的接合界面附近处，设置有金的浓度相对于金与银与铝的合计量为5原子％以上的金富集接合区域。
CN202080064592.7A 2019-10-01 2020-03-09 引线接合结构和其中使用的接合线及半导体装置 Active CN114502754B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019181763 2019-10-01
JP2019-181763 2019-10-01
PCT/JP2020/010119 WO2021065036A1 (ja) 2019-10-01 2020-03-09 ワイヤ接合構造とそれに用いられるボンディングワイヤ及び半導体装置

Publications (2)

Publication Number Publication Date
CN114502754A CN114502754A (zh) 2022-05-13
CN114502754B true CN114502754B (zh) 2023-11-17

Family

ID=75336861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080064592.7A Active CN114502754B (zh) 2019-10-01 2020-03-09 引线接合结构和其中使用的接合线及半导体装置

Country Status (6)

Country Link
JP (1) JP7269361B2 (zh)
KR (1) KR20220047621A (zh)
CN (1) CN114502754B (zh)
DE (1) DE112020004723T5 (zh)
TW (1) TWI812853B (zh)
WO (1) WO2021065036A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022270050A1 (ja) * 2021-06-25 2022-12-29 日鉄マイクロメタル株式会社 半導体装置用ボンディングワイヤ
JP7157280B1 (ja) 2021-06-25 2022-10-19 日鉄マイクロメタル株式会社 半導体装置用ボンディングワイヤ
CN117038618A (zh) 2021-06-25 2023-11-10 日铁新材料股份有限公司 半导体装置用接合线
US20230319971A1 (en) * 2022-03-30 2023-10-05 Applied Materials, Inc. Methods of manufacturing plasma generating cells for a plasma source

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417436A (en) * 1987-07-10 1989-01-20 Kobe Steel Ltd Composite bonding wire
JPS6417437A (en) * 1987-07-10 1989-01-20 Kobe Steel Ltd Bonding method for composite bonding wire
JP2001196411A (ja) * 2000-01-11 2001-07-19 Noge Denki Kogyo:Kk 金被覆した銀線ボンディングワイヤ
CN103311202A (zh) * 2012-03-16 2013-09-18 台湾积体电路制造股份有限公司 集成电路的引线接合结构
JP2015162617A (ja) * 2014-02-28 2015-09-07 サンケン電気株式会社 半導体装置
CN105981164A (zh) * 2015-07-23 2016-09-28 日铁住金新材料股份有限公司 半导体装置用接合线
CN106415830A (zh) * 2015-05-26 2017-02-15 日铁住金新材料股份有限公司 半导体装置用接合线
JP6507329B1 (ja) * 2019-02-08 2019-04-24 田中電子工業株式会社 パラジウム被覆銅ボンディングワイヤ、ワイヤ接合構造、半導体装置及び半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3673368B2 (ja) 1997-05-23 2005-07-20 新日本製鐵株式会社 半導体素子用金銀合金細線
JP2001096411A (ja) 1999-09-28 2001-04-10 Hitachi Tool Engineering Ltd ツイストドリル
US9740442B2 (en) 2010-12-21 2017-08-22 Sato Holdings Kabushiki Kaisha Virtual input/output device for printers
JP4771562B1 (ja) * 2011-02-10 2011-09-14 田中電子工業株式会社 Ａｇ−Ａｕ−Ｐｄ三元合金系ボンディングワイヤ
US9059003B2 (en) 2012-02-27 2015-06-16 Nippon Micrometal Corporation Power semiconductor device, method of manufacturing the device and bonding wire
JP5529992B1 (ja) * 2013-03-14 2014-06-25 タツタ電線株式会社 ボンディング用ワイヤ
JP5399581B1 (ja) * 2013-05-14 2014-01-29 田中電子工業株式会社 高速信号用ボンディングワイヤ
JP2016029691A (ja) * 2014-07-25 2016-03-03 田中電子工業株式会社 表面改質銀パラジウム合金ワイヤの構造
US10137534B2 (en) * 2015-06-15 2018-11-27 Nippon Micrometal Corporation Bonding wire for semiconductor device
KR101955867B1 (ko) * 2016-04-28 2019-03-18 닛데쓰마이크로메탈가부시키가이샤 반도체 장치용 본딩 와이어
KR101812943B1 (ko) * 2016-10-20 2017-12-28 엠케이전자 주식회사 본딩 와이어
JP6869920B2 (ja) 2018-04-02 2021-05-12 田中電子工業株式会社 ボールボンディング用貴金属被覆銀ワイヤおよびその製造方法、ならびにボールボンディング用貴金属被覆銀ワイヤを使用した半導体装置およびその製造方法
JP6869919B2 (ja) 2018-04-02 2021-05-12 田中電子工業株式会社 ボールボンディング用貴金属被覆銀ワイヤおよびその製造方法、ならびにボールボンディング用貴金属被覆銀ワイヤを使用した半導体装置およびその製造方法
JP6487108B1 (ja) 2018-11-26 2019-03-20 田中電子工業株式会社 パラジウム被覆銅ボンディングワイヤ及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6417436A (en) * 1987-07-10 1989-01-20 Kobe Steel Ltd Composite bonding wire
JPS6417437A (en) * 1987-07-10 1989-01-20 Kobe Steel Ltd Bonding method for composite bonding wire
JP2001196411A (ja) * 2000-01-11 2001-07-19 Noge Denki Kogyo:Kk 金被覆した銀線ボンディングワイヤ
CN103311202A (zh) * 2012-03-16 2013-09-18 台湾积体电路制造股份有限公司 集成电路的引线接合结构
JP2015162617A (ja) * 2014-02-28 2015-09-07 サンケン電気株式会社 半導体装置
CN106415830A (zh) * 2015-05-26 2017-02-15 日铁住金新材料股份有限公司 半导体装置用接合线
CN105981164A (zh) * 2015-07-23 2016-09-28 日铁住金新材料股份有限公司 半导体装置用接合线
JP6507329B1 (ja) * 2019-02-08 2019-04-24 田中電子工業株式会社 パラジウム被覆銅ボンディングワイヤ、ワイヤ接合構造、半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR20220047621A (ko) 2022-04-18
WO2021065036A1 (ja) 2021-04-08
JP7269361B2 (ja) 2023-05-08
TWI812853B (zh) 2023-08-21
TW202115799A (zh) 2021-04-16
DE112020004723T5 (de) 2022-06-15
JPWO2021065036A1 (zh) 2021-04-08
CN114502754A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
CN114502754B (zh) 引线接合结构和其中使用的接合线及半导体装置
KR101280668B1 (ko) 본딩 와이어의 접합 구조 및 그 형성 방법
JP6807426B2 (ja) 金被覆銀ボンディングワイヤとその製造方法、及び半導体装置とその製造方法
CN113825849B (zh) 钯覆盖铜接合线、钯覆盖铜接合线的制造方法、使用了其的半导体装置及半导体装置的制造方法
KR20120035093A (ko) 반도체용 본딩 와이어
US11876066B2 (en) Palladium-coated copper bonding wire, wire bonding structure, semiconductor device, and manufacturing method of semiconductor device
JP7168760B2 (ja) パラジウム被覆銅ボンディングワイヤ、パラジウム被覆銅ボンディングワイヤの製造方法、及びこれを用いたワイヤ接合構造、半導体装置並びにその製造方法
US20210280553A1 (en) Palladium-coated copper bonding wire and method for manufacturing same
WO2013018238A1 (ja) ボールボンディングワイヤ
JP6869920B2 (ja) ボールボンディング用貴金属被覆銀ワイヤおよびその製造方法、ならびにボールボンディング用貴金属被覆銀ワイヤを使用した半導体装置およびその製造方法
JP6869919B2 (ja) ボールボンディング用貴金属被覆銀ワイヤおよびその製造方法、ならびにボールボンディング用貴金属被覆銀ワイヤを使用した半導体装置およびその製造方法
TW202324551A (zh) 半導體裝置用接合線

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant