CN114499446A - 一种薄膜衬底结构和声学滤波器 - Google Patents

一种薄膜衬底结构和声学滤波器 Download PDF

Info

Publication number
CN114499446A
CN114499446A CN202210105216.9A CN202210105216A CN114499446A CN 114499446 A CN114499446 A CN 114499446A CN 202210105216 A CN202210105216 A CN 202210105216A CN 114499446 A CN114499446 A CN 114499446A
Authority
CN
China
Prior art keywords
layer
film substrate
insulating layer
substrate
interface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210105216.9A
Other languages
English (en)
Inventor
欧欣
李忠旭
黄凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinsi Polymer Semiconductor Co ltd
Original Assignee
Shanghai Xinsi Polymer Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xinsi Polymer Semiconductor Co ltd filed Critical Shanghai Xinsi Polymer Semiconductor Co ltd
Priority to CN202210105216.9A priority Critical patent/CN114499446A/zh
Publication of CN114499446A publication Critical patent/CN114499446A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0504Holders; Supports for bulk acoustic wave devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/058Holders; Supports for surface acoustic wave devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/54Filters comprising resonators of piezoelectric or electrostrictive material
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/64Filters using surface acoustic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本申请涉及材料制备技术及射频器件领域,特别涉及一种薄膜衬底结构和声学滤波器。薄膜衬底结构包括:支撑衬底、界面层、绝缘层和功能层;所述支撑衬底具有相对的第一表面和第二表面,所述界面层位于所述第二表面上;所述绝缘层位于所述界面层远离所述支撑衬底的一侧表面上;所述功能层位于所述绝缘层远离所述支撑衬底的一侧表面上;所述界面层具有深能级缺陷和预设禁带宽度中的至少其一。本申请通过界面层具有深能级缺陷和预设禁带宽度中的至少其一对器件的费米能级起到钉扎作用。有效抑制了工作于高频时支撑衬底的表面局部电导效应,并且抑制了高次谐波产生,优化了器件的线性度。

Description

一种薄膜衬底结构和声学滤波器
技术领域
本申请涉及材料制备技术及射频器件领域,特别涉及一种薄膜衬底结构和声学滤波器。
背景技术
随着人们对电信设备数据传输速度、性能、功耗等日益提高的追求,需要提供新的芯片集成方案以在高频工作下实现更快的数据传输。
目前,通常采用将压电材料与硅集成,以提供材料级集成的晶圆衬底,为制备单片集成的模块提供材料平台。采用异质衬底晶圆制备的滤波器可以有效提高相关滤波器的中心频率、带宽并降低功耗减少散热。但是,在射频波段工作的滤波器,射频信号促使绝缘层中的固有缺陷吸引支撑衬底表面的多子载流子或少子载流子聚集在支撑衬底表面,引起支撑衬底表面的局部电导的增加,引起支撑衬底产生额外的损耗及高次谐波的产生。因此,需要一种改进的薄膜衬底结构和滤波器,以解决上述问题。
发明内容
针对现有技术的上述问题,本申请提供一种薄膜衬底结构和滤波器,以解决现有技术中器件结构中的界面声波能量反射等技术问题。具体技术方案如下:
一方面,本申请提供一种薄膜衬底结构,包括:支撑衬底、界面层、绝缘层和功能层;
所述支撑衬底具有相对的第一表面和第二表面,所述界面层位于所述第二表面上;
所述绝缘层位于所述界面层远离所述支撑衬底的一侧表面上;
所述功能层位于所述绝缘层远离所述支撑衬底的一侧表面上,所述功能层与所述绝缘层键合;
所述界面层具有深能级缺陷和预设禁带宽度中的至少其一。
进一步地,所述预设禁带宽度为3-15eV。
进一步地,所述界面层的材料包括单晶材料和多晶材料中的至少一种,所述界面层的厚度为0.1-10um。
进一步地,所述绝缘层的材料包括氧化硅和氧化锗中的至少一种,所述绝缘层的厚度为0.1-10um。
进一步地,形成所述界面层的方式包括离子注入、杂质掺杂和晶粒细化中的至少一种。
进一步地,所述支撑衬底的所述第二表面为粗糙和光滑中的任一种。
进一步地,所述第二表面为粗糙的情况下,粗糙度为100-1000nm。
进一步地,所述功能层的材料包括铌酸锂、钽酸锂、硼酸锂、铌镁酸铅—钛酸铅、硅酸镓镧、石英和酒石酸钾钠中的一种或多种,所述功能层的厚度为0.1-10um。
进一步地,所述支撑衬底的材料包括硅、氧化硅、蓝宝石、金刚石、氮化铝、氮化镓、碳化硅和绝缘体上硅中的至少一种。
另一方面,本申请还提供一种滤波器,包括如上所述的异质薄膜衬底结构。
由于上述技术方案,一种薄膜衬底结构和滤波器,具有以下有益效果:
本申请在绝缘层与支撑衬底间引入界面层,其界面层具有深能级缺陷和预设禁带宽度中的至少其一对器件的费米能级起到钉扎作用。有效抑制了工作于高频时支撑衬底的表面局部电导效应,并且抑制了高次谐波产生,优化了器件的线性度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案和优点,下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他附图。
图1是本申请实施例提供的薄膜衬底结构示意图;
图2是本申请实施例提供的支撑衬底的结构示意图;
图3是本申请实施例提供的在支撑衬底上形成界面层后的结构示意图;
图4是本申请实施例提供的在界面层上形成绝缘层后的结构示意图;
图5为本申请实施例提供的压电衬底的结构示意图;
图6是本申请实施例提供的离子注入后的压电衬底的结构示意图;
图7是本申请实施例提供的键合晶圆的结构示意图;
图8为本申请实施例提供的滤波器的示意图;
图9为本申请实施例提供的有无界面层的薄膜衬底结构的共平面波导损耗表征图。
其中,图中附图标记对应为:100-支撑衬底;200-界面层;300-绝缘层;400-功能层;500-金属图案化电极;600-注入损伤层;700-压电衬底。
具体实施方式
下面将结合本申请实施例中的附图,对本公开实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本申请保护的范围。
对于以下定义的术语,除非在权利要求书或本说明书中的其他地方给出一个不同的定义,否则应当应用这些定义。所有数值无论是否被明确指示,在此均被定义为由术语“约”修饰。术语“约”大体上是指一个数值范围,本领域的普通技术人员将该数值范围视为等同于所陈述的值以产生实质上相同的性质、功能、结果等。由一个低值和一个高值指示的一个数值范围被定义为包括该数值范围内包括的所有数值以及该数值范围内包括的所有子范围。
需要说明的是,本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含。
以下介绍本申请实施例提供的一种薄膜衬底结构,请参考图1,图1是薄膜衬底结构的结构示意图。包括:支撑衬底100、界面层200、绝缘层300和功能层400;支撑衬底100具有相对的第一表面和第二表面,界面层200位于第二表面上;绝缘层300位于界面层200远离支撑衬底100的一侧表面上;功能层400位于绝缘层300远离支撑衬底100的一侧表面上,所述功能层400与所述绝缘层300键合;界面层200具有深能级缺陷和预设禁带宽度中的至少其一。
本申请在绝缘层300与支撑衬底100间引入界面层200,其界面层200具有深能级缺陷和预设禁带宽度中的至少其一。本申请通过界面层200的禁带宽度的限制,抑制了支撑衬底100表面局部电导的增加。同时具有深能级缺陷的界面层200,对器件的费米能级起到钉扎作用,同时减少了支撑衬底100的局部电导效应,并且抑制了高次谐波产生,优化了器件的线性度。
在一些实施例中,支撑衬底100的材料包括硅、氧化硅、蓝宝石、金刚石、氮化铝、氮化镓、碳化硅和绝缘体上硅中的至少一种。请参考图2,图2是本申请实施例提供的支撑衬底的结构示意图。
在一些实施例中,支撑衬底100的第二表面为粗糙和光滑中的任一种。在支撑衬底100的第二表面为粗糙的情况下,粗糙度可以为100-1000nm,粗糙度也可以为300-1000nm,粗糙度也可以为300-600nm,粗糙度也可以为100-800nm。
在一些实施例中,界面层200的材料包括单晶材料和多晶材料中的至少一种,界面层200的厚度可以为0.1-10um,界面层200的厚度也可以为5-10um,界面层200的厚度也可以为5-8um。请参考图3,图3是本申请实施例提供的在支撑衬底上形成界面层后的结构示意图。
在一些实施例中,界面层200具有的预设禁带宽度为3-15eV;
在另一些实施例中,界面层200具有的预设禁带宽度为5-15eV;
在另一些实施例中,界面层200具有的预设禁带宽度为3-10eV;
在另一些实施例中,界面层200具有的预设禁带宽度为6-10eV。
在一些实施例中,形成界面层200的方式包括离子注入、杂质掺杂和晶粒细化中的至少一种。具体地,通过不同能量条件的离子注入在支撑衬底100中形成具有一定厚度的界面层200,该界面层200由于具有较多离子注入引入的深能级缺陷而具备费米能级的钉扎效果,可以显著缓解工作于高频下器件的局部电导效应,减小器件的电学损耗及高次谐波水平,提高线性度;杂质掺杂与离子注入同理引入的缺陷有利于该功能层实现以上效果;晶体细化引入的大量晶界可以同样实现上述效果。
在一些实施例中,绝缘层300的材料包括氧化硅和氧化锗中的至少一种,绝缘层300的厚度为0.1-10um,绝缘层300的厚度也可以为5-10um,绝缘层300的厚度也可以为5-8um。请参考图4,图3是本申请实施例提供的在界面层上形成绝缘层后的结构示意图。
在一些实施例中,功能层400的材料包括铌酸锂、钽酸锂、硼酸锂、铌镁酸铅—钛酸铅、硅酸镓镧、石英和酒石酸钾钠中的一种或多种,功能层400的厚度为0.1-10um,功能层400的厚度也可以为5-10um,功能层400的厚度也可以为5-8um。
在一些实施例中,在所述绝缘层300上形成所述功能层400的形成方式包括:
S100:提供压电衬底700,压电衬底700具有相对的第三表面和第四表面。请参考图5,图5是本申请实施例提供的压电衬底的结构示意图。
在一些实施例中,在压电衬底700的材料包括铌酸锂、钽酸锂、铌酸钾和钛酸钡中的至少一种。
S200:对压电衬底700进行离子注入,以在压电衬底700内形成注入损伤层600;离子注入的方向为自第三表面至第四表面。其中,离子注入深度在此不作限定,注入损伤层600形成于压电衬底700内部靠近第三表面的一侧。请参考图6,图6是本申请实施例提供的离子注入后的压电衬底的结构示意图。
S300:将压电衬底700的第三表面与绝缘层300远离所述支撑衬底100的一侧表面键合,得到键合晶圆。请参考图7,图7为本申请实施例提供的键合晶圆的结构示意图。
在实际应用中,键合绝缘层300与压电衬底700的方法和条件可同现有技术,本申请不做限制。
S400:对键合衬底进行热处理,以使键合衬底沿注入损伤层600进行剥离,得到薄膜衬底。请参考图1,图1是本申请实施例提供的薄膜衬底的结构示意图。
在一些实施例中,在S200中对压电衬底700进行离子注入,以在压电衬底700内形成注入损伤层600,其中,离子注入所采用的离子包括氢离子、氦离子和氖离子中的至少一种;其中,离子注入的温度为-25至300℃;离子注入的注入能量为1-2000keV;离子注入的剂量为1×1016-1×1018cm-2
另一方面,本申请还提供一种声学滤波器,包括如上薄膜衬底结构。滤波器包括:在功能层400的远离支撑衬底100的一侧表面上沉积金属图案化电极500(如图8所示),得到滤波器。具体地,图案化电极可以为叉指电极。
以下基于上述技术方案列举本说明书的一些具体实施例。
实施例1:
以下介绍本申请实施例提供的一种薄膜衬底结构,请参考图1,图1是薄膜衬底结构的结构示意图。包括:支撑衬底100、界面层200、绝缘层300和功能层400;支撑衬底100具有相对的第一表面和第二表面,界面层200位于第二表面上;绝缘层300位于界面层200远离支撑衬底100的一侧表面上;功能层400位于绝缘层300远离支撑衬底100的一侧表面上;界面层200具有深能级缺陷和预设禁带宽度中的至少其一。
支撑衬底100采用电阻率为3000Ω·cm的单晶硅片,请参考图2,图2是本申请实施例提供的支撑衬底的结构示意图。
在一些实施方式中,支撑衬底100的第二表面为粗糙和光滑中的任一种。在支撑衬底100的第二表面为粗糙的情况下,粗糙度可以为100-1000nm,粗糙度也可以为300-1000nm,粗糙度也可以为300-600nm,粗糙度也可以为100-800nm。
在一些实施方式中,利用化学气相沉积的方式形成界面层200,界面层200的材料为多晶硅,界面层200的厚度为0.5-1.5um。请参考图3,图3是本申请实施例提供的在支撑衬底上形成界面层后的结构示意图。
在一些实施方式中,通过热氧化的方式在界面层200上面形成绝缘层300,绝缘层300的材料为二氧化硅,绝缘层300的厚度为700nm,请参考图4,图3是本申请实施例提供的在界面层上形成绝缘层后的结构示意图。
在一些实施方式中,功能层400的材料包括铌酸锂、钽酸锂、硼酸锂、铌镁酸铅—钛酸铅、硅酸镓镧、石英和酒石酸钾钠中的一种或多种,功能层400的厚度为0.1-10um,功能层400的厚度也可以为5-10um,功能层400的厚度也可以为5-8um。
在一些实施方式中,在所述绝缘层300上形成所述功能层400的形成方式包括:
S100:提供压电衬底700,压电衬底700具有相对的第三表面和第四表面。请参考图5,图5是本申请实施例提供的压电衬底的结构示意图。
在一些实施方式中,在压电衬底700的材料包括铌酸锂、钽酸锂、铌酸钾和钛酸钡中的至少一种。
S200:对压电衬底700进行离子注入,以在压电衬底700内形成注入损伤层600;离子注入的方向为自第三表面至第四表面。其中,离子注入深度在此不作限定,注入损伤层600形成于压电衬底700内部靠近第三表面的一侧。请参考图6,图6是本申请实施例提供的离子注入后的压电衬底的结构示意图。
S300:将压电衬底700的第三表面与绝缘层300远离所述支撑衬底100的一侧表面键合,得到键合晶圆。请参考图7,图7为本申请实施例提供的键合晶圆的结构示意图。
在实际应用中,键合绝缘层300与压电衬底700的方法和条件可同现有技术,本申请不做限制。
S400:对键合衬底进行热处理,以使键合衬底沿注入损伤层600进行剥离,得到薄膜衬底。请参考图1,图1是本申请实施例提供的薄膜衬底的结构示意图。
在一些实施方式中,在S200中对压电衬底700进行离子注入,以在压电衬底700内形成注入损伤层600,其中,离子注入所采用的离子包括氢离子、氦离子和氖离子中的至少一种;
离子注入的温度为-25至300℃;
离子注入的注入能量为1-2000keV;
离子注入的剂量为1×1016-1×1018cm-2
对上述薄膜衬底进行电学无源器件的制备并测试其传输效果,同时制备另一不具备多晶硅界面层的薄膜衬底,并进行电学无源器件的制备并测试其传输效果。请参考图9,图9为有无界面层的薄膜衬底结构的共平面波导损耗表征图,从图中可知,含有界面层的薄膜衬底在0.5-8GHz的范围内损耗明显小于无界面层的衬底,同时随着频率的升高,无界面层衬底局部电导效应越来越严重,整体损耗也逐渐升高,而有界面层衬底的局部电导效应基本被完全抑制,其整体损耗基本保持稳定。
实施例2:
以下介绍本申请实施例提供的一种薄膜衬底结构,请参考图1,图1是薄膜衬底结构的结构示意图。包括:支撑衬底100、界面层200、绝缘层300和功能层400;支撑衬底100具有相对的第一表面和第二表面,界面层200位于第二表面上;绝缘层300位于界面层200远离支撑衬底100的一侧表面上;功能层400位于绝缘层300远离支撑衬底100的一侧表面上;界面层200具有深能级缺陷和预设禁带宽度中的至少其一。
支撑衬底100采用电阻率为3000Ω·cm的单晶硅片,请参考图2,图2是本申请实施例提供的支撑衬底的结构示意图。
在一些实施方式中,支撑衬底100的第二表面为粗糙和光滑中的任一种。在支撑衬底100的第二表面为粗糙的情况下,粗糙度可以为100-1000nm,粗糙度也可以为300-1000nm,粗糙度也可以为300-600nm,粗糙度也可以为100-800nm。
在一些实施方式中,通过离子注入的方式分别注入85KeV,105KeV,130KeV和145KeV的H离子形成界面层200,界面层200的厚度为300-500nm。请参考图3,图3是本申请实施例提供的在支撑衬底上形成界面层后的结构示意图。
在一些实施方式中,通过热氧化的方式在界面层200上面形成绝缘层300,绝缘层300的材料为二氧化硅,绝缘层300的厚度为700nm,请参考图4,图3是本申请实施例提供的在界面层上形成绝缘层后的结构示意图。
在一些实施方式中,功能层400的材料包括铌酸锂、钽酸锂、硼酸锂、铌镁酸铅—钛酸铅、硅酸镓镧、石英和酒石酸钾钠中的一种或多种,功能层400的厚度为0.1-10um,功能层400的厚度也可以为5-10um,功能层400的厚度也可以为5-8um。
在一些实施方式中,在所述绝缘层300上形成所述功能层400的形成方式包括:
S100:提供压电衬底700,压电衬底700具有相对的第三表面和第四表面。请参考图5,图5是本申请实施例提供的压电衬底的结构示意图。
在一些实施方式中,在压电衬底700的材料包括铌酸锂、钽酸锂、铌酸钾和钛酸钡中的至少一种。
S200:对压电衬底700进行离子注入,以在压电衬底700内形成注入损伤层600;离子注入的方向为自第三表面至第四表面。其中,离子注入深度在此不作限定,注入损伤层600形成于压电衬底700内部靠近第三表面的一侧。请参考图6,图6是本申请实施例提供的离子注入后的压电衬底的结构示意图。
S300:将压电衬底700的第三表面与绝缘层300远离所述支撑衬底100的一侧表面键合,得到键合晶圆。请参考图7,图7为本申请实施例提供的键合晶圆的结构示意图。
在实际应用中,键合绝缘层300与压电衬底700的方法和条件可同现有技术,本申请不做限制。
S400:对键合衬底进行热处理,以使键合衬底沿注入损伤层600进行剥离,得到薄膜衬底。请参考图1,图1是本申请实施例提供的薄膜衬底的结构示意图。
在一些实施方式中,在S200中对压电衬底700进行离子注入,以在压电衬底700内形成注入损伤层600,其中,离子注入所采用的离子包括氢离子、氦离子和氖离子中的至少一种;
离子注入的温度为-25至300℃;
离子注入的注入能量为1-2000keV;
离子注入的剂量为1×1016-1×1018cm-2。
本申请实施例2通过制备具有较多缺陷的界面层,缓解了薄膜衬底的局部电导效应。
实施例3:
以下介绍本申请实施例提供的一种薄膜衬底结构,请参考图1,图1是薄膜衬底结构的结构示意图。包括:支撑衬底100、界面层200、绝缘层300和功能层400;支撑衬底100具有相对的第一表面和第二表面,界面层200位于第二表面上;绝缘层300位于界面层200远离支撑衬底100的一侧表面上;功能层400位于绝缘层300远离支撑衬底100的一侧表面上;界面层200具有深能级缺陷和预设禁带宽度中的至少其一。
支撑衬底100采用电阻率为3000Ω·cm的单晶硅片,请参考图2,图2是本申请实施例提供的支撑衬底的结构示意图。
在一些实施方式中,支撑衬底100的第二表面为粗糙和光滑中的任一种。在支撑衬底100的第二表面为粗糙的情况下,粗糙度可以为100-1000nm,粗糙度也可以为300-1000nm,粗糙度也可以为300-600nm,粗糙度也可以为100-800nm。
在一些实施方式中,通过外延方式形成界面层200,界面层200为碳化硅,界面层200的厚度为200-400nm。请参考图3,图3是本申请实施例提供的在支撑衬底上形成界面层后的结构示意图。
在一些实施方式中,通过热氧化的方式在界面层200上面形成绝缘层300,绝缘层300的材料为二氧化硅,绝缘层300的厚度为700nm,请参考图4,图3是本申请实施例提供的在界面层上形成绝缘层后的结构示意图。
在一些实施方式中,功能层400的材料包括铌酸锂、钽酸锂、硼酸锂、铌镁酸铅—钛酸铅、硅酸镓镧、石英和酒石酸钾钠中的一种或多种,功能层400的厚度为0.1-10um,功能层400的厚度也可以为5-10um,功能层400的厚度也可以为5-8um。
在一些实施方式中,在所述绝缘层300上形成所述功能层400的形成方式包括:
S100:提供压电衬底700,压电衬底700具有相对的第三表面和第四表面。请参考图5,图5是本申请实施例提供的压电衬底的结构示意图。
在一些实施方式中,在压电衬底700的材料包括铌酸锂、钽酸锂、铌酸钾和钛酸钡中的至少一种。
S200:对压电衬底700进行离子注入,以在压电衬底700内形成注入损伤层600;离子注入的方向为自第三表面至第四表面。其中,离子注入深度在此不作限定,注入损伤层600形成于压电衬底700内部靠近第三表面的一侧。请参考图6,图6是本申请实施例提供的离子注入后的压电衬底的结构示意图。
S300:将压电衬底700的第三表面与绝缘层300远离所述支撑衬底100的一侧表面键合,得到键合晶圆。请参考图7,图7为本申请实施例提供的键合晶圆的结构示意图。
在实际应用中,键合绝缘层300与压电衬底700的方法和条件可同现有技术,本申请不做限制。
S400:对键合衬底进行热处理,以使键合衬底沿注入损伤层600进行剥离,得到薄膜衬底。请参考图1,图1是本申请实施例提供的薄膜衬底的结构示意图。
在一些实施方式中,在S200中对压电衬底700进行离子注入,以在压电衬底700内形成注入损伤层600,其中,离子注入所采用的离子包括氢离子、氦离子和氖离子中的至少一种;
离子注入的温度为-25至300℃;
离子注入的注入能量为1-2000keV;
离子注入的剂量为1×1016-1×1018cm-2。
本申请实施例3通过制备较大的禁带宽度的界面层,抑制了工作于高频下的薄膜衬底的局部电导效应。
由于上述技术方案,一种薄膜衬底结构和滤波器,具有以下有益效果:
本申请在绝缘层与支撑衬底间引入界面层,其界面层具有深能级缺陷和预设禁带宽度中的至少其一。本申请通过对界面层的禁带宽度的加以限制和/或具有深能级缺陷的界面层,对器件的费米能级起到钉扎作用。有效抑制了工作于高频时支撑衬底的表面局部电导效应,并且抑制了高次谐波产生,优化了器件的线性度。
上述说明已经充分揭露了本申请的具体实施方式。需要指出的是,熟悉该领域的技术人员对本申请的具体实施方式所做的任何改动均不脱离本申请的权利要求书的范围。相应地,本申请的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (10)

1.一种薄膜衬底结构,其特征在于,包括:支撑衬底(100)、界面层(200)、绝缘层(300)和功能层(400);
所述支撑衬底(100)具有相对的第一表面和第二表面,所述界面层(200)位于所述第二表面上;
所述绝缘层(300)位于所述界面层(200)远离所述支撑衬底(100)的一侧表面上;
所述功能层(400)位于所述绝缘层(300)远离所述支撑衬底(100)的一侧表面上,所述功能层(400)与所述绝缘层(300)键合;
所述界面层(200)具有深能级缺陷和预设禁带宽度中的至少其一。
2.根据权利要求1所述的薄膜衬底结构,其特征在于,所述预设禁带宽度为3-15eV。
3.根据权利要求1所述的薄膜衬底结构,其特征在于,所述界面层(200)的材料包括单晶材料和多晶材料中的至少一种,所述界面层(200)的厚度为0.1-10um。
4.根据权利要求1所述的薄膜衬底结构,其特征在于,所述绝缘层(300)的材料包括氧化硅和氧化锗中的至少一种,所述绝缘层(300)的厚度为0.1-10um。
5.根据权利要求1所述的薄膜衬底结构,其特征在于,形成所述界面层(200)的方式包括离子注入、杂质掺杂和晶粒细化中的至少一种。
6.根据权利要求1所述的薄膜衬底结构,其特征在于,所述支撑衬底(100)的所述第二表面为粗糙和光滑中的任一种。
7.根据权利要求6所述的薄膜衬底结构,其特征在于,所述第二表面为粗糙的情况下,粗糙度为100-1000nm。
8.根据权利要求1所述的薄膜衬底结构,其特征在于,所述功能层(400)的材料包括铌酸锂、钽酸锂、硼酸锂、铌镁酸铅—钛酸铅、硅酸镓镧、石英和酒石酸钾钠中的一种或多种,所述功能层(400)的厚度为0.1-10um。
9.根据权利要求1所述的薄膜衬底结构,其特征在于,所述支撑衬底(100)的材料包括硅、氧化硅、蓝宝石、金刚石、氮化铝、氮化镓、碳化硅和绝缘体上硅中的至少一种。
10.一种声学滤波器,其特征在于,包括根据权利要求1-9中任一项所述的薄膜衬底结构。
CN202210105216.9A 2022-01-28 2022-01-28 一种薄膜衬底结构和声学滤波器 Pending CN114499446A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210105216.9A CN114499446A (zh) 2022-01-28 2022-01-28 一种薄膜衬底结构和声学滤波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210105216.9A CN114499446A (zh) 2022-01-28 2022-01-28 一种薄膜衬底结构和声学滤波器

Publications (1)

Publication Number Publication Date
CN114499446A true CN114499446A (zh) 2022-05-13

Family

ID=81477013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210105216.9A Pending CN114499446A (zh) 2022-01-28 2022-01-28 一种薄膜衬底结构和声学滤波器

Country Status (1)

Country Link
CN (1) CN114499446A (zh)

Similar Documents

Publication Publication Date Title
JP5726796B2 (ja) 絶縁体上の半導体タイプの基板のためのベース基板を製造する方法
JP3559971B2 (ja) 炭化珪素半導体装置およびその製造方法
KR101635151B1 (ko) 압전 디바이스 및 압전 디바이스의 제조방법
JP6344271B2 (ja) 貼り合わせ半導体ウェーハ及び貼り合わせ半導体ウェーハの製造方法
TWI698907B (zh) 貼合式soi晶圓的製造方法
JP7470233B2 (ja) 優れた性能、安定性および製造性を有する無線周波数シリコン・オン・インシュレータ・ウエハ・プラットフォーム
KR102652250B1 (ko) 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법
JP2010153823A (ja) 半導体基板の作製方法及び半導体装置の作製方法
US20220399200A1 (en) Method for forming a high resistivity handle support for composite substrate
TW201203453A (en) Trench structure in multilayer wafer
JP2020509576A (ja) Rf用途のための構造体
JPH11103035A (ja) 半導体基板及びその作製方法
CN112260660A (zh) 一种复合基底、复合薄膜及其制备方法
CN108807284B (zh) 一种外延接合基板及其制造方法
KR102408679B1 (ko) 접합soi웨이퍼의 제조방법
JP2015508569A (ja) ダイヤモンドの基板にmos積層体を製造する方法
CN114499446A (zh) 一种薄膜衬底结构和声学滤波器
CN117080183A (zh) 一种金刚石-单晶AlN-GaNAlGaN复合晶圆及其制备方法和应用
CN114823576A (zh) 一种基于复合衬底的场效应晶体管及其制作方法
JP3571734B2 (ja) 集積回路
CN115708221A (zh) 一种半导体器件及其制作方法、封装结构、电子设备
CN113540338A (zh) 一种压电复合薄膜及其制备方法
EP4293711A1 (en) Manufacturing method for semiconductor structure and semiconductor structure
CN114499432A (zh) 一种异质薄膜衬底、其制备方法和滤波器
CN115863400B (zh) 一种高导热GaN基HEMT器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination