CN114284212A - FinFET结构及其制备方法 - Google Patents

Abstract

本发明提供了一种FinFET结构及其制备方法，通过热氧化处理工艺，使FinFET源/漏结构角部倒圆，呈椭圆形或圆柱形，实现了无空穴的PMD沉积，分别提高了SiC和SiGe鳍片中C和Ge的浓度，增大了沟道应力，提高了沟道载流子迁移率，并且由于源/漏结与衬底隔离，减少了源/漏结的漏电流，因此改善了FinFET器件的性能。

Description

FinFET结构及其制备方法

技术领域

本发明属于半导体技术领域，特别是涉及一种FinFET结构及其制备方法。

背景技术

随着半导体器件向具有更高的器件密度、更高的器件性能以及更低的制造成本等特点的纳米工艺发展，三维半导体器件例如鳍场效应晶体管(FinFET)面临着来自于制造和设计问题的挑战。典型的鳍式场效应晶体管具有从衬底延伸的细长的垂直“鳍”，鳍的两侧形成鳍形沟道，栅极则位于(例如包裹)在鳍片上，鳍形沟道取代了传统晶体管中的平面沟道，通过将沟道移动到体硅表面上方的三维的“鳍”中，栅极可以实现对沟道更强的控制，从而减少漏电流，提高静电控制能力，抑制短沟道效应。此外，沟道中较低的掺杂水平降低了可变性，从而降低了阈值电压，进而降低了工作电压，最终降低了功耗。然而，现有的FinFET制造工艺面临着许多新的挑战，例如在现有的FinFET的鳍片的截面常见为具有棱角的菱形结构，如图1所示，由于相邻的鳍片之间的距离很小，在进行PMD(金属前介质层)沉积过程中，鳍片a 110之间容易形成空洞120缺陷，这种空洞120缺陷会严重影响半导体器件的性能。

发明内容

本发明的目的在于提供一种FinFET结构及其制备方法，用于解决现有技术中的FinFET制作工艺中易产生空洞缺陷，导致FinFET器件性能降低的问题。

为实现上述目的及其他相关目的，本发明提供了一种FinFET结构制备方法，其特征在于：步骤包括：提供半导体衬底，于所述半导体衬底上形成PMOS的鳍片和NMOS的鳍片；于所述半导体衬底上形成栅电极，并于所述栅电极和鳍片上形成偏置间隔层；于所述栅电极和PMOS的鳍片、NMOS的鳍片上沉积氮化物间隔层；沉积第二硬掩膜，并对所述第二硬掩膜进行图案化，刻蚀去除部分PMOS的鳍片；在未被刻蚀的PMOS的鳍片上外延生长SiGe鳍片作为PMOS的源/漏结，去除所述第二硬掩膜；沉积第三硬掩膜，并对所述第三硬掩膜进行图案化，刻蚀去除部分NMOS的鳍片；在未被刻蚀的NMOS的鳍片上外延生长SiC鳍片作为NMOS的源/漏结，去除所述第三硬掩膜；对SiGe鳍片和SiC鳍片进行热氧化处理，SiGe鳍片和SiC鳍片的鳍片结构被倒圆并与阱区隔离；去除热氧化物，进行PMD填隙沉积。

在一可选实施例中，所述半导体衬底包括硅基体以及形成在所述硅基体上的外延层，在所述外延层中形成有P阱和N阱；所述PMOS的鳍片和NMOS的鳍片均包括相互接触的上鳍和下鳍，所述PMOS的鳍片和NMOS的鳍片中的上鳍由所述外延层形成，所述PMOS的鳍片和NMOS的鳍片的下鳍分别由所述P阱和N阱形成，PMOS的下鳍之间和NMOS的下鳍之间以及PMOS的下鳍与NMOS的下鳍之间的间隔中形成有沟道隔离层，所述PMOS的鳍片和NMOS的鳍片的上鳍从所述沟道隔离层中突出。

在上述可选实施例中，所述上鳍为垂直鳍结构，所述下鳍为梯形鳍结构。

在一可选实施例中，所述栅电极由非晶硅层刻蚀形成，并与PMOS的鳍片和NMOS的鳍片垂直相交，所述栅电极的制备步骤包括：于所述半导体衬底上沉积所述非晶硅层，所述非晶硅层覆盖整个所述PMOS的鳍片和NMOS的鳍片；于所述非晶硅层上表面沉积第一硬掩模；对所述第一硬掩模进行图案化，将所述第一硬掩膜的图案转移到所述非晶硅层，使所述非晶硅层形成所述栅电极。

在一可选实施例中，所述偏置间隔层为聚氧化物层。

在一可选实施例中，所述氮化物间隔层位于所述栅电极和所述上鳍的侧壁上。

在一可选实施例中，图案化所述第二硬掩膜的过程为将所述PMOS的鳍片上的所述第二硬掩膜去除；图案化所述第三硬掩膜的过程为将所述NMOS的鳍片上的所述第三硬掩膜去除；

在一可选实施例中，刻蚀去除部分所述PMOS的鳍片为刻蚀去除了所述PMOS的鳍片的上鳍；刻蚀去除部分所述NMOS的鳍片为刻蚀去除了所述NMOS的鳍片的上鳍。

在一可选实施例中，外延生长的所述SiGe鳍片和SiC鳍片的截面为菱形。

在一可选实施例中，热氧化处理后的所述SiGe鳍片和SiC鳍片的截面为椭圆形或者圆形。

在一可选实施例中，所述热氧化处理包括将器件加热至800～1200℃，在干氧或湿氧的气氛下热氧化处理20～30min。

在一可选实施例中，去除热氧化物之后，在对器件进行PMD填隙沉积之前，还包括，进行钛溅射以及氧化物层和氮化物层的沉积；所述钛溅射为在所述SiGe鳍片和SiC鳍片表面形成所述硅化钛层。

本发明还提供了另一种FinFET结构制备方法，其特征在于：步骤包括：提供半导体衬底，于所述半导体衬底上形成NMOS或PMOS的鳍片；于所述半导体衬底上形成栅电极，并于所述栅电极和鳍片上形成偏置间隔层；于所述栅电极和鳍片上沉积氮化物间隔层；沉积硬掩膜，并对所述硬掩膜进行图案化，刻蚀去除部分NMOS或PMOS的鳍片；在未被刻蚀去除的NMOS或PMOS的鳍片上外延生长作为源/漏结构的鳍片结构，去除硬掩膜；进行热氧化处理，该鳍片结构被倒圆并与阱区隔离；去除热氧化物，进行PMD填隙沉积，其中NMOS上外延生长的鳍片结构采用SiGe材料、PMOS上外延生长的鳍片结构采用SiC材料。

本发明还提供了一种FinFET结构，其特征在于，包括：半导体衬底，所述半导体衬底包括P阱和/或N阱；鳍片，位于所述半导体衬底上，包括所述位于P阱和/或N阱中的下鳍，以及位于所述下鳍上方的源/漏结构，所述源/漏结构与所述P阱和/或N阱相互隔离，所述源/漏结构的截面为椭圆或圆形；至少一个栅电极，位于所述鳍片上并垂直于所述鳍片。

在一可选实施例中，所述半导体衬底包括硅基体以及形成在所述硅基体上的外延层，所述外延层中包括P阱和/或N阱，所述下鳍由所述P阱和/或N阱形成，所述下鳍之间的间隔中形成有沟道隔离层。

在一可选实施例中，所述源/漏结构包括PMOS的源/漏结构和/或NMOS的源/漏结构，所述PMOS的源/漏结构为SiGe鳍片，所述NMOS源/漏结构为SiC鳍片。

在上述可选实施例中，所述SiGe鳍片和/或SiC鳍片包覆有硅化钛层和氧化物层，氮化物层覆盖在所述氧化物层上，磷玻璃层覆盖在整个鳍片结构和栅电极上。

如上所述，本发明提供一种FinFET结构及其制备方法，具体地提供的FinFET结构可以为CMOS、PMOS或NMOS，具有以下有益效果：

(1)本发明的FinFET结构中的NMOS和PMOS的源/漏结分别为SiC和SiGe鳍片，通过热氧化处理将源/漏结角部倒圆，使源/漏结截面为椭圆形或圆形，去除热氧化物后，实现了无空洞的PMD填隙沉积，改善了半导体器件的性能。

(2)能够分别提高SiC和SiGe中C和Ge的浓度，从而增加沟道应力，沟道载流子迁移率。

(3)同时，由于源/漏结与衬底隔离，减少了源/漏结的漏电流。

附图说明

图1显示为现有技术中FinFET在PMD沉积过程中产生的空洞缺陷示意图；

图2显示为本发明实施例一中提供的FinFET制备方法的流程图；

图3至图21为本发明实施例一提供的FinFET制备方法中各步骤的剖视图，其中图6和图7为侧视图；

图22为本发明实施例二中提供的FinFET制备方法的流程图；

图23为本发明实施例三中提供的FinFET制备方法的流程图。

元件标号说明

110 鳍片a

120 空洞

200 半导体衬底

201 硅基体

202 外延层

203 P阱

204 N阱

205 沟道隔离层

206 鳍片b

207 上鳍

208 下鳍

209 刻蚀停止层

210 非晶硅层

211 第一硬掩膜

212 底部防反射层

213 第一光刻胶

214 氮化硅

215 氮化硅间隔层

216 第二硬掩膜

217 第二光刻胶

218 第三硬掩膜

300 栅电极

400 SiGe鳍片

500 SiC鳍片

600 热氧化物

701 硅化钛层

702 氧化物层

703 氮化物层

704 PSG层

S101～S109 步骤

S201～S207 步骤

S301～S307 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图23。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

实施例一

请参照图2，本发明提供一种FinFET结构的制备方法，所述FinFET结构的制备方法包括如下步骤：

S101：提供半导体衬底，于所述半导体衬底上形成PMOS的鳍片和NMOS的鳍片；

S102：于所述半导体衬底上形成栅电极，并于所述栅电极和鳍片上形成偏置间隔层；

S103：于所述栅电极和鳍片上沉积氮化物间隔层；

S104：沉积第二硬掩膜，并对所述第二硬掩膜进行图案化，刻蚀去除部分PMOS的鳍片；

S105：外延生长SiGe鳍片作为PMOS的源/漏结，去除所述第二硬掩膜；

S106：沉积第三硬掩膜，并对所述第三硬掩膜进行图案化，刻蚀去除部分NMOS的鳍片；

S107：外延生长SiC鳍片作为NMOS的源/漏结，去除所述第三硬掩膜；

S108：对SiGe鳍片和SiC鳍片进行热氧化处理，鳍片结构被倒圆并与阱区隔离；

S109：去除热氧化物，进行PMD填隙沉积。

在步骤S101中，请参阅图2中的S101步骤以及图3，提供半导体衬底，于所述半导体衬底上形成PMOS的鳍片和NMOS的鳍片。下文以图2所述的半导体衬底的摆放方位定义“上、下、竖直、水平”等位置方位。

作为示例，步骤S101包括，提供半导体衬底200，所述半导体衬底200包括硅基体201以及形成在所述硅基体上的外延层202，在所述外延层中形成P阱203和N阱204，对包括P阱203和N阱204的所述外延层202蚀刻形成鳍片b 206。

作为示例，所述半导体衬底200包括各种形式的衬底，例如但不限于体半导体材料衬底如体硅衬底、绝缘体上半导体(SOI)衬底、SiGe衬底等。本实施例中，所述半导体衬底200为重掺杂P型半导体层，所述外延层202为P型外延层。在其他实施例中，所述半导体衬底200可以为N型半导体层，也可以包括其他元素半导体、化合物半导体或它们的组合。

作为示例，半导体衬底200上的所述鳍片b 206是通过将所述半导体衬底200进行图案化形成的。所述图案化可以包括以下步骤：通过包含曝光和显影的光刻工艺，在半导体衬底200上形成图案化的掩膜层；通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者湿法蚀刻，将所述半导体衬底200进行图案化形成鳍片b 206，并且可以通过控制蚀刻时间控制蚀刻到达期望的深度，进而控制鳍片b 206的高度。鳍片b 206可以由所述半导体衬底200相同的材料制成并且可以从所述半导体衬底200连续地延伸，在其他实施例中，所述鳍片b 206可以适当地掺杂有n型杂质或p型杂质。本实施例中，所述半导体衬底200上形成的鳍片b 206包括上鳍207和下鳍208，上鳍207为所述外延层202形成的垂直鳍结构，下鳍208为形成于P阱203或N阱204的梯形鳍结构，所述下鳍208之间的间隔中形成有沟道隔离层205(STI)，作为示例，所述沟道隔离层205由氧化物层沉积和刻蚀形成，例如氧化硅层。所述上鳍207从沟道隔离层205中突出。在其他实施例中，上鳍207也可以部分嵌入所述沟道隔离层205中。

作为示例，所述鳍片b 206的数量可以根据实际情况需要设定，此处不做限定。图3中仅以包括六个鳍片作为示例，其中，PMOS和NMOS的鳍片各三个。

在步骤S102中，请参阅图2中的S102步骤以及图4至图7，于所述半导体衬底上形成栅电极，并于所述栅电极和鳍片上形成偏置间隔层。

作为示例，步骤S102包括，在暴露的鳍片b 206上(即所述上鳍207表面)生长刻蚀停止层209(ESL)。作为示例，所述刻蚀停止层209为氧化层，具体地，在上鳍207表面生长一层热氧化物层，优选地，所述热氧化物层厚度为

还包括，在整个器件的上表面形成非晶硅层210，所述非晶硅层210覆盖整个鳍片b206，可选地，采用化学气相沉积(CVD)沉积所述非晶硅层210，进一步可选地，所述非晶硅层210的厚度为

如图4所示，由于鳍片b 206的存在，沉积后的非晶硅层210的上表面不平整，需要对非晶硅层210的上表面进行平面化。可选地，使用化学机械抛光(CMP)抛光。

请参照图5，还包括，在平面化的非晶硅层210表面进行第一硬掩膜211沉积，可选地，所述第一硬掩膜211为非晶碳层，进一步可选地，采用CVD方法沉积所述非晶碳层。

还包括，在所述第一硬掩膜211的上表面沉积底部防反射层212(BARC)。作为示例，所述底部防反射层212的厚度小于所述第一硬掩膜211。图5所示示例中，所述非晶硅层209、第一硬掩膜211以及底部防反射层212均覆盖在整个器件结构上。

还包括，对所述非晶硅层210的图形化。具体地，在器件的上表面旋涂一层光刻胶，并将其图形化和修整为目标尺寸，随后将器件进行软烘培，使得光刻胶具有结构完整性，然后将光刻胶曝光并显影，由此产生的光刻胶图案进行曝光后紫外烘烤(PEB)以定型，光刻胶转变为可以抵抗刻蚀的交联化的亚胺材料。形成的所述第一光刻胶213如图6器件的侧视图所示，本实施例中FinFET器件包括两个栅电极300，因此图形化后的第一光刻胶213显示为两个延伸方向与鳍片b 206的延伸方向相互垂直的结构。随后，刻蚀所述第一硬掩膜211，对其进行图案化，优选地，使用高度各向异性的刻蚀方法刻蚀第一硬掩膜211。随后，剥离第一光刻胶213，清洗器件表面，可选地，采用Piranha溶液清洗器件。之后，将硬掩膜图案转移到所述非晶硅层210中，优选地，使用高度各向异性的刻蚀方法对所述非晶硅层210进行刻蚀，刻蚀完成后，剥离硬掩膜，从而完成栅电极300的制备，所述栅电极300与鳍片b 206垂直相交(请参照图7)。本实施例中，两个连续的栅电极300均跨越了P阱203和N阱204。

还包括，于所述栅电极和鳍片上形成偏置间隔层(未示出)，作为示例，所述偏置间隔层为聚氧化物层。具体地，清洗器件，例如采用Piranha溶液清洗器件，在器件上表面生长

的热氧化物层，而后沉积

的CVD氧化物。这两层氧化物层形成了所述偏置间隔层，也可叫做聚氧化层。

在步骤S103中，请参阅图2中的S103步骤以及图8和图9，于所述栅电极和鳍片上沉积氮化物间隔层。

作为示例，所述氮化物间隔层为氮化硅间隔层215，请参照图8，在器件的上表面沉积氮化硅214，所述氮化硅214覆盖在栅电极300以及鳍片b 206(上鳍207表面)上，可选地，氮化硅214的厚度为

随后对该氮化硅层进行蚀刻，请参考图9，通过刻蚀将栅电极300和鳍片b 206上方的部分氮化硅214刻蚀掉，使得氮化硅间隔层215只保留在栅电极300和上鳍207的侧壁上。

在步骤S104中，请参阅图2中的S104步骤以及图10至图12，沉积第二硬掩膜，并对所述第二硬掩膜进行图案化，刻蚀去除PMOS的鳍片。

作为示例，步骤S104包括，在器件的上表面沉积第二硬掩膜216，第二硬掩膜216覆盖了包括栅电极300和鳍片b 206的器件的整个上表面。可选地，所述第二硬掩膜216为SiCN层，进一步可选地，沉积的所述SiCN层的厚度为

还包括，对所述第二硬掩膜216进行图案化，具体地，使用BARC(未示处)和第二光刻胶217对SiCN层图案化，首先在所述SiCN层上沉积一层BARC，而后再在整个器件表面沉积第二光刻胶217，并对第二光刻胶217进行图案化(请参照图10)，使得第二光刻胶217覆盖在器件上表面除了PMOS的鳍片b206(本实施例为上鳍207)的其他位置。而后将第二光刻胶217的图案转移到BARC层上，去除第二光刻胶217，再通过BARC层对SiCN层进行图案化刻蚀，图案化的步骤为本领域的技术人员所知晓。请参照图11，图案化之后的SiCN层未覆盖在PMOS的鳍片b 206上，即图案化过程将PMOS的鳍片b 206上、PMOS的鳍片b 206之间以及PMOS的鳍片b 206与NMOS的鳍片b 206之间的SiCN层剥离。还包括，将PMOS的鳍片b 206(本实施例为上鳍207)去除(请参照图12)，NMOS的鳍片b206以及栅电极300上的第二硬掩膜216保护其不被去除。

在步骤S105中，请参阅图2中的S105步骤以及图13和图14，外延生长SiGe鳍片作为PMOS的源/漏结，去除所述第二硬掩膜。

作为示例，请参照图13，对器件进行选择性的SiGe外延生长，SiGe只在暴露的硅表面，即没有覆盖硬掩膜的硅表面上成核。生长完成的SiGe鳍片400的截面为具有棱角的菱形，SiGe鳍片400与N阱204相接触，为PMOS的源/漏结构。

步骤S105还包括，刻蚀去除器件表面的第二硬掩膜216(请参照图14)。

在步骤S106中，请参阅图2中的S106步骤以及图15至图17，沉积第三硬掩膜，并对所述第三硬掩膜进行图案化，刻蚀去除NMOS的鳍片。

作为示例，步骤S106包括，请参照图15，在器件的上表面沉积第三硬掩膜218，第三硬掩膜218覆盖包括栅电极300和鳍片b 206的器件的整个上表面。可选地，所述第三硬掩膜218为SiCN层，可选地，沉积的所述SiCN层的厚度为

然后对所述第三硬掩膜218进行图案化，具体步骤可参考步骤S104中的第二硬掩膜216的图案化。参照图16，图案化之后的SiCN层未覆盖在NMOS的鳍片b 206上，即图案化过程将NMOS的鳍片b 206上、NMOS的鳍片b206之间以及PMOS的鳍片b 206与NMOS的鳍片b 206之间的SiCN层剥离。还包括，将NMOS的鳍片b 206(本实施例为上鳍207)去除(请参照图17)，PMOS的鳍片b 206以及栅电极300上的第三硬掩膜218保护其不被去除。

在步骤S107中，请参阅图2中的S107步骤以及图18和图19，外延生长SiC鳍片作为NMOS的源/漏结，去除所述第三硬掩膜。

作为示例，请参照图18，对器件进行选择性的SiC外延生长，SiC只在暴露的硅表面，即没有覆盖硬掩膜的硅表面上成核。生长完成的SiC鳍片500的截面为具有棱角的菱形，SiC鳍片500与P阱203相接触，为NMOS的源/漏结构。

步骤S107还包括，刻蚀去除器件表面的第三硬掩膜218(请参照图19)。

在步骤S108中，请参阅图2中的S108步骤以及图20，对SiGe鳍片和SiC鳍片进行热氧化处理，鳍片结构被倒圆并与阱区隔离。

作为示例，请参照图20，SiGe鳍片400和SiC鳍片500经过热氧化处理之后角部被倒圆，所述被倒圆是指即原本截面为菱形的源/漏结构经过热处理之后角部变圆滑，例如原本截面为菱形源/漏结的截面变为椭圆形或圆形，被倒圆之后的鳍片结构外侧由热氧化物600包围。热氧化处理过程可以为半导体器件制备领域的常见热氧化处理工艺，为本领域的技术人员所知晓。例如，热氧化处理步骤包括将器件加热至800～1200℃，在干氧或湿氧的气氛下热氧化处理20～30min。需要说明的是，热氧化过程会消耗SiGe和SiC中的硅原子，所以经处理，能够分别增加SiGe和SiC中的Ge和C的浓度，进而增加应力，提高了沟道载流子迁移率。此外，热氧化处理后的PMOS和NMOS的源/漏结与衬底阱区隔离，减少了源/漏结的漏电流。

在步骤S109中，请参阅图2中的S109步骤以及图21，去除热氧化物，进行PMD填隙沉积。

作为示例，步骤S109包括，去除热氧化物600，再对器件进行PMD填隙沉积。具体地，热氧化物600为二氧化硅，可采用DHF溶液或者HF气体去除。在对器件进行PMD填隙沉积之前，进行钛溅射以及氧化物和氮化物的ESL层沉积。优选地，所述PMD沉积采用PMD-HDP-PSG(金属前介质层-高密度等离子体-磷玻璃)填隙工艺，具体地，采用高密度CVD工艺在器件表面沉积一层厚度为

的PSG层704(磷玻璃层)，所述PSG层组成了PMD层的一部分。在其他实施例中，也可采用HARP薄膜沉积工艺。由于热氧化处理将鳍片进行了倒圆，所以PMD沉积后鳍片之间不再容易产生空洞缺陷。请参照图21，从PMOS的源/漏结构到器件顶部分别为SiGe鳍片400/硅化钛层701/氧化物层702/氮化物层703/PSG层704，从NMOS源/漏结构到器件顶部分别为SiC鳍片500/硅化钛层701/氧化物层702/氮化物层703/PSG层704，所述硅化钛层701和氧化物层702包裹鳍片结构，所述氮化物层703覆盖鳍片结构和沟道隔离层205的上表面。

作为示例，该步骤还包括，对所述PSG层704进行抛光，抛光至约

使得所述栅电极300顶部的非晶硅暴露出来。

本实施例提供了一种FinFET结构的制备方法，通过热氧化处理工艺，使其源/漏结构角部倒圆，呈椭圆形或圆柱形，实现了无空穴的PMD沉积，分别提高了SiC和SiGe鳍片中C和Ge的浓度，增大了沟道应力，提高了沟道载流子迁移率，并且由于源/漏结与衬底隔离，减少了源/漏结的漏电流，因此改善了FinFET器件的性能。

需要说明的是，本实施例中的制备方法首先对PMOS的鳍片进行剥离和重建，再对NMOS的鳍片进行剥离和重建，在其他实施例中，这两个步骤的顺序不作限定，即可以先对NMOS的鳍片进行剥离和重建，再对PMOS的鳍片进行剥离和重建。

此外，本实施例中制备的FinFET结构为互补金属氧化物半导体(CMOS)，在其他实施例中，FinFET也可以为PMOS或NMOS，制备步骤详见以下实施例。

实施例二

请参照图22，本实施例提供一种FinFET结构的制备方法，所述FinFET结构的制备方法包括如下步骤：

S201：提供半导体衬底，于所述半导体衬底上形成PMOS的鳍片；

S202：于所述半导体衬底上形成栅电极，并于所述栅电极和鳍片上形成偏置间隔层；

S203：于所述栅电极和鳍片上沉积氮化物间隔层；

S204：沉积硬掩膜，并对所述硬掩膜进行图案化，刻蚀去除部分PMOS的鳍片；

S205：外延生长SiGe作为PMOS的源/漏结构，去除硬掩膜；

S206：进行热氧化处理，SiGe鳍片结构被倒圆并与阱区隔离；

S207：去除热氧化物，进行PMD填隙沉积。

具体步骤与实施例一相似，请参考实施例一中的描述，这里不做详述。

实施例三

请参照图23，本实施例提供一种FinFET结构的制备方法，所述FinFET结构的制备方法包括如下步骤：

S301：提供半导体衬底，于所述半导体衬底上形成NMOS的鳍片；

S302：于所述半导体衬底上形成栅电极，并于所述栅电极和鳍片上形成偏置间隔层；

S303：于所述栅电极和鳍片上沉积氮化物间隔层；

S304：沉积硬掩膜，并对所述硬掩膜进行图案化，刻蚀去除部分NMOS的鳍片；

S305：外延生长SiC作为NMOS的源/漏结构，去除硬掩膜；

S306：进行热氧化处理，SiC鳍片结构被倒圆并与阱区隔离；

S307：去除热氧化物，进行PMD填隙沉积。

具体步骤与实施例一相似，请参考实施例一中的描述，这里不做详述。

实施例四

本实施例提供了一种FinFET结构，包括：

半导体衬底，所述半导体衬底包括P阱和/或N阱；

鳍片，位于所述半导体衬底上，包括所述位于P阱和/或N阱中的下鳍，以及位于所述下鳍上方的源/漏结构，所述源/漏结构与所述P阱和/或N阱相互隔离，所述源/漏结构的截面为椭圆或圆形；

至少一个栅电极，位于所述鳍片上并垂直于所述鳍片。

作为示例，请参考图21，所述半导体衬底200包括硅基体201以及形成在所述硅基体上的外延层202，在所述外延层中形成P阱203和N阱204，所述P阱203和N阱204分别形成有三个下鳍208，所述下鳍208之间的间隔被沟道隔离层205填充，所述下鳍208的上方具有源/漏结构，分为PMOS的源/漏结构和NMOS的源/漏结构，本实施例中PMOS的源/漏结构为SiGe鳍片400，作为NMOS源/漏结构的为SiC鳍片500，如图21所示，SiGe鳍片400和SiC鳍片500的截面为椭圆形状，且与所述下鳍208隔离。作为施例，从PMOS的源/漏结构到器件顶部分别为SiGe鳍片400/硅化钛层701/氧化物层702/氮化物层703/PSG层704，从NMOS源/漏结构到器件顶部分别为SiC鳍片500/硅化钛层701/氧化物层702/氮化物层703/PSG层704，所述硅化钛层701和氧化物层702包裹鳍片结构，所述氮化物层703覆盖鳍片结构和沟道隔离层205的上表面。

作为示例，所述半导体衬底200包括各种形式的衬底，例如但不限于体半导体材料衬底如体硅衬底、绝缘体上半导体(SOI)衬底、SiGe衬底等。本实施例中，所述半导体衬底200为重掺杂P型半导体层，所述外延层202为P型外延层。在其他实施例中，所述半导体衬底200可以为N型半导体层，也可以包括其他元素半导体、化合物半导体或它们的组合。

作为示例，所述沟道隔离层205由氧化物层沉积和刻蚀形成，例如氧化硅层。

作为示例，所述鳍片的数量以及栅电极的数量可以根据实际情况需要设定，此处不做限定。

本实施例提供的FinFET器件源/漏结构角部倒圆，源/漏结构之间不存在空洞缺陷，改善了FinFET器件的性能，且由于源/漏结与衬底隔离，减少了源/漏结的漏电流。

综上所述，本发明提供了一种FinFET结构及其制备方法，通过热氧化处理工艺，使FinFET源/漏结构角部倒圆，呈椭圆形或圆柱形，实现了无空穴的PMD沉积，分别提高了SiC和SiGe鳍片中C和Ge的浓度，增大了沟道应力，提高了沟道载流子迁移率，并且由于源/漏结与衬底隔离，减少了源/漏结的漏电流，因此改善了FinFET器件的性能。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (17)

1.一种FinFET结构制备方法，其特征在于：步骤包括：

提供半导体衬底，于所述半导体衬底上形成PMOS的鳍片和NMOS的鳍片；

于所述半导体衬底上形成栅电极，并于所述栅电极和鳍片上形成偏置间隔层；

于所述栅电极和PMOS的鳍片、NMOS的鳍片上沉积氮化物间隔层；

沉积第二硬掩膜，并对所述第二硬掩膜进行图案化，刻蚀去除部分PMOS的鳍片；

在未被刻蚀的PMOS的鳍片上外延生长SiGe鳍片作为PMOS的源/漏结，去除所述第二硬掩膜；

沉积第三硬掩膜，并对所述第三硬掩膜进行图案化，刻蚀去除部分NMOS的鳍片；

在未被刻蚀的NMOS的鳍片上外延生长SiC鳍片作为NMOS的源/漏结，去除所述第三硬掩膜；

对SiGe鳍片和SiC鳍片进行热氧化处理，SiGe鳍片和SiC鳍片的鳍片结构被倒圆并与阱区隔离；

去除热氧化物，进行PMD填隙沉积。

2.根据权利要求1所述的FinFET结构制备方法，其特征在于：

所述半导体衬底包括硅基体以及形成在所述硅基体上的外延层，在所述外延层中形成有P阱和N阱；

所述PMOS的鳍片和NMOS的鳍片均包括相互接触的上鳍和下鳍，所述PMOS的鳍片和NMOS的鳍片中的上鳍由所述外延层形成，所述PMOS的鳍片和NMOS的鳍片的下鳍分别由所述P阱和N阱形成，PMOS的下鳍之间和NMOS的下鳍之间以及PMOS的下鳍与NMOS的下鳍之间的间隔中形成有沟道隔离层，所述PMOS的鳍片和NMOS的鳍片的上鳍从所述沟道隔离层中突出。

3.根据权利要求2所述的FinFET结构制备方法，其特征在于：

所述上鳍为垂直鳍结构，所述下鳍为梯形鳍结构。

4.根据权利要求1所述的FinFET结构制备方法，其特征在于：

所述栅电极由非晶硅层刻蚀形成，并与PMOS的鳍片和NMOS的鳍片垂直相交，所述栅电极的制备步骤包括：

于所述半导体衬底上沉积所述非晶硅层，所述非晶硅层覆盖整个所述PMOS的鳍片和NMOS的鳍片；

于所述非晶硅层上表面沉积第一硬掩模；

对所述第一硬掩模进行图案化，将所述第一硬掩膜的图案转移到所述非晶硅层，使所述非晶硅层形成所述栅电极。

5.根据权利要求1所述的FinFET结构制备方法，其特征在于：

所述偏置间隔层为聚氧化物层。

6.根据权利要求2所述的FinFET结构制备方法，其特征在于：

所述氮化物间隔层位于所述栅电极和所述上鳍的侧壁上。

7.根据权利要求1所述的FinFET结构制备方法，其特征在于：

图案化所述第二硬掩膜的过程为将所述PMOS的鳍片上的所述第二硬掩膜去除；

图案化所述第三硬掩膜的过程为将所述NMOS的鳍片上的所述第三硬掩膜去除。

8.根据权利要求2所述的FinFET结构制备方法，其特征在于：

刻蚀去除部分所述PMOS的鳍片为刻蚀去除了所述PMOS的鳍片的上鳍；

刻蚀去除部分所述NMOS的鳍片为刻蚀去除了所述NMOS的鳍片的上鳍。

9.根据权利要求1所述的FinFET结构制备方法，其特征在于：

外延生长的所述SiGe鳍片和SiC鳍片的截面为菱形。

10.根据权利要求1所述的FinFET结构制备方法，其特征在于：

热氧化处理后的所述SiGe鳍片和SiC鳍片的截面为椭圆形或者圆形。

11.根据权利要求1所述的FinFET结构制备方法，其特征在于：

所述热氧化处理包括将器件加热至800～1200℃，在干氧或湿氧的气氛下热氧化处理20～30min。

12.根据权利要求1所述的FinFET结构制备方法，其特征在于：

去除热氧化物之后，在对器件进行PMD填隙沉积之前，还包括，进行钛溅射以及氧化物层和氮化物层的沉积；

所述钛溅射为在所述SiGe鳍片和SiC鳍片表面形成所述硅化钛层。

13.一种FinFET结构制备方法，其特征在于：步骤包括：

提供半导体衬底，于所述半导体衬底上形成NMOS或PMOS的鳍片；

于所述半导体衬底上形成栅电极，并于所述栅电极和鳍片上形成偏置间隔层；

于所述栅电极和鳍片上沉积氮化物间隔层；

沉积硬掩膜，并对所述硬掩膜进行图案化，刻蚀去除部分NMOS或PMOS的鳍片；

在未被刻蚀去除的NMOS或PMOS的鳍片上外延生长作为源/漏结构的鳍片结构，去除硬掩膜；

进行热氧化处理，该鳍片结构被倒圆并与阱区隔离；

去除热氧化物，进行PMD填隙沉积，其中NMOS上外延生长的鳍片结构采用SiGe材料、PMOS上外延生长的鳍片结构采用SiC材料。

14.一种FinFET结构，其特征在于，包括：

半导体衬底，所述半导体衬底包括P阱和/或N阱；

鳍片，位于所述半导体衬底上，包括所述位于P阱和/或N阱中的下鳍，以及位于所述下鳍上方的源/漏结构，所述源/漏结构与所述P阱和/或N阱相互隔离，所述源/漏结构的截面为椭圆或圆形；

至少一个栅电极，位于所述鳍片上并垂直于所述鳍片。

15.根据权利要求14所述的FinFET结构，其特征在于：

所述半导体衬底包括硅基体以及形成在所述硅基体上的外延层，所述外延层中包括P阱和/或N阱，所述下鳍由所述P阱和/或N阱形成，所述下鳍之间的间隔中形成有沟道隔离层。

16.根据权利要求14所述的FinFET结构，其特征在于：

所述源/漏结构包括PMOS的源/漏结构和/或NMOS的源/漏结构，所述PMOS的源/漏结构为SiGe鳍片，所述NMOS源/漏结构为SiC鳍片。

17.根据权利要求16所述的FinFET结构，其特征在于：

所述SiGe鳍片和/或SiC鳍片包覆有硅化钛层和氧化物层，氮化物层覆盖在所述氧化物层上，磷玻璃层覆盖在整个鳍片结构和栅电极上。

Images