CN113808916A - 一种n型重掺杂薄层氮化镓材料的二次外延方法 - Google Patents

一种n型重掺杂薄层氮化镓材料的二次外延方法 Download PDF

Info

Publication number
CN113808916A
CN113808916A CN202110870145.7A CN202110870145A CN113808916A CN 113808916 A CN113808916 A CN 113808916A CN 202110870145 A CN202110870145 A CN 202110870145A CN 113808916 A CN113808916 A CN 113808916A
Authority
CN
China
Prior art keywords
source
silane
gan
type heavily
doped thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110870145.7A
Other languages
English (en)
Other versions
CN113808916B (zh
Inventor
李传皓
李忠辉
彭大青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN202110870145.7A priority Critical patent/CN113808916B/zh
Publication of CN113808916A publication Critical patent/CN113808916A/zh
Application granted granted Critical
Publication of CN113808916B publication Critical patent/CN113808916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/16Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本发明公开了一种N型重掺杂薄层氮化镓材料的二次外延方法,包括步骤:(1)选取外延材料,置于MOCVD外延生长设备内的基座上;(2)设定反应室压力,在氨气气氛下将反应室升温至预设温度,然后持续通入铟源;(3)保持反应室压力、温度、铟源流量及氨气流量不变,通入镓源和硅烷;调整镓源和铟源流量,设定生长速率,开始二次外延N型重掺杂薄层GaN材料;(4)保持反应室压力、温度和氨气流量不变,关闭镓源和铟源,继续通入硅烷,并持续一段时间;(5)关闭硅烷,在氨气气氛保护下,降至室温,取出二次外延材料。本发明实现的N型重掺杂薄层GaN材料表面形貌好、结晶质量高,能降低高频GaN功率器件的欧姆接触电阻。

Description

一种N型重掺杂薄层氮化镓材料的二次外延方法
技术领域
本发明涉及氮化镓材料的二次外延方法,尤其涉及一种N型重掺杂薄层氮化镓材料的 二次外延方法。
背景技术
氮化镓(GaN)微波功率器件具有输出功率大、工作频率高、耐高温等特性,广泛用于无线通信基站、射频能量等领域。为进一步提升频率性能,并保持较高的驱动电流及输出功率,W波段及以上频段的GaN功率器件的势垒层铝组分较高,材料表面的禁带宽度较大,导致采用合金化欧姆接触及欧姆区域刻蚀等技术得到的接触电阻普遍偏大,造成寄生效应明显,严重限制着高频器件的性能。
为降低GaN微波功率器件的欧姆接触电阻,当前主要采用欧姆挖槽、高温注入、源漏 区二次外延等工艺。欧姆挖槽工艺对于刻蚀深度和退火温度等工艺条件较为敏感,也很难 应用于高铝组分的势垒层;高温注入工艺,将掺杂原子注入到势垒层和沟道层中,从而降 低源漏电极与二维电子气间的势垒高度,但同时增加了杂质散射,且高温退火过程易对异 质结晶格造成损伤,致使二维电子气迁移率出现较为明显的下降;而源漏区二次外延技术, 在GaN沟道层表面二次外延N型重掺杂薄层GaN材料,避免源漏电极与GaN沟道层接触而形成接触势垒,从而可获得较低的欧姆接触电阻,是降低高频GaN功率器件寄生效应的一条有效途径。
源漏区二次外延技术,包括MOCVD和分子束外延(MBE)等二次外延技术。硅烷是GaN材料中最常用的N型掺杂源,然而硅原子与镓原子半径差别较大,在材料中掺入过高剂量的硅原子会引起GaN晶格发生畸变,致使GaN晶体质量及表面形貌出现较为明显的退化。MBE技术具有原子级的有序推积、高度清洁的生长表面及原子层级的平整度等优良特性,有利于缓解重掺杂下的晶格畸变,实现晶体质量较高和表面较为平整的N型重掺杂薄层材料,但存在着生长速率低下,对真空条件要求高、产量低等劣势,不适合规模化生产。而MOCVD等技术具有生长速度快、产能大的特点,适合批量生产,但N型GaN材料受限于重 掺杂下的晶格畸变,且GaN在MOCVD高温外延生长期间通入高浓度的硅烷,部分硅烷会与 NH3发生化学气相反应,生成非晶氮化硅而嵌入至GaN晶格,在加重GaN晶体质量退化的 同时,降低了硅原子并入GaN晶格的效率,导致N型重掺杂GaN材料电阻率增加,不利于 降低欧姆接触电阻。
发明内容
发明目的:本发明的目的是提供一种实现显著降低欧姆电阻、改善高频GaN功率器件 寄生效应的N型重掺杂薄层氮化镓材料的二次外延方法。
技术方案:本发明的N型重掺杂薄层氮化镓材料的二次外延方法,包括以下步骤:
(1)选取外延材料,置于MOCVD外延生长设备内的基座上;
(2)设定反应室压力,在氨气气氛下,将反应室升温至预设温度,然后持续通入铟源;
(3)保持反应室压力、温度、铟源流量及氨气流量不变,通入镓源和硅烷;通过调整镓源流量,使GaN生长速率达到设定速率V、镓源和铟源的摩尔比值达到预设值A;调 整硅烷流量,使镓源和硅烷的摩尔比值达到预设值B,开始二次外延N型重掺杂薄层GaN 材料;当二次外延N型重掺杂薄层GaN材料的厚度达到设定值时,开始执行步骤(4);
(4)保持反应室压力、温度和氨气流量不变,关闭镓源和铟源,继续通入硅烷,并持续一段时间;
(5)关闭硅烷,在氨气气氛保护下,降至室温,取出二次外延材料。
进一步,所述步骤(2)中,所述反应室压力的范围为200~500Torr,所述预设氨 气的流量为0.2~3.5mol/min,温度范围为830~990℃,铟源的流量为1×10-5~1×10-4 mol/min,持续时间为0.5~2min。
进一步,所述步骤(3)中,所述生长速率V的范围为0.3~1.5μm/h,镓源和铟源 的摩尔比值A的范围为5~30,镓源和硅烷的摩尔比值B的范围为200~500;当二次外延 N型重掺杂薄层GaN材料的厚度达到10~200nm时,开始执行步骤(4)。
进一步,所述步骤(4)中,通入硅烷持续时长为0.2~0.6min。
进一步,所述外延材料为III-V族氮化物的表面,或者各类半导体材料、器件的表面。
本发明与现有技术相比,其显著效果如下:1、采用低温低速率生长工艺,提高N型杂质硅原子并入GaN晶格的效率,降低N型重掺薄层的电阻率;并采用高压并引入表面活 性剂的生长工艺,改善N型重掺薄层的材料质量和表面形貌,从而降低基于MOCVD等源漏 区二次外延技术制备的欧姆接触电阻,改善高频GaN功率器件的寄生效应,提升输出性能; 2、本发明采用的MOCVD外延技术具有生长速度快、产能大等优点,适合批量生产。
附图说明
图1为本发明的流程总示意图;
图2(a)为本发明的中采用低温低速率生长工艺,并结合高压及引入表面活性剂的生长工艺制备的N型重掺杂薄层GaN材料的表面形貌图;
(b)为采用常规二次外延工艺制备的N型重掺杂薄层GaN材料的表面形貌图;
图3(a)为本发明中采用低温低速率生长工艺,并结合高压及引入表面活性剂的生长工艺制备的4英寸N型重掺薄层杂GaN材料方阻片内分布图;
(b)为采用常规二次外延工艺制备的4英寸N型重掺杂薄层GaN材料方阻片内分布图。
具体实施方式
下面结合说明书附图和具体实施方式对本发明做进一步详细描述。
本发明薄层GaN材料的二次外延方法,如图1所示的流程图,包括以下步骤:
(1)选取GaN等III-V族氮化物表面为外延材料,或者各类半导体材料、器件的表面为外延材料,置于MOCVD(Metal-organic Chemical Vapor Deposition金属有机化合 物化学气相沉积)等外延生长设备内基座上。
(2)设定反应室压力为P,在流量为0.2~3.5mol/min的氨气(NH3)气氛下将反应室升温至T,然后通入流量为1×10-5~1×10-4mol/min的铟源,并持续0.5~2min(分 钟)。
生长温度T范围是830~990℃。为抑制N型重掺杂薄层GaN材料在二次外延期间硅烷 与NH3的化学气相反应,生成非晶氮化硅而退化材料的晶体质量、增加N型重掺层的电阻率,因此生长温度要低于GaN材料的典型生长温度1020~1100℃,即T≤990℃;为保证 N型重掺层二维层状生长模式,维持较高的晶体质量,因此生长温度T≥830℃。
生长压力P范围是200~500Torr(托)。为缓解N型重掺杂薄层GaN材料晶格的畸变,维持较高的晶体质量及平整的表面形貌,因此生长压力P≥200Torr;为保证N型重掺层 的二维层状生长模式,及保持较高的原材料利用率,因此生长压力P≤500Torr。
在N型重掺杂薄层GaN材料生长前,通入适量的铟源,有助于改善GaN等III-V族氮化物外延材料的表面形貌,为N型重掺薄层材料生长提供平整的界面,能够促进二维层状生长模式,改善N型重掺薄层材料的晶体质量及表面形貌。但铟源流量较大、持续时间较 长时,会恶化GaN等III-V族氮化物外延材料的表面,不利于高质量、低电阻率的N型重 掺杂GaN薄层材料的生长。因此,选取铟源流量1×10-5~1×10-4mol/min,持续时间 0.5~2分钟。
在反应室升温期间,通入足量的NH3,会抑制GaN等III-V族氮化物表面的分解,保证N型重掺杂薄层GaN材料在平整表面上二次外延生长;但NH3流量过大,会导致N型重 掺杂薄层GaN材料在生长期间镓原子的表面迁移速率偏低,使N型重掺杂薄层GaN材料质 量和表面形貌退化。因此,选取NH3流量0.2~3.5mol/min。
(3)保持反应室压力P、温度T、铟源流量及NH3流量不变,通入镓源和硅烷。
通过调整镓源流量,使GaN生长速率达到V、镓源和铟源的摩尔比值为A、;调整硅烷流量,使镓源和硅烷的摩尔比值为B,直到二次外延厚度为10~200nm的N型重掺杂薄层 GaN材料时,开始执行步骤(4)。本发明中,各参数的取值范围如下:
镓源和铟源的摩尔比值A范围是5~30。在N型重掺杂薄层GaN材料生长期间,通入适量的铟源作为表面活性剂,有利于平整生长界面及改善N型重掺层的材料质量,但当铟源流量较大时,过量的大尺寸铟原子会阻碍GaN二维层状生长模式,导致材料质量及表面形貌均出现退化,因此摩尔比值A选取范围是5~30。
镓源和硅烷的摩尔比值B范围是200~500。为保证足量的硅原子并入GaN晶格,从而 获得较低的电阻率,因此摩尔比值要足够小,即B≤500;然而硅原子过高会加剧晶格的畸变,致使材料质量及表面形貌出现退化,因此摩尔比值B≥200。
生长速率V范围是0.3~1.5μm/h(低于GaN材料的典型外延速率2~3μm/h)。低 生长速率利于降低硅烷与NH3间的化学气相反应,提升N型掺杂硅原子并入GaN晶格的效 率,降低N型重掺层的电阻率,因此生长速率V≤1.5μm/h;为抑制低速生长条件下预 反应生成的颗粒附着生长表面,从而恶化材料质量及表面形貌,并保持较高的原材料利用 率,因此生长速率V≥0.3μm/h。
(4)保持反应室压力、温度和氨气流量不变,关闭镓源和铟源,继续通入硅烷,持续时长t范围为0.2~0.6分钟。N型重掺杂薄层GaN材料完成生长后,高温下继续通入 硅烷,有利于更多的硅原子并入至GaN晶格,进一步降低材料的电阻率,但通入硅烷时间 过长易造成材料表面形貌的恶化,因此t范围是0.2~0.6分钟。
(5)关闭硅烷,在NH3气氛保护下,降至室温,取出二次外延材料。
本发明二次外延材料的实现过程如下:
(1)选取4英寸GaN HEMT(High Electron Mobility Transistor高电子迁移率晶体管)外延片,置于MOCVD设备内基座上。
(2)设定反应室压力为300Torr,在流量为1mol/min的NH3气氛下,将反应室升 温至920℃,然后通入三甲基铟,流量为5×10-5mol/min,并持续1分钟。
(3)保持反应室压力、温度、三甲基铟及NH3流量不变,通入三甲基镓和硅烷。通过调整三甲基镓的流量,使GaN生长速率达到1.2μm/h、三甲基镓和三甲基铟的摩尔比值 为9;调整硅烷流量,使三甲基镓和硅烷的摩尔比值为370,直到二次外延厚度为85nm的 N型重掺杂薄层GaN材料时,开始执行步骤(4);
(4)保持反应室压力、温度和氨气流量不变,关闭三甲基镓和三甲基铟,继续通入硅烷,持续时长为0.25分钟;
(5)关闭硅烷,在NH3气氛保护下,降至室温,取出二次外延材料。
本发明方法生长的N型重掺杂薄层GaN材料的表面形貌如图2(a)所示,采用常规二次 外延工艺制备的N型重掺杂薄层GaN材料的表面形貌如图2(b)所示。由图2(a)、(b)可知,本发明方法生长的N型重掺杂薄层GaN材料的表面更平整,材料质量更好。
如图3(a)所示,为本发明方法生长的4英寸N型重掺杂薄层GaN材料,方阻为 36.1Ω/□,对应的电阻率为3×10-4Ω·cm,器件传输线测试方阻为35Ω/□,基于源 漏区二次外延技术制备的欧姆接触电阻为0.1Ω·mm;如图3(b)所示,为采用现有二次外 延工艺制备的4英寸N型重掺杂薄层GaN材料,方阻为91.6Ω/□,对应的电阻率为 8×10-4Ω·cm,器件传输线测试方阻90Ω/□,基于源漏区二次外延技术制备的欧姆接 触电阻为0.3Ω·mm。可知,本发明提供的N型重掺杂薄层GaN材料的二次外延方法在保 持较好的材料质量及表面形貌同时,显著降低N型重掺杂GaN薄层材料的电阻率,从而获 得较低的欧姆接触电阻,有利于提升高频GaN功率器件的性能。
前述内容为本发明的一些示范性实施例,在不脱离本发明的创新性和优点的情况下可以对 本发明实施例进行许多调整,凡依本发明的权利要求所做的变化与修饰,均属于本发明的 涵盖范围。

Claims (5)

1.一种N型重掺杂薄层氮化镓材料的二次外延方法,其特征在于,包括以下步骤:
(1)选取外延材料,置于MOCVD外延生长设备内的基座上;
(2)设定反应室压力,在氨气气氛下,将反应室升温至预设温度,然后持续通入铟源;
(3)保持反应室压力、温度、铟源流量及氨气流量不变,通入镓源和硅烷;通过调整镓源流量,使GaN生长速率达到设定速率V、镓源和铟源的摩尔比值达到预设值A;调整硅烷流量,使镓源和硅烷的摩尔比值达到预设值B,开始二次外延N型重掺杂薄层GaN材料;当二次外延N型重掺杂薄层GaN材料的厚度达到设定值时,开始执行步骤(4);
(4)保持反应室压力、温度和氨气流量不变,关闭镓源和铟源,继续通入硅烷,并持续一段时间;
(5)关闭硅烷,在氨气气氛保护下,降至室温,取出二次外延材料。
2.根据权利要求1所述的N型重掺杂薄层氮化镓材料的二次外延方法,其特征在于,所述步骤(2)中,所述反应室压力的范围为200~500Torr,所述预设氨气的流量为0.2~3.5mol/min,温度范围为830~990℃,铟源的流量为1×10-5~1×10-4mol/min,持续时间为0.5~2min。
3.根据权利要求1所述的N型重掺杂薄层氮化镓材料的二次外延方法,其特征在于,所述步骤(3)中,所述生长速率V的范围为0.3~1.5μm/h,镓源和铟源的摩尔比值A的范围为5~30,镓源和硅烷的摩尔比值B的范围为200~500;当二次外延N型重掺杂薄层GaN材料的厚度达到10~200nm时,开始执行步骤(4)。
4.根据权利要求1所述的N型重掺杂薄层氮化镓材料的二次外延方法,其特征在于,所述步骤(4)中,通入硅烷持续时长为0.2~0.6min。
5.根据权利要求1~4所述的任一项N型重掺杂薄层氮化镓材料的二次外延方法,其特征在于,所述外延材料为III-V族氮化物的表面,或者各类半导体材料、器件的表面。
CN202110870145.7A 2021-07-30 2021-07-30 一种n型重掺杂薄层氮化镓材料的二次外延方法 Active CN113808916B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110870145.7A CN113808916B (zh) 2021-07-30 2021-07-30 一种n型重掺杂薄层氮化镓材料的二次外延方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110870145.7A CN113808916B (zh) 2021-07-30 2021-07-30 一种n型重掺杂薄层氮化镓材料的二次外延方法

Publications (2)

Publication Number Publication Date
CN113808916A true CN113808916A (zh) 2021-12-17
CN113808916B CN113808916B (zh) 2024-03-08

Family

ID=78942572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110870145.7A Active CN113808916B (zh) 2021-07-30 2021-07-30 一种n型重掺杂薄层氮化镓材料的二次外延方法

Country Status (1)

Country Link
CN (1) CN113808916B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114628243A (zh) * 2022-03-10 2022-06-14 河北普兴电子科技股份有限公司 快速恢复外延二极管用双层硅外延片的制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910163A (en) * 1988-06-09 1990-03-20 University Of Connecticut Method for low temperature growth of silicon epitaxial layers using chemical vapor deposition system
JPH07312350A (ja) * 1995-05-25 1995-11-28 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JP2001094149A (ja) * 1999-09-20 2001-04-06 Japan Science & Technology Corp p型III族窒化物半導体とその製造方法
JP2009111292A (ja) * 2007-10-31 2009-05-21 Sumco Corp エピタキシャルウェーハの製造方法および製造装置
CN101560647A (zh) * 2009-05-27 2009-10-21 中山大学 GaN基材料外延层生长制备方法
CN102817073A (zh) * 2012-09-05 2012-12-12 中国科学院半导体研究所 一种生长富In组分非极性A面InGaN薄膜的方法
CN102851735A (zh) * 2011-06-28 2013-01-02 上海华虹Nec电子有限公司 化学气相淀积硅外延生长方法
CN104979445A (zh) * 2015-05-25 2015-10-14 华南理工大学 一种具有含铟导电层的发光二极管结构及其制备方法
WO2018120731A1 (zh) * 2016-12-26 2018-07-05 南京国盛电子有限公司 硅外延片的制造方法
CN110957354A (zh) * 2019-11-25 2020-04-03 中国电子科技集团公司第五十五研究所 一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法
CN110993748A (zh) * 2019-11-29 2020-04-10 华灿光电(苏州)有限公司 发光二极管外延片的生长方法及发光二极管外延片
CN112501689A (zh) * 2020-11-12 2021-03-16 辽宁百思特达半导体科技有限公司 一种氮化镓pin结构的外延生长方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7312350B1 (ja) * 2022-12-26 2023-07-21 株式会社Ibis 発熱体構造とその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910163A (en) * 1988-06-09 1990-03-20 University Of Connecticut Method for low temperature growth of silicon epitaxial layers using chemical vapor deposition system
JPH07312350A (ja) * 1995-05-25 1995-11-28 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JP2001094149A (ja) * 1999-09-20 2001-04-06 Japan Science & Technology Corp p型III族窒化物半導体とその製造方法
JP2009111292A (ja) * 2007-10-31 2009-05-21 Sumco Corp エピタキシャルウェーハの製造方法および製造装置
CN101560647A (zh) * 2009-05-27 2009-10-21 中山大学 GaN基材料外延层生长制备方法
CN102851735A (zh) * 2011-06-28 2013-01-02 上海华虹Nec电子有限公司 化学气相淀积硅外延生长方法
CN102817073A (zh) * 2012-09-05 2012-12-12 中国科学院半导体研究所 一种生长富In组分非极性A面InGaN薄膜的方法
CN104979445A (zh) * 2015-05-25 2015-10-14 华南理工大学 一种具有含铟导电层的发光二极管结构及其制备方法
WO2018120731A1 (zh) * 2016-12-26 2018-07-05 南京国盛电子有限公司 硅外延片的制造方法
CN110957354A (zh) * 2019-11-25 2020-04-03 中国电子科技集团公司第五十五研究所 一种硅重掺杂氮化镓异质外延的材料结构及应力控制方法
CN110993748A (zh) * 2019-11-29 2020-04-10 华灿光电(苏州)有限公司 发光二极管外延片的生长方法及发光二极管外延片
CN112501689A (zh) * 2020-11-12 2021-03-16 辽宁百思特达半导体科技有限公司 一种氮化镓pin结构的外延生长方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
SUSUMU NAGIRA ET.AL: "LOW TEMPERATURE SILICON THERMAL CVD EPITAXY USING DICHLOROSILANE AND DIFLUOROSILANE AS REACTANT GAS", JOURNAL OF CRYSTAL GROWTH, no. 106, pages 719 - 723 *
ZHONGHUI LI ET.AL: "Influence of SiH4 Flow Rate on GaN Films with in-situ SiNx Mask on Sapphire Surface", ADVANCED MATERIALS RESEARCH, no. 904, pages 29 - 32 *
朱丽虹等: "MOCVD侧向外延生长GaN的研究", 《微细加工技术》, no. 6, pages 48 - 52 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114628243A (zh) * 2022-03-10 2022-06-14 河北普兴电子科技股份有限公司 快速恢复外延二极管用双层硅外延片的制备方法

Also Published As

Publication number Publication date
CN113808916B (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
US6667489B2 (en) Heterojunction bipolar transistor and method for production thereof
JP4224253B2 (ja) 半導体装置及びその製造方法
JP2005011915A (ja) 半導体装置、半導体回路モジュールおよびその製造方法
JPH0794758A (ja) デルタドープト量子井戸電界効果トランジスタの製造方法
JP2000340512A (ja) 半導体膜の成長方法及び半導体装置の製造方法
CN111384171A (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
CN113889402A (zh) 一种用于制备GaN基电子器件的方法
CN113808916A (zh) 一种n型重掺杂薄层氮化镓材料的二次外延方法
CN111211159A (zh) 硅基氮化镓射频器件射频损耗的抑制方法
CN112687525B (zh) 一种提高超薄氮化镓场效应管晶体质量的外延方法
CN113555431A (zh) 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法
CN114005729A (zh) 一种氮化物异质结材料表面原位生长SiN钝化膜的方法
CN116646248B (zh) 一种外延片制备方法及其外延片、高电子迁移率晶体管
CN115799331B (zh) 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件
CN114250510B (zh) 一种用于氮化镓基射频器件的外延结构及其制备方法
CN111009579A (zh) 半导体异质结构及半导体器件
CN118140313A (zh) 集成电路、其制备方法、功率放大器及电子设备
CN112750691A (zh) 氮极性面GaN材料及同质外延生长方法
CN117286577A (zh) 一种重掺杂氮化镓材料的二次外延方法
US20230088544A1 (en) Dopant profile control in heterojunction bipolar transistor (hbt)
CN114395797B (zh) 高阻硅外延片生长方法及生长设备
CN112490114B (zh) 一种调整多晶硅沉积速率的方法及锗硅hbt器件的制造方法
CN117423740A (zh) 一种基于导电型SiC衬底的GaN垂直器件及其生长方法
CN116895519A (zh) 半导体器件制备方法及半导体器件
JP3592922B2 (ja) 化合物半導体基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant