CN113727510B - 电路板的制作方法 - Google Patents

电路板的制作方法 Download PDF

Info

Publication number
CN113727510B
CN113727510B CN202010450748.7A CN202010450748A CN113727510B CN 113727510 B CN113727510 B CN 113727510B CN 202010450748 A CN202010450748 A CN 202010450748A CN 113727510 B CN113727510 B CN 113727510B
Authority
CN
China
Prior art keywords
layer
circuit
sided board
insulating layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010450748.7A
Other languages
English (en)
Other versions
CN113727510A (zh
Inventor
魏豪毅
李艳禄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN202010450748.7A priority Critical patent/CN113727510B/zh
Priority to US16/887,473 priority patent/US11304312B2/en
Publication of CN113727510A publication Critical patent/CN113727510A/zh
Priority to US17/686,743 priority patent/US11700698B2/en
Application granted granted Critical
Publication of CN113727510B publication Critical patent/CN113727510B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/056—Folded around rigid support or component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种电磁屏蔽效果好的电路板的制作方法，其包括以下步骤：将第一单面板压合至绝缘体的第一表面以及连接第一表面相对两侧的侧面形成第一压合基板；将第二单面板压合至第三单面板的绝缘层的顶壁以及连接顶壁相对两侧的侧壁形成第二压合基板；对第二压合基板进行线路制作使得第三单面板中的金属层对应形成内层线路层；将第一压合基板与线路制作后的第二压合基板压合形成中间结构，其中，内层线路层内埋于中间结构中；对中间结构进行线路制作形成外层线路层，且外层线路层与内层线路层电连接；在外层线路层上设置覆盖膜，且覆盖膜设有开口以露出部分外层线路层；在覆盖膜上设置电磁屏蔽层，且电磁屏蔽层填满开口以电连接外层线路层。

Description

电路板的制作方法
技术领域
本发明涉及一种电路板的制作方法。
背景技术
在高频高速及MIMO(多输入多输出)技术等升级需求下，5G天线广泛应用于5G智能手机等有高频高速需求的电子产品中。因此，如何进一步地提升电子产品信号的抗干扰能力是亟待解决的问题。
发明内容
有鉴于此，有必要提供一种提高电磁屏蔽效果的电路板的制作方法。
本申请的一种电路板的制作方法，其包括以下步骤：
提供第一单面板和绝缘体，所述第一单面板划分为第一本体区和连接所述第一本体区相对两侧的第一翻折区，所述绝缘体包括第一表面和连接于所述第一表面相对两侧的侧面，所述第一单面板包括层叠设置的第一金属层和第一绝缘层；
将所述第一单面板以所述第一绝缘层朝向所述绝缘体的方式压合至所述绝缘体，从而形成第一压合基板，其中，所述第一本体区与所述第一表面结合，两所述第一翻折区分别弯折至两所述侧面以与所述侧面结合，所述第一绝缘层和所述绝缘体结合形成第一介电层；
提供第二单面板和所述第三单面板，所述第二单面板划分为第二本体区和连接所述第二本体区相对两侧的第二翻折区，所述第二单面板包括层叠设置的第二金属层和第二绝缘层，所述第三单面包括第三金属层和第三绝缘层，所述第三绝缘层包括相背设置的顶壁和底壁、以及连接所述顶壁和所述底壁且相背设置的两侧壁，所述第三金属层设置于所述底壁；
将所述第二单面板以所述第二绝缘层朝向所述第三绝缘层的方式压合至所述第三绝缘层，从而形成第二压合基板，其中，所述第二本体区与所述顶壁结合，两所述第二翻折区分别弯折至两所述侧壁以与所述侧壁结合，所述第二绝缘层和所述第三绝缘层形成第二介电层；
对所述第二压合基板进行线路制作，使得所述第三金属层对应形成内层线路层；
将所述第一压合基板与线路制作后的所述第二压合基板压合，从而形成中间结构，其中，所述内层线路层包裹于所述第一介电层和所述第二介电层内；
对所述中间结构进行线路制作，使得所述第一金属层对应所述第一本体区的部分以及所述第二金属层对应所述第二本体区的部分形成外层线路层，且所述外层线路层与所述内层线路层电连接；
在所述外层线路层背离所述内层线路层的表面设置覆盖膜，且所述覆盖膜设有开口以露出部分所述外层线路层；以及
在所述覆盖膜上设置电磁屏蔽层，且所述电磁屏蔽层填满所述开口以与所述外层线路层电连接。
本申请的一种电路板的制作方法，其包括以下步骤：
提供第一单面板和绝缘体，所述第一单面板划分为第一本体区和连接所述第一本体区相对两侧的第一翻折区，所述绝缘体包括第一表面和连接于所述第一表面相对两侧的侧面，所述第一单面板包括层叠设置的第一金属层和第一绝缘层；
将所述第一单面板以所述第一绝缘层朝向所述绝缘体的方式压合至所述绝缘体，从而形成第一压合基板，其中，所述第一本体区与所述第一表面结合，两所述第一翻折区分别弯折至两所述侧面以与所述侧面结合，所述第一绝缘层和所述绝缘体结合形成第一介电层；
提供第二单面板和所述第三单面板，所述第二单面板划分为第二本体区和连接所述第二本体区相对两侧的第二翻折区，所述第二单面板包括层叠设置的第二金属层和第二绝缘层，所述第三单面包括第三金属层和第三绝缘层，所述第三绝缘层包括相背设置的顶壁和底壁、以及连接所述顶壁和所述底壁且相背设置的两侧壁，所述第三金属层设置于所述底壁；
将所述第二单面板以所述第二绝缘层朝向所述第三绝缘层的方式压合至所述第三绝缘层，从而形成第二压合基板，其中，所述第二本体区与所述顶壁结合，两所述第二翻折区分别弯折至两所述侧壁以与所述侧壁结合，所述第二绝缘层和所述第三绝缘层形成第二介电层；
对所述第二压合基板进行线路制作，使得所述第二金属层对应所述第二本体区的部分对应形成第一内层线路层，所述第三金属层对应形成第二内层线路层，且所述第一内层线路层与所述第二内层线路层电连接；
将一所述第一压合基板、线路制作后的第二压合基板和另一所述第一压合基板依次层叠并压合，从而形成中间结构，其中，所述第一内层线路层包裹于所述第二介电层和一所述第一压合基板中的第一介电层内，所述第二内层线路层包裹于所述第二介电层和另一所述第一压合基板中的第一介电层内；
对所述中间结构进行线路制作，使得两所述第一金属层对应所述第一本体区的部分形成外层线路层，且所述外层线路层与所述第一内层线路层与所述第二内层线路层电连接；
在所述外层线路层背离所述第一内层线路层的表面设置覆盖膜，且所述覆盖膜设有开口以露出部分所述外层线路层；以及
在所述覆盖膜上设置电磁屏蔽层，且所述电磁屏蔽层填满所述开口以与所述外层线路层电连接。
本申请的电路板的制作方法，无需通过设置屏蔽孔的方式实现电路板的侧面屏蔽，从而增加了电路板的布线空间，且避免了打孔发生产品不良的风险。另外，本申请的电路板的制作方法，在压合增层的同时实现了电路板侧面的屏蔽，其相较于单纯的侧壁镀铜的方式能够更有效地防止侧面屏蔽结构的脱落。
附图说明
图1是本发明提供的第一实施例的第一单面板和绝缘体的示意图。
图2是将图1所示的第一单面板和绝缘体压合形成第一压合基板的示意图。
图3是本发明提供的第一实施例的第二单面板和第三单面板的示意图。
图4是将图3所示的第二单面板和第三单面板压合形成第二压合基板的示意图。
图5是对图4所示的第二压合基板进行线路制作的示意图。
图6是将图5所示的第二压合基板和图2所示的第一压合基板压合形成中间体结构的示意图。
图7A-7C是将图6所示的中间体结构进行线路制作形成外层线路层的示意图。
图8是在图7中的外层线路层上设置覆盖膜的示意图。
图9是在图8所示的覆盖膜上设置电磁屏蔽层的示意图。
图10是本发明提供的第二实施例的中间结构的示意图。
图11是图10所示的中间结构进行线路制作后的示意图。
图12是本发明提供的第二实施例的电路板的示意图。
图13是本发明提供的第三实施例的第一压合基板的示意图。
图14是本发明提供的第三实施例的第二压合基板的示意图。
图15是本发明提供的第三实施例的电路板的示意图。
图16是本发明提供的第四实施例的线路制作后的第二压合基板的示意图。
图17是本发明提供的第四实施例的中间结构的示意图。
图18是图17所示的中间结构进行线路制作形成外层线路层后的示意图。
图19是在图18中的外层线路层上设置覆盖膜的示意图。
图20是在图19所示的覆盖膜上设置电磁屏蔽层的示意图。
图21是本发明提供的第五实施例的中间结构的示意图。
图22是图21所示的中间结构进行线路制作后的示意图。
图23是本发明提供的第五实施例的电路板的示意图。
图24是本发明提供的第六实施例的电路板的示意图。
主要元件符号说明
Figure BDA0002507423190000051
Figure BDA0002507423190000061
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例/实施方式及实施例/实施方式中的特征可以相互组合。
请结合参阅图1至图9，本发明第一实施例的电路板的制作方法，其包括以下步骤：
步骤S101，请参阅图1，提供第一单面板11和绝缘体13，所述第一单面板11划分为第一本体区11a和连接所述第一本体区11a相对两侧的第一翻折区11b。所述绝缘体13与所述第一本体区11a对应。
在本实施例中，所述第一单面板11包括层叠设置的第一金属层111和第一绝缘层113。
所述绝缘体13包括相背设置的第一表面131和第二表面132，以及连接所述第一表面131和所述第二表面132且相背设置的两侧面133、134。
优选的，所述第一单面板11的厚度小于所述绝缘体13的厚度。
步骤S102，请参阅图2，将所述第一单面板11以所述第一绝缘层113朝向所述绝缘体13的方式压合至所述绝缘体13，从而形成第一压合基板10，所述绝缘体13和所述第一绝缘层113结合形成第一介电层101。其中，所述第一本体区11a与所述第一表面131结合，两所述第一翻折区11b分别弯折至两所述侧面133、134以与两所述侧面133、134结合。
优选的，所述第一翻折区11b完全覆盖所述侧面133、134。
步骤S103，请参阅图3，提供第二单面板21和第三单面板23，所述第二单面板21划分为第二本体区21a和连接所述第二本体区21a相对两侧的第二翻折区21b。所述第三单面板23与所述第二本体区21a对应。
在本实施例中，所述第二单面板21包括层叠设置的第二金属层211和第二绝缘层213。所述第三单面板23包括层叠设置的第三金属层231和第三绝缘层233。所述第三绝缘层233包括相背设置的顶壁233a和底壁233b，以及连接所述顶壁233a和所述底壁233b且相背设置的两侧壁233c、233d。所述第三金属层231设置于所述底壁233b。
优选的，所述第二单面板21的厚度小于所述第三单面板23的厚度。
步骤S104，请参阅图4，将所述第二单面板21以所述第二绝缘层213朝向所述第三绝缘层233的方式压合至所述第三绝缘层233上，从而形成第二压合基板20，所述第二绝缘层213和所述第三绝缘层233结合形成第二介电层201，所述第二金属层211和所述第三金属层231配合环绕所述第二介电层201。其中，所述第二本体区21a与所述顶壁233a结合，两所述第二翻折区21b分别弯折至两所述侧壁233c、233d以与两所述侧壁233c、233d结合。
优选的，所述第二翻折区21b完全覆盖所述侧壁233c、233d。
步骤S105，请参阅图5，对所述第二压合基板20进行线路制作，使得所述第三金属层231对应形成内层线路层230。
步骤S106，请参阅图6，将所述第一压合基板10与线路制作后的所述第二压合基板20压合，从而形成中间结构30，其中，所述内层线路层230包裹于所述第一介电层101和所述第二介电层201内。
步骤S107，请参阅图7A至图7C，对所述中间结构30进行线路制作，使得所述第一金属层111对应所述第一本体区11a的部分以及所述第二金属层211对应所述第二本体区21a的部分形成外层线路层310，且所述外层线路层310与所述内层线路层230电连接。
步骤S108，请参阅图8，在所述外层线路层310背离所述内层线路层230的表面设置覆盖膜41，且所述覆盖膜41设有开口410以露出部分所述外层线路层310。
步骤S109，请参阅图9，在所述覆盖膜41上设置电磁屏蔽层43，且所述电磁屏蔽层43填满所述开口410以与所述外层线路层310电连接。
相较于第一实施例的电路板的制作方法，在第二实施例的电路板的制作方法中，请参阅图10至图12，在步骤S106将所述第一压合基板10与线路制作后的所述第二压合基板20压合形成中间结构30时，所述第一压合基板10和线路制作后的所述第二压合基板20之间还可设有第一胶层51(如图10所示)。而在步骤S107对所述中间结构30进行线路制作时，所述第一胶层51靠近所述第一翻折区11b和所述第二翻折区21b的端部形成金属沉积层(图未标，如图11所示)以连接所述第一金属层111和所述第二金属层211。所述第二实施例的电路板的制作方法制得的电路板可如图12所示。
相较于第二实施例的电路板的制作方法，在第三实施例的电路板的制作方法中，请参阅图13至图15，在步骤S102将所述第一单面板11压合至所述绝缘体13形成第一压合基板10时，所述第一单面板11与所述绝缘体13之间还可设有第二胶层53(如图13所示)。在步骤S104将所述第二单面板21压合至所述第三绝缘层233上形成第二压合基板20时，所述第二单面板21与所述第三绝缘层233之间还可设有第三胶层55(如图14所示)。所述第三实施例的电路板的制作方法制得的电路板可如图15所示。
请结合参阅图16至图20，本发明第四实施例的电路板的制作方法，其包括以下步骤：
步骤S201，请参阅图16，对上述第二压合基板20进行线路制作，使得所述第二金属层211对应所述第二本体区21a的部分对应形成第一内层线路层230a，所述第三金属层231对应形成第二内层线路层230b，且所述第一内层线路层230a与所述第二内层线路层230b电连接。
步骤S202，请参阅图17，将一上述第一压合基板10、线路制作后的第二压合基板20和另一上述第一压合基板10依次层叠并压合，从而形成中间结构30a，其中，所述第一内层线路层230a包裹于所述第二介电层201和一所述第一压合基板10中的第一介电层101内，所述第二内层线路层230b包裹于所述第二介电层201和另一所述第一压合基板10中的第一介电层101内。
步骤S203，请参阅图18，对所述中间结构30a进行线路制作，使得两所述第一金属层111对应所述第一本体区11a的部分形成外层线路层310a，且所述外层线路层310a与所述第一内层线路层230a与所述第二内层线路层230b电连接。
步骤S204，请参阅图19，在所述外层线路层310a背离所述第一内层线路层230a的表面设置覆盖膜41，且所述覆盖膜41设有开口410以露出部分所述外层线路层310a。
步骤S205，请参阅图20，在所述覆盖膜41上设置电磁屏蔽层43，且所述电磁屏蔽层43填满所述开口410以与所述外层线路层310a电连接。
相较于第四实施例的电路板的制作方法，第五实施例的电路板的制作方法中，请参阅图21至图23，在步骤S202将一上述第一压合基板10、线路制作后的第二压合基板20和另一上述第一压合基板10依次层叠并压合形成中间结构30a时，所述第一压合基板10和线路制作后的第二压合基板20之间还可设有一第一胶层51(如图21所示)。而在步骤S203对所述中间结构30a进行线路制作时，所述第一胶层51靠近所述第一翻折区11b和所述第二翻折区21b的端部形成金属沉积层(图未标，如图22所示)以连接所述第一金属层111和所述第二金属层211。所述第五实施例的电路板的制作方法制得的电路板可如图23所示。
相较于第五实施例的电路板的制作方法，第六实施例的电路板的制作方法中，请参阅图13、图14、图24，在形成所述第一压合基板10时，所述第一单面板11与所述绝缘体13之间还可设有第二胶层53(如图13所示)。在形成所述第二压合基板20时，所述第二单面板21与所述第三绝缘层233之间还可设有第三胶层55(如图14所示)。所述第六实施例的电路板的制作方法制得的电路板可如图24所示。
本申请的电路板的制作方法，无需通过设置屏蔽孔的方式实现电路板的侧面屏蔽，从而增加了电路板的布线空间，且避免了打孔发生产品不良的风险。另外，本申请的电路板的制作方法，在压合增层的同时实现了电路板侧面的屏蔽，其相较于单纯的侧壁镀铜的方式能够更有效地防止侧面屏蔽结构的脱落。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种电路板的制作方法，其包括以下步骤：
提供第一单面板和绝缘体，所述第一单面板划分为第一本体区和连接所述第一本体区相对两侧的第一翻折区，所述绝缘体包括第一表面和连接于所述第一表面相对两侧的侧面，所述第一单面板包括层叠设置的第一金属层和第一绝缘层；
将所述第一单面板以所述第一绝缘层朝向所述绝缘体的方式压合至所述绝缘体，从而形成第一压合基板，其中，所述第一本体区与所述第一表面结合，两所述第一翻折区分别弯折至两所述侧面以与所述侧面结合，所述第一绝缘层和所述绝缘体结合形成第一介电层；
提供第二单面板和第三单面板，所述第二单面板划分为第二本体区和连接所述第二本体区相对两侧的第二翻折区，所述第二单面板包括层叠设置的第二金属层和第二绝缘层，所述第三单面包括第三金属层和第三绝缘层，所述第三绝缘层包括相背设置的顶壁和底壁、以及连接所述顶壁和所述底壁且相背设置的两侧壁，所述第三金属层设置于所述底壁；
将所述第二单面板以所述第二绝缘层朝向所述第三绝缘层的方式压合至所述第三绝缘层，从而形成第二压合基板，其中，所述第二本体区与所述顶壁结合，两所述第二翻折区分别弯折至两所述侧壁以与所述侧壁结合，所述第二绝缘层和所述第三绝缘层形成第二介电层；
对所述第二压合基板进行线路制作，使得所述第三金属层对应形成内层线路层；
将所述第一压合基板与线路制作后的所述第二压合基板压合，从而形成中间结构，其中，所述内层线路层包裹于所述第一介电层和所述第二介电层内；
对所述中间结构进行线路制作，使得所述第一金属层对应所述第一本体区的部分以及所述第二金属层对应所述第二本体区的部分形成外层线路层，且所述外层线路层与所述内层线路层电连接；
在所述外层线路层背离所述内层线路层的表面设置覆盖膜，且所述覆盖膜设有开口以露出部分所述外层线路层；以及
在所述覆盖膜上设置电磁屏蔽层，且所述电磁屏蔽层填满所述开口以与所述外层线路层电连接。
2.如权利要求1所述的电路板的制作方法，其特征在于，所述第一单面的厚度小于所述绝缘体的厚度，所述第二单面板的厚度小于所述第三单面板的厚度。
3.如权利要求1所述的电路板的制作方法，其特征在于，两所述第一翻折区完全覆盖两所述侧面，两所述第二翻折区完全覆盖两所述侧壁。
4.如权利要求1所述的电路板的制作方法，其特征在于，将所述第一压合基板与线路制作后的所述第二压合基板压合形成所述中间结构时，所述第一压合基板和所述第二压合基板之间还设有第一胶层；且对所述中间结构进行线路制作时，所述第一胶层靠近所述第一翻折区和所述第二翻折区的端部形成金属沉积层以连接所述第一金属层和所述第二金属层。
5.如权利要求1-4任意一项所述的电路板的制作方法，其特征在于，将所述第一单面板压合至所述绝缘体形成所述第一压合基板时，所述第一单面板与所述绝缘体之间还设有第二胶层，或者/以及将所述第二单面板压合至所述第三绝缘层上形成所述第二压合基板时，所述第二单面板与所述第三绝缘层之间还设有第三胶层。
6.一种电路板的制作方法，其包括以下步骤：
提供第一单面板和绝缘体，所述第一单面板划分为第一本体区和连接所述第一本体区相对两侧的第一翻折区，所述绝缘体包括第一表面和连接于所述第一表面相对两侧的侧面，所述第一单面板包括层叠设置的第一金属层和第一绝缘层；
将所述第一单面板以所述第一绝缘层朝向所述绝缘体的方式压合至所述绝缘体，从而形成第一压合基板，其中，所述第一本体区与所述第一表面结合，两所述第一翻折区分别弯折至两所述侧面以与所述侧面结合，所述第一绝缘层和所述绝缘体结合形成第一介电层；
提供第二单面板和第三单面板，所述第二单面板划分为第二本体区和连接所述第二本体区相对两侧的第二翻折区，所述第二单面板包括层叠设置的第二金属层和第二绝缘层，所述第三单面包括第三金属层和第三绝缘层，所述第三绝缘层包括相背设置的顶壁和底壁、以及连接所述顶壁和所述底壁且相背设置的两侧壁，所述第三金属层设置于所述底壁；
将所述第二单面板以所述第二绝缘层朝向所述第三绝缘层的方式压合至所述第三绝缘层，从而形成第二压合基板，其中，所述第二本体区与所述顶壁结合，两所述第二翻折区分别弯折至两所述侧壁以与所述侧壁结合，所述第二绝缘层和所述第三绝缘层形成第二介电层；
对所述第二压合基板进行线路制作，使得所述第二金属层对应所述第二本体区的部分对应形成第一内层线路层，所述第三金属层对应形成第二内层线路层，且所述第一内层线路层与所述第二内层线路层电连接；
将一所述第一压合基板、线路制作后的第二压合基板和另一所述第一压合基板依次层叠并压合，从而形成中间结构，其中，所述第一内层线路层包裹于所述第二介电层和一所述第一压合基板中的第一介电层内，所述第二内层线路层包裹于所述第二介电层和另一所述第一压合基板中的第一介电层内；
对所述中间结构进行线路制作，使得两所述第一金属层对应所述第一本体区的部分形成外层线路层，且所述外层线路层与所述第一内层线路层与所述第二内层线路层电连接；
在所述外层线路层背离所述第一内层线路层的表面设置覆盖膜，且所述覆盖膜设有开口以露出部分所述外层线路层；以及
在所述覆盖膜上设置电磁屏蔽层，且所述电磁屏蔽层填满所述开口以与所述外层线路层电连接。
7.如权利要求6所述的电路板的制作方法，其特征在于，所述第一单面的厚度小于所述绝缘体的厚度，所述第二单面板的厚度小于所述第三单面板的厚度。
8.如权利要求6所述的电路板的制作方法，其特征在于，两所述第一翻折区完全覆盖两所述侧面，两所述第二翻折区完全覆盖两所述侧壁。
9.如权利要求6所述的电路板的制作方法，其特征在于，将一所述第一压合基板、线路制作后的所述第二压合基板和另一所述第一压合基板依次层叠并压合形成中间结构时，每一所述第一压合基板和所述第二压合基板之间还设有第一胶层；且对所述中间结构进行线路制作时，每一所述第一胶层靠近所述第一翻折区和所述第二翻折区的端部形成金属沉积层以连接所述第一金属层和所述第二金属层。
10.如权利要求6-9任意一项所述的电路板的制作方法，其特征在于，将所述第一单面板压合至所述绝缘体形成所述第一压合基板时，所述第一单面板与所述绝缘体之间还设有第二胶层，或者/以及将所述第二单面板压合至所述第三绝缘层上形成所述第二压合基板时，所述第二单面板与所述第三绝缘层之间还设有第三胶层。
CN202010450748.7A 2020-05-25 2020-05-25 电路板的制作方法 Active CN113727510B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010450748.7A CN113727510B (zh) 2020-05-25 2020-05-25 电路板的制作方法
US16/887,473 US11304312B2 (en) 2020-05-25 2020-05-29 Method for manufacturing a circuit board
US17/686,743 US11700698B2 (en) 2020-05-25 2022-03-04 Method for manufacturing a circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010450748.7A CN113727510B (zh) 2020-05-25 2020-05-25 电路板的制作方法

Publications (2)

Publication Number Publication Date
CN113727510A CN113727510A (zh) 2021-11-30
CN113727510B true CN113727510B (zh) 2022-10-21

Family

ID=78607630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010450748.7A Active CN113727510B (zh) 2020-05-25 2020-05-25 电路板的制作方法

Country Status (2)

Country Link
US (2) US11304312B2 (zh)
CN (1) CN113727510B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103179810A (zh) * 2011-12-22 2013-06-26 三星泰科威株式会社 制造多层电路板的方法和利用该方法制造的多层电路板
CN108377609A (zh) * 2018-04-25 2018-08-07 维沃移动通信有限公司 一种屏蔽膜、柔性电路板组件及移动终端

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262895B1 (en) * 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
KR20030029743A (ko) * 2001-10-10 2003-04-16 삼성전자주식회사 플랙서블한 이중 배선기판을 이용한 적층 패키지
JP4225036B2 (ja) * 2002-11-20 2009-02-18 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
KR20120035246A (ko) * 2010-10-05 2012-04-16 삼성전기주식회사 신호 전송용 회로기판 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103179810A (zh) * 2011-12-22 2013-06-26 三星泰科威株式会社 制造多层电路板的方法和利用该方法制造的多层电路板
CN108377609A (zh) * 2018-04-25 2018-08-07 维沃移动通信有限公司 一种屏蔽膜、柔性电路板组件及移动终端

Also Published As

Publication number Publication date
CN113727510A (zh) 2021-11-30
US20210368633A1 (en) 2021-11-25
US20220192034A1 (en) 2022-06-16
US11304312B2 (en) 2022-04-12
US11700698B2 (en) 2023-07-11

Similar Documents

Publication Publication Date Title
US8174840B2 (en) Multi-functional composite substrate structure
KR101514491B1 (ko) 코일 부품 및 그 제조방법
JP5273246B2 (ja) 信号線路及び回路基板
WO2011040393A1 (ja) 回路基板及びその製造方法
JP6732723B2 (ja) 高周波伝送用プリント配線板
TWI712346B (zh) 復合電路板及其製造方法
CN113727510B (zh) 电路板的制作方法
US9173284B2 (en) Flexible circuit board with planarized cover layer structure
JP4363947B2 (ja) 多層配線回路基板およびその作製方法
CN101009970A (zh) 多功能复合基板结构
CN112151459B (zh) 封装电路结构及其制作方法
JP2000068716A (ja) 多層伝送線路
JP2001119111A (ja) プリント配線板及びその製造方法
WO2021212479A1 (zh) 电路板及其制造方法
JP4471281B2 (ja) 積層型高周波回路基板
US6998943B2 (en) High-frequency power amplifier
CN115377666B (zh) 封装天线的制作方法以及封装天线
JP7400821B2 (ja) 伝送線路の製造方法及び伝送線路
CN112312682B (zh) 具有厚铜线路的电路板及其制作方法
CN115696719A (zh) 天线电路板及其制造方法
CN112203393A (zh) 高频传输用线路板及屏蔽方法
WO2020237672A1 (zh) 柔性电路板及其制作方法
CN115915570A (zh) 防翘曲电路板及其制造方法、电子装置
CN111463537A (zh) 传输线
JP2004031743A (ja) セラミック部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant