CN113667964A - Teos膜的制作方法 - Google Patents

Teos膜的制作方法 Download PDF

Info

Publication number
CN113667964A
CN113667964A CN202111010449.2A CN202111010449A CN113667964A CN 113667964 A CN113667964 A CN 113667964A CN 202111010449 A CN202111010449 A CN 202111010449A CN 113667964 A CN113667964 A CN 113667964A
Authority
CN
China
Prior art keywords
teos film
deposition
teos
film
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111010449.2A
Other languages
English (en)
Other versions
CN113667964B (zh
Inventor
方合
宋维聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bitong Semiconductor Equipment Suzhou Co ltd
Original Assignee
Bitong Semiconductor Equipment Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bitong Semiconductor Equipment Suzhou Co ltd filed Critical Bitong Semiconductor Equipment Suzhou Co ltd
Priority to CN202111010449.2A priority Critical patent/CN113667964B/zh
Publication of CN113667964A publication Critical patent/CN113667964A/zh
Application granted granted Critical
Publication of CN113667964B publication Critical patent/CN113667964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请公开了一种TEOS膜的制作方法，涉及半导体技术领域。该方法包括在硅晶圆上沉积第一层TEOS薄膜以及在第一层TEOS薄膜上沉积第二层TEOS薄膜，其中第一层TEOS薄膜沉积过程中未采用低频射频电源进行电离，而第二层TEOS薄膜的沉积过程中采用了低频射频电源进行电离。第一层TEOS薄膜的厚度为20～400nm，第二层TEOS薄膜的厚度为2000～6000nm。第一层TEOS薄膜具有较低的压应力，使得其与硅晶圆的粘附力较强而不容易脱膜。第二层TEOS薄膜的具有较佳的致密性，从而降低漏电流。因此，采用本申请提供的制作方法制得的TEOS膜既保持了较好的绝缘性能，同时也不容易从硅晶圆上脱落。

Description

TEOS膜的制作方法
技术领域
本申请涉及半导体技术领域，具体而言，涉及TEOS膜的制作方法。
背景技术
集成电路芯片封装硅通孔技术(TSV)是实现2.5D/3D多芯片堆叠以及芯片异构整合的关键技术。TSV涉及许多关键技术，如通孔刻蚀，孔内绝缘层的沉积，电镀及芯片减薄等等。其中，绝缘层的沉积是及其重要的环节，其主要作用是避免上层互联金属布线与芯片表面金属以及硅基底之间形成导电通道。由于采用化学气相沉积法得到的TEOS膜(Tetraethylorthosilicate，正硅酸乙酯)具有良好的台阶覆盖性以及可以低温沉积的特性(100℃～200℃)，通常作为硅通孔和芯片表面的绝缘层，以便后续的金属布线以及封装。在低温下沉积的TEOS常常不够致密导致漏电流较大，从而降低了膜层的绝缘性能导致芯片寿命减少，通常会在镀膜过程中引入低频射频电源进行电离来提高膜层致密性，以降低漏电流。但是引入低频射频电源后，虽然膜层致密性提高，但TEOS膜与下层金属(通常是Al)之间粘附性变差甚至出现脱膜，从而影响芯片性能。
发明内容
本申请的目的在于提供一种TEOS膜的制作方法，以改善现有方法得到的TEOS膜容易脱膜的问题。
本申请是这样实现的：
本申请提供一种TEOS膜的制作方法，包括：
采用化学气相沉积法在硅晶圆上沉积第一层TEOS薄膜，在第一层TEOS薄膜的沉积过程中不使用低频射频电源进行电离，第一层TEOS薄膜的厚度为20～400nm；
采用化学气相沉积法在第一层TEOS薄膜上沉积第二层TEOS薄膜，在第二层TEOS薄膜的沉积过程中使用低频射频电源进行电离，第二层TEOS薄膜的厚度为2000～6000nm。
在可选的实施方式中，第二层TEOS薄膜的沉积过程中使用的低频射频电源的功率为1000W以下。
在可选的实施方式中，第二层TEOS薄膜的沉积过程中使用的低频射频电源的功率为200～600W。
在可选的实施方式中，第一层TEOS薄膜的沉积过程中使用高频射频电源进行电离。
在可选的实施方式中，第一层TEOS薄膜的沉积过程中使用的高频射频电源的功率为1000～2000W。
在可选的实施方式中，第一层TEOS薄膜的沉积速率为250～350nm/min，第二层TEOS薄膜的沉积速率为550～650nm/min。
在可选的实施方式中，在第一层TEOS薄膜的沉积过程中，通入真空室内的O2流量为2500～3000sccm，通入真空室内的TEOS流量为1.0～2.0ccm。
在可选的实施方式中，在第二层TEOS薄膜的沉积过程中，通入真空室内的O2流量为2000～2500sccm，通入真空室内的TEOS流量为2.0～2.5ccm。
在可选的实施方式中，在第一层TEOS薄膜和第二层TEOS薄膜的沉积过程中，真空室内的压力保持在2～4Torr。
在可选的实施方式中，在第二层TEOS薄膜的沉积过程中还使用高频射频电源进行电离。
在可选的实施方式中，第二层TEOS薄膜的沉积过程中使用的高频射频电源的功率为500～1500W。
在可选的实施方式中，在第一层TEOS薄膜和第二层TEOS薄膜的沉积过程中，硅晶圆放置于真空室内的基座上，且基座的温度保持在100～180℃。
在可选的实施方式中，在沉积第一层TEOS薄膜之前，TEOS膜的制作方法还包括：
将硅晶圆置于惰性气体环境中，以除去硅晶圆上的水气。
本申请具有以下有益效果：
本申请实施例中沉积TEOS膜的过程包括在硅晶圆上沉积第一层TEOS薄膜以及在第一层TEOS薄膜上沉积第二层TEOS薄膜，其中第一层TEOS薄膜沉积过程中未采用低频射频电源进行电离，而第二层TEOS薄膜的沉积过程中采用了低频射频电源进行电离。第一层TEOS薄膜的厚度为20～400nm，第二层TEOS薄膜的厚度为2000～6000nm。这样使得第一层TEOS薄膜具有较低的压应力，使得其与硅晶圆上的金属(比如铝)具有较佳的粘附力，不容易从硅晶圆上脱膜。而第二层TEOS薄膜的沉积过程中采用了低频射频电源进行电离，提高了第二层TEOS薄膜的致密性，从而能够提高绝缘性能，降低漏电流。由于第二层TEOS薄膜是沉积在第一层TEOS薄膜上，二者之间的结合依然可靠。因此，采用本申请实施例提供的制作方法制得的TEOS膜既保持了较好的绝缘性能，同时也不容易从硅晶圆上脱落，保证了最终产品的性能稳定性。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例中第一层TEOS薄膜的厚度与脱膜率的关系示意图；
图2为本申请实施例中第二层TEOS薄膜沉积过程中使用的低频射频电源的功率与脱膜率、漏电流之间的关系。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将对本申请实施例中的技术方案进行清楚、完整地描述。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
以下结合实施例对本申请的特征和性能作进一步的详细描述。
在半导体领域中，相关技术采用化学气相沉积法来制作TEOS膜，为了促进反应进行以及提高TEOS膜的绝缘性能，有采用低频射频电源对原料气体进行电离，形成等离子体。这样使得反应易于在低温环境下进行，并且沉积得到的薄膜具有较高的致密性，绝缘性能也就更好，漏电流就会越低。但是引入低频射频电源进行电离之后，膜层致密性提高的同时，TEOS膜的压应力也相应增大；随着TEOS膜层厚度的增加，TEOS膜与下层金属(通常是Al)之间粘附性变差甚至出现脱膜。
为了改善现有的TEOS膜的制作方法存在的容易脱膜的问题。本申请实施例提供一种TEOS膜的制作方法，通过至少分两层来制作TEOS膜，以兼顾TEOS膜的结合强度和绝缘性能。以下为本申请实施例提供的TEOS膜的制作方法的各个步骤。
一、去除水气
在本申请实施例中，用来沉积TEOS膜的基材，也即硅晶圆，应当保持充分干燥。因此，在沉积TEOS膜之前，先去除硅晶圆上的水气。可以将硅晶圆置于惰性气体环境中，以除去硅晶圆上的水气。在本申请可选的实施例中，可以将硅晶圆放入除气腔的基座上，基座温度150～175℃，通入氩气并保持腔体压力在2～6Torr，定时10～20分钟，以除去硅晶圆上吸附的水气。
上述的温度、气压以及惰性气体的选择，均为硅晶圆上水气的脱除建立有利条件。由于硅晶圆表面附近的水汽分压高于腔体中的水汽分压，因此水分会从硅晶圆表面转移到惰性气体的氛围中，从而脱除。在2～6Torr的负压下，会提高水气转移的效率。应当理解，惰性气体还可以选择为其他不与硅晶圆(及其表面金属材料)反应的其他气体，比如氦气。当然，在硅晶圆的表面足够干燥的情况下，也可以省略去除水气的步骤。
二、沉积第一层TEOS薄膜
在硅晶圆去除了水气之后，采用化学气相沉积法在硅晶圆上沉积第一层TEOS薄膜，在第一层TEOS薄膜的沉积过程中不使用低频射频电源进行电离。不使用低频射频电源进行电离的原因在于避免与硅晶圆直接接触的第一层TEOS薄膜存在较大的压应力，通过降低其压应力，来改善第一层TEOS薄膜与硅晶圆上的金属的粘附力。
可选的，将去除水气后的硅晶圆放入CVD真空室内基座上，开始抽真空至真空室内压力小于10mTorr，将基座温度保持在100～180℃，向真空室内通入O2和TEOS。其中可选的，O2流量为2500～3000sccm，TEOS流量为1.0～2.0ccm。
可选的，在通入O2和TEOS的过程中，也即在第一层TEOS薄膜的沉积过程中，真空室内的压力保持在2～4Torr。进一步可选的，第一层TEOS薄膜的沉积过程中使用高频射频电源进行电离。可选的，第一层TEOS薄膜的沉积过程中使用的高频射频电源的功率为1000～2000W，比如1000W、1100W、1200W、1300W、1400W、1500W、1600W、1700W、1800W、1900W、2000W中的任一点值或者上述任意两点值之间的值。
可选的，在沉积第一层TEOS薄膜的过程中，沉积速率保持在250～350nm/min。低沉积速率(比如250～350nm/min)有助于降低TEOS膜层中的缺陷，从而降低由温差造成的膜层形变，进而也会改善TEOS薄膜与硅晶圆上的金属(比如Al)之间的粘附力。
最终沉积得到的第一层TEOS薄膜的厚度可选为20～400nm，比如为20nm、50nm、100nm、150nm、200nm、250nm、300nm、350nm、400nm中的任一点值或者上述任意两点值之间的值。
三、沉积第二层TEOS薄膜
在沉积完成第一层TEOS薄膜之后，采用化学气相沉积法在第一层TEOS薄膜上沉积第二层TEOS薄膜，在第二层TEOS薄膜的沉积过程中使用低频射频电源进行电离。通过使用低频射频电源对原料气体进行电离，不仅使得反应效率提高，同时可以使得沉积得到的第二层TEOS薄膜具有较佳的致密性，也就是说能够提高第二层TEOS薄膜的绝缘性能，如此，便能够提高TEOS膜整体的绝缘性能。而第二层TEOS薄膜与第一层TEOS薄膜之间的结合强度也是较佳的。
可选的，在沉积第二层TEOS薄膜的过程中，基座温度保持在100～180℃。根据研究结果发现，低频射频电源的功率越高，则会使成膜的压应力变高，导致脱膜率升高；低频射频电源的功率越低，则会使得成膜的致密性降低，也就是绝缘性能变差，漏电流增加。因此，在可选的实施方式中，第二层TEOS薄膜的沉积过程中使用的低频射频电源的功率为1000W以下，可选为200～600W。应理解，第二层TEOS薄膜的沉积过程中使用的低频射频电源的功率，可以为100W、200W、300W、400W、500W、600W、700W、800W、900W、1000W中的任一点值或者任意两点值之间的值。
在可选的实施方式中，在第二层TEOS薄膜的沉积过程中，通入真空室内的O2流量为2000～2500sccm，通入真空室内的TEOS流量为2.0～2.5ccm，在第二层TEOS薄膜的沉积过程中，真空室内的压力保持在2～4Torr。
可选的，第二层TEOS薄膜的沉积速率比第一层TEOS薄膜的沉积速率高，可选为550～650nm/min。较高的沉积速率能够保证较高的制作效率，从而提高产能。由于第一层TEOS薄膜是为了改善TEOS膜与硅晶圆的结合性能，而第二层TEOS薄膜是为了保证绝缘性能，因此，最终制得的第二层TEOS薄膜的厚度可以比第一层TEOS薄膜更厚，可选为2000～6000nm。
此外，在第二层TEOS薄膜的沉积过程中，同时也可以使用高频射频电源进行电离。可选的，第二层TEOS薄膜的沉积过程中使用的高频射频电源的功率为500～1500W。
在可选的实施例中，当第二层TEOS薄膜沉积完成后，即完成了TEOS膜的制作。当然，在其他可选的实施例中，还可以在第二层TEOS薄膜上继续沉积更多层的TEOS薄膜。
以制作包含两层结构的TEOS膜为例，工艺参数归纳如下：
第一层TEOS薄膜 第二层TEOS薄膜
厚度(nm) 20～400 2000～6000
高频射频电源功率(W) 1000～2000 500～1500
低频射频电源功率(W) 0 <1000
基底温度(℃) 100～180 100～180
TEOS流量(ccm) 1～2 2～2.5
O<sub>2</sub>流量(sccm) 2500～3000 2000～2500
沉积速率(nm/min) 250～350 550～650
图1为本申请实施例中第一层TEOS薄膜的厚度与脱膜率的关系示意图。如图1所示，脱膜率是指硅晶圆上发生脱膜的晶片的数量与硅晶圆上总晶片数量的比例。可以看出没有第一层TEOS薄膜(即厚度为0)的TEOS膜的脱膜率高达32％，而加入第一层TEOS薄膜后，脱膜率得到了明显的改善，第一层TEOS薄膜厚度在150～250nm时，改善粘附力的效果较佳，脱膜率达到0.1％以下。因此可见，第一层TEOS薄膜作为一个“过渡层”，其低压应力的特点使得其有助于改善TEOS膜的粘附力。
图2为本申请实施例中第二层TEOS薄膜沉积过程中使用的低频射频电源的功率与脱膜率、漏电流之间的关系。在图2所示的示例，是在制作了第一层TEOS薄膜，并且第二层TEOS薄膜的厚度为2000nm的情况下进行的统计。在图2中可见，第二层TEOS薄膜沉积时低频射频电源的功率对脱膜率和漏电流有显著的影响。
从图2可以看出，适当的增加低频射频电源的功率可以改善TEOS膜的漏电流而不影响脱膜率。当低频射频电源的功率分别为0、200W和400W时，脱膜率没有明显变化，均都在0.02％左右，但漏电流有明显的降低，意味着在该功率范围内，低频射频电源的功率增加的可以增强TEOS膜层的绝缘性能。原理在于，使用低频射频电源对原料气体进行电离，可以增强粒子对硅晶圆的轰击作用，进而得到更加致密的薄膜，从而降低漏电流。而过高的功率，会使膜的压应力过大，从而导致脱膜率增加(比如图2中所示的800W、1000W下脱膜率在2％以上)。当然，在本申请实施例中，仅在第二层TEOS薄膜沉积过程中采用低频射频电源进行电离(第一层不使用低频电源)，即便第一层TEOS薄膜的厚度、第二层TEOS薄膜沉积时采用的低频电源功率均对脱膜率和绝缘性产生波动影响，但最终呈现的总和效果仍显著地优于采用单层成膜方式形成的TEOS膜。也即是说，本申请实施例提供的TEOS膜的制作方法所制得的TEOS膜在保证了绝缘性能较佳的前提下，显著地改善了其与基材的结合性，不容易发生脱膜。
综上所述，本申请实施例中沉积TEOS膜的过程包括在硅晶圆上沉积第一层TEOS薄膜以及在第一层TEOS薄膜上沉积第二层TEOS薄膜，其中第一层TEOS薄膜沉积过程中未采用低频射频电源进行电离，而第二层TEOS薄膜的沉积过程中采用了低频射频电源进行电离。这样使得第一层TEOS薄膜具有较低的压应力，使得其与硅晶圆上的金属(比如铝)具有较佳的粘附力，不容易从硅晶圆上脱膜。而第二层TEOS薄膜的沉积过程中采用了低频射频电源进行电离，提高了第二层TEOS薄膜的致密性，从而能够提高绝缘性能，降低漏电流。由于第二层TEOS薄膜是沉积在第一层TEOS薄膜上，二者之间的结合依然可靠。因此，采用本申请实施例提供的制作方法制得的TEOS膜既保持了较好的绝缘性能，同时也不容易从硅晶圆上脱落，保证了最终产品的性能稳定性。
以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (13)

1.一种TEOS膜的制作方法，其特征在于，包括：
采用化学气相沉积法在硅晶圆上沉积第一层TEOS薄膜，在所述第一层TEOS薄膜的沉积过程中不使用低频射频电源进行电离，所述第一层TEOS薄膜的厚度为20～400nm；
采用化学气相沉积法在所述第一层TEOS薄膜上沉积第二层TEOS薄膜，在所述第二层TEOS薄膜的沉积过程中使用低频射频电源进行电离，所述第二层TEOS薄膜的厚度为2000～6000nm。
2.根据权利要求1所述的TEOS膜的制作方法，其特征在于，所述第二层TEOS薄膜的沉积过程中使用的低频射频电源的功率为1000W以下。
3.根据权利要求2所述的TEOS膜的制作方法，其特征在于，所述第二层TEOS薄膜的沉积过程中使用的低频射频电源的功率为200～600W。
4.根据权利要求1所述的TEOS膜的制作方法，其特征在于，所述第一层TEOS薄膜的沉积过程中使用高频射频电源进行电离。
5.根据权利要求4所述的TEOS膜的制作方法，其特征在于，所述第一层TEOS薄膜的沉积过程中使用的高频射频电源的功率为1000～2000W。
6.根据权利要求1所述的TEOS膜的制作方法，其特征在于，所述第一层TEOS薄膜的沉积速率为250～350nm/min，所述第二层TEOS薄膜的沉积速率为550～650nm/min。
7.根据权利要求1所述的TEOS膜的制作方法，其特征在于，在所述第一层TEOS薄膜的沉积过程中，通入真空室内的O2流量为2500～3000sccm，通入所述真空室内的TEOS流量为1.0～2.0ccm。
8.根据权利要求7所述的TEOS膜的制作方法，其特征在于，在所述第二层TEOS薄膜的沉积过程中，通入真空室内的O2流量为2000～2500sccm，通入所述真空室内的TEOS流量为2.0～2.5ccm。
9.根据权利要求8所述的TEOS膜的制作方法，其特征在于，在所述第一层TEOS薄膜和所述第二层TEOS薄膜的沉积过程中，所述真空室内的压力保持在2～4Torr。
10.根据权利要求1所述的TEOS膜的制作方法，其特征在于，在所述第二层TEOS薄膜的沉积过程中还使用高频射频电源进行电离。
11.根据权利要求10所述的TEOS膜的制作方法，其特征在于，所述第二层TEOS薄膜的沉积过程中使用的高频射频电源的功率为500～1500W。
12.根据权利要求1所述的TEOS膜的制作方法，其特征在于，在所述第一层TEOS薄膜和所述第二层TEOS薄膜的沉积过程中，所述硅晶圆放置于真空室内的基座上，且所述基座的温度保持在100～180℃。
13.根据权利要求1-12中任一项所述的TEOS膜的制作方法，其特征在于，在沉积所述第一层TEOS薄膜之前，所述TEOS膜的制作方法还包括：
将所述硅晶圆置于惰性气体环境中，以除去所述硅晶圆上的水气。
CN202111010449.2A 2021-08-31 2021-08-31 Teos膜的制作方法 Active CN113667964B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111010449.2A CN113667964B (zh) 2021-08-31 2021-08-31 Teos膜的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111010449.2A CN113667964B (zh) 2021-08-31 2021-08-31 Teos膜的制作方法

Publications (2)

Publication Number Publication Date
CN113667964A true CN113667964A (zh) 2021-11-19
CN113667964B CN113667964B (zh) 2023-01-20

Family

ID=78547557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111010449.2A Active CN113667964B (zh) 2021-08-31 2021-08-31 Teos膜的制作方法

Country Status (1)

Country Link
CN (1) CN113667964B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931022A (zh) * 2009-06-25 2010-12-29 北京北方微电子基地设备工艺研究中心有限责任公司 晶体硅太阳能电池的制备方法
US20130288486A1 (en) * 2012-04-26 2013-10-31 Spts Technologies Limited Method of depositing silicone dioxide films
CN105063576A (zh) * 2015-08-24 2015-11-18 沈阳拓荆科技有限公司 一种采用teos源的低温镀膜方法
CN110106494A (zh) * 2018-06-25 2019-08-09 广东聚华印刷显示技术有限公司 无机薄膜及其制备方法、应用以及薄膜封装结构和显示面板
CN111235547A (zh) * 2020-04-27 2020-06-05 上海陛通半导体能源科技股份有限公司 化学气相沉积方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101931022A (zh) * 2009-06-25 2010-12-29 北京北方微电子基地设备工艺研究中心有限责任公司 晶体硅太阳能电池的制备方法
US20130288486A1 (en) * 2012-04-26 2013-10-31 Spts Technologies Limited Method of depositing silicone dioxide films
CN105063576A (zh) * 2015-08-24 2015-11-18 沈阳拓荆科技有限公司 一种采用teos源的低温镀膜方法
CN110106494A (zh) * 2018-06-25 2019-08-09 广东聚华印刷显示技术有限公司 无机薄膜及其制备方法、应用以及薄膜封装结构和显示面板
CN111235547A (zh) * 2020-04-27 2020-06-05 上海陛通半导体能源科技股份有限公司 化学气相沉积方法

Also Published As

Publication number Publication date
CN113667964B (zh) 2023-01-20

Similar Documents

Publication Publication Date Title
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US20090104774A1 (en) Method of manufacturing a semiconductor device
US20110057326A1 (en) Method for forming through electrode and semiconductor device
TW201532139A (zh) 使用遠端電漿源以凹陷超低ｋ介電質
JPH08250497A (ja) 半導体装置の金属配線層の形成方法
WO2022089288A1 (zh) 氧化物薄膜的制备方法
JP2003031658A (ja) 半導体装置の金属導電膜の製造方法
CN114975113A (zh) 形成氧化硅和氮化硅复合薄膜的方法
US8377821B2 (en) Method for forming contact hole structure
CN113667964B (zh) Teos膜的制作方法
US20160300758A1 (en) Method for forming cobalt barrier layer and metal interconnection process
US8541307B2 (en) Treatment method for reducing particles in dual damascene silicon nitride process
CN106158729A (zh) 半导体结构的形成方法
JP4260283B2 (ja) Ｃｕ配線膜形成方法
JPH0246731A (ja) 半導体装置の製造方法
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
JP2937998B1 (ja) 配線の製造方法
CN100590810C (zh) 介质层的形成方法及双镶嵌结构的制造方法
KR100547243B1 (ko) 반도체 소자의 층간절연막 형성 방법
JP3717073B2 (ja) 半導体装置の製造方法
WO2024077827A1 (zh) 半导体结构制备方法及半导体结构
TWI752835B (zh) 物理氣相沉積構件以及清潔靜電吸盤的方法
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
TWI505360B (zh) 用於氟碳化物膜之金屬碳化物阻障層的形成方法
TWI223331B (en) Dielectric film

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant