CN105063576A - 一种采用teos源的低温镀膜方法 - Google Patents
一种采用teos源的低温镀膜方法 Download PDFInfo
- Publication number
- CN105063576A CN105063576A CN201510523287.0A CN201510523287A CN105063576A CN 105063576 A CN105063576 A CN 105063576A CN 201510523287 A CN201510523287 A CN 201510523287A CN 105063576 A CN105063576 A CN 105063576A
- Authority
- CN
- China
- Prior art keywords
- teos
- coating method
- source
- film coating
- low temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
一种采用TEOS源的低温镀膜方法,主要为满足现有技术TSV在封装生产阶段,绝缘层的沉积温度需要小于200℃的需求,而提供一种等离子体增强化学气相沉积作为低温沉积绝缘层的方法。该方法是将基片传入真空反应腔,下电极通过热偶精确控制一个较低的温度,腔体在真空状态时开始通O2及He达到设定压力,通气一段时间后向腔体通入已加热汽化的TEOS气体,开启射频电源,达到设定射频功率后,在电极间产生等离子体开始在基片表面沉积氧化硅薄膜。该方法是一种可在低温条件下,采用TEOS源制备出孔洞结构覆盖率高,电学性能优良的氧化硅薄膜,以满足TSV领域生产需求。
Description
技术领域
本发明涉及一种采用TEOS源的低温镀膜方法,具体地说是一种采用TEOS源的等离子体增强化学气相沉积低温镀膜方法,该方法属于半导体薄膜制造及应用技术领域。
背景技术
硅通孔技术(TSV,Through-Silicon-Via)是3D领域多芯片叠层化集成和电互联的关键性技术,引领3D封装的发展,其尺寸小,能耗低,芯片速度大幅改善,具有广阔的应用前景。TSV涉及许多关键技术,如通孔刻蚀,孔内绝缘层的沉积,电镀及芯片减薄等等。其中,孔内绝缘层的沉积是重中之重,其可避免互联材料铜与硅基底之间形成导电通道,对电学性能的提高非常关键。
但TSV在封装生产阶段,绝缘层的沉积温度需要小于200℃,甚至更低的温度,才能满足TSV在封装生产阶段对低温的要求。但传统PECVD工艺沉积温度为400℃或以上。因此,为实现PECVD(等离子体增强化学气相沉积)在TSV领域的应用,低温PECVD工艺的开发至关重要。为了提高器件的整体性能,绝缘层需要具有良好的电学性能和机械性能,需求击穿电压(BreakDownVoltage)较高,漏电流(LeakageCurrent)较低,具有良好的孔内覆盖性及薄膜稳定性。
发明内容
本发明以解决上述问题为目的,主要为满足现有技术TSV在封装生产阶段,绝缘层的沉积温度需要小于200℃的需求,而提供一种PECVD(等离子体增强化学气相沉积)作为低温沉积绝缘层的方法,该方法是一种可在低温条件(小于200℃)下,采用TEOS源,利用等离子体增强化学气相沉积法制备出的孔洞结构覆盖率高,电学性能优良的氧化硅薄膜。
该方法是通过下述工艺步骤实现的:
将基片传入真空反应腔,下电极通过热偶精确控制一个较低的温度,腔体在真空状态时开始通O2及He达到设定压力,通气一段时间后向腔体通入已加热汽化的TEOS气体,开启射频电源,达到设定射频功率后,在电极间产生等离子体开始在基片表面沉积氧化硅薄膜。其中O2流量为1000sccm-8000sccm,He流量为1000sccm-8000sccm,反应压力为:1torr-9torr,TEOS流量为:1g/min-10g/min。电极板间距离为7mm-28mm,射频功率为700W-1900W。
本发明的有益效果及特点:本发明提供一种低温PECVD制备SiO2薄膜的方法,采用该方法能够制备出孔洞结构覆盖率高,电学性能优良,稳定性高的薄膜。该方法可在半导体薄膜制造及应用技术领域广泛推广,尤其在TSV领域的应用,具有良好的工艺表现,能够达到TSV的需求,使产品的良率大幅提升,应用前景广阔。
附图说明
图1是140℃时薄膜不同时间红外监测图。
图2为薄膜的电学性能随时间变化的曲线。
图3为薄膜应力随时间变化的曲线。
图4为深宽比AR3:1的薄膜覆盖率。
具体实施方式
下面结合附图和具体实施例对本发明的低温PECVD制备SiO2薄膜方法做进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。
实施例1:
采用沈阳拓荆科技有限公司PECVD设备来制备氧化硅薄膜,腔体温度控制在140℃,将基片传入真空反应腔,腔体在真空状态时开始通O2,流量为3000-5000sccm,及He流量为1000sccm-3000sccm,控压至3torr-5torr,一段时间后向腔体通入已加热汽化的TEOS气体,流量为2g/min-5g/min,电极板间距离为9-13mm,开启射频电源,射频功率设定为1700W-1900W,在电极间产生等离子体开始在裸硅片表面沉积氧化硅薄膜。
图1是140℃时薄膜不同时间红外监测图,从图中可以看出,TEOS-SiO2薄膜Si-O峰主要在940-1080cm-1范围内出现,并于1050cm-1处达到最大,另外在817cm-1和435cm-1处同样也是Si-O-Si峰。另外,对薄膜进行连续一周的检测,从图1可以看出,其薄膜具有良好的稳定性,及抗吸水能力。
图2为薄膜的电学性能随时间变化的曲线,由图可以看出,曲线随时间变化保持稳定,其击穿电压(BreakDownVoltage)大于10MV/cm,漏电流(LeakageCurrent)小于1×10-9A/cm21MV/cm,满足TSV领域的需求。
图3为薄膜应力随时间变化的曲线,从图中可以看出,连续监测22天后,薄膜应力具有良好的稳定性。
图4为深宽比AR3:1的薄膜覆盖率。其中底面和底角的覆盖率达到26%以上,具有良好的台阶覆盖率。
Claims (6)
1.一种采用TEOS源的低温镀膜方法,其特征在于:该方法可在真空反应腔处于低温条件下,利用等离子体增强化学气相沉积法制备出孔洞结构覆盖率高,电学性能优良的氧化硅薄膜。
2.如权利要求1所述的采用TEOS源的低温镀膜方法,其特征在于:所述真空反应腔的低温条件为小于200℃。
3.如权利要求1所述的采用TEOS源的低温镀膜方法,其特征在于:所述制备氧化硅薄膜所用的反应源为TEOS,He及O2。
4.如权利要求1所述的采用TEOS源的低温镀膜方法,其特征在于:等离子体增强化学气相沉积方法是通过下述步骤实现的,将裸硅片传入真空反应腔,腔体在真空状态时开始通O2及He达到反应压力,通气一段时间后向腔体通入已加热汽化的TEOS气体,同时控制电极板间距离,开启射频电源,达到设定射频功率后,在电极间产生等离子体开始在裸硅片表面沉积氧化硅薄膜。
5.如权利要求4所述的采用TEOS源的低温镀膜方法,其特征在于:所述O2流量为1000sccm-8000sccm,He流量为1000sccm-8000sccm,反应压力为:1torr-9torr,TEOS流量为:1g/min-10g/min,电极板间距离为7mm-28mm,射频功率为700W-1900W。
6.如权利要求4所述的采用TEOS源的低温镀膜方法,其特征在于:所述通气一段时间为5s-60s。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510523287.0A CN105063576A (zh) | 2015-08-24 | 2015-08-24 | 一种采用teos源的低温镀膜方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510523287.0A CN105063576A (zh) | 2015-08-24 | 2015-08-24 | 一种采用teos源的低温镀膜方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105063576A true CN105063576A (zh) | 2015-11-18 |
Family
ID=54493073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510523287.0A Pending CN105063576A (zh) | 2015-08-24 | 2015-08-24 | 一种采用teos源的低温镀膜方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105063576A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109643654A (zh) * | 2016-09-09 | 2019-04-16 | 德克萨斯仪器股份有限公司 | 高性能超βNPN(SBNPN) |
CN111235547A (zh) * | 2020-04-27 | 2020-06-05 | 上海陛通半导体能源科技股份有限公司 | 化学气相沉积方法 |
CN113667964A (zh) * | 2021-08-31 | 2021-11-19 | 陛通半导体设备(苏州)有限公司 | Teos膜的制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1846297A (zh) * | 2003-08-29 | 2006-10-11 | 先进微装置公司 | 在低温及减小的沉积速率下形成teos盖层的方法 |
CN101231967A (zh) * | 2007-01-26 | 2008-07-30 | 联华电子股份有限公司 | 半导体元件的浅沟槽隔离层及其制作方法 |
US20110318502A1 (en) * | 2009-12-24 | 2011-12-29 | Spp Process Technology Systems Uk Limited | Methods of depositing sio2 films |
CN103540908A (zh) * | 2012-04-26 | 2014-01-29 | Spts科技有限公司 | 沉积二氧化硅薄膜的方法 |
-
2015
- 2015-08-24 CN CN201510523287.0A patent/CN105063576A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1846297A (zh) * | 2003-08-29 | 2006-10-11 | 先进微装置公司 | 在低温及减小的沉积速率下形成teos盖层的方法 |
CN101231967A (zh) * | 2007-01-26 | 2008-07-30 | 联华电子股份有限公司 | 半导体元件的浅沟槽隔离层及其制作方法 |
US20110318502A1 (en) * | 2009-12-24 | 2011-12-29 | Spp Process Technology Systems Uk Limited | Methods of depositing sio2 films |
CN103540908A (zh) * | 2012-04-26 | 2014-01-29 | Spts科技有限公司 | 沉积二氧化硅薄膜的方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109643654A (zh) * | 2016-09-09 | 2019-04-16 | 德克萨斯仪器股份有限公司 | 高性能超βNPN(SBNPN) |
CN111235547A (zh) * | 2020-04-27 | 2020-06-05 | 上海陛通半导体能源科技股份有限公司 | 化学气相沉积方法 |
CN113667964A (zh) * | 2021-08-31 | 2021-11-19 | 陛通半导体设备(苏州)有限公司 | Teos膜的制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102677022B (zh) | 一种原子层沉积装置 | |
CN107675144A (zh) | 等离子体增强化学气相沉积装置 | |
CN106384617B (zh) | 一种石墨烯/铜纳米线复合薄膜的制备方法及薄膜 | |
JP6803901B2 (ja) | 半導体製品用絶縁層構造及びその作製方法 | |
CN103682153B (zh) | 用于钙钛矿型有机卤化铅薄膜太阳能电池的金属‑绝缘层‑半导体背接触界面结构及其制备方法 | |
CN105063576A (zh) | 一种采用teos源的低温镀膜方法 | |
CN103866257B (zh) | 一种三频高密度等离子体辅助磁控溅射薄膜的制备方法 | |
MY170051A (en) | Method for depositing layers on a glass substrate by means of low-pressure pecvd | |
WO2011149615A3 (en) | Hybrid hotwire chemical vapor deposition and plasma enhanced chemical vapor deposition method and apparatus | |
CN101640234B (zh) | 用磁控溅射法生产CdS/CdTe太阳能电池的方法 | |
CN107779844A (zh) | 钙钛矿层薄膜的成型方法、成型设备及其使用方法和应用 | |
CN105071698B (zh) | 基于液滴冷凝的热电转换能量采集装置及制备方法 | |
CN102097209A (zh) | 一种以复合二氧化钛薄膜为电介质的电容器制备方法 | |
CN103426788B (zh) | 在集成系统中制作半导体器件及调节基板温度的方法 | |
CN104835881A (zh) | 一种太阳能电池减反射膜的制作方法以及太阳能电池 | |
CN209778993U (zh) | 一种用于生产异质结太阳能电池镀膜的pecvd设备 | |
CN103458599A (zh) | 一种低温等离子体处理装置及方法 | |
CN206408291U (zh) | 一种钙钛矿层薄膜的成型设备及其应用 | |
CN105118767B (zh) | 等离子体刻蚀设备 | |
CN105336628A (zh) | 一种晶圆表面键合工艺及一种半导体器件结构 | |
WO2015074431A1 (zh) | 一种局部放电减弱的高压igbt模块及其制造方法 | |
CN104600159A (zh) | 抗pid晶体硅电池的高频放电制备法 | |
CN203574925U (zh) | 一种低温等离子体处理装置 | |
CN103117201B (zh) | Pecvd装置及半导体器件的形成方法 | |
CN103103497A (zh) | 一种原子层沉积设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151118 |