CN113646885B - 功率放大装置 - Google Patents

功率放大装置 Download PDF

Info

Publication number
CN113646885B
CN113646885B CN202080025389.9A CN202080025389A CN113646885B CN 113646885 B CN113646885 B CN 113646885B CN 202080025389 A CN202080025389 A CN 202080025389A CN 113646885 B CN113646885 B CN 113646885B
Authority
CN
China
Prior art keywords
main surface
semiconductor chip
filling hole
gate
finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080025389.9A
Other languages
English (en)
Other versions
CN113646885A (zh
Inventor
大桥一彦
上谷昌稔
山本兴辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of CN113646885A publication Critical patent/CN113646885A/zh
Application granted granted Critical
Publication of CN113646885B publication Critical patent/CN113646885B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Amplifiers (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

功率放大装置(100)具有：第1半导体芯片(103)，具有第1主面(301)以及第2主面(302)；第1场效应晶体管；第1漏极指状部(21)、多个第1栅极指状部(11)以及源极指状部(31)；底座基板(101)，具有第3主面(303)以及第4主面(304)；以及第1填充孔(108)，被设置成从第3主面(303)贯通到第4主面(304)，在平面图中，第1填充孔(108)的形状为长方形，第1填充孔(108)的长边方向被设置成与多个第1栅极指状部(11)的长边方向并排，在平面图中，第1填充孔(108)被设置在，与多个第1栅极指状部(11)中的一个第1栅极指状部(11)的一部分重叠的位置。

Description

功率放大装置
技术领域
本公开涉及进行高频信号的发送的装置所使用的功率放大装置。
背景技术
在移动体通信领域中，作为移动体通信终端，综合了多个通信方式以及多个频带的复合移动体通信终端逐渐成为主流。在这种复合移动体通信终端中，依存于通信方式而使用的频率不同。因此，为了使高频电路块对应于不同的通信方式的频率，则需要按照每个通信方式来制作高频电路块，这样，复合移动体通信终端则会增大。为了实现复合移动体通信终端的小型化，将周边部件组装到功率放大装置中的小型化则受到重视。
在功率放大装置，在电介质基板上搭载构成半导体芯片和匹配电路等的电子部件。在功率放大装置需要能够将该半导体芯片产生的热放出到外部的散热性高的模块结构。于是，为了改善功率放大装置的散热性而提出了各种技术。
在专利文献1中公开了一种半导体装置(功率放大装置)，在平面图中，半导体芯片的发射极电极或源电极的导孔所占的区域、与多层基板的贯通孔所占的区域重叠。据此，来自发射极-基极结等的发热源的热能够经由半导体芯片的导孔、并经由底座基板的贯通孔，从而能够改善功率放大装置的散热性。并且，在平面图中，半导体芯片的发热区域与底座基板的一个或多个贯通孔所占的区域重叠，从而能够更有效地改善功率放大装置的散热性。
(现有技术文献)
(专利文献)
专利文献1日本特开2002-344147号公报
然而，在功率放大装置中采用了场效应晶体管的情况下，由于发热源为栅极指状部，因此，几乎不能期待专利文献1的技术中所公开的从源电极的导孔的散热。
并且，在平面图中，若作为半导体芯片的发热源的栅极指状部与一个或多个贯通孔重叠，则会出现如下的课题。
例如，在平面图中，若将栅极指状部重叠到一个贯通孔的范围内，则栅极指状部的长度被限制在贯通孔的直径以下。一般而言，可以知道贯通孔的直径越大则贯通孔的加工难易度就越高，因此加大贯通孔的直径是困难的。为此，在这种情况下则成为需要配置较多的短的栅极指状部，这样，在与栅极指状部延伸的方向垂直的方向上的半导体芯片增长，从而会有半导体芯片的尺寸增大的课题。
而且，例如在平面图中，若栅极指状部与多个贯通孔重叠，则在多个贯通孔之间需要间隙，从而会有从半导体芯片的发热源的散热性变差的课题。
发明内容
于是，本公开提供一种与以往相比更能够有效地对来自半导体芯片的发热源的热进行散热的功率放大装置。
本公开的一个形态所涉及的功率放大装置具有：第1半导体芯片，由化合物构成，具有第1主面以及与所述第1主面相对的第2主面；被设置在所述第1半导体芯片的第1场效应晶体管；第1漏极指状部、多个第1栅极指状部以及源极指状部，被设置在所述第1主面的上方，且是所述第1场效应晶体管的电极的一部分；源极焊盘电极，被设置在所述第2主面的下方，且与所述源极指状部电连接；底座基板，由树脂构成，具有第3主面以及与所述第3主面相对的第4主面；第1填充孔，由金属构成，被设置成从所述第3主面贯通到所述第4主面；第1裸片焊盘电极，被设置在所述第3主面，且与所述第1填充孔接合；第1接地电极，被设置在所述第4主面，且与所述第1填充孔接合；以及接合部件，由金属构成，对所述第2主面与所述第1裸片焊盘电极进行接合，在平面图中，所述第1填充孔的形状为长方形，所述第1填充孔的长边方向被设置成与所述多个第1栅极指状部的长边方向并排，在平面图中，所述第1填充孔被设置在，与所述多个第1栅极指状部中的一个第1栅极指状部的一部分重叠的位置。
并且，本公开的一个形态所涉及的功率放大装置具有：第1半导体芯片，由化合物构成，具有第1主面以及与所述第1主面相对的第2主面；被设置在所述第1半导体芯片的第1场效应晶体管；第1漏极指状部以及多个第1栅极指状部，被设置在所述第1主面的上方，且是所述第1场效应晶体管的电极的一部分；底座基板，由树脂构成，具有第3主面以及与所述第3主面相对的第4主面；第1填充孔，由金属构成，被设置成从所述第3主面贯通到所述第4主面；第1裸片焊盘电极，被设置在所述第3主面，与所述第1填充孔接合；以及接合部件，由金属构成，对所述第2主面与所述第1裸片焊盘电极进行接合，在平面图中，所述第1填充孔的形状为长方形，所述第1填充孔的长边方向被设置成与第1传输方向并排，所述第1传输方向是，被输入到所述多个第1栅极指状部且从所述第1漏极指状部被放大输出的高频信号的传输方向。
并且，本公开的一个形态所涉及的功率放大装置具有：第1半导体芯片，由化合物构成，且具有第1主面以及与所述第1主面相对的第2主面；被设置在所述第1半导体芯片的第1场效应晶体管；第1漏极指状部、多个第1栅极指状部以及源极指状部，被设置在所述第1主面的上方，且是所述第1场效应晶体管的电极的一部分；漏极布线部，被设置在所述第1主面的上方，与所述第1漏极指状部电连接；源极布线部，被设置在所述第1主面的上方，与所述源极指状部电连接；源极焊盘电极，被设置在所述第2主面的下方，与所述源极指状部电连接；底座基板，由树脂构成，具有第3主面；第1裸片焊盘电极，被设置在所述第3主面；以及接合部件，由金属构成，对所述第2主面与所述第1裸片焊盘电极进行接合，在平面图中，将由如下(a)－(d)围出的区域视为所述第1半导体芯片的发热区域，(a)所述多个第1栅极指状部中的、离所述第1半导体芯片的与所述多个第1栅极指状部的长边方向并排的一侧的边最近的一个第1栅极指状部，(b)所述多个第1栅极指状部中的、离所述第1半导体芯片的与所述长边方向并排的另一侧的边最近的一个第1栅极指状部，(c)不与所述源极布线部连接的所述源极指状部的端部的一个边，(d)不与所述漏极布线部连接的所述第1漏极指状部的端部的一个边，在将上述的区域视为所述第1半导体芯片的发热区域时，所述发热区域的中心部的位置与所述第1半导体芯片的中心部的位置不一致，所述发热区域的中心部的位置与所述第1裸片焊盘电极的中心部的位置一致。
通过本公开，能够提供一种与以往相比更能够有效地对半导体芯片的发热源进行散热的功率放大装置。
附图说明
图1是实施方式1所涉及的功率放大装置的平面图以及截面图。
图2是实施方式1所涉及的功率放大装置所具有的第1半导体芯片的平面图。
图3是实施方式1所涉及的漏电极的平面图。
图4是示出图2的第1半导体芯片的IV-IV线处的截面的截面图。
图5是示出图2的第1半导体芯片的V-V线处的截面的截面图。
图6是实施方式1所涉及的第1半导体芯片和多个第1填充孔的平面图。
图7是对图6的第1半导体芯片的区域VII进行了放大的平面图。
图8是实施方式2所涉及的功率放大装置的截面图。
图9是实施方式3所涉及的第1半导体芯片和多个第1填充孔的平面图。
图10是实施方式4所涉及的功率放大装置的平面图以及截面图。
图11是实施方式5所涉及的功率放大装置的背视图。
图12是实施方式6所涉及的功率放大装置的背视图。
图13是实施方式7所涉及的功率放大装置的背视图。
图14是实施方式8所涉及的功率放大装置的平面图以及截面图。
图15是实施方式8所涉及的功率放大装置中的电路的配置图。
图16是实施方式9所涉及的功率放大装置的平面图。
图17是对实施方式9所涉及的功率放大装置所具有的第1半导体芯片的周边进行了放大的平面图。
图18是实施方式10所涉及的功率放大装置的截面图。
图19是对实施方式10所涉及的功率放大装置所具有的第1半导体芯片的周边进行了放大的平面图中的概念图。
具体实施方式
以下参照附图对实施方式所涉及的功率放大装置进行具体说明。另外，以下将要说明的实施方式均为示出概括性的或具体的例子。以下的实施方式所示的数值、形状、材料、构成要素、构成要素的配置位置以及连接方式等是一个例子，其主旨并非是对本公开进行限定。
并且，在以下的实施方式中，“上方”以及“下方”这种用语不是指绝对的空间识别中的上方向(垂直上方)以及下方向(垂直下方)。并且，“上方”以及“下方”这种用语不仅适用于两个构成要素彼此空出间隔来配置时，在两个构成要素之间存在其他的构成要素的情况，而且也适用于两个构成要素彼此贴紧配置时，两个构成要素相接触的情况。
并且，各个图为模式图，并非严谨的图示。因此，例如各个图中的比例尺并非需要一致。在各个图中对于实质上相同的构成赋予相同的编号，并省略或简化重复的说明。
并且，在本说明书中，并排、平行或正交等表示要素间的关系性的用语、以及圆形、正方形、长方形或多边形等表示要素的形状的用语、还有数值范围并非仅是严谨的定义表现，也包括实质上等同的范围，例如可以包括百分之几左右的差异。
并且，在本说明书以及附图中，x轴、y轴以及z轴表示三维正交坐标系的三个轴。在各实施方式中，与底座基板的第3主面平行的两个轴为x轴以及y轴，与第3主面正交的方向为z轴方向。在以下将要说明的实施方式中，将z轴正方向记载为上方，将z轴负方向记载为下方。
并且，在本说明书中，“平面视图”是指，从z轴正方向来观看功率放大装置所具有的底座基板，将此时的图称为平面图。“底视图”是指，从z轴负方向来观看功率放大装置所具备的底座基板，将此时的图称为背视图。在本说明书中，截面图仅示出截面部分的面。
并且，在本说明书中，镓表示为Ga、砷表示为As、氮表示为N、银表示为Ag、金表示为Au、锡表示为Sn、铜表示为Cu、钨表示为W。
(实施方式1)
首先参照图1，对实施方式1所涉及的功率放大装置100的构成进行说明。图1是实施方式1所涉及的功率放大装置100的平面图以及截面图。更具体而言，图1的(a)是功率放大装置100的平面图，图1的(b)是图1的(a)的I-I线处的截面的截面图。
功率放大装置100具备：设置了第1场效应晶体管的第1半导体芯片103、底座基板101、第1填充孔108、第1裸片焊盘(die pad)电极107、第1接地电极111、以及接合部件。在本实施方式中，功率放大装置100还具备：栅极导线13、漏极导线23、布线图案104、104A和104B、安装元器件105、第4填充孔110、以及多个端子电极112。
首先对作为安装基板的底座基板101及其周边的构成要素进行说明。
底座基板101由树脂(例如，环氧树脂等)构成。底座基板101具有第3主面303、以及与第3主面303相对的第4主面304。在本实施方式中，第3主面303是z轴正侧的主面，第4主面304是z轴负侧的主面。在第3主面303搭载用于使功率放大的第1半导体芯片103、以及用于构成高频匹配电路的电容器或电感器等安装元器件105(例如可以是，芯片部件或IPD(Integrated Passive Device：集成无源器件))等。
第1裸片焊盘电极107被设置在第3主面303。第1裸片焊盘电极107由金属(例如，Au、Cu或Ag等)构成。关于第1裸片焊盘电极107的形状，在平面图中例如为长方形，但是并非受此所限。
在本实施方式，接合部件(以下为第1接合部件106)被设置在第1裸片焊盘电极107的上方。第1接合部件106由金属(例如，Ag膏剂、烧结Ag、AuSn或焊锡等)构成。关于第1接合部件106的形状，在平面图中例如为长方形，但是并非受此所限。
第1接地电极111被设置在第4主面304。第1接地电极111由金属(例如，Au、Cu或Ag等)构成。
第1裸片焊盘电极107和第1接地电极111由第1填充孔108接合。
第1填充孔108从底座基板101所具有的第3主面303贯通到第4主面304而被设置。第1填充孔108由金属(例如，Cu等)构成。在本实施方式中，第1填充孔108具有用于通电的电极的作用、以及对第1半导体芯片103产生的热进行传导的热传导部件的作用。另外，在本实施方式中，虽然设置了多个第1填充孔108，不过并非受此所限，第1填充孔108也可以设置一个。
与由树脂构成的底座基板101相比，由金属构成的第1裸片焊盘电极107、第1接合部件106、第1接地电极111以及第1填充孔108具有高的热传导率。
在底座基板101设置有第4填充孔110。进一步，在第3主面303设置有布线图案104、104A以及104B。在第4主面304设置有与底座基板101上设置的电路节点(例如布线图案104、104B等)电连接的多个端子电极112。
第4填充孔110与第1填充孔108相同，从底座基板101所具有的第3主面303贯通到第4主面304而被设置，由金属(例如，Cu等)构成。并且，布线图案104或104B与第1接地电极111或端子电极112通过第4填充孔110接合。
布线图案104、104A以及104B由金属(例如，Au、Cu或Ag等)构成。布线图案104对安装元器件105与第4填充孔110进行接合。布线图案104A与栅极导线13接合。布线图案104B对漏极导线23与第4填充孔110进行接合。
栅极导线13以及漏极导线23是具有电传导性的导线。栅极导线13以及漏极导线23由金属(例如，Cu、Al或Au等)构成。
进一步利用图2，对功率放大装置100所具备的第1半导体芯片103的详细构成进行说明。
图2是实施方式1所涉及的功率放大装置100所具有的第1半导体芯片103的平面图。另外，在图2中为了便于识别，对栅电极10附加圆点。
如图2所示，功率放大装置100具有：被设置在第1半导体芯片103的作为第1场效应晶体管的电极的一部分的栅电极10、漏电极20以及源电极30。
第1半导体芯片103由化合物(例如，GaAs或GaN等)构成。
第1半导体芯片103具有第1主面301、以及与第1主面301相对的第2主面302。在本实施方式中，第1主面301是z轴正侧的主面，第2主面302是z轴负侧的主面。
第1场效应晶体管被设置在第1半导体芯片103。在本实施方式中，设置了横式的第1场效应晶体管，在构成第1半导体芯片103的化合物上设置有第1场效应晶体管的沟道。
在本实施方式中，栅电极10具有多个第1栅极指状部11、以及栅极布线部12。多个第1栅极指状部11是第1半导体芯片103中的发热源。漏电极20具有多个第1漏极指状部21、以及漏极布线部22。源电极30具有多个源极指状部31、源极布线部32、以及源极导孔部34。
如图2所示，栅极布线部12被设置在第1主面301的上方，与多个第1栅极指状部11电连接。漏极布线部22被设置在第1主面301的上方，与多个第1漏极指状部21电连接。源极布线部32被设置在第1主面301的上方，与多个源极指状部31电连接。
另外，在本实施方式中，虽然设置了多个第1漏极指状部21以及多个源极指状部31，不过并非受此所限，也可以设置一个第1漏极指状部21以及一个源极指状部31。
在此，利用图3对指状部和布线部进行说明。
图3是实施方式1所涉及的漏电极20的平面图。在本说明书以及附图中，如图3所示，将从漏极布线部22凸出成梳齿状的区域，作为多个第1漏极指状部21。更具体而言，将向规定方向(y轴方向)延伸的区域作为漏极布线部22，将从漏极布线部22向垂直方向(x轴方向)凸出的区域作为多个第1漏极指状部21。另外，在栅电极10以及源电极30也是同样。
接着，利用图4对第1场效应晶体管的电极的配置进行说明。
图4是示出图2的第1半导体芯片103的IV-IV线处的截面的截面图。如图4所示，功率放大装置100具有源极焊盘电极33。源极焊盘电极33被设置在第2主面302的下方。
多个第1栅极指状部11、多个第1漏极指状部21以及多个源极指状部31被设置在第1主面301的上方。
再次利用图2对第1场效应晶体管的电极的配置进行说明。
在本实施方式中，多个第1栅极指状部11的长边方向是指x轴方向。多个第1栅极指状部11的长边方向(x轴方向)的长度越长，则电阻分量就越多，功率放大装置100的性能(例如，功率增益以及效率)降低。因此，多个第1栅极指状部11的长边方向(x轴方向)的长度可以为260μm以下，200μm以下会更好，100μm以下则更好。
在图2所示的平面图中，多个源极指状部31与栅极布线部12重叠的区域中的栅极布线部12由虚线示出。在该区域中，在多个源极指状部31与栅极布线部12之间被插入绝缘性高的层，多个源极指状部31与栅极布线部12电绝缘。
接着，利用图5对源电极30所具有的源极导孔部34等进行说明。
图5是示出图2的第1半导体芯片103的V-V线处的截面的截面图。
如图5所示，在第1半导体芯片103设置有导孔部39。导孔部39是被设置成从第1主面301贯通到第2主面302的贯通孔。源极导孔部34被设置在导孔部39的内侧面，由金属(例如，Au、Cu或Ag等)构成。源极导孔部34例如由金属电镀来形成。
多个源极指状部31与源极焊盘电极33电连接。作为一个例子，多个源极指状部31经由源极导孔部34，与源极焊盘电极33电连接。
上述的第1接合部件106对第1半导体芯片103的第2主面302与第1裸片焊盘电极107进行接合。在本实施方式中，第1接合部件106对被设置在第2主面302的源极焊盘电极33与第1裸片焊盘电极107进行接合。
在此，利用图6对第1半导体芯片103、多个第1填充孔108、以及布线图案104A和104B的位置关系进行说明。
图6是实施方式1所涉及的第1半导体芯片103和多个第1填充孔108的平面图。在图6中用虚线表示被设置在底座基板101的多个第1填充孔108。
如图6所示，在平面图中，多个第1填充孔108的形状为长方形。长方形可以是各个顶点为直角，也可以是图6所示那样，各个顶点为圆弧形状。在本实施方式中，多个第1填充孔108的长边方向被设置成彼此并排。作为一个例子，呈长方形的多个第1填充孔108的长边方向为x轴方向。并且，在平面图中，将与多个第1填充孔108的长边方向垂直的方向设为宽度方向。即多个第1填充孔108的宽度方向是指y轴方向。在本实施方式中，多个第1填充孔108的每一个在y轴方向上等间隔排列。
在此对一般的填充孔的形成方法和本实施方式所涉及的第1填充孔108的形成方法进行说明。
首先，对一般的填充孔的形成方法进行说明。在该方法中，用激光在底座基板上打孔，在该孔的内部例如填充Cu等通过电镀来形成填充孔。通常使用激光形成的孔在平面视图中的形状为圆形。该孔径尺寸越大，Cu等电镀填埋到孔中时，填充孔的中心部的凹陷就越大，在填充孔中容易形成空隙。这样，在底座基板的表层，填充孔与焊线的接合性将会成为课题。并且，在安装元器件或半导体芯片的安装时，填充孔与安装元器件或半导体芯片的接合性也会成为课题。即孔径尺寸(填充孔的孔径尺寸)越大，与其他的构成要素的接合就越难。因此，在一般的填充孔的形成方法中，使填充孔的孔径尺寸增大是困难的。
在一般的填充孔的形成方法中，在底座基板的厚度为60μm左右的情况下，填充孔的孔径尺寸成为
Figure GDA0003283430150000101
左右。另外，底座基板的厚度越薄，则填充孔的孔径尺寸的最小值就能够减小。在将这种填充孔用于半导体芯片的散热的情况下，需要有更多的填充孔与焊盘电极接触配置。
然而，若配置更多的填充孔，则相邻的两个填充孔的间隔变窄。在这种情况下，在去除以激光打孔后的树脂残渣的工序中，孔形状会变形。因此，上述孔(填充孔)之间的间隔需要在90μm左右。
对以上进行总结，在一般的填充孔的形成方法中，能够在半导体芯片的下方配置的填充孔的数量受到限制。
于是，在本实施方式中，作为一个例子，采用以下的方法来形成多个第1填充孔108。
在底座基板101，使激光在一个方向上连续地少量移动来打孔，从而形成在平面视图中成为长方形的孔。在本实施方式中，激光在x轴方向上移动来打孔。换而言之，激光以扫描的方式来移动。进一步，通过在该长方形的孔的内部例如填充Cu等通过电镀来形成长方形的多个第1填充孔108。多个第1填充孔108的长边方向(x轴方向)的长度例如能够在2000μm以下。并且，多个第1填充孔108被设置在第1裸片焊盘电极107的下方。
在此，对多个第1栅极指状部11与多个第1填充孔108的位置关系进行详细说明。
如以上所述，多个第1填充孔108的长边方向与多个第1栅极指状部11的长边方向均为x轴方向。因此，多个第1填充孔108的长边方向被设置成与多个第1栅极指状部11的长边方向并排。在此，并排是指，成为对象的两个方向所成的角度为5°以下。
进一步在本实施方式中，在平面图中，多个(例如在图6中为6个)第1填充孔108的每一个被设置在，与多个第1栅极指状部11中的所有的第1栅极指状部11的每一个的一部分重叠的位置。更具体而言，多个第1填充孔108的每一个被设置在，与多个第1栅极指状部11中的所有的第1栅极指状部11的每一个重叠的位置。换而言之，多个第1填充孔108的每一个被设置在，与多个第1栅极指状部11中对应的一个第1栅极指状部11的全体重叠的位置。即在平面图中，所有的第1栅极指状部11的每一个的整个区域被设置成，包括在多个第1填充孔108的每一个的区域内。另外，如图6所示，在本实施方式中，多个第1填充孔108中的两个第1填充孔108被设置在与多个第1栅极指状部11不重叠的位置。
如以上所述，通过设置在平面图的情况下成为重叠的区域，从而能够使多个第1栅极指状部11与多个第1填充孔108的相距的距离近。因此，在多个第1栅极指状部11产生的热，能够经由金属构成的多个第1填充孔108，而被传导到第1接地电极111，从而能够容易地从第1接地电极111放出。即实现了与以往相比更能够高效地对来自第1半导体芯片103的发热源的热进行散热的功率放大装置100。
并且，在第1接合部件106、第1裸片焊盘电极107以及第1接地电极111的热传导率比底座基板101的热传导率高的情况下，则可以实现能够以更高的效率来散热的功率放大装置100。
并且，即使在多个第1填充孔108中的至少一个第1填充孔108，被设置在与多个第1栅极指状部11中的一个第1栅极指状部11的一部分重叠的位置的情况下，也能够期待同样的效果。
另外，如以上所述，在设置了一个第1填充孔108的情况下，在平面图中，一个第1填充孔108可以被设置在，与多个第1栅极指状部11中的一个第1栅极指状部11的一部分重叠的位置。
即使在这种情况下，也能够得到与设置了多个第1填充孔108同样的效果。
在此，对多个第1填充孔108、多个第1栅极指状部11以及第1半导体芯片103的长度进行说明。
如以上所述，多个第1填充孔108的长边方向为x轴方向。以下也有将多个第1填充孔108的长边方向记载为x轴方向的情况。如图6所示，多个第1填充孔108的x轴方向的长度即长边长度为长边长度d1。多个第1栅极指状部11的x轴方向的长度即长边长度为长边长度d2。而且，x轴方向上的第1半导体芯片103的长度为长度d3。
进一步在本实施方式中，在平面图中，多个第1填充孔108的长边长度d1，比多个第1栅极指状部11的长边长度d2长。
据此，多个第1填充孔108的长边长度d1为了热传导，而成为足够的长度。因此，在多个第1栅极指状部11产生的热，经由多个第1填充孔108，能够容易地从第1接地电极111放出。即实现了能够以更高的效率对来自发热源的热进行散热的功率放大装置100。以下关于在第1栅极指状部11产生的热容易地从第1接地电极111放出，意味着实现了能够以更高的效率对来自发热源的热进行散热的功率放大装置100。
另外，如以上所述，在设置了一个第1填充孔108的情况下，在平面图中，一个第1填充孔108的长边长度d1，比多个第1栅极指状部11中的一个第1栅极指状部11的长边长度d2长。
即使在这种情况下，也能够得到与设置多个第1填充孔108时同样的效果。
进一步在本实施方式中，在平面图中，多个第1填充孔108的长边长度d1，比多个第1填充孔108的长边方向(x轴方向)上的第1半导体芯片103的长度d3长。
据此，多个第1填充孔108的长边长度d1为了热传导而成为足够地长度。在多个第1栅极指状部11产生的热，经由多个第1填充孔108，而能够容易地从第1接地电极111放出。
另外，如以上所述，在设置了一个第1填充孔108的情况下，在平面图中，一个第1填充孔108的长边长度d1，可以比x轴方向上的第1半导体芯片103的长度d3长。
即使在这种情况下，也能够得到与设置了多个第1填充孔108时相同的效果。
进一步如图6所示，栅电极10经由栅极导线13，与布线图案104B连接。漏电极20经由漏极导线23，与布线图案104A连接。
在本实施方式中，布线图案104A作为输入高频信号的布线图案来使用，布线图案104B作为输出高频信号的布线图案来使用。
高频信号被输入到多个第1栅极指状部11后，从多个第1漏极指状部21被放大输出。更具体而言，如以下所示。高频信号从布线图案104A，经由栅极导线13，由栅极布线部12而被输入。被输入的高频信号由多个第1栅极指状部11而被分割。并且，被分割的高频信号在到达多个第1漏极指状部21的过程中被放大后，由漏极布线部22合成。被合成的高频信号经由漏极导线23，被输出到布线图案104B。
在此，在将高频信号的传输方向设为第1传输方向的情况下，第1传输方向例如为多个第1栅极指状部11延伸的方向(x轴方向)。并且，在本实施方式中，上述的多个第1填充孔108的长边方向被设置成，与第1传输方向并排。具体而言，多个第1填充孔108的长边方向与第1传输方向(多个第1栅极指状部11延伸的方向)这两者均为x轴方向。
如以上所述，在多个第1栅极指状部11产生的热经由多个第1填充孔108，则更容易地从第1接地电极111放出。
另外，如以上所述，在设置了一个第1填充孔108的情况下，一个第1填充孔108的长边方向被设置成与第1传输方向并排。
即使在这种情况下，也能够得到与设置了多个第1填充孔108时相同的效果。
进一步利用图7，对多个第1栅极指状部11与多个第1填充孔108的位置关系进行说明。
图7是对图6的第1半导体芯片103的区域VII进行放大示出的平面图。区域VII是图6中的以矩形虚线圈出的区域。
在此，对多个第1填充孔108的宽度与多个第1栅极指状部11的宽度进行说明。如以上所述，多个第1填充孔108的宽度方向为y轴方向。因此，多个第1填充孔108的y轴方向的长度即多个第1填充孔108的宽度为宽度W1，多个第1栅极指状部11的y轴方向的长度即多个第1栅极指状部11的宽度为宽度W2。
并且，多个第1填充孔108的宽度与多个第1栅极指状部11的宽度上的宽度的中央位置为，宽度方向(y轴方向)的长度的中央位置。因此，多个第1填充孔108的宽度的中央位置为中央位置C1，多个第1栅极指状部11的宽度的中央位置为中央位置C2。
并且在本实施方式中，在平面图中，多个第1填充孔108的中央位置C1与多个第1栅极指状部11的中央位置C2一致。在此的一致是指，在平面视图中，成为对象的两个位置的偏差在50μm以下。
据此，多个第1栅极指状部11与多个第1填充孔108的距离非常近。在多个第1栅极指状部11产生的热，经由多个第1填充孔108，而容易地从第1接地电极111放出。
另外，如以上所述，在设置了一个第1填充孔108的情况下，在平面图中，一个第1填充孔108的宽度的中央位置C1，可以与多个第1栅极指状部11中的一个第1栅极指状部11的宽度的中央位置C2一致。
即使在这种情况下，也能够得到与设置了多个第1填充孔108时相同的效果。
而且在本实施方式中，在平面图中，多个第1填充孔108的宽度W1可以比多个第1栅极指状部11的宽度W2大。
据此，多个第1填充孔108的宽度W1为了热传导而成为足够的面积。在多个第1栅极指状部11产生的热，经由多个第1填充孔108，而容易地从第1接地电极111放出。
另外如以上所述，在设置了一个第1填充孔108的情况下，在平面图中，一个第1填充孔108的宽度W1可以比多个第1栅极指状部11中的一个第1栅极指状部11的W2大。
即使在这种情况下，也能够得到与设置了多个第1填充孔108时相同的效果。
(实施方式2)
在实施方式1中，底座基板为单层基板，不过并非受此所限。在实施方式2中，底座基板为多层基板。另外，在实施方式2中，对于与实施方式1共同的构成要素赋予相同的编号，并省略重复的说明。
首先，参照图8对实施方式2所涉及的功率放大装置100a的构成进行说明。图8是实施方式2所涉及的功率放大装置100a的截面图。更具体而言，图8相当于图1的(b)所示的实施方式1所涉及的功率放大装置100的截面图。
本实施方式所涉及的功率放大装置100a主要除了以下3点以外，具有与实施方式1所涉及的功率放大装置100相同的构成。上述3点具体为：底座基板101a具有芯层113和两个预浸(prepreg)层114、在芯层113设置第1填充孔108、以及在两个预浸层114的每一个设置第3填充孔109。
实施方式2所涉及的底座基板101a为多层基板。底座基板101a具有芯层113和两个预浸层114。芯层113夹在两个预浸层114中间。从而底座基板101a成为多层基板。芯层113与两个预浸层114与实施方式1所涉及的底座基板101相同，由树脂构成。
在本实施方式所涉及的功率放大装置100a设置第1填充孔108和多个第3填充孔109。第1填充孔108被设置在芯层113，多个第3填充孔109在预浸层114的每一个被分别设置。
与第1填充孔108相同，多个第3填充孔109由金属(例如Cu等)构成，多个第3填充孔109的形状在平面图的情况下为长方形。
为了与第1填充孔108电连接，而分别设置了多个第3填充孔109(导孔上导孔)。如图8所示，第1填充孔108与多个第3填充孔109的每一个，可以经由布线图案104连接。据此，被设置在第3主面303的第1裸片焊盘电极107与被设置在第4主面304的第1接地电极111接合。
也就是说，即使底座基板101a为多层基板，在发热源产生的热也能够经由第1填充孔108以及多个第3填充孔109，而容易地从第1接地电极111放出。即实现了能够以更高地效率对来自发热源的热进行散热的功率放大装置100a。
并且，在本实施方式中，虽然底座基板101a为由三层构成的多层基板，不过并非受此所限。例如，底座基板101a也可以是由多层(例如5层)构成的多层基板。
(实施方式3)
在实施方式1中，在平面图的情况下，例如一个第1栅极指状部的所有的区域被设置成包括在一个第1填充孔的区域内，不过并非受此所限。在实施方式3中，两个第1栅极指状部的每一个的所有区域被设置成包括在一个第1填充孔的区域内。另外，在实施方式3中，对于与实施方式1以及2共同的构成要素，赋予相同的编号，并省略重复说明。
首先，参照图9对实施方式3所涉及的功率放大装置100b的构成进行说明。图9是实施方式3所涉及的第1半导体芯片103与多个第1填充孔108b的平面图。更具体而言，图9相当于实施方式1中的图6所示的图。在图9中以虚线表示被设置在底座基板101的多个第1填充孔108b。
本实施方式所涉及的功率放大装置100b主要除以下2点以外，具有与实施方式1所涉及的功率放大装置100相同的构成。上述2点具体为：被设置成第1填充孔108b与最邻近的两个第1栅极指状部11的每一个的全体重叠、以及多个第1栅极指状部11的每一个的间隔为规定的距离。
本实施方式所涉及的功率放大装置100b具有多个第1栅极指状部11。在此，为了便于识别，如图9所示，将多个第1栅极指状部11的每一个设定为第1栅极指状部11a、11b、11c、11d、11e以及11f。
在此，对多个第1栅极指状部11中的最邻近的两个第1栅极指状部11进行说明。
例如该最邻近的两个第1栅极指状部11是指，第1栅极指状部11a以及11b。同样，该最邻近的两个第1栅极指状部11是指，第1栅极指状部11c以及11d、或第1栅极指状部11e以及11f。并且，也有将该最邻近的两个第1栅极指状部11称为第1栅极指状组的情况。即在本实施方式中，设置了多个(3个)第1栅极指状组。
在本实施方式中，在平面图的情况下，多个(例如图9中为3个)第1填充孔108b的每一个被设置在，与每个第1栅极指状组中的两个第1栅极指状部11的各自的一部分重叠的位置。更具体而言，在平面图的情况下，多个第1填充孔108b的每一个被设置在，与各个第1栅极指状组中的两个第1栅极指状部11的每一个的全体重叠的位置。换而言之，多个第1填充孔108b的每一个被设置在，与多个第1栅极指状组中的对应的一个第1栅极指状组的全体重叠的位置。另外，如图9所示，在本实施方式中，多个第1填充孔108b中的两个第1填充孔108b被设置在与多个第1栅极指状组不重叠的位置。
例如在本实施方式中，一个第1填充孔108b被设置在与第1栅极指状部11a以及11b的每一个全体重叠的位置。换而言之，在平面图的情况下，第1栅极指状部11a以及11b的每一个的全体区域被设置成，包括在一个第1填充孔108b的区域内。并且如以上所述，一个第1填充孔108b也可以被设置在与第1栅极指状部11a以及11b的各自的一部分重叠的位置。另外，其他的第1填充孔108b与第1栅极指状部11c以及11d、第1栅极指状部11e以及11f也是同样。
据此，在最邻近的两个第1栅极指状部11产生的热，能够经由一个第1填充孔108b，而从第1接地电极111放出。因此，即使在多个第1栅极指状部11被设置成更密集的情况下，也能够容易地对来自发热源的热高效地进行散热，从而能够使第1半导体芯片103的尺寸变小。因此，功率放大装置100b也能够变小。
另外即使在本实施方式中也与实施方式1相同，也可以设置一个第1填充孔108b。即在平面图的情况下，一个第1填充孔108b被设置在，与多个第1栅极指状部11之中最邻近的两个第1栅极指状部11的各自的一部分重叠的位置。
在这种情况下，在最邻近的两个第1栅极指状部11产生的热，能够经由一个第1填充孔108b，而从第1接地电极111放出。因此，即使在设置了一个第1填充孔108b的情况下，也能够实现对来自发热源的热进行更有效地散热的功率放大装置100b。
进一步对夹着第1漏极指状部21b的最邻近的多个第1栅极指状部11、和夹着源极指状部31b的最邻近的多个第1栅极指状部11进行说明。
例如，夹着第1漏极指状部21b的最邻近的多个第1栅极指状部11是指，第1栅极指状部11c以及11d。在这种情况下，在平面图中，第1栅极指状部11c以及11d的间隔为间隔W3。
例如，夹着源极指状部31b的最邻近的多个第1栅极指状部11是指，第1栅极指状部11d以及11e。在这种情况下，在平面图中，第1栅极指状部11d以及11e的间隔为间隔W4。
另外，间隔例如是指，成为对象的多个第1栅极指状部11的宽度方向(y轴方向)的各自的中央位置之间的距离。
并且，在本实施方式中，间隔W3比间隔W4窄。
例如，在平面图中，源极指状部31b的宽度方向(y轴方向)的长度可以为100μm以上300μm以下，第1漏极指状部21的宽度方向(y轴方向)的长度可以为5μm以上40μm以下。据此，能够容易地实现间隔W3比间隔W4窄的构成。
通过这种构成，栅电极10与漏电极20之间的电容变小，能够提高被设置在第1半导体芯片103的第1场效应晶体管的性能。
(实施方式4)
在实施方式1中，虽然设置了一个半导体芯片，不过并非受此所限。在实施方式4中，例如设置多个半导体芯片。另外，在实施方式4中，对实施方式1～3与共同的构成要素赋予相同的编号，并省略重复说明。
首先参照图10，对实施方式4所涉及的功率放大装置100c的构成进行说明。图10是实施方式4所涉及的功率放大装置100c的平面图以及截面图。更具体而言，图10的(a)是功率放大装置100c的平面图，图10的(b)是图10的(a)的X-X线处的截面的截面图。
本实施方式所涉及的功率放大装置100c除了具有与第2半导体芯片201有关的构成要素之处以外，具有与实施方式1所涉及的功率放大装置100相同的构成。
功率放大装置100c具有实施方式1所涉及的功率放大装置100所具有的构成要素、第2半导体芯片201、第2填充孔204、以及第2接地电极205。在本实施方式中，功率放大装置100c具有第2接合部件202、第2裸片焊盘电极203、第2场效应晶体管、作为第2场效应晶体管的电极的一部分的栅电极、漏电极以及源电极、栅极导线13、漏极导线23、布线图案104A以及104B。
第2半导体芯片201是具有第5主面305以及与第5主面305相对的第6主面306的半导体芯片。在本实施方式中，第5主面305是z轴正侧的主面，第6主面306是z轴负侧的主面。
另外，第2半导体芯片201具有与第1半导体芯片103相同的构成要素，与其他的构成要素的连接关系也是同样。例如，第5主面305是相当于第1半导体芯片103的第1主面301的主面，第6主面306是相当于第1半导体芯片103的第2主面302的主面。
而且，第2半导体芯片201由化合物(例如，GaAs或GaN等)构成。另外，第2半导体芯片201与第1半导体芯片103可以由相同的化合物构成，也可以由不同的化合物构成。在本实施方式中，第2半导体芯片201的形状在平面图的情况下，与实施方式1所涉及的第1半导体芯片103的形状相同。
第2场效应晶体管相当于第1场效应晶体管，被设置在第2半导体芯片201。在本实施方式中，设置横式的第2场效应晶体管。在构成第2半导体芯片201的化合物中设置有第2场效应晶体管的沟道。
作为第2场效应晶体管的电极的一部分的栅电极，经由栅极导线13，与布线图案104A连接。该栅电极具有多个第2栅极指状部、及栅极布线部。
作为第2场效应晶体管的电极的一部分的漏电极，经由漏极导线23，与布线图案104B连接。该漏电极具有多个第2漏极指状部、以及漏极布线部。该漏电极虽然具有多个第2漏极指状部，不过并非受此所限，该漏电极也可以具有一个第2漏极指状部。
作为第2场效应晶体管的电极的一部分的源电极，与第2接合部件202连接。该源电极具有多个源极指状部、源极布线部、以及源极导孔部。
第2接合部件202相当于第1接合部件106，第2裸片焊盘电极203相当于第1裸片焊盘电极107。第2裸片焊盘电极203被设置在第3主面303，与第2填充孔204接合。
第2填充孔204相当于第1填充孔108，以从底座基板101c所具有的第3主面303贯通到第4主面304的方式而被设置。第2填充孔204由金属(例如Cu等)构成。第2填充孔204与第2半导体芯片201的第6主面306接合。在本实施方式中，第2填充孔204经由上述的第2接合部件202以及第2裸片焊盘电极203，与第6主面306接合。另外在本实施方式中，虽然设置了多个第2填充孔204，不过并非受此所限，也可以设置一个第2填充孔204。
在本实施方式中，在平面图的情况下，多个第2填充孔204为与实施方式1所涉及的多个第1填充孔108相同的形状以及配置。即在平面图中，多个第2填充孔204为长方形，多个第2填充孔204的长边方向被设置成彼此并排。
多个第2填充孔204的长边方向是x轴方向。因此，在本实施方式中，多个第1填充孔108的长边方向与多个第2填充孔204的长边方向为并排。
第2接地电极205相当于第1接地电极111，被设置在第4主面304。第2接地电极205由金属(例如，Au、Cu或Ag等)构成。第2接地电极205与第2填充孔204接合。第2接地电极205与第1接地电极111相离而置。
这样，通过使第1接地电极111与第2接地电极205相离而置，从而第1半导体芯片103与第2半导体芯片201能够抑制因彼此的发热而造成的干扰的影响。
如本实施方式所示，在设置了多个半导体芯片(即第1半导体芯片103以及第2半导体芯片201)以及与多个半导体芯片的每一个连接的接地电极(即第1接地电极111以及第2接地电极205)的情况下，可以按照与半导体芯片对应而连接的每个接地电极，使接地电极相离形成。这样，在本实施方式中，能够抑制因第1半导体芯片103与第2半导体芯片201之间的热而造成的干扰的影响，从而第1半导体芯片103与第2半导体芯片201的工作稳定。
并且在本实施方式中，在第1接地电极111与第2接地电极205之间设置了空间而相离。因此，例如即使因为热等原因而使第1接地电极111以及第2接地电极205的体积膨胀，也能够由该空间来吸收该体积膨胀，从而能够减少功率放大装置100c的翘曲。
(实施方式5)
在实施方式1～4虽然设置了一个第1接地电极，不过并非受此所限。在实施方式5中设置了多个第1接地电极。另外在实施方式5中，对于与实施方式1～4共同的构成要素赋予相同的符号，并省略重复说明。
首先参照图11，对实施方式5所涉及的功率放大装置100d的构成进行说明。图11是实施方式5所涉及的功率放大装置100d的背视图。另外，在图11中为了便于识别，在多个端子电极112中附加圆点，多个第1填充孔108由虚线来表示。
本实施方式所涉及的功率放大装置100d主要除了以下的2点以外，具有与实施方式1所涉及的功率放大装置100相同的构成。上述2点具体而言为，设置了多个第1接地电极111d，以及多个第1接地电极111d的每一个与多个第1填充孔108的每一个接合。
功率放大装置100d具有：实施方式1所涉及的功率放大装置100所具有的构成要素、以及彼此相离设置的多个第1接地电极111d。多个第1接地电极111d如图11所示，在平面图的情况下呈长方形，被配置成矩阵状。
即使在本实施方式中也与上述的实施方式相同，多个端子电极112被设置在第4主面304。多个端子电极112的每一个以围着多个第1接地电极111d的方式，而被配置在第4主面304的周边部。多个端子电极112的每一个相离而置。
多个第1接地电极111d的每一个与多个第1填充孔108的每一个接合。在平面图中，多个第1填充孔108的每一个被包括在多个第1接地电极111d的每一个中。另外，也可以设置一个以上的不包括在第1接地电极111d中的第1填充孔108。
接着，对多个第1填充孔108进行说明。例如实施方式1所示，在平面图中，多个第1填充孔108的每一个被设置在与多个第1栅极指状部的每一个的一部分重叠的位置。更具体而言，在平面图中，多个第1填充孔108的每一个被设置在，与多个第1栅极指状部的每一个的全体重叠的位置。例如，在平面图中，所有的第1栅极指状部的每一个的全体的区域可以被设置成，包括在多个第1填充孔108的每一个的区域内。
在本实施方式中，在多个第1栅极指状部产生的热由于从多个第1接地电极111d的每一个放出，因此能够更容易地对该热进行放出。
并且，通过使多个第1接地电极111d相离，从而在多个第1接地电极111d的每一个之间设置空间。因此，如以上所述，能够减少功率放大装置100d的翘曲。
另外在本实施方式中，多个第1接地电极111d虽然均为相同的形状，不过并非受此所限。例如不与第1填充孔108接合的第1接地电极111d，其形状可以不与其他的第1接地电极111d相同。
并且，本实施方式并非受上述所限。在此举出本实施方式的其他的例子。
作为本实施方式的其他的例子，例如可以是实施方式3所示的构成。在实施方式3中，在平面图中，多个第1填充孔108b的每一个可以被设置在，与各个第1栅极指状组中的两个第1栅极指状部11的每一个的一部分重叠的位置。更具体而言，在平面图中，多个第1填充孔108b的每一个被设置在，与各个第1栅极指状组中的两个第1栅极指状部11的每一个的全体重叠的位置。即使在本实施方式的其他的例子中，多个第1填充孔108与第1栅极指状组的关系也是同样。
例如在本实施方式的其他的例子中，一个第1填充孔108可以被设置在，与两个第1栅极指状部(例如，实施方式3所示的第1栅极指状部11a以及11b)的每一个的全体重叠的位置。换而言之，在平面图中，该两个第1栅极指状部可以被设置成包括在一个第1填充孔108内。
另外，在其他的第1填充孔108中也是同样。并且，也可以设置不与第1栅极指状组重叠的第1填充孔108。
即使在本实施方式的其他的例子中，也能够得到与本实施方式同样的效果。
并且，与实施方式3相同，能够减小第1半导体芯片的尺寸，功率放大装置100d也能够变小。
(实施方式6)
在实施方式1～5中，例如在实施方式5所示的平面图中，端子电极与第1接地电极的面积不同，但并非受此所限。在实施方式6中，在平面图中，端子电极的面积与第1接地电极的面积相同。另外，在实施方式6中，对于与实施方式1～5共同的构成要素赋予相同的编号，并省略重复说明。
首先参照图12，对实施方式6所涉及的功率放大装置100e的构成进行说明。图12是实施方式6所涉及的功率放大装置100e的背视图。另外在图12中，为了便于识别，在多个端子电极112中加上圆点。
本实施方式所涉及的功率放大装置100e主要除了以下的2点以外，与实施方式1所涉及的功率放大装置100的构成相同。上述2点具体为，设置了多个第1接地电极111e、以及端子电极112的面积与第1接地电极111e的面积相同。
功率放大装置100e具有：实施方式1所涉及的功率放大装置100所具有的构成要素、以及彼此相离而置的多个第1接地电极111e。
多个第1接地电极111e在第4主面304中的配置没有特殊的限定，例如多个第1接地电极111e可以如图12所示，在平面图中排列成矩阵状。并且，多个第1接地电极111e的配置也可以不是矩阵状。
多个第1接地电极111e的形状在平面图中虽然为正方形，不过并非受此所限，也可以是长方形、多边形或圆形等。所有的第1接地电极111e的形状也可以不同。在本实施方式中，所有的第1接地电极111e的每一个的面积虽然彼此相同，不过并非受此所限。
多个第1接地电极111e中的排列在底座基板101e的长边方向上的第1接地电极111e的数量，比多个第1接地电极111e中的排列在底座基板101e的短边方向上的第1接地电极111e的数量多。在本实施方式中，底座基板101e的长边方向是x轴方向，底座基板101e的短边方向是y轴方向。
一般而言，底座基板101e会因应力的不同，而沿着长边方向翘曲的情况较多。因此，将多个第1接地电极111e的每一个之间的多个空间若沿着长边方向设置，则能够减少底座基板101e的翘曲。因此，通过在长边方向上排列的第1接地电极111e的数量比短边方向上排列的第1接地电极111e的数量多，从而能够减少底座基板101e的翘曲。另外如图12所示，通过多个第1接地电极111e在平面图中被排列成矩阵状，从而能够进一步减少底座基板101e的翘曲。
即使在本实施方式中也与实施方式1同样，多个端子电极112被设置在第4主面304。多个端子电极112的每一个与被设置在底座基板101e的电路节点电连接。多个端子电极112的每一个以围着多个第1接地电极111e的方式，被配置在第4主面304的周边部。多个端子电极112的每一个相离而置。
多个端子电极112的形状在平面图中虽然为正方形，不过并非受此所限，也可以是长方形、多边形或圆形等。所有的端子电极112的形状可以不同。在本实施方式中，所有的端子电极112的每一个的面积虽然彼此相同，不够并非受此所限。
在本实施方式中，在平面图中，多个端子电极112的每一个的面积，与多个第1接地电极111e的每一个的面积相同。
在此对将底座基板101e安装到主板的工序进行说明。在安装中使用接合部件(例如焊锡等)。如本实施方式所示，在多个端子电极112的每一个以及多个第1接地电极111e的每一个的面积相同的情况下，在回流的熔融时，与第1接地电极111e接合的接合部件的高度，和与端子电极112接合的接合部件的高度相同，从而底座基板101e容易与主板接合。即能够提高底座基板101e向主板的安装性。
另外在本实施方式中，虽然设置了多个端子电极112，不过并非受此所限，也可以设置一个端子电极112。在这种情况下，一个端子电极112的面积与多个第1接地电极111e的每一个的面积相同。
即使在这种情况下，也能够得到与设置了多个端子电极112的情况相同的效果。
并且在本实施方式中，多个端子电极112的每一个、以及多个第1接地电极111e的每一个彼此为相同的形状(正方形)，且面积相同。
据此，能够进一步提高底座基板101e向主板的安装性。
(实施方式7)
在实施方式6中，所有的第1接地电极的每一个的形状相同，且所有的第1接地电极的每一个的面积彼此相同，不过并非受此所限。在实施方式7中，设置了彼此形状不同且彼此面积不同的多个第1接地电极。另外在实施方式7中，对于与实施方式1～6共同的构成要素赋予相同的编号，并省略重复的说明。
首先参照图13对实施方式6所涉及的功率放大装置100f的构成进行说明。图13是实施方式7所涉及的功率放大装置100f的背视图。另外在图13中，为了便于识别，在多个端子电极112中附加圆点。
本实施方式所涉及的功率放大装置100f除了设置了彼此形状不同且彼此面积不同的多个第1接地电极111f之处以外，基本上与实施方式6所涉及的功率放大装置100e的构成相同。另外如图13所示，多个第1接地电极111f中的若干个为形状相同且面积相同。
多个第1接地电极111f在平面图中被排列成矩阵状，在底座基板101f的长边方向上排列的第1接地电极111f的数量，比在底座基板101f的短边方向上排列的第1接地电极111f的数量多。在这一点，本实施方式所涉及的多个第1接地电极111f与实施方式6所涉及的多个第1接地电极111e相同。
这样，通过在长边方向上排列的第1接地电极111f的数量比在短边方向上排列的第1接地电极111f的数量多，从而与实施方式6同样，能够减少底座基板101f的翘曲。
另外如图13所示，多个第1接地电极111f的形状除了一个第1接地电极111f以外，为长方形。并且，上述一个第1接地电极111f的形状为五边形。据此，在底视图中，能够容易掌握功率放大装置100f的朝向。
(实施方式8)
在实施方式4中，多个第1填充孔的长边方向与多个第2填充孔的长边方向为并排，不过并非受此所限。在实施方式8中，多个第1填充孔的长边方向与多个第2填充孔的长边方向不并排。另外在实施方式8中，对于与实施方式1～7共同的构成要素赋予相同的编号，并省略重复说明。
首先参照图14，对实施方式8所涉及的功率放大装置100g的构成进行说明。图14是实施方式8所涉及的功率放大装置100g的平面图以及截面图。更具体而言，图14的(a)是功率放大装置100g的平面图，图14的(b)是图14的(a)的XIV-XIV线处的截面的截面图。
本实施方式所涉及的功率放大装置100g主要具有与实施方式4所涉及的功率放大装置100c相同的构成要素。但是，在本实施方式所涉及的功率放大装置100g中，相对于底座基板101g，第2半导体芯片201所涉及的构成要素的朝向不同。
具体而言，第2半导体芯片201所涉及的构成要素为：第2半导体芯片201、第2填充孔204、第2接地电极205、第2接合部件202、第2裸片焊盘电极203、第2场效应晶体管、作为第2场效应晶体管的电极的一部分的栅电极、漏电极以及源电极、栅极导线13、漏极导线23、布线图案104A以及104B。
在此将第2半导体芯片201所涉及的所有的构成要素视为一体。在本实施方式所涉及的功率放大装置100g中，与实施方式4所涉及的功率放大装置100c相比，被看作为一体的第2半导体芯片201所涉及的所有的构成要素在平面图中逆时针旋转90°。
即在本实施方式中，多个第2填充孔204的长边方向为y轴方向。因此，在本实施方式中，多个第1填充孔108的长边方向与多个第2填充孔204的长边方向不并排。具体而言，多个第1填充孔108的长边方向与多个第2填充孔204的长边方向所成的角度为90°。
并且，作为第2场效应晶体管的电极的一部分的栅电极由于在平面图中逆时针旋转90°，因此该栅电极所具有的多个第2栅极指状部的延伸的方向，在平面图中也是逆时针旋转90°。因此在本实施方式中，多个第2栅极指状部延伸的方向为y轴方向。
在此，在第2半导体芯片201中，高频信号被输入到多个第2栅极指状部并从多个第2漏极指状部被放大输出。
在将此时的高频信号的传输方向设为第2传输方向的情况下，第2传输方向例如是多个第2栅极指状部延伸的方向(y轴方向)。另外，如实施方式1所示，第1传输方向是x轴方向。即在本实施方式中，第2传输方向与第1传输方向不并排。
在本实施方式中，作为第2场效应晶体管的电极的一部分的漏电极所具有的多个第2漏极指状部，与作为第1场效应晶体管的电极的一部分的栅电极10所具有的多个第1栅极指状部11电连接。另外如实施方式4所示，漏电极可以具有一个第2漏极指状部，在这种情况下，一个第2漏极指状部与多个第1栅极指状部11电连接。
在这种情况下，能够成为以下所示的电路构成。
作为一个例子，在功率放大装置100g，对适用了多级的Doherty放大器的情况进行说明。在这种情况下，需要在底座基板101g对输入匹配电路、输出匹配电路、功率分配电路、或相位调整电路进行面积优化来构成。本构成的一个例子由图15示出。图15是实施方式8所涉及的功率放大装置100g中的电路的配置图。
第2半导体芯片201是驱动放大器501，第1半导体芯片103是载波放大器502与峰值放大器503。
在底座基板101g设置有第1区域401、第2区域402、第3区域403以及第4区域404。第1区域401是驱动放大器501的输入匹配电路。第2区域402是驱动放大器501的输出匹配电路。第3区域403是用于Doherty放大器(载波放大器502以及峰值放大器503)的功率分配电路以及/或输入匹配电路。第4区域404是用于Doherty放大器的相位调整电路以及/或输出匹配电路。
从第2半导体芯片201输出的高频信号通过功率分配电路，高频信号被分配，并被输入到作为在第1半导体芯片103构成的Doherty放大器的载波放大器502以及峰值放大器503。而且，从载波放大器502以及峰值放大器503分别输出的高频信号，经由输出合成电路以及/或相位调整电路而被合成。
如以上所述，在本实施方式中，多个第1填充孔108的长边方向与多个第2填充孔204的长边方向不并排。据此，能够将第1区域401、第2半导体芯片201以及第2区域402的配置沿着y轴方向来配置，将第3区域403、第1半导体芯片103以及第4区域404的配置沿着x轴方向来配置。因此，底座基板101g能够抑制在x轴方向等一个方向上的增大。即能够有效地活用底座基板101g的面积，能够使功率放大装置100g小型化。
并且如以上所述，在本实施方式中，第2传输方向与第1传输方向不并排。据此，能够减少驱动放大器501与Doherty放大器的载波放大器502以及/或峰值放大器503之间的高频信号的干扰，使第1半导体芯片103以及第2半导体芯片201的工作稳定。
(实施方式9)
实施方式9中的构成虽然与实施方式1相同，以第1半导体芯片的发热区域的中心部的位置与第1裸片焊盘电极的中心部的位置一致的方式来搭载。另外在实施方式9中，对于与实施方式1共同的构成要素赋予相同的编号，并省略重复说明。
参照图16以及图17，对实施方式9所涉及的功率放大装置100h的构成进行说明。图16是实施方式9所涉及的功率放大装置100h的平面图。图17是对实施方式9所涉及的功率放大装置100h所具有的第1半导体芯片103的周边进行了放大的平面图。
本实施方式所涉及的功率放大装置100h主要是除了第1半导体芯片103、第1接合部件106、第1裸片焊盘电极107的配置不同之处以外，具有与实施方式1所涉及的功率放大装置100相同的构成。
在此，对图17中以虚线表示第1半导体芯片103的发热区域601进行说明。
在第1半导体芯片103，将与多个第1栅极指状部11的长边方向(x轴方向)并排的边设为边1031。由于在平面图中的第1半导体芯片103的形状为矩形，如图17所示，第1半导体芯片103具有两个边1031。
并且，将没有与源极布线部32连接的源极指状部31端部的一个边设为边311，将没有与漏极布线部22连接的第1漏极指状部21端部的一个边设为边211。
发热区域601是在平面图中，以多个第1栅极指状部11中的离边1031的一方最近的一个第1栅极指状部11、离边1031的另一方最近的一个第1栅极指状部11、作为源极指状部31端部的一个边的边311、以及作为第1漏极指状部21端部的一个边的边211围出的区域。更具体而言，发热区域601是以离边1031的一方最近的一个第1栅极指状部11、离边1031的另一方最近的一个第1栅极指状部11、边311以及边211沿着y轴延伸的虚拟的线围出的区域。
换而言之，发热区域601是，第1漏极指状部21以及与源极指状部31相对的最外周的第1栅极指状部11、源极布线部32、以及漏极布线部22围出的区域。
并且如图17所示，离边1031的一方最近的一个第1栅极指状部11以及离边1031的另一方最近的一个第1栅极指状部11，被设置在发热区域601的内侧。
在本实施方式中，将第1半导体芯片103的x轴方向的中心线设为中心线C3、将y轴方向的中心线设为中心线E3、其交点为第1半导体芯片103的中心部即中心部F3。同样，将第1裸片焊盘电极107的x轴方向的中心线设为中心线C4、将y轴方向的中心线设为中心线E4、其交点为第1裸片焊盘电极107的中心部即中心部F4。并且，将发热区域601的x轴方向的中心线设为中心线C5、将y轴方向的中心线设为中心线E5、其交点为发热区域601的中心部即中心部F5。
发热区域601的中心部F5的位置与第1半导体芯片103的中心部F3的位置不一致。在本实施方式所涉及的第1半导体芯片103，需要考虑源极导孔部34的配置等，进一步内置本附图中没有记载的ESD(静电释放：Electrostatic Discharge)的保护元件、偏置电路以及匹配电路等的一部分的电路。为了将这样的第1半导体芯片103尽可能的设计得较小，会有发热区域601的中心部F5的位置、与第1半导体芯片103的中心部F3的位置不一致的情况。
接着，关于第1裸片焊盘电极107的大小，为了对应相对于第1半导体芯片103的第1接合部件106的越出或第1半导体芯片103的搭载位置的不统一等，第1裸片焊盘电极107的大小为第1半导体芯片103的各边的50μm以上150μm以下左右。由于第1裸片焊盘电极107由热传导率为300W/mK以上的金属(例如，Au、Cu或Ag等)构成，来自第1半导体芯片103的热也在第1裸片焊盘电极107的水平方向(xy平面方向)上扩散。因此，使第1裸片焊盘电极107的面积增大较好。即通过使散热面积增大，从而能够高效地散热。第1裸片焊盘电极107的大小只要比第1半导体芯片103的各边大100μm以上300μm以下左右即可。
如以上所述，若第1裸片焊盘电极107的大小增大，则底座基板101的布线图案与第1半导体芯片103之间的焊线增长而性能降低，进而底座基板101的尺寸增大。另外，关于第1裸片焊盘电极107的大小，与x轴方向相比，使没有焊线的y轴方向增大较好。
并且，发热区域601的中心部F5的位置与第1裸片焊盘电极107的中心部F4的位置一致。即，在第1半导体芯片103被搭载在第1裸片焊盘电极107时，以第1裸片焊盘电极107的中心部F4的位置与发热区域601的中心部F5的位置一致的方式来搭载。即在此时，第1半导体芯片103将第1半导体芯片103的中心部F3的位置从第1裸片焊盘电极107的中心部F4的位置稍微偏离来搭载。据此，来自第1半导体芯片103的热能够向第1裸片焊盘电极107的水平方向扩散，从而能够在第1裸片焊盘电极107的全体且均一地扩散。即实现了能够对来自发热源的热更有效地散热的功率放大装置100h。在此，中心部的位置一致是指，在平面图的情况下，成为对象的两个位置的偏离为50μm以下。
并且在本实施方式中，第1半导体芯片103与第1裸片焊盘电极107偏离来安装。因此，通过除第1裸片焊盘电极107的安装区域(从第1半导体芯片103的各个边向50μm以上150μm以下的左右方向扩大的区域)以外覆盖阻焊膜，从而能够防止安装时的搭载位置错误，能够改善搭载位置精度。
(实施方式10)
在实施方式10中，虽然与实施方式2同样采用多层基板的构成，而是以底座基板的内侧的布线图案在平面图中的面积，比第1裸片焊盘电极在平面图中的面积大的方式来构成。另外在实施方式10中，对于与实施方式2共同的构成要素，赋予相同的编号，并省略重复说明。
首先，参照图18以及图19，对实施方式10所涉及的功率放大装置100i的构成进行说明。图18是实施方式10所涉及的功率放大装置100i的截面图。更具体而言，图18相当于实施方式2中的图8。并且，图19是对实施方式10所涉及的功率放大装置100i所具有的第1半导体芯片103的周边进行了放大后的在平面图中的概念图。
本实施方式所涉及的功率放大装置100i除了位于第1半导体芯片103的下方的布线图案在平面图中的面积，随着远离第1半导体芯片103而逐渐增大之处，具有与实施方式2所涉及的功率放大装置100a相同的构成。
底座基板101i为多层基板，具有芯层113、以及两个预浸(prepreg)层114。
在此，布线图案104c被设置在芯层113与上方的预浸层114之间，布线图案104d被设置在芯层113与下方的预浸层114之间。布线图案104c以及104d被设置在第1半导体芯片103的下方。布线图案104c以及104d由金属(例如，Au、Cu或Ag等)构成。
并且，布线图案104c对第3填充孔109b与第1填充孔108c进行接合。布线图案104d对第1填充孔108c与第3填充孔109c进行接合。
在本实施方式所涉及的功率放大装置100i中，如图18以及图19所示，以第1裸片焊盘电极107、布线图案104c、布线图案104d以及第1接地电极111的顺序在平面图中的面积增大。
并且，以第3填充孔109b、第1填充孔108c、第3填充孔109c的顺序，在第1填充孔108c的长边方向(x轴方向)上长度增长。
即在底座基板101i，从第1裸片焊盘电极107向第1接地电极111，构成要素在平面图中的面积增大。据此，由于散热面积增大，因此能够实现可以高效地对来自发热源的热进行散热的功率放大装置100i。
(其他的实施方式)
以上基于各实施方式对本公开所涉及的功率放大装置进行了说明，不过本公开并非受这些实施方式所限。在不脱离本公开的主旨的范围内，将本领域技术人员所能够想到的各种变形执行于实施方式而得到的形态、对实施方式中的一部分的构成要素进行组合而构筑的其他的形态均包括在本公开的范围内。
例如，在第1半导体芯片103的第1主面301的上方可以设置保护膜。据此，能够对被设置在第1主面301的上方的构成要素进行保护。并且可以在各实施方式所涉及的底座基板的上方，为了保护焊线而以树脂等来进行注塑成型，也可以利用盖部件等来覆盖。
并且在上述的实施方式中，虽然举例示出了多个第1接地电极相离而置，不过并非受此所限。例如，也可以将多个第1接地电极设置成彼此连接。换而言之，可以设置在平面图的情况下具有比上述的实施方式的例子的面积大的第1接地电极。在这种情况下，由于第1接地电极具有更大的面积，从而能够提高散热性。
并且在上述的实施方式中，导孔部39虽然为贯通孔，不过并非受此所限。例如，也可以在导孔部39中填充金属(例如，Au、Cu、W、或Ag等)等。此时，导孔部39与源极导孔部34可以被一体化。
并且，在实施方式9中，如实施方式1～8以及实施方式10所示可以设置多个第1填充孔等，也可以采用多层基板。在这种情况下，能够发挥实施方式1～8以及实施方式10的每一个所示的效果。例如，在设置了实施方式1所示的多个第1填充孔的情况下，来自发热源的热经由多个第1填充孔，被传导到第1接地电极，并容易地从第1接地电极放出。即实现了能够以更高的效率对来自发热源的热进行散热的功率放大装置。
并且，上述的实施方式能够在权利要求书或与其等同的范围内进行各种变更、替换、添加、以及省略等。
通过本公开，能够提供一种使散热性提高的功率放大装置。
符号说明
10 栅电极
11、11a、11b、11c、11d、11e、11f 第1栅极指状部
12 栅极布线部
13 栅极导线
20 漏电极
21、21b 第1漏极指状部
22 漏极布线部
23 漏极导线
30 源电极
31、31b 源极指状部
32 源极布线部
33 源极焊盘电极
34 源极导孔部
39 导孔部
100、100a、100b、100c、100d、100e、100f、100g、100h、100i 功率放大装置
101、101a、101c、101e、101f、101g、101i 底座基板
103 第1半导体芯片
104、104A、104B、104c、104d 布线图案
105 安装元器件
106 第1接合部件
107 第1裸片焊盘电极
108、108b、108c 第1填充孔
109、109b、109c 第3填充孔
110 第4填充孔
111、111d、111e、111f 第1接地电极
112 端子电极
113 芯层
114 预浸层
201 第2半导体芯片
202 第2接合部件
203 第2裸片焊盘电极
204 第2填充孔
205 第2接地电极
211 边
301 第1主面
302 第2主面
303 第3主面
304 第4主面
305 第5主面
306 第6主面
311 边
401 第1区域
402 第2区域
403 第3区域
404 第4区域
501 驱动放大器
502 载波放大器
503 峰值放大器
601 发热区域
1031 边
C1 中央位置
C2 中央位置
C3 中心线
C4 中心线
C5 中心线
E3 中心线
E4 中心线
E5 中心线
F3 中心部
F4 中心部
F5 中心部
W1 宽度
W2 宽度
W3 间隔
W4 间隔。

Claims (15)

1.一种功率放大装置，
所述功率放大装置具有：
第1半导体芯片，由化合物构成，具有第1主面以及与所述第1主面相对的第2主面；
被设置在所述第1半导体芯片上方的第1场效应晶体管；
第1漏极指状部、多个第1栅极指状部以及源极指状部，被设置在所述第1主面的上方，且是所述第1场效应晶体管的电极的一部分；
源极焊盘电极，被设置在所述第2主面的下方，且与所述源极指状部电连接；
底座基板，由树脂构成，具有第3主面以及与所述第3主面相对的第4主面；
第1填充孔，由金属构成，被设置成从所述第3主面贯通到所述第4主面；
第1裸片焊盘电极，被设置在所述第3主面，且与所述第1填充孔接合；
第1接地电极，被设置在所述第4主面，且与所述第1填充孔接合；以及
接合部件，由金属构成，对所述第2主面与所述第1裸片焊盘电极进行接合，
在平面图中，所述第1填充孔的形状为长方形，
所述第1填充孔的长边方向被设置成与所述多个第1栅极指状部的长边方向并排，
在平面图中，所述第1填充孔被设置在，与所述多个第1栅极指状部中的一个第1栅极指状部的一部分重叠的位置，
在平面图中，在将与所述第1填充孔的所述长边方向垂直的方向设为宽度方向时，
所述第1填充孔的所述宽度方向的长度即为所述第1填充孔的宽度，所述一个第1栅极指状部的所述宽度方向的长度即为所述一个第1栅极指状部的宽度，所述第1填充孔的宽度的中央位置与所述一个第1栅极指状部的宽度的中央位置一致，
所述一个第1栅极指状部与所述第1填充孔之间的距离近到能够使所述一个第1栅极指状部产生的热经由所述第1填充孔传导到所述第1接地电极。
2.如权利要求1所述的功率放大装置，
在平面图中，所述第1填充孔的所述长边方向的长度即所述第1填充孔的长边长度，比所述一个第1栅极指状部的所述长边方向的长度即所述一个第1栅极指状部的长边长度长。
3.如权利要求2所述的功率放大装置，
在平面图中，所述第1填充孔的所述长边长度，比所述第1填充孔的所述长边方向上的所述第1半导体芯片的长度长。
4.如权利要求1所述的功率放大装置，
在平面图中，所述第1填充孔的所述宽度，比所述一个第1栅极指状部的所述宽度宽。
5.如权利要求1所述的功率放大装置，
在平面图中，夹着所述第1漏极指状部的最邻近的所述多个第1栅极指状部的间隔，比夹着所述源极指状部的最邻近的所述多个第1栅极指状部的间隔窄。
6.如权利要求1所述的功率放大装置，
所述功率放大装置具有多个所述第1填充孔，
在平面图中，多个所述第1填充孔的每一个被设置在，与所述多个第1栅极指状部中的所有的第1栅极指状部的每一个的一部分重叠的位置。
7.如权利要求1所述的功率放大装置，
所述功率放大装置进一步具有：
第2半导体芯片，该第2半导体芯片具有第5主面以及与所述第5主面相对的第6主面；
第2填充孔，由金属构成，被设置成从所述第3主面贯通到所述第4主面；以及
第2接地电极，被设置在所述第4主面，与所述第2填充孔接合，
所述第2填充孔与所述第6主面接合，
所述第2接地电极与所述第1接地电极相离而置。
8.如权利要求1所述的功率放大装置，
所述功率放大装置具有：
多个所述第1填充孔；以及
多个所述第1接地电极，被设置成彼此相离，
多个所述第1接地电极的每一个与多个所述第1填充孔的每一个接合，
在平面图中，多个所述第1填充孔的每一个被设置在，与所述多个第1栅极指状部的每一个的一部分重叠的位置。
9.如权利要求1所述的功率放大装置，
所述功率放大装置具有彼此相离设置的多个所述第1接地电极。
10.如权利要求9所述的功率放大装置，
所述功率放大装置进一步具有被设置在所述第4主面的端子电极，该端子电极与被设置在所述底座基板的电路节点电连接，
在平面图中，所述端子电极的面积与多个所述第1接地电极的每一个的面积相同。
11.如权利要求9或10所述的功率放大装置，
多个所述第1接地电极中的在所述底座基板的长边方向上排列的第1接地电极的数量，比多个所述第1接地电极中的在所述底座基板的短边方向上排列的第1接地电极的数量多。
12.如权利要求1所述的功率放大装置，
所述第1填充孔的长边方向被设置成与第1传输方向并排，所述第1传输方向是，被输入到所述多个第1栅极指状部且从所述第1漏极指状部被放大输出的高频信号的传输方向。
13.如权利要求12所述的功率放大装置，
所述功率放大装置进一步具有：
第2半导体芯片，该第2半导体芯片具有第5主面以及与所述第5主面相对的第6主面；
被设置在所述第2半导体芯片上方的第2场效应晶体管；
第2漏极指状部以及多个第2栅极指状部，被设置在所述第5主面的上方，且是所述第2场效应晶体管的电极的一部分；
第2填充孔，由金属构成，被设置成从所述第3主面贯通到所述第4主面；以及
第2裸片焊盘电极，被设置在所述第3主面，与所述第2填充孔接合，
在平面图中，所述第2填充孔的形状为长方形，
所述第2漏极指状部与所述多个第1栅极指状部电连接，
所述第1填充孔的所述长边方向与所述第2填充孔的长边方向不并排。
14.如权利要求12所述的功率放大装置，
所述功率放大装置进一步具有：
第2半导体芯片，该第2半导体芯片具有第5主面以及与所述第5主面相对的第6主面；
第2场效应晶体管，被设置在所述第2半导体芯片上方；
第2漏极指状部以及多个第2栅极指状部，被设置在所述第5主面的上方，且是所述第2场效应晶体管的电极的一部分；
第2填充孔，由金属构成，被设置成从所述第3主面贯通到所述第4主面；以及
第2裸片焊盘电极，被设置在所述第3主面，且与所述第2填充孔接合，
在平面图中，所述第2填充孔的形状为长方形，
所述第2漏极指状部与所述多个第1栅极指状部电连接，
第2传输方向与所述第1传输方向不并排，所述第2传输方向是，被输入到所述多个第2栅极指状部且从所述第2漏极指状部被放大输出的高频信号的传输方向。
15.如权利要求1所述的功率放大装置，
所述功率放大装置进一步具有：
漏极布线部，被设置在所述第1主面的上方，与所述第1漏极指状部电连接；以及
源极布线部，被设置在所述第1主面的上方，与所述源极指状部电连接，
在平面图中，在将由所述多个第1栅极指状部中的、离所述第1半导体芯片的与所述多个第1栅极指状部的长边方向并排的一侧的边最近的一个第1栅极指状部；所述多个第1栅极指状部中的、离所述第1半导体芯片的与所述长边方向并排的另一侧的边最近的一个第1栅极指状部；不与所述源极布线部连接的所述源极指状部的端部的一个边；以及不与所述漏极布线部连接的所述第1漏极指状部的端部的一个边围出的区域视为所述第1半导体芯片的发热区域时，
所述发热区域的中心部的位置与所述第1半导体芯片的中心部的位置不一致，
所述发热区域的中心部的位置与所述第1裸片焊盘电极的中心部的位置一致。
CN202080025389.9A 2019-04-01 2020-03-24 功率放大装置 Active CN113646885B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962827650P 2019-04-01 2019-04-01
US62/827,650 2019-04-01
PCT/JP2020/013167 WO2020203506A1 (ja) 2019-04-01 2020-03-24 電力増幅装置

Publications (2)

Publication Number Publication Date
CN113646885A CN113646885A (zh) 2021-11-12
CN113646885B true CN113646885B (zh) 2022-08-05

Family

ID=72666781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080025389.9A Active CN113646885B (zh) 2019-04-01 2020-03-24 功率放大装置

Country Status (4)

Country Link
US (1) US11362011B2 (zh)
JP (1) JP7091555B2 (zh)
CN (1) CN113646885B (zh)
WO (1) WO2020203506A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117155316B (zh) * 2023-10-31 2024-01-23 成都屿西半导体科技有限公司 用于氮化镓材料制作的单片微波集成电路中的功率放大器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696371A (en) * 1996-05-23 1997-12-09 Eastman Kodak Company Diffractive/refractive lenslet array
WO1999054935A1 (fr) 1998-04-16 1999-10-28 Hitachi, Ltd. Dispositif portable de telecommunications
JP4480818B2 (ja) 1999-09-30 2010-06-16 株式会社ルネサステクノロジ 半導体装置
JP4468609B2 (ja) 2001-05-21 2010-05-26 株式会社ルネサステクノロジ 半導体装置
US6683512B2 (en) * 2001-06-21 2004-01-27 Kyocera Corporation High frequency module having a laminate board with a plurality of dielectric layers
JP2003008470A (ja) 2001-06-21 2003-01-10 Kyocera Corp 高周波モジュール
JP2005026368A (ja) * 2003-06-30 2005-01-27 Tdk Corp 放熱用ビアホールを備えた積層基板および該基板を用いたパワーアンプモジュール
JP5280611B2 (ja) * 2005-01-31 2013-09-04 アイメック 半導体デバイスの製造方法、および得られるデバイス
EP1739736A1 (en) 2005-06-30 2007-01-03 Interuniversitair Microelektronica Centrum ( Imec) Method of manufacturing a semiconductor device
US7554193B2 (en) 2005-08-16 2009-06-30 Renesas Technology Corp. Semiconductor device
JP4654149B2 (ja) * 2006-03-30 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置
JP4695484B2 (ja) * 2005-10-20 2011-06-08 富士通株式会社 半導体装置
JP5407667B2 (ja) * 2008-11-05 2014-02-05 株式会社村田製作所 半導体装置
JP2013123031A (ja) 2011-11-07 2013-06-20 Denso Corp 導電性材料および半導体装置
JP2013183062A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
JP2013183061A (ja) * 2012-03-02 2013-09-12 Toshiba Corp 半導体装置
JP6079000B2 (ja) 2012-06-26 2017-02-15 三菱電機株式会社 半導体パッケージ
JP6093556B2 (ja) * 2012-11-13 2017-03-08 富士通株式会社 半導体装置および半導体集積回路装置、電子装置
JP6156015B2 (ja) 2013-09-24 2017-07-05 三菱電機株式会社 半導体装置及びその製造方法
CN104201253B (zh) * 2014-07-10 2017-08-25 中航（重庆）微电子有限公司 一种氮化镓器件及其制造方法
KR102399465B1 (ko) * 2015-10-23 2022-05-18 삼성전자주식회사 로직 반도체 소자
EP3386277B1 (en) * 2015-11-30 2022-07-06 NSK Ltd. Heat-dissipating substrate and electrically driven power steering device
JP6445490B2 (ja) 2016-06-23 2018-12-26 株式会社東芝 高周波半導体増幅器
JP6724695B2 (ja) * 2016-09-28 2020-07-15 富士通株式会社 半導体装置、電源装置、増幅器、加熱装置、排気浄化装置、自動車及び情報システム

Also Published As

Publication number Publication date
US20220020658A1 (en) 2022-01-20
JP7091555B2 (ja) 2022-06-27
CN113646885A (zh) 2021-11-12
US11362011B2 (en) 2022-06-14
JPWO2020203506A1 (ja) 2021-10-28
WO2020203506A1 (ja) 2020-10-08

Similar Documents

Publication Publication Date Title
TWI520304B (zh) 包含天線層的半導體封裝件及其製造方法
US11328987B2 (en) Waver-level packaging based module and method for producing the same
KR101948383B1 (ko) 단일 금속 플랜지를 갖는 멀티 캐비티 패키지
US20140203291A1 (en) Semiconductor device and method for fabricating the same
KR102653704B1 (ko) 반도체 장비 및 제조방법
JP2016529729A (ja) 半導体ダイおよびパッケージジグソーサブマウント
US20060267220A1 (en) Semiconductor device
CN113646885B (zh) 功率放大装置
JP4695484B2 (ja) 半導体装置
US10741465B2 (en) Circuit module and method of manufacturing the same
US20220021102A1 (en) Wireless communication module
JP2010186959A (ja) 半導体パッケージおよびその作製方法
JP2014241309A (ja) 半導体装置およびその製造方法
US20230107764A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2021057867A (ja) 通信モジュール
US20240088083A1 (en) Semiconductor device with antenna
CN214900804U (zh) 功率放大模块
JP2006049602A (ja) 半導体装置およびその製造方法
US11830810B2 (en) Packaged transistor having die attach materials with channels and process of implementing the same
US20230290752A1 (en) Semiconductor device and method of manufacturing the same
WO2020218289A1 (ja) モジュール部品、アンテナモジュール及び通信装置
JP6579396B2 (ja) 半導体装置、及び基板
JPWO2006001087A1 (ja) 半導体装置
CN117293128A (zh) 封装结构及其形成方法
TW202247371A (zh) 包括天線和半導體裝置的微電子裝置封裝

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant