CN113555420A - 晶体管栅极结构及其形成方法 - Google Patents

晶体管栅极结构及其形成方法 Download PDF

Info

Publication number
CN113555420A
CN113555420A CN202110038193.XA CN202110038193A CN113555420A CN 113555420 A CN113555420 A CN 113555420A CN 202110038193 A CN202110038193 A CN 202110038193A CN 113555420 A CN113555420 A CN 113555420A
Authority
CN
China
Prior art keywords
layer
nanostructure
nanostructures
over
type region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110038193.XA
Other languages
English (en)
Inventor
李欣怡
洪正隆
徐志安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113555420A publication Critical patent/CN113555420A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及晶体管栅极结构及其形成方法。一种器件包括：第一纳米结构；第二纳米结构，在第一纳米结构之上；高k栅极电介质，围绕第一纳米结构和第二纳米结构，高k栅极电介质具有位于第一纳米结构的顶表面上的第一部分，以及位于第二纳米结构的底表面上的第二部分；以及栅极电极，在高k栅极电介质之上。栅极电极包括：第一功函数金属，围绕第一纳米结构和第二纳米结构，第一功函数金属填充高k栅极电介质的第一部分与高k栅极电介质的第二部分之间的区域；以及钨层，在第一功函数金属之上，该钨层不含氟。

Description

晶体管栅极结构及其形成方法
技术领域
本公开总体涉及晶体管栅极结构及其形成方法。
背景技术
半导体器件被用于各种电子应用，例如，个人计算机、蜂窝电话、数 码相机和其他电子设备。半导体器件通常通过以下方式来制造：在半导体 衬底之上顺序沉积材料的绝缘或电介质层、导电层和半导体层，并使用光 刻对各种材料层进行图案化以在其上形成电路组件和元件。
半导体工业通过不断减小最小特征尺寸来持续改进各种电子组件(例 如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多组件 集成到给定区域中。然而，随着最小特征尺寸的减小，出现了应该解决的 其他问题。
发明内容
根据本公开的一个实施例，提供了一种半导体器件，包括：第一纳米 结构；第二纳米结构，在所述第一纳米结构之上；高k栅极电介质，围绕 所述第一纳米结构和所述第二纳米结构，所述高k栅极电介质具有位于所 述第一纳米结构的顶表面上的第一部分，以及位于所述第二纳米结构的底 表面上的第二部分；以及栅极电极，在所述高k栅极电介质之上，其中， 所述栅极电极包括：第一功函数金属，围绕所述第一纳米结构和所述第二 纳米结构，所述第一功函数金属填充所述高k栅极电介质的所述第一部分 与所述高k栅极电介质的所述第二部分之间的区域；以及钨层，在所述第 一功函数金属之上，所述钨层不含氟。
根据本公开的另一实施例，提供了一种晶体管，包括：第一纳米结构， 在半导体衬底之上；第二纳米结构，在所述第一纳米结构之上；栅极电介 质，围绕所述第一纳米结构和所述第二纳米结构；以及栅极电极，在所述 栅极电介质之上，其中，所述栅极电极包括：功函数金属，围绕所述第一 纳米结构和所述第二纳米结构；阻挡层，在所述功函数金属上；以及填充 金属，在所述阻挡层之上，其中，所述填充金属具有比所述阻挡层更高的 氟浓度。
根据本公开的又一实施例，提供了一种形成半导体器件的方法，包括： 在第一纳米结构和第二纳米结构周围沉积栅极电介质，所述第一纳米结构 设置在所述第二纳米结构之上；在所述栅极电介质之上沉积功函数金属； 在所述功函数金属之上沉积阻挡层，其中，沉积所述阻挡层包括第一原子 层沉积(ALD)工艺，并且其中，所述第一ALD工艺不使用任何含氟前 体；以及在所述阻挡层之上沉积填充金属，其中，沉积所述填充金属包括 使用含氟前体。
附图说明
在结合附图阅读下面的具体实施方式时，可以从下面的具体实施方式 中最佳地理解本公开的各个方面。应当注意，根据行业的标准做法，各种 特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸 可能被任意增大或减小。
图1示出了根据一些实施例的三维视图中的纳米结构场效应晶体管 (nano-FET)的示例。
图2、图3、图4、图5、图6A、图6B、图7A、图7B、图8A、图 8B、图9A、图9B、图10A、图10B、图11A、图11B、图11C、图12A、 图12B、图12C、图12D、图13A、图13B、图13C、图14A、图14B、 图15A、图15B、图16A、图16B、图17A、图17B、图18A、图18B、 图19A、图19B、图20A、图20B、图21A、图21B、图21C、图21D、 图21E、图22A、图22B、图23A、图23B、图23C、图24A、图24B、 图24C、图25A、图25B和图25C是根据一些实施例的制造纳米结构FET 的中间阶段的截面图。
图26A、图26B和图26C是根据一些实施例的纳米结构FET的截面 图。
图27A、图27B和图27C是根据一些实施例的纳米结构FET的截面 图。
具体实施方式
下面的公开内容提供了用于实现本发明的不同特征的许多不同的实施 例或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些 仅仅是示例而不意图是限制性的。例如，在下面的说明中，在第二特征上 方或之上形成第一特征可以包括以直接接触的方式形成第一特征和第二特 征的实施例，并且还可以包括可在第一特征和第二特征之间形成附加特征， 使得第一特征和第二特征可以不直接接触的实施例。此外，本公开在各个 示例中可能重复参考标号和/或字母。这种重复是为了简单性和清楚性的目 的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，本文中可能使用了空间相关术语(例如，“下方”、“之下”、 “低于”、“以上”、“上部”等)，以易于描述图中所示的一个要素或 特征相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些 空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同 朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本 文中所用的空间相关描述符同样可被相应地解释。
在晶体管栅极堆叠中，可以通过使用含氟前体的化学气相沉积(CVD) 工艺将导电材料(例如，钨)沉积为填充金属。以这种方式沉积填充金属 可以具有诸如相对快速沉积工艺之类的优点，这降低了制造成本并提高了 良率。各种实施例可以进一步包括在填充金属和下面的功函数金属(WFM) 层之间的阻挡层，以防止沉积期间的氟扩散和/或防止填充金属进入下面的 WFM层。例如，阻挡层可以包括利用无氟前体沉积的钨层。通过防止氟 扩散到下面的层中，可以实现优点。例如，通过防止氟扩散到下面的层中， 在栅极堆叠的不同区域中可以避免WFM层中的不均匀氟分布，这使得改 善了阈值电压(Vt)稳定性和控制。Vt稳定性和控制可尤其在纳米结构 FET中得到改善，与WFM层的其他区域相比，纳米结构FET易于受到纳 米片之间的WFM层的区域中的不均匀氟扩散的影响。
图1示出了根据一些实施例的三维视图中的纳米结构FET(例如，纳 米线FET、纳米片FET等)的示例。纳米结构FET包括在衬底50(例如， 半导体衬底)上的鳍66之上的纳米结构55(例如，纳米片、纳米线等)， 其中纳米结构55用作纳米结构FET的沟道区域。纳米结构55可以包括p 型纳米结构、n型纳米结构、或其组合。隔离区域68设置在相邻的鳍66 之间，其可以在相邻的隔离区域68之上和之间突出。尽管隔离区域68被 示出/描述为与衬底50分离，但如本文所使用的，术语“衬底”可以指代 单独的半导体衬底或者半导体衬底和隔离区域的组合。此外，尽管鳍66 的底部部分被示为与衬底50的单个连续材料，但鳍66和/或衬底50的底 部部分可包括单一材料或多种材料。在该上下文中，鳍66指在相邻的隔 离区域68之间延伸的部分。
栅极电介质100在鳍66的顶表面之上并且沿着纳米结构55的顶表面、 侧壁和底表面。栅极电极102在栅极电介质100之上。外延源极/漏极区域 92设置在位于栅极电介质层96和栅极电极98的相反侧的鳍66上。
图1进一步示出了在后面的图中使用的参考截面。截面A-A’沿着栅极 电极102的纵轴，并且在例如与纳米结构FET的外延源极/漏极区域90之 间的电流流动方向垂直的方向上。截面B-B’垂直于截面A-A’，并且平行 于纳米结构FET的鳍66的纵轴并在例如纳米结构FET的外延源极/漏极区 域90之间的电流流动的方向上。截面C-C’平行于截面A-A’，并延伸穿过 纳米结构FET的外延源极/漏极区域。为了清楚起见，后续附图参考这些 参考截面。
本文讨论的一些实施例是在使用后栅极工艺形成的纳米结构FET的上 下文中讨论的。在其他实施例中，可以使用先栅极工艺。此外，一些实施 例考虑了在诸如平面FET之类的平面器件、或鳍式场效应晶体管(FinFET) 中使用的方面。
图2至图25C是根据一些实施例的制造纳米结构FET的中间阶段的截 面图。图2至图5、图6A、图13A、图14A、图15A、图16A、图17A、 图18A、图19A、图20A、图21A、图22A、图23A、图24A、图25A、 图26A和图27A示出了图1所示的参考截面A-A’。图6B、图7B、图8B、 图9B、图10B、图11B、图11C、图12B、图12D、图13B、图14B、图 15B、图16B、图17B、图18B、图19B、图20B、图21B、图22B、图 23B、图24B、图25B、图26B和图27B示出了图1所示的参考截面B-B’。 图7A、图8A、图9A、图10A、图11A、图12A、图12C、图13C、图 23C、图24C、图25C、图26C和图27C示出了图1所示的参考截面C-C’。
在图2中，提供衬底50。衬底50可以是半导体衬底，例如，体半导 体、绝缘体上半导体(SOI)衬底等，其可以是掺杂的(例如，用p型或n 型掺杂剂)或未掺杂的。衬底50可以是晶圆，例如，硅晶圆。通常，SOI 衬底是在绝缘体层上形成的半导体材料层。绝缘体层可以是例如掩埋氧化 物(BOX)层、氧化硅层等。绝缘体层设置在衬底上，衬底通常是硅衬底 或玻璃衬底。也可以使用其他衬底，例如，多层衬底或梯度衬底。在一些 实施例中，衬底50的半导体材料可以包括：硅；锗；化合物半导体，包 括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、和/或锑化铟；合金半导体， 包括硅锗、磷砷化镓、砷化铟铝、砷化铝镓、砷化镓铟、磷化镓铟、和/或 砷化镓铟；或其组合。
衬底50具有区域n型区域50N和p型区域50P。n型区域50N可用于 形成n型器件，例如，NMOS晶体管，如n型纳米结构FET，并且p型区 域50P可用于形成p型器件，例如，PMOS晶体管，如p型纳米SFET。n 型区域50N可以与p型区域50P实体分离(如分隔件20所示)，并且可以在n型区域50N与p型区域50P之间设置任何数量的器件特征(例如， 其他有源器件、掺杂区域、隔离结构等)。尽管示出了一个n型区域50N 和一个p型区域50P，但是可以提供任何数量的n型区域50N和p型区域 50P。在一些实施例中，可以通过一个或多个合适的注入步骤在衬底50中 形成一个或多个阱、和/或防穿通(APT)层。
进一步在图2中，多层堆叠64被形成在衬底50之上。多层堆叠64包 括第一半导体层51A-C(统称为第一半导体层51)和第二半导体层53A-C (统称为第二半导体层53)的交替层。为了说明的目的并且如下面更详细 地讨论的，将去除第二半导体层53，并且将第一半导体层51图案化以在p型区域50P中形成纳米结构FET的沟道区域。此外，将去除第一半导体层51并且将第二半导体层53图案化以在n型区域50N中形成纳米结构 FET的沟道区域。然而，在一些实施例中，可以去除第一半导体层51并 可以将第二半导体层53图案化以在p型区域50P中形成纳米结构FET的 沟道区域，并且可以去除第二半导体层53并可以将第一半导体层51图案 化以在n型区域50N中形成纳米结构FET的沟道区域。
在其他实施例中，可以去除第一半导体层51并且可以将第二半导体 层53图案化，以在n型区域50N和p型区域50P两者中形成纳米结构 FET的沟道区域。在其他实施例中，可以去除第二半导体层53并且可以 将第一半导体层51图案化，以在n型区域50N和p型区域50P两者中形 成纳米结构FET的沟道区域。在这样的实施例中，n型区域50N和p型区 域50P两者中的沟道区域可具有相同的材料成分(例如，硅等)并且可以 同时形成。图26A、图26B和图27C示出了由这样的实施例产生的结构， 其中例如p型区域50P和n型区域50N两者中的沟道区域都包括硅。
出于说明性目的，多层堆叠64被示出为包括第一半导体层51和第二 半导体层53中的每一者的三个层。在一些实施例中，多层堆叠64可以包 括任何数量的第一半导体层51和第二半导体层53。多层堆叠64中的每一 层可以使用诸如化学气相沉积(CVD)、原子层沉积(ALD)、气相外延 (VPE)、分子束外延(MBE)等之类的工艺来外延生长。在各个实施例 中，第一半导体层51可以由适合于p型纳米结构FET的第一半导体材料 形成，例如，硅锗等，并且第二半导体层53可以由适合于n型纳米结构 FET的第二半导体材料形成，例如，硅、碳硅等。出于说明性目的，多层 堆叠64被示出为具有适合于p型纳米结构FET的最底半导体层。在一些 实施例中，多层堆叠64可以形成为使得最底层是适合于n型纳米结构 FET的半导体层。
第一半导体材料和第二半导体材料可以是彼此具有高蚀刻选择性的材 料。这样，在n型区域50N中，可以去除第一半导体材料的第一半导体层 51而不显著去除第二半导体材料的第二半导体层53，从而允许图案化第 二半导体层53以形成n型NSFETS的沟道区域。类似地，在p型区域50P 中，可以去除第二半导体材料的第二半导体层53而不显著去除第一半导 体材料的第一半导体层51，从而允许图案化第一半导体层51以形成p型 NSFETS的沟道区域。在其他实施例中，n型区域50N和p型区域50P中 的沟道区域可以同时形成并且具有相同的材料成分，例如，硅、硅锗等。 图26A、图26B和图27C示出了由这样的实施例产生的结构，其中例如p 型区域50P和n型区域50N两者中的沟道区域都包括硅。
现在参考图3，根据一些实施例，在衬底50中形成鳍66并且在多层 堆叠64中形成纳米结构55。在一些实施例中，可以通过在多层堆叠64和 衬底50中蚀刻沟槽来分别在多层堆叠64和衬底50中形成纳米结构55和 鳍66。该蚀刻可以是任何可接受的蚀刻工艺，例如，反应离子蚀刻 (RIE)、中性束蚀刻(NBE)等、或它们的组合。该蚀刻可以是各向异 性的。通过蚀刻多层堆叠64来形成纳米结构55可以进一步从第一半导体 层51限定第一纳米结构52A-C(统称为第一纳米结构52)，并从第二半 导体层53限定第二纳米结构54A-C(统称为第二纳米结构54)。第一纳 米结构52和第二纳米结构54可以进一步统称为纳米结构55。
可以通过任何适当的方法来对鳍66和纳米结构55进行图案化。例如， 可以使用一个或多个光刻工艺来对鳍66和纳米结构55进行图案化，包括 双图案化工艺或多图案化工艺。通常，双图案化或多图案化工艺组合光刻 工艺和自对准工艺，允许创建具有例如比使用单个直接光刻工艺可获得的 间距更小的间距的图案。例如，在一个实施例中，在衬底之上形成牺牲层 并使用光刻工艺进行图案化。使用自对准工艺在经图案化的牺牲层旁边形成间隔件。然后去除牺牲层，然后可以使用其余的间隔件来对鳍66进行 图案化。
出于说明性目的，图3将n型区域50N和p型区域50P中的鳍66示 为宽度基本相等。在一些实施例中，n型区域50N中的鳍66的宽度可以大 于或小于p型区域50P中的鳍66的宽度。进一步地，尽管鳍66和纳米结 构55中的每一者被示为具有始终一致的宽度，但在其他实施例中，鳍66 和/或纳米结构55可以具有渐缩侧壁，使得鳍66和/或纳米结构55中的每一者的宽度在朝向衬底50的方向上连续增加。在这样的实施例中，每个 纳米结构55可具有不同的宽度并且为梯形形状。
在图4中，与鳍66相邻地形成浅沟槽隔离(STI)区域68。可以通过 在衬底50、鳍66和纳米结构55之上以及相邻的鳍66之间沉积绝缘材料 来形成STI区域68。绝缘材料可以是氧化物(例如，氧化硅)、氮化物等、 或其组合，并且可以通过高密度等离子体CVD(HDP-CVD)、可流动 CVD(FCVD)等、或其组合来形成。可以使用通过任何可接受的工艺形 成的其他绝缘材料。在所示的实施例中，绝缘材料是通过FCVD工艺形成 的氧化硅。一旦形成绝缘材料，则可以执行退火工艺。在实施例中，绝缘 材料被形成为使得过量的绝缘材料覆盖纳米结构55。尽管绝缘材料被示为 单层，但一些实施例可以采用多个层。例如，在一些实施例中，可以首先 沿着衬底50、鳍66和纳米结构55的表面形成衬里(未单独示出)。此后， 可以在衬里之上形成诸如上述的填充材料。
然后对绝缘材料施加去除工艺以去除纳米结构55之上的过量的绝缘 材料。在一些实施例中，可采用诸如化学机械抛光(CMP)、回蚀工艺、 其组合等之类的平坦化工艺。该平坦化工艺暴露纳米结构55，使得纳米结 构55和绝缘材料的顶表面在平坦化工艺完成之后是齐平的。
然后使绝缘材料凹陷以形成STI区域68。绝缘材料被凹陷为使得区域 50N和区域50P中的鳍66的上部部分从相邻的STI区域68之间突出。此 外，STI区域68的顶表面可以具有平坦表面(如图所示)、凸表面、凹表 面(例如，碟形)、或其组合。STI区域68的顶表面可以通过适当的蚀刻 而形成为平坦的、凸的、和/或凹的。STI区域68可以使用可接受的蚀刻 工艺来凹陷，例如，对绝缘材料的材料具有选择性的蚀刻工艺(例如，以 比鳍66和纳米结构55的材料更快的速率蚀刻绝缘材料的材料)。例如， 可以采用使用例如稀释氢氟酸(dHF)酸的氧化物去除。
以上关于图2至图4描述的工艺仅是可以如何形成鳍66和纳米结构 55的一个示例。在一些实施例中，鳍66和/或纳米结构55可以使用掩模和 外延生长工艺来形成。例如，可以在衬底50的顶表面之上形成电介质层， 并且可以穿过电介质层蚀刻沟槽以暴露下面的衬底50。可以在沟槽中外延 生长外延结构，并且可以使电介质层凹陷，使得外延结构从电介质层突出 以形成鳍66和/或纳米结构55。外延结构可以包括交替的以上讨论的半导体材料，例如，第一半导体材料和第二半导体材料。在其中外延生长外延 结构的一些实施例中，外延生长的材料可以在生长期间被原位掺杂，这可 以避免之前和/或之后的注入，但原位掺杂和注入掺杂可以一起使用。
此外，仅出于说明性目的，第一半导体层51(以及所得的纳米结构 52)和第二半导体层53(以及所得的纳米结构54)在本文被示出并讨论 为在p型区域50P和n型区域50N中包括相同的材料。这样，在一些实施 例中，第一半导体层51和第二半导体层53中的一者或两者在p型区域 50P和n型区域50N中可以是不同的材料或者可以以不同的顺序形成。
进一步在图4中，可以在鳍66、纳米结构55、和/或STI区域68中形 成适当的阱(未单独示出)。在具有不同阱类型的实施例中，可以使用光 致抗蚀剂或其他掩模(未单独示出)来实现用于n型区域50N和p型区域 50P的不同注入步骤。例如，可以在n型区域50N和p型区域50P中的鳍 66和STI区域68之上形成光致抗蚀剂。光致抗蚀剂被图案化以暴露p型 区域50P。光致抗蚀剂可以通过使用旋涂技术来形成，并且可以使用可接 受的光刻技术来进行图案化。一旦光致抗蚀剂被图案化，则在p型区域 50P中执行n型杂质注入，并且光致抗蚀剂可以用作掩模以基本上防止n 型杂质被注入到n型区域50N中。n型杂质可以是注入到该区域中的磷、 砷、锑等，其浓度在约1013原子/cm3至约1014原子/cm3的范围内。在注入 之后，例如通过可接受的灰化工艺来去除光致抗蚀剂。
在p型区域50P的注入之后或之前，在p型区域50P和n型区域50N 中的鳍66、纳米结构55和STI区域68之上形成光致抗蚀剂或其他掩模 (未单独示出)。光致抗蚀剂被图案化以暴露n型区域50N。光致抗蚀剂 可以通过使用旋涂技术来形成，并且可以使用可接受的光刻技术来进行图 案化。一旦光致抗蚀剂被图案化，则可以在n型区域50N中执行p型杂质 注入，并且光致抗蚀剂可以用作掩模以基本上防止p型杂质被注入到p型 区域50P中。p型杂质可以是注入到该区域中的硼、氟化硼、铟等，其浓 度在约1013原子/cm3至约1014原子/cm3的范围内。在注入之后，可以例如 通过可接受的灰化工艺来去除光致抗蚀剂。
在n型区域50N和p型区域50P的注入之后，可以执行退火以修复注 入损坏并激活所注入的p型和/或n型杂质。在一些实施例中，外延鳍的生 长材料可以在生长期间被原位掺杂，这可以消除注入，但原位掺杂和注入 掺杂可以一起使用。
在图5中，在鳍66和/或纳米结构55上形成虚设电介质层70。虚设电 介质层70可以是例如氧化硅、氮化硅、其组合等，并且可以根据可接受 的技术来沉积或热生长。在虚设电介质层760之上形成虚设栅极层72，并 且在虚设栅极层72之上形成掩模层74。虚设栅极层762可以沉积在虚设 电介质层70之上，并然后例如通过CMP来平坦化。掩模层74可以沉积在虚设栅极层72之上。虚设栅极层72可以是导电材料或非导电材料，并 且可以选自包括下列项的组：非晶硅、多晶硅(polysilicon)、多晶硅锗 (poly-SiGe)、金属氮化物、金属硅化物、金属氧化物和金属。虚设栅极 层72可以通过物理气相沉积(PVD)、CVD、溅射沉积、或用于沉积所 选材料的其他技术来沉积。虚设栅极层72可以由相对于隔离区域的蚀刻 具有高蚀刻选择性的其他材料制成。掩模层74可以包括例如氮化硅、氮 氧化硅等。在该示例中，跨n型区域50N和p型区域50P形成单个虚设栅 极层72和单个掩模层74。注意，仅出于说明目的，虚设电介质层70被示 为仅覆盖鳍66和/或纳米结构55。在一些实施例中，虚设电介质层70可 被沉积为使得虚设电介质层70覆盖STI区域68，使得虚设电介质层70延 伸到虚设栅极层72和STI区域68之间。
图6A至图16B示出了制造实施例器件的各种附加步骤。图7A、图 8A、图9A、图10A、图11A、图12A、图12C、图13A、图13C、图14A 和图15A示出了区域50N或区域50P的任一者中的特征。在图6A和图 6B中，可以使用可接受的光刻和蚀刻技术来图案化掩模层74(参见图5)以形成掩模78。然后可以将掩模78的图案转移至虚设栅极层72和虚设电 介质层70，以分别形成虚设栅极76和虚设栅极电介质71。虚设栅极76 覆盖鳍66的相应的沟道区域。掩模78的图案可用于将虚设栅极76中的每 一者与相邻的虚设栅极76实体分离。虚设栅极76还可以具有与相应的鳍 66的长度方向基本上垂直的长度方向。
在图7A和图7B中，分别在图6A和图6B所示的结构之上形成第一 间隔件层80和第二间隔件层82。第一间隔件层80和第二间隔件层82随 后被图案化以用作用于形成自对准源极/漏极区域的间隔件。在图7A和图 7B中，第一间隔件层80形成在STI区域68的顶表面；鳍66、纳米结构 55和掩模78的顶表面和侧壁；以及虚设栅极76和虚设栅极电介质层71 的侧壁上。第二间隔件层82沉积在第一间隔件层80之上。第一间隔件层 80可以使用诸如热氧化之类的技术而由氧化硅、氮化硅、氮氧化硅等形成， 或者通过CVD、ALD等来沉积。第二间隔件层82可以由具有与第一间隔 件层80的材料不同的蚀刻速率的材料形成，例如，氧化硅、氮化硅、氮 氧化硅等，并且可以通过CVD、ALD等来沉积。
在形成第一间隔件层80之后并且在形成第二间隔件层82之前，可以 执行用于轻掺杂源极/漏极(LDD)区域(未单独示出)的注入。在具有不 同器件类型的实施例中，类似于以上在图4中讨论的注入，可以在n型区 域50N之上形成掩模(例如，光致抗蚀剂)，同时暴露p型区域50P，并 且适当类型(例如，p型)的杂质可被注入到p型区域50P中的暴露的鳍 66和纳米结构55中。然后可以去除掩模。随后，可以在p型区域50P之 上形成掩模(例如，光致抗蚀剂)，同时暴露n型区域50N，并且适当类 型(例如，n型)的杂质可被注入到n型区域50N中的暴露的鳍66和纳米 结构55中。然后可以去除掩模。n型杂质可以是任何先前讨论的n型杂质， 并且p型杂质可以是任何先前讨论的p型杂质。轻掺杂源极/漏极区域可具 有约1×1015原子/cm3至约1×1019原子/cm3的范围内的杂质浓度。可以使用 退火来修复植入物损坏并激活所注入的杂质。
在图8A和图8B中，蚀刻第一间隔件层80和第二间隔件层82以形成 第一间隔件81和第二间隔件83。如下面将更详细地讨论的，第一间隔件 81和第二间隔件83用于自对准随后形成的源极漏极区域，以及在后续工 艺期间保护鳍66和/或纳米结构55的侧壁。可以使用合适的蚀刻工艺来蚀 刻第一间隔件层80和第二间隔件层82，例如，各向同性蚀刻工艺(例如， 湿法蚀刻工艺)、各向异性蚀刻工艺(例如，干法蚀刻工艺)等。在一些 实施例中，第二间隔件层82的材料具有与第一间隔件层80的材料不同的 蚀刻速率，使得第一间隔件层80可以在对第二间隔件层82进行图案化时 用作蚀刻停止层，并使得第二间隔件层82可以在对第一间隔件层80进行 图案化时用作掩模。例如，可以使用各向异性蚀刻工艺来蚀刻第二间隔件 层82，其中第一间隔件层80用作蚀刻停止层，其中第二间隔件层82的其 余部分形成第二间隔件83，如图8A所示。此后，第二间隔件83用作掩模， 同时蚀刻第一间隔件层80的暴露部分，从而形成如图8A所示的第一间隔 件81。
如图8A所示，第一间隔件81和第二间隔件83设置在鳍66和/或纳米 结构55的侧壁上。如图8B所示，在一些实施例中，第二间隔件层82可 以从与掩模78、虚设栅极76和虚设栅极电介质71相邻的第一间隔件层 80之上去除，并且第一间隔件81设置在掩模78、虚设栅极76和虚设电介 质层60的侧壁上。在其他实施例中，第二间隔件层82的一部分可以保留 与掩模78、虚设栅极76和虚设栅极电介质71相邻的第一间隔件层80之 上。
注意，以上公开总体上描述了形成间隔件和LDD区域的工艺。可以 使用其他工艺和顺序。例如，可以采用更少或额外的间隔件、可以采用不 同的步骤顺序(例如，可以在沉积第二间隔件层82之前图案化第一间隔 件81)、可以形成和去除额外的间隔件等。此外，可以使用不同的结构和 步骤来形成n型器件和p型器件。
在图9A和图9B中，根据一些实施例，在鳍66、纳米结构55和衬底 50中形成第一凹槽86。随后将在第一凹槽86中形成外延源极/漏极区域。 第一凹槽86可以延伸穿过第一纳米结构52和第二纳米结构54，并延伸到 衬底中。如图9A所示，STI区域58的顶表面可以与第一凹槽86的底表面 齐平。在各个实施例中，鳍66可被蚀刻为使得第一凹槽86的底表面设置在STI区域68的顶表面下方等。可以通过使用诸如RIE、NBE等之类的 各向异性蚀刻工艺蚀刻鳍66、纳米结构55和衬底50来形成第一凹槽86。 在用于形成第一凹槽86的蚀刻工艺期间，第一间隔件81、第二间隔件83 和掩模78掩蔽鳍66、纳米结构55和衬底50的部分。可使用单个蚀刻工 艺或多个蚀刻工艺来蚀刻纳米结构55和/或鳍66的每一层。可使用定时蚀 刻工艺来在第一凹槽86达到期望深度之后停止对第一凹槽86的蚀刻。
在图10A和图10B中，蚀刻由第一凹槽86暴露的、由第一半导体材 料(例如，第一纳米结构52)形成的多层堆叠64的各层的侧壁的部分， 以在n型区域50N中形成侧壁凹槽88，并蚀刻由第一凹槽86暴露的、由 第二半导体材料(例如，第二纳米结构54)形成的多层堆叠56的各层的 侧壁的部分，以在p型区域50P中形成侧壁凹槽88。尽管在图10B中第一 纳米结构52和第二纳米结构54在凹槽88中的侧壁被示为笔直的，但这些 侧壁可以是凹的或凸的。可以使用各向同性蚀刻工艺(例如，湿法蚀刻等) 来蚀刻侧壁。可以使用掩模(未示出)来保护p型区域50P，同时使用对 第一半导体材料具有选择性的蚀刻剂来蚀刻第一纳米结构52，使得在n型 区域50N中，与第一纳米结构52相比，第二纳米结构54和衬底50保持 相对未被蚀刻。类似地，可以使用掩模(未示出)来保护n型区域50N， 同时使用对第二半导体材料具有选择性的蚀刻剂来蚀刻第二纳米结构54， 使得在p型区域50P中，与第二纳米结构54相比，第一纳米结构52和衬 底50保持相对未被蚀刻。在其中第一纳米结构52包括例如SiGe并且第二 纳米结构54包括例如Si或SiC的实施例中，可以使用利用氢氧化四甲基 铵(TMAH)、氢氧化铵(NH4OH)等的干法蚀刻工艺来蚀刻n型区域 50N中的第一纳米结构52的侧壁，并且可以使用利用氟化氢、另一种基于 氟的气体等的干法蚀刻工艺来蚀刻p型区域50P中的第二纳米结构54的 侧壁。
在图11A-图11C中，在侧壁凹槽88中形成第一内部间隔件90。可以 通过在图10A和图10B所示的结构之上沉积内部间隔件层(未单独示出) 来形成第一内部间隔件90。第一内部间隔件90用作随后形成的源极/漏极 区域和栅极结构之间的隔离特征。如将在下面更详细地讨论的，将在凹槽 86中形成源极/漏极区域，而n型区域50N中的第一纳米结构52以及p型 区域50P中的第二纳米结构54将被替换为相应的栅极结构。
可以通过诸如CVD、ALD等之类的共形沉积工艺来沉积内部间隔件 层。内部间隔件层可以包括诸如氮化硅或氮氧化硅之类的材料，但可以利 用任何合适的材料，例如，k值小于约3.5的低介电常数(低k)材料。然 后可以各向异性地蚀刻内部间隔件层以形成第一内部间隔件90。尽管第一 内部间隔件90的外侧壁被示为与n型区域50N中的第二纳米结构54的侧 壁齐平并且与p型区域50P中的第一纳米结构52的侧壁齐平，但第一内 部间隔件90的外侧壁可以分别延伸超过第二纳米结构54和/或第一纳米结 构52的侧壁、或分别从第二纳米结构54和/或第一纳米结构52的侧壁凹 进。
此外，尽管在图11B中第一内部间隔件90的外侧壁被示为笔直的， 但第一内部间隔件90的外侧壁可以是凹的或凸的。作为示例，图11C示 出了这样的实施例，其中在n型区域50N中，第一纳米结构52的侧壁是 凹的、第一内部间隔件90的外侧壁是凹的、以及第一内部间隔件从第二 纳米结构54的侧壁凹进。还示出了这样的实施例，其中在p型区域50P 中，第二纳米结构54的侧壁是凹的、第一内部间隔件90的外侧壁是凹、 以及第一内部间隔件从第一纳米结构52的侧壁凹进。可以通过诸如RIE、 NBE等之类的各向异性蚀刻工艺来蚀刻内部间隔件层。第一内部间隔件 90可用于防止对通过后续蚀刻工艺(例如，用于形成栅极结构的蚀刻工艺) 随后形成的源极/漏极区域(例如，以下关于图12A至图12C讨论的外延 源极/漏极区域92)的损坏。
在图12A-图12C中，在第一凹槽86中形成外延源极/漏极区域92。 在一些实施例中，源极/漏极区域92可以在n型区域50N中的第二纳米结 构54上、以及p型区域50P中的第一纳米结构52上施加应力，从而提高 性能。如图12B所示，在第一凹槽86中形成外延源极/漏极区域92，使得 每个虚设栅极76被设置在外延源极/漏极区域92的相应的相邻对之间。在 一些实施例中，第一间隔件81用于将外延源极/漏极区域92与虚设栅极 72分开适当的横向距离，并且第一内部间隔件90用于将外延源极/漏极区 域92与纳米结构55分开适当的横向距离，使得外延源极/漏极区域92不 会使随后形成的所得纳米结构FET的栅极短路。
n型区域50N(例如，NMOS区域)中的外延源极/漏极区域92可以 通过掩蔽p型区域50P(例如，PMOS区域)来形成。然后，在n型区域 50N中的第一凹槽86中外延生长外延源极/漏极区域92。外延源极/漏极区 域92可以包括任何适用于n型纳米结构FET的可接受材料。例如，如果 第二纳米结构54是硅，则外延源极/漏极区域92可以包括在第二纳米结构 54上施加拉伸应变的材料，例如，硅、碳化硅、掺杂磷的碳化硅、硅磷等。 外延源极/漏极区域92可以具有从纳米结构55的相应上表面凸起的表面， 并且可以具有小平面。
p型区域50P(例如，PMOS区域)中的外延源极/漏极区域92可以通 过掩蔽n型区域50N(例如，NMOS区域)来形成。然后，在p型区域 50P中的第一凹槽86中外延生长外延源极/漏极区域92。外延源极/漏极区 域92可以包括任何适用于p型纳米结构FET的可接受材料。例如，如果 第一纳米结构52是硅锗，则外延源极/漏极区域92可以包括在第一纳米结 构52上施加压缩应变的材料，例如，硅锗、掺杂硼的硅锗、锗、锗锡等。 外延源极/漏极区域92也可以具有从多层堆叠56的相应表面凸起的表面， 并且可以具有小平面。
外延源极/漏极区域92、第一纳米结构52、第二纳米结构54、和/或衬 底50可以注入掺杂剂以形成源极/漏极区域，类似于先前讨论的用于形成 轻掺杂源极/漏极区域的工艺，然后进行退火。源极/漏极区域的杂质浓度 可以在约1×1019原子/cm3和约1×1021原子/cm3之间。用于源极/漏极区域 的n型和/或p型杂质可以是任何先前讨论的杂质。在一些实施例中，外延 源极/漏极区域92可以在生长期间被原位掺杂。
作为用于在n型区域50N和p型区域50P中形成外延源极/漏极区域 92的外延工艺的结果，外延源极/漏极区域92的上表面具有小平面，这些 小平面横向向外扩展超过纳米结构55的侧壁。在一些实施例中，这些小 平面使得同一NSFET的相邻的外延源极/漏极区域92合并，如图12A所 示。在其他实施例中，相邻的外延源极/漏极区域92在外延工艺完成之后 保持分离，如图12C所示。在图12A和图12C所示的实施例中，第一间 隔件81可以形成于STI区域68的顶表面，从而阻止外延生长。在一些其 他实施例中，第一间隔件81可以覆盖纳米结构55的侧壁的部分，进一步 阻止外延生长。在一些其他实施例中，可以调整用于形成第一间隔件81 的间隔件蚀刻以去除间隔件材料，以允许外延生长的区域延伸到STI区域58的表面。
外延源极/漏极区域92可以包括一个或多个半导体材料层。例如，外 延源极/漏极区域92可以包括第一半导体材料层92A、第二半导体材料层 92B和第三半导体材料层92C。可以针对外延源极/漏极区域92使用任何 数量的半导体材料层。第一半导体材料层92A、第二半导体材料层92B和 第三半导体材料层92C中的每一者可以由不同的半导体材料形成，并且可 以掺杂到不同的掺杂剂浓度。在一些实施例中，第一半导体材料层92A可 以具有小于第二半导体材料层92B并且大于第三半导体材料层92C的掺杂 剂浓度。在其中外延源极/漏极区域92包括三个半导体材料层的实施例中， 可以沉积第一半导体材料层92A，可以在第一半导体材料层92A之上沉积 第二半导体材料层92B，并且可以在第二半导体材料层92B之上沉积第三 半导体材料层92C。
图12D示出了这样的实施例，其中n型区域50N中的第一纳米结构 52的侧壁和p型区域50P中的第二纳米结构54的侧壁是凹的，第一内部 间隔件90的外侧壁是凹的，并且第一内部间隔件90分别从第二纳米结构 54和第一纳米结构52的侧壁凹进。如图12D所示，外延源极/漏极区域92 可以形成为与第一内部间隔件90接触，并且可以延伸超过n型区域50N中的第二纳米结构54的侧壁，并超过p型区域50P中的第一纳米结构52 的侧壁。此外，在其中第一内部间隔件90从第二纳米结构54和/或第一纳 米结构52的侧壁凹进的实施例中，外延源极/漏极区域92可以分别形成在 第二纳米结构54和/或第一纳米结构52之间。
在图13A-图13C中，第一层间电介质(ILD)96被分别沉积在图6A、 图12B和图12A所示的结构之上(图7A-图12D的工艺不改变图6A所示 的截面)。第一ILD 96可以由电介质材料形成，并且可以通过诸如CVD、 等离子体增强CVD(PECVD)、或FCVD之类的任何合适的方法来沉积。 电介质材料可包括磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、掺杂 硼的磷硅酸盐玻璃(BPSG)、未掺杂的硅酸盐玻璃(USG)等。可以使 用通过任何可接受的工艺形成的其他绝缘材料。在一些实施例中，接触蚀 刻停止层(CESL)94被设置在第一ILD 96与外延源极/漏极区域92、掩 模74和第一间隔件81之间。CESL 94可以包括具有与上面的第一ILD 96 的材料不同的蚀刻速率的电介质材料，例如，氮化硅、氧化硅、氮氧化硅 等。
在图14A-图14B中，可以执行诸如CMP之类的平坦化工艺，以使第 一ILD 96的顶表面与虚设栅极76或掩模78的顶表面齐平。该平坦化工艺 还可以去除虚设栅极76上的掩模78，以及第一间隔件81的沿着掩模78 的侧壁的部分。在平坦化工艺之后，虚设栅极76、第一间隔件81和第一 ILD 96的顶表面在工艺变化内是齐平的。因此，虚设栅极72的顶表面通过第一ILD 96暴露。在一些实施例中，掩模78可以保留，在这种情况下， 平坦化工艺使第一ILD 96的顶表面与掩模78和第一间隔件81的顶表面齐 平。
在图15A和图15B中，在一个或多个蚀刻步骤中去除虚设栅极72和 掩模74(如果存在的话)，从而形成第二凹槽98。虚设栅极电介质60在 第二凹槽98中的部分也可以被去除。在一些实施例中，通过各向异性干 法蚀刻工艺去除虚设栅极72和虚设栅极电介质60。例如，蚀刻工艺可以 包括使用(一种或多种)反应气体的干法蚀刻工艺，这些反应气体以比第一ILD 96或第一间隔件81更快的速率选择性地蚀刻虚设栅极72。每个第 二凹槽98暴露和/或上覆于纳米结构55的部分，这些部分用作随后完成的 纳米结构FET中的沟道区域。纳米结构55的用作沟道区域的部分被设置 在外延源极/漏极区域92的相邻对之间。在去除期间，虚设电介质层60可 以在蚀刻虚设栅极72时用作蚀刻停止层。然后可以在去除虚设栅极72之 后去除虚设电介质层60。
在图16A和图16B中，可以通过在n型区域50N之上形成掩模(未 示出)、并使用对第二纳米结构54的材料具有选择性的蚀刻剂执行各向 同性蚀刻工艺(例如，湿法蚀刻等)，来去除p型区域50P中的第二纳米 结构54，而与第二纳米结构54相比，第一纳米结构52、衬底50、STI区 域58保持相对未被蚀刻。在其中第二纳米结构54包括例如SiGe并且第一 纳米结构52包括例如Si或SiC的实施例中，可以使用氟化氢、另一种基 于氟的气体等来去除p型区域50P中的第二纳米结构54。
在其他实施例中，可以例如通过去除n型区域50N和p型区域两者中 的第一纳米结构52、或通过去除n型区域50N和p型区域50P两者中的第 二纳米结构54，来同时形成n型区域50N和p型区域50P中的沟道区域。 在这样的实施例中，n型NSFET和p型NSFET的沟道区域可以具有相同 的材料成分，例如，硅、硅锗等。图26A和图26B示出了由其中p型区域 50P和n型区域50N两者中的沟道区域由第二纳米结构54提供并且例如包 括硅的实施例产生的结构。
在图17A至图22B中，根据一些实施例，形成栅极电介质层和栅极电 极以用于第二凹槽98中的替换栅极。栅极电极包括(一个或多个)WFM 层与栅极填充金属之间的阻挡层，以防止(或至少减少)从填充金属到下 面的WFM层中的氟扩散。结果，可以避免氟在(一个或多个)WFM层 中的不均匀扩散，并且可以改善栅极中的阈值电压稳定性和控制。
n型区域50N和p型区域50P中栅极电介质的形成可以同时发生，使 得每个区域中的栅极电介质由相同的材料形成，并且栅极电极的形成可以 同时发生，使得每个区域中的栅极电极由相同的材料形成。在一些实施例 中，每个区域中的栅极电介质可以通过不同的工艺形成，使得栅极电介质 可以是不同的材料和/或具有不同数量的层，和/或每个区域中的栅极电极 可以通过不同的工艺形成，使得栅极电极可以是不同的材料和/或具有不同数量的层。当使用不同的工艺时，可以使用各种掩模步骤来掩蔽和暴露适 当的区域。在下面的描述中，n型区域50N的栅极电极和p型区域50P的 栅极电极被单独地形成。
图17A至图21B示出了在p型区域50P中形成栅极电介质100和栅极 电极102，并且可以至少在于p型区域50P中形成栅极电极102时掩蔽n 型区域50N(例如，如下图18A至21B所述)。
在图17A和图17B中，栅极电介质100被共形地沉积在p型区域50P 的第二凹槽98中。栅极电介质100包括一个或多个电介质层，例如，氧 化物、金属氧化物等、或它们的组合。例如，在一些实施例中，栅极电介 质100可以包括第一栅极电介质101(例如，包括氧化硅等)，以及在第 一栅极电介质101之上的第二栅极电介质103(例如，包括金属氧化物等)。在一些实施例中，第二栅极电介质103包括高k电介质材料，并且 在这些实施例中，第二栅极电介质103的k值可以大于约7.0，并且可以 包括铪、铝、锆、镧、锰、钡、钛、铅、及其组合的金属氧化物或硅酸盐。 在一些实施例中，第一栅极电介质101可被称为界面层，并且第二栅极电 介质103可被称为高k栅极电介质。
栅极电介质100的结构在n型区域50N和p型区域50P中可以是相同 或不同的。例如，可以掩蔽或暴露n型区域50N，同时在p型区域50P中 形成栅极电介质100。在其中暴露n型区域50N的实施例中，可以在n型 区域50N中同时形成栅极电介质100。栅极电介质100的形成方法可以包 括分子束沉积(MBD)、ALD、PECVD等。
在图18A和图18B中，导电材料105被共形地沉积在p型区域50P中 的栅极电介质100上。在一些实施例中，导电材料105是p型WFM，包 括氮化钛、氮化钽、氮化钨、氮化钼、其组合等。在一些实施例中，导电 材料105具有多层结构并且包括多于一种导电材料。例如，导电材料105 可以包括氮化钛层以及在氮化钛层上的氮化钽层。导电材料105可以通过CVD、ALD、PECVD、PVD等沉积。在一些实施例中，导电材料105可 以沉积在栅极电介质100的暴露表面上至足够的厚度，使得导电材料105 在相邻的第一纳米结构52(例如，第一纳米结构52A、52B和52C)之间 的区域50I中融合。例如，导电材料105可以沉积在区域50I中的第一纳 米结构52的表面上，并且随着在沉积期间导电材料105的厚度增加，导 电材料105的分离部分可以沿着接缝105S接触并合并。具体地，导电材 料105的沉积可以继续，直到在区域50I中，导电材料105的第一部分 105A与导电材料105的第二部分105B合并为止。
在图19A和图19B中，可以在导电材料105之上沉积粘附层107。在 一些实施例中，粘附层107被共形地沉积在p型区域50P中的导电材料 105上。在一些实施例中，粘附层107包括氮化钛、氮化钽等。粘附层 107可以通过CVD、ALD、PECVD、PVD等来沉积。粘附层107可以替 代地称为胶合层，并且改善导电材料105与栅极电极的上覆层(例如，阻 挡层109和第一金属填充层117)之间的粘附性。
在图20A和图20B中，阻挡层109被共形地沉积在粘附层107上。在 一些实施例中，阻挡层109包括钨，并且通过ALD工艺等来沉积。在一 些实施例中，ALD工艺的工艺温度可以在约250℃至约450℃的范围内。 已经观察到，沉积温度低于约250℃可能导致不可接受的低沉积速率，而 不利地影响生产良率。还已经观察到，高于450℃的沉积温度可能导致工艺工具损坏(例如，ALD沉积室损坏)。在一些实施例中，可以在约0.5 Torr至约20Torr的压力下执行ALD工艺。已经观察到，超出该范围的沉 积压力(例如，小于约0.5Torr或大于约20Torr)可能导致无法精确地控 制沉积工艺，而不利地影响良率。
此外，用于阻挡层109的ALD工艺可包括使一种或多种前体流入沉 积室中，并且在ALD工艺期间使用的前体可以不含氟。例如，当阻挡层 109是钨层时，在ALD工艺中使用的前体可包括WxCly和H2的组合，其 中x和y是整数并且0<x<1和0<y<1。由于ALD工艺不使用任何含氟 的前体，因此阻挡层109可以不含氟，并防止(或至少减少)氟从随后形 成的层扩散到下面的粘附层107和导电材料105中。阻挡层109可被沉积 到
Figure BDA0002894156460000201
至
Figure BDA0002894156460000202
的范围内的厚度T1。已经观察到，小于
Figure BDA0002894156460000203
的厚度T1可 能不足以防止氟的扩散，从而不利地影响完成的晶体管中的阈值电压稳定 性和控制。还已经观察到，厚度T1大于
Figure BDA0002894156460000204
则制造成本和/或时间可能 不可接受地高，这是因为ALD工艺比其他沉积工艺(例如，CVD)成本 更高并且更耗时。
在图21A、图21B、图21C、图21D和图21E中，沉积栅极电极102 的其余部分，并形成填充金属117以填充第二凹槽98的其余部分。图21C 示出了图21B的区域119的详细视图。图21D示出了沿图21B的线X-X’ 的俯视图(例如，在区域50I中)，并且图21E示出了沿图21B的线Y-Y’ 的俯视图(例如，通过第一纳米结构52)。所得的栅极电极102被形成用 于替换栅极，并且可以包括导电材料105、粘附层107、阻挡层109、第一 填充金属层117和第二填充金属层119。
填充金属117可以包括钴、钌、铝、钨、其组合等。在一些实施例中， 使用两种不同的沉积工艺来沉积填充金属117。例如，填充金属117的第 一部分117A通过ALD工艺而沉积在阻挡层109之上，并且填充金属117 的第二部分117B然后可以使用CVD工艺而沉积在第一部分117A之上。 已经观察到，ALD工艺可以允许纳米结构52周围的区域中的更受控的沉积，而CVD工艺提供了更快的沉积速率以提高良率。在其他实施例中， 可以使用单个沉积工艺(例如，CVD)来沉积填充金属117，并且可以省 略通过ALD工艺沉积的第一部分117A。因此，第一部分117A用虚线示 出以指示它是可选的。
沉积填充金属117可以包括在ALD和/或CVD工艺中使用含氟前体， 并且填充金属117的材料组成在整个填充金属117中可以是均匀的，而不 管执行了单次沉积还是多次沉积。例如，在其中填充金属117包括钨的实 施例中，WF6可用作ALD和/或CVD工艺中的前体。由于包含氟前体被用 于沉积填充金属117，填充金属117也可包含氟。在各种实施例中，填充 金属117的氟成分可以高于阻挡层109的氟成分。例如，阻挡层109可以 基本上不含氟，并且填充金属117的氟浓度可以在3.5％到25％的范围内。 因此，可以通过诸如XPS深度分布分析之类的氟成分分析来将填充金属 117与阻挡层109区分开。
尽管填充金属117包括氟，但阻挡层109可以防止(或至少减少)到 下面的粘附层109和导电材料105中的氟扩散，并且可以避免导电材料 105的不同区域中的不均匀氟分布(例如，在区域50I内与区域50I的外部 相比)。结果，可以通过包括阻挡层109来改善所得晶体管的阈值电压控 制和稳定性。
在p型区域50P中，栅极电介质100、导电材料105可以形成在第一 纳米结构52的顶表面、侧壁和底表面上。栅极电介质100、导电材料105、 粘附层107、阻挡层119和填充金属117还可以沉积在第一纳米结构52的 顶表面和侧壁上，以及第一ILD 96、CESL 94、第一间隔件81和STI区域 58的顶表面上。在填充第二凹槽98之后，可以执行诸如CMP之类的平坦化工艺以去除栅极电介质100、导电材料105、粘附层107、阻挡层119和 填充金属117的过量部分，这些过量部分在第一ILD 96的顶表面之上。栅 极电极102和栅极电介质100的材料的其余部分因此形成所得纳米结构FET的替换栅极结构。栅极电极102和栅极电介质100可以统称为“栅极 结构”。
图22A和图22B示出了n型区域50N中的栅极堆叠。在n型区域50N 中形成栅极堆叠可以包括首先去除n型区域50N中的第一纳米结构52。可 以通过在p型区域50P之上形成掩模(未示出)，并使用对第一纳米结构 52的材料具有选择性的蚀刻剂执行诸如湿法蚀刻等之类的各向同性蚀刻工 艺，来去除第一纳米结构52，而与第一纳米结构52相比，第二纳米结构 54、衬底50和STI区域68保持相对未被蚀刻。在其中第一纳米结构52A- 52C包括例如SiGe并且第二纳米结构54A-54C包括例如Si或SiC的实施 例中，可以使用氢氧化四甲基铵(TMAH)、氢氧化铵(NH4OH)等来去 除n型区域50N中的第一纳米结构52。
然后在n型区域50N中的第二纳米结构54之上和周围形成栅极堆叠。 栅极堆叠包括栅极电介质100和栅极电极127。在一些实施例中，n型区 域50N和p型区域50P中的栅极电介质100可以同时形成。此外，可以在 形成栅极电极102之前或之后形成栅极电极127的至少部分(参见图20A 和图20B)，并且可以在掩蔽p型区域50P时形成栅极电极127的至少部分。这样，栅极电极127可以包括与栅极电极102不同的材料。例如，栅 极电极127可以包括导电层121、阻挡层123和填充金属125。导电层121 可以是n型功函数金属(WFM)层，包括n型金属，例如，钛铝、碳化钛 铝、钽铝、碳化钽、它们的组合等。导电层121可以通过CVD、ALD、PECVD、PVD等来沉积。阻挡层123可以包括氮化钛、氮化钽、碳化钨、 它们的组合等，并且阻挡层123可以进一步用作粘附层。阻挡层123可以 通过CVD、ALD、PECVD、PVD等来沉积。填充金属125包括钴、钌、 铝、钨、其组合等，其通过CVD、ALD、PECVD、PVD、其组合等来沉 积。填充金属125可以具有或可以不具有与填充金属117相同的材料成分， 并且可以与或可以不与填充金属117同时沉积。尽管未明确示出，但可以 在阻挡层123和填充金属125之间沉积附加的阻挡层(例如，类似于上面 讨论的阻挡层109)，以防止从填充金属125到下面的阻挡层123和/或导 电层121中的氟扩散。
在填充第二凹槽98之后，可以执行诸如CMP之类的平坦化工艺以去 除栅极电介质100和栅极电极127的过量部分，这些过量部分在第一ILD 96的顶表面之上。栅极电极127和栅极电介质100的材料的其余部分因此 形成n型区域50N的所得纳米结构FET的替换栅极结构。用于去除p型区 域50P中的栅极电极102的过量材料的CMP工艺、以及用于去除n型区 域50N中的栅极电极127的过量材料的CMP工艺可被同时或单独执行。
在图23A-23C中，使栅极结构(包括栅极电介质100、栅极电极102 和栅极电极127)凹陷，从而在栅极结构的正上方和第一间隔件81的相对 部分之间形成凹槽。将包括一层或多层电介质材料(例如，氮化硅、氮氧 化硅等)的栅极掩模104填充在凹槽中，然后进行平坦化工艺，以去除电 介质材料的在第一ILD 96之上延伸的过量部分。随后形成的栅极接触件(例如，下面参考图24A和图24B讨论的栅极接触件114)穿过栅极掩模 104而接触经凹陷的栅极电极102的顶表面。
如图23A-23C进一步所示，第二ILD 106沉积在第一ILD 96之上和 栅极掩模104之上。在一些实施例中，第二ILD 106是通过FCVD形成的 可流动膜。在一些实施例中，第二ILD106由诸如PSG、BSG、BPSG、 USG等之类的电介质材料形成，并且可以通过诸如CVD、PECVD等之类 的任何适当的方法来沉积。
在图24A-24C中，蚀刻第二ILD 106、第一ILD 96、CESL 94和栅极 掩模104以形成第三凹槽108，暴露外延源极/漏极区域92和/或栅极结构 的表面。第三凹槽108可以通过使用各向异性蚀刻工艺(例如，RIE、 NBE等)的蚀刻来形成。在一些实施例中，第三凹槽108可以使用第一蚀 刻工艺而蚀刻穿过第二ILD 106和第一ILD 96；可以使用第二蚀刻工艺而蚀刻穿过栅极掩模104；并且然后可以使用第三蚀刻工艺而蚀刻穿过 CESL 94。可以在第二ILD 106之上形成掩模(例如，光致抗蚀剂)并进 行图案化，以掩蔽第二ILD 106的部分免于第一蚀刻工艺和第二蚀刻工艺。 在一些实施例中，蚀刻工艺可过度蚀刻，因此，第三凹槽108延伸到外延 源极/漏极区域92和/或栅极结构中，并且第三凹槽108的底部可以齐平于(例如，处于同一水平或具有距衬底的相同距离)或低于(例如，更靠近 衬底)外延源极/漏极区域92和/或栅极结构。尽管图24B示出了第三凹槽 108在同一截面中暴露外延源极/漏极区域92和栅极结构，但在各种实施 例中，可以在不同的截面中暴露外延源极/漏极区域92和栅极结构，从而 降低随后形成的接触件短路的风险。
在形成第三凹槽108之后，在外延源极/漏极区域92之上形成硅化物 区域110。在一些实施例中，通过以下操作形成硅化物区域110：首先在 外延源极/漏极区域92的暴露部分之上沉积能够与下面的外延源极/漏极区 域92的半导体材料(例如，硅、硅锗、锗)反应以形成硅化物或锗化物 区域的金属，例如，镍、钴、钛、钽、铂、钨、其他贵金属、其他难熔金属、稀土金属、或它们的合金，然后执行热退火工艺以形成硅化物区域 110。然后例如通过蚀刻工艺来去除所沉积的金属的未反应部分。尽管硅 化物区域110被称为硅化物区域，但硅化物区域110也可以是锗化物区域、 或硅锗化物区域(例如，包括硅化物和锗化物的区域)。在实施例中，硅 化物区域110包括TiSi，并且具有在约2nm与约10nm之间的范围内的厚度。
接下来，在图25A-C中，接触件112和114(也可称为接触插塞)形 成在第三凹槽108中。接触件112和114可各自包括一个或多个层，例如， 阻挡层、扩散层和填充材料。例如，在一些实施例中，接触件112和114 各自包括阻挡层和导电材料，并电耦合到下面的导电特征(例如，在所示 实施例中，栅极电极102、栅极电极127和/或硅化物区域110)。接触件 114电耦合到栅极电极102和127并且可被称为栅极接触件，并且接触件 112电耦合到硅化物区域110并且可被称为源极/漏极接触件。阻挡层可包 括钛、氮化钛、钽、氮化钽等。导电材料可以是铜、铜合金、银、金、钨、 钴、铝、镍等。可以执行诸如CMP之类的平坦化工艺以从第二ILD106 的表面去除过量材料。
图26A至图26C示出了根据一些替代实施例的器件的截面图。图26A 示出了图1所示的参考截面A-A’。图26B示出了图1所示的参考截面B- B’。图26C示出了图1所示的参考截面C-C’。在图26A-C中，相同的附 图标记表示通过与图25A-C的结构相同的工艺形成的相同元件。然而，在 图26A-C中，n型区域50N和p型区域50P中的沟道区域包括同一材料。 例如，包括硅的第二纳米结构54在p型区域50P中提供用于p型NSFET 的沟道区域，并且在n型区域50N中提供用于n型NSFET的沟道区域。 可以例如通过以下操作来形成图26A-C的结构：同时从p型区域50P和n 型区域50N两者去除第一纳米结构52；在p型区域50P中的第二纳米结构54周围沉积栅极电介质100和栅极电极102；以及在n型区域50N中的第 一纳米结构54周围沉积栅极电介质100和栅极电极104。
图27A至图27C示出了根据一些替代实施例的器件的截面图。图27A 示出了图1所示的参考截面A-A’。图27B示出了图1所示的参考截面B- B’。图27C示出了图1所示的参考截面C-C’。在图27A-C中，相同的附 图标记表示通过与图25A-C的结构相同的工艺形成的相同元件。然而，在 图27A-C中，省略了填充金属117，并且沉积了阻挡层109的材料以填充 第二凹槽98，并提供了栅极电极的填充材料。结果，栅极电极被形成为基 本上不含任何氟。例如，无氟钨可以用作粘附层107之上的填充金属。
各种实施例提供了其中沉积导电材料(例如，钨)作为填充金属的晶 体管栅极堆叠。各种实施例可以进一步包括在填充金属和下面的功函数金 属(WFM)层之间的阻挡层，以防止沉积期间的氟扩散和/或防止填充金 属进入下面的WFM层。例如，阻挡层可以包括利用无氟前体沉积的钨层。 通过防止氟扩散到下面的层中，可以实现优点。例如，通过防止氟扩散到 下面的层中，在栅极堆叠的不同区域中可以避免WFM层中的不均匀氟分 布，这所得改善了阈值电压(Vt)稳定性和控制。Vt稳定性和控制可尤其 在纳米结构FET中得到改善，与WFM层的其他区域相比，纳米结构FET 易于受到纳米片之间的WFM层的区域中的不均匀氟扩散的影响。
在一些实施例中，一种器件包括：第一纳米结构；第二纳米结构，在 第一纳米结构之上；高k栅极电介质，围绕第一纳米结构和第二纳米结构， 高k栅极电介质具有位于第一纳米结构的顶表面上的第一部分，以及位于 第二纳米结构的底表面上的第二部分；以及栅极电极，在高k栅极电介质 之上。栅极电极包括：第一功函数金属，围绕第一纳米结构和第二纳米结 构，第一功函数金属填充高k栅极电介质的第一部分与高k栅极电介质的 第二部分之间的区域；以及钨层，在第一功函数金属之上，该钨层不含氟。 可选地，在一些实施例中，栅极电极还包括：填充材料，在钨层之上，该 填充材料具有比钨层更高的氟浓度。可选地，在一些实施例中，填充材料 包括钨。可选地，在一些实施例中，钨层的厚度在
Figure BDA0002894156460000261
至
Figure BDA0002894156460000262
的范围内。 可选地，在一些实施例中，第一功函数金属不含氟。可选地，在一些实施例中，栅极电极还包括：粘附层，在钨层和第一功函数金属之间。
在一些实施例中，一种晶体管包括：第一纳米结构，在半导体衬底之 上；第二纳米结构，在第一纳米结构之上；栅极电介质，围绕第一纳米结 构和第二纳米结构；以及栅极电极，在栅极电介质之上。栅极电极包括： 功函数金属，围绕第一纳米结构和第二纳米结构；阻挡层，在功函数金属 上；以及填充金属，在阻挡层之上，其中该填充金属具有比阻挡层更高的 氟浓度。可选地，在一些实施例中，晶体管还包括：粘附层，在阻挡层和 填充金属之间。可选地，在一些实施例中，阻挡层的厚度在
Figure BDA0002894156460000263
至
Figure BDA0002894156460000264
的范围内。可选地，在一些实施例中，阻挡层不含氟。可选地，在一些实 施例中，功函数金属不含氟。可选地，在一些实施例中，阻挡层和填充金 属各自包括钨。可选地，在一些实施例中，晶体管还包括：界面层，在栅 极电介质下方，界面层围绕第一纳米结构和第二纳米结构，并且栅极电介 质包括高k材料。
在一些实施例中，一种方法包括：在第一纳米结构和第二纳米结构周 围沉积栅极电介质，第一纳米结构设置在第二纳米结构之上；在栅极电介 质之上沉积功函数金属；在功函数金属之上沉积阻挡层，其中沉积阻挡层 包括第一原子层沉积(ALD)工艺，并且其中第一ALD工艺不使用任何 含氟前体；以及在阻挡层之上沉积填充金属，其中沉积填充金属包括使用 含氟前体。可选地，在一些实施例中，第一ALD工艺包括使用WxCly和 H2的组合作为前体。可选地，在一些实施例中，沉积填充金属包括化学气 相沉积(CVD)工艺，并且其中含氟前体是WF6。可选地，在一些实施例 中，沉积填充金属还包括第二ALD工艺，该第二ALD工艺在CVD工艺 之前被执行。可选地，在一些实施例中，ALD工艺包括使用WF6作为前 体。可选地，在一些实施例中，该方法还包括在功函数金属和阻挡层之间 沉积粘附层。可选地，在一些实施例中，阻挡层和填充金属各自包括钨。
以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解 本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开 作为设计或修改其他工艺和结构以实现本文介绍的实施例的相同目的和/或 实现本文介绍的实施例的相同优点的基础。本领域技术人员还应该认识到， 这样的等同构造不脱离本公开的精神和范围，并且他们可以在不脱离本公 开的精神和范围的情况下在本文中进行各种改变、替换和变更。
示例1是一种半导体器件，包括：第一纳米结构；第二纳米结构，在 所述第一纳米结构之上；高k栅极电介质，围绕所述第一纳米结构和所述 第二纳米结构，所述高k栅极电介质具有位于所述第一纳米结构的顶表面 上的第一部分，以及位于所述第二纳米结构的底表面上的第二部分；以及 栅极电极，在所述高k栅极电介质之上，其中，所述栅极电极包括：第一 功函数金属，围绕所述第一纳米结构和所述第二纳米结构，所述第一功函 数金属填充所述高k栅极电介质的所述第一部分与所述高k栅极电介质的 所述第二部分之间的区域；以及钨层，在所述第一功函数金属之上，所述 钨层不含氟。
示例2是示例1所述的器件，其中，所述栅极电极还包括：填充材料， 在所述钨层之上，所述填充材料具有比所述钨层更高的氟浓度。
示例3是示例2所述的器件，其中，所述填充材料包括钨。
示例4是示例1所述的器件，其中，所述钨层的厚度在
Figure BDA0002894156460000271
至
Figure BDA0002894156460000272
的范围内。
示例5是示例1所述的器件，其中，所述第一功函数金属不含氟。
示例6是示例1所述的器件，其中，所述栅极电极还包括：粘附层， 在所述钨层和所述第一功函数金属之间。
示例7是一种晶体管，包括：第一纳米结构，在半导体衬底之上；第 二纳米结构，在所述第一纳米结构之上；栅极电介质，围绕所述第一纳米 结构和所述第二纳米结构；以及栅极电极，在所述栅极电介质之上，其中， 所述栅极电极包括：功函数金属，围绕所述第一纳米结构和所述第二纳米 结构；阻挡层，在所述功函数金属上；以及填充金属，在所述阻挡层之上， 其中，所述填充金属具有比所述阻挡层更高的氟浓度。
示例8是示例7所述的晶体管，还包括：粘附层，在所述阻挡层和所 述填充金属之间。
示例9是示例7所述的晶体管，其中，所述阻挡层的厚度在
Figure BDA0002894156460000281
至
Figure BDA0002894156460000282
的范围内。
示例10是示例7所述的晶体管，其中，所述阻挡层不含氟。
示例11是示例7所述的晶体管，其中，所述功函数金属不含氟。
示例12是示例7所述的晶体管，其中，所述阻挡层和所述填充金属 各自包括钨。
示例13是示例7所述的晶体管，还包括：界面层，在所述栅极电介 质下方，所述界面层围绕所述第一纳米结构和所述第二纳米结构，并且所 述栅极电介质包括高k材料。
示例14是一种形成半导体器件的方法，包括：在第一纳米结构和第 二纳米结构周围沉积栅极电介质，所述第一纳米结构设置在所述第二纳米 结构之上；在所述栅极电介质之上沉积功函数金属；在所述功函数金属之 上沉积阻挡层，其中，沉积所述阻挡层包括第一原子层沉积(ALD)工艺， 并且其中，所述第一ALD工艺不使用任何含氟前体；以及在所述阻挡层 之上沉积填充金属，其中，沉积所述填充金属包括使用含氟前体。
示例15是示例14所述的方法，其中，所述第一ALD工艺包括使用 WxCly和H2的组合作为前体。
示例16是示例14所述的方法，其中，沉积所述填充金属包括化学气 相沉积(CVD)工艺，并且其中，所述含氟前体是WF6。
示例17是示例16所述的方法，其中，沉积所述填充金属还包括第二 ALD工艺，该第二ALD工艺在所述CVD工艺之前被执行。
示例18是示例17所述的方法，其中，所述ALD工艺包括使用WF6作为前体。
示例19是示例14所述的方法，还包括：在所述功函数金属和所述阻 挡层之间沉积粘附层。
示例20是示例14所述的方法，其中，所述阻挡层和所述填充金属各 自包括钨。

Claims (10)

1.一种半导体器件，包括：
第一纳米结构；
第二纳米结构，在所述第一纳米结构之上；
高k栅极电介质，围绕所述第一纳米结构和所述第二纳米结构，所述高k栅极电介质具有位于所述第一纳米结构的顶表面上的第一部分，以及位于所述第二纳米结构的底表面上的第二部分；以及
栅极电极，在所述高k栅极电介质之上，其中，所述栅极电极包括：
第一功函数金属，围绕所述第一纳米结构和所述第二纳米结构，所述第一功函数金属填充所述高k栅极电介质的所述第一部分与所述高k栅极电介质的所述第二部分之间的区域；以及
钨层，在所述第一功函数金属之上，所述钨层不含氟。
2.根据权利要求1所述的器件，其中，所述栅极电极还包括：填充材料，在所述钨层之上，所述填充材料具有比所述钨层更高的氟浓度。
3.根据权利要求2所述的器件，其中，所述填充材料包括钨。
4.根据权利要求1所述的器件，其中，所述钨层的厚度在
Figure FDA0002894156450000011
至
Figure FDA0002894156450000012
Figure FDA0002894156450000013
的范围内。
5.根据权利要求1所述的器件，其中，所述第一功函数金属不含氟。
6.根据权利要求1所述的器件，其中，所述栅极电极还包括：粘附层，在所述钨层和所述第一功函数金属之间。
7.一种晶体管，包括：
第一纳米结构，在半导体衬底之上；
第二纳米结构，在所述第一纳米结构之上；
栅极电介质，围绕所述第一纳米结构和所述第二纳米结构；以及
栅极电极，在所述栅极电介质之上，其中，所述栅极电极包括：
功函数金属，围绕所述第一纳米结构和所述第二纳米结构；
阻挡层，在所述功函数金属上；以及
填充金属，在所述阻挡层之上，其中，所述填充金属具有比所述阻挡层更高的氟浓度。
8.根据权利要求7所述的晶体管，还包括：粘附层，在所述阻挡层和所述填充金属之间。
9.根据权利要求7所述的晶体管，其中，所述阻挡层的厚度在
Figure FDA0002894156450000021
至
Figure FDA0002894156450000022
的范围内。
10.一种形成半导体器件的方法，包括：
在第一纳米结构和第二纳米结构周围沉积栅极电介质，所述第一纳米结构设置在所述第二纳米结构之上；
在所述栅极电介质之上沉积功函数金属；
在所述功函数金属之上沉积阻挡层，其中，沉积所述阻挡层包括第一原子层沉积ALD工艺，并且其中，所述第一ALD工艺不使用任何含氟前体；以及
在所述阻挡层之上沉积填充金属，其中，沉积所述填充金属包括使用含氟前体。
CN202110038193.XA 2020-08-05 2021-01-12 晶体管栅极结构及其形成方法 Pending CN113555420A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063061361P 2020-08-05 2020-08-05
US63/061,361 2020-08-05
US17/078,911 2020-10-23
US17/078,911 US11437240B2 (en) 2020-08-05 2020-10-23 Transistor gate structure and method of forming

Publications (1)

Publication Number Publication Date
CN113555420A true CN113555420A (zh) 2021-10-26

Family

ID=78101654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110038193.XA Pending CN113555420A (zh) 2020-08-05 2021-01-12 晶体管栅极结构及其形成方法

Country Status (5)

Country Link
US (3) US11437240B2 (zh)
KR (1) KR102447651B1 (zh)
CN (1) CN113555420A (zh)
DE (1) DE102020128875A1 (zh)
TW (1) TWI768743B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437240B2 (en) * 2020-08-05 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate structure and method of forming

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108172509A (zh) * 2016-11-29 2018-06-15 台湾积体电路制造股份有限公司 半导体器件及制造方法
US20200135879A1 (en) * 2018-10-24 2020-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Gate Structure and Patterning Method for Multiple Threshold Voltages
US10700064B1 (en) * 2019-02-15 2020-06-30 International Business Machines Corporation Multi-threshold voltage gate-all-around field-effect transistor devices with common gates
US10720431B1 (en) * 2019-01-25 2020-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating semiconductor devices having gate-all-around structure with oxygen blocking layers

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
CN105244265B (zh) * 2014-07-09 2018-07-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US10109507B2 (en) * 2016-06-01 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fluorine contamination control in semiconductor manufacturing process
US10347742B2 (en) 2016-11-14 2019-07-09 Tokyo Electron Limited Method of forming gate spacer for nanowire FET device
US9935173B1 (en) * 2016-11-29 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US10629679B2 (en) 2017-08-31 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US10854459B2 (en) 2017-09-28 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure passivating species drive-in method and structure formed thereby
US10381438B2 (en) * 2017-11-02 2019-08-13 International Business Machines Corporation Vertically stacked NFETS and PFETS with gate-all-around structure
US20190305102A1 (en) * 2018-04-02 2019-10-03 Intel Corporation Cmos device including pmos metal gate with low threshold voltage
US10692866B2 (en) 2018-07-16 2020-06-23 International Business Machines Corporation Co-integrated channel and gate formation scheme for nanosheet transistors having separately tuned threshold voltages
US10692778B2 (en) * 2018-08-01 2020-06-23 International Business Machines Corporation Gate-all-around FETs having uniform threshold voltage
US11088029B2 (en) 2018-09-26 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Gate stack treatment
US11264289B2 (en) * 2019-07-11 2022-03-01 Tokyo Electron Limited Method for threshold voltage tuning through selective deposition of high-K metal gate (HKMG) film stacks
US11437240B2 (en) * 2020-08-05 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate structure and method of forming

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108172509A (zh) * 2016-11-29 2018-06-15 台湾积体电路制造股份有限公司 半导体器件及制造方法
US20200135879A1 (en) * 2018-10-24 2020-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Gate Structure and Patterning Method for Multiple Threshold Voltages
US10720431B1 (en) * 2019-01-25 2020-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating semiconductor devices having gate-all-around structure with oxygen blocking layers
US10700064B1 (en) * 2019-02-15 2020-06-30 International Business Machines Corporation Multi-threshold voltage gate-all-around field-effect transistor devices with common gates

Also Published As

Publication number Publication date
US20220044937A1 (en) 2022-02-10
US20220328319A1 (en) 2022-10-13
DE102020128875A1 (de) 2022-02-10
US11935754B2 (en) 2024-03-19
US20240177998A1 (en) 2024-05-30
KR20220017813A (ko) 2022-02-14
KR102447651B1 (ko) 2022-09-26
TWI768743B (zh) 2022-06-21
TW202207273A (zh) 2022-02-16
US11437240B2 (en) 2022-09-06

Similar Documents

Publication Publication Date Title
KR102341589B1 (ko) 반도체 디바이스 및 방법
KR102374905B1 (ko) 트랜지스터 게이트들 및 형성 방법
CN113270404A (zh) 半导体器件及方法
US20220336591A1 (en) Gate Structures in Transistors and Method of Forming Same
CN114256235A (zh) 栅极结构及其形成方法
KR20220015908A (ko) 나노-fet에 대한 이온 주입
US20240177998A1 (en) Transistor Gate Structure and Method of Forming
CN115831872A (zh) 金属栅极鳍电极结构及方法
CN115732326A (zh) 纳米结构场效应晶体管器件及其形成方法
CN114975277A (zh) 半导体装置及其制造方法
CN113053885A (zh) 半导体器件和方法
US20220352336A1 (en) Transistor Gates and Method of Forming
TWI821740B (zh) 奈米片的氟摻入方法
KR102549862B1 (ko) 나노-fet 반도체 디바이스 및 형성 방법
CN115832006A (zh) 半导体器件及其形成方法
CN115084027A (zh) 半导体器件的源极/漏极区域及其形成方法
CN115274657A (zh) 半导体器件及其形成方法
CN114551578A (zh) 半导体装置和其形成方法
KR102669042B1 (ko) 소스/드레인 영역들 및 그 형성 방법들
CN113206083A (zh) 晶体管栅极及形成方法
CN116598348A (zh) 半导体器件和制造半导体器件的方法
KR20230140324A (ko) 트랜지스터 게이트 구조체들 및 그 형성 방법들
CN115207107A (zh) 半导体栅极及其形成方法
CN114695263A (zh) 晶体管、晶体管中的栅极结构及栅极结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination