CN113539349B - 一种测试基板、llcr测量方法及测试基板测试方法 - Google Patents
一种测试基板、llcr测量方法及测试基板测试方法 Download PDFInfo
- Publication number
- CN113539349B CN113539349B CN202110841032.4A CN202110841032A CN113539349B CN 113539349 B CN113539349 B CN 113539349B CN 202110841032 A CN202110841032 A CN 202110841032A CN 113539349 B CN113539349 B CN 113539349B
- Authority
- CN
- China
- Prior art keywords
- test
- memory
- contact impedance
- impedance value
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 355
- 239000000758 substrate Substances 0.000 title claims abstract description 144
- 238000010998 test method Methods 0.000 title claims abstract description 11
- 238000000691 measurement method Methods 0.000 title abstract description 12
- 230000015654 memory Effects 0.000 claims abstract description 192
- 238000005259 measurement Methods 0.000 claims abstract description 66
- 238000005260 corrosion Methods 0.000 claims description 41
- 230000007797 corrosion Effects 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 34
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 238000007747 plating Methods 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 11
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005299 abrasion Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003862 health status Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
Abstract
本申请涉及一种测试基板、LLCR测量方法及测试基板测试方法，属于计算机技术领域。该测试基板包括：基板、内存插槽以及测试端子；内存插槽，设置于所述基板上，用于连接内存；测试端子，设置于所述基板上，所述测试端子的数量与所述内存插槽的接触点的总数量相同，一个接触点对应连接一个所述测试端子，从而利用所述测试端子来替代内存金手指进行LLCR测试。本申请通过该测试基板，使得在对内存金手指进行LLCR测试时，通过将待测内存条插接于该测试基板上的内存插槽中，通过测量测试基板上每一对测试端子的接触阻抗值，达到对内存金手指的间接测量的目的，这样避免对内存金手指表面镀层造成损伤。
Description
技术领域
本申请属于计算机技术领域，具体涉及一种测试基板、LLCR测量方法及测试基板测试方法。
背景技术
内存是计算机的重要部件之一，内存的运行稳定性对计算机运行的稳定性起着重要作用，是内存性能可靠性的重要保障。金手指作为内存的输出输入端口，金手指在多次插拔使用或者在长时间高温高湿环境下运行时，都将会发生一定程度的老化磨损，这会直接影响内存与内存槽的接触紧密度，进一步会降低内存的使用可靠性。因此对金手指的老化磨损程度进行准确地评估，是延长内存的使用寿命、提升服务器工作性能的关键因素之一。
目前，通常通过测量金手指的LLCR(Low Level Contact Resister，低信号电平接触阻抗)数值大小来评估其健康状态。目前LLCR测量方法是将阻抗测试仪器的探针直接放在金手指上，这样会对金手指表面的镀层造成一定程度的损坏，引起测量误差。
发明内容
鉴于此，本申请的目的在于提供一种测试基板、LLCR测量方法及测试基板测试方法，以改善现有测量方法会对内存金手指表面镀层造成损伤，从而造成测量误差的问题。
本申请的实施例是这样实现的：
第一方面，本申请实施例提供了一种测试基板，包括：基板、内存插槽以及测试端子；内存插槽，设置于所述基板上，用于连接内存；测试端子，设置于所述基板上，所述测试端子的数量与所述内存插槽的接触点的总数量相同，一个接触点对应连接一个所述测试端子，从而利用所述测试端子来替代内存金手指进行LLCR测试。本申请实施例中，通过研发一种测试基板，使得在对内存金手指进行LLCR测试时，通过将待测内存条插接于该测试基板上的内存插槽中，通过测量测试基板上每一对测试端子的接触阻抗值，达到对内存金手指的间接测量的目的，这样避免对内存金手指表面镀层造成损伤。
结合第一方面实施例的一种可能的实施方式，所述内存插槽的数量为多个并间隔设置。本申请实施例中，通过设置多个内存插槽，使得可以同时对多个待测内存条进行测试，以提高测试效率。
结合第一方面实施例的一种可能的实施方式，所述测试端子按照所述内存插槽的接触点的顺序排列，每一个所述测试端子的周边均备注有序号，不同测试端子对应的序号不同。本申请实施例中，测试端子按照内存插槽的接触点的顺序排列，每一个测试端子的周边均备注有序号，这样既方便测试，同时通过备注序号的方式也避免漏测。
第二方面，本申请实施例还提供了一种LLCR测量方法，包括：将待测内存条插接于测试基板的内存插槽中；利用测量仪器测量所述测试基板上每一对测试端子的接触阻抗值，其中，所述内存插槽的每一个接触点在所述测试基板上都连接一个所述测试端子；将所测量的接触阻抗值与标准接触阻抗值进行比对，得到比对结果；根据比对结果判断所述待测内存条是否合格。本申请实施例中，通过将待测内存条插接于该测试基板上的内存插槽中，通过测量测试基板上每一对测试端子的接触阻抗值，达到对内存金手指的间接测量的目的，这样避免对内存金手指表面镀层造成损伤。
结合第二方面实施例的一种可能的实施方式，利用测量仪器测量所述测试基板上每一对测试端子的接触阻抗值，包括：利用测量仪器按照所述测试端子备注的序号顺序，依次测量相邻两测试端子间的接触阻抗值。
结合第二方面实施例的一种可能的实施方式，在将所测量的接触阻抗值与标准接触阻抗值进行比对之前，所述方法还包括：将作为基准的内存条插接于测试基板的内存插槽中；利用所述测量仪器测量插接有所述作为基准的内存条的测试基板上每一对测试端子的接触阻抗值，该接触阻抗值即为所述标准接触阻抗值。本申请实施例中，通过事先将作为基准的内存条插接于测试基板的内存插槽中，并将测量的每一对测试端子的接触阻抗作为标准接触阻抗值，以此作为判断标准，保证了测量结果的可靠性。
第三方面，本申请实施例还提供了一种测试基板测试方法，包括：在同一测试条件下，分别对第一内存条和插接有第二内存条的测试基板进行LLCR测试，得到第一测试结果和第二测试结果，其中，所述测试基板包括内存插槽和测试端子，所述内存插槽的每一个接触点在所述测试基板上都连接一个所述测试端子，所述第一内存条和所述第二内存条为具有相同属性的内存条；基于所述第一测试结果和所述第二测试结果，判断所述测试基板是否可靠。本申请实施例中，通过对第一内存条进行LLCR测试的第一测试结果和对插接有第二内存条的测试基板进行LLCR测试的第二测试结果来判断测试基板是否可靠，通过将直接测量和间接测量的因素考虑在内，使得最终的判断结果更可靠和准确。
结合第三方面实施例的一种可能的实施方式，分别对第一内存条和插接有第二内存条的测试基板进行LLCR测试，得到第一测试结果和第二测试结果，包括：将所述第一内存条放置于腐蚀测量环境中，测量所述第一内存条的金手指的每一对PIN管脚的接触阻抗值，得到第一测量接触阻抗值；将所述第一测量接触阻抗值与第一预设标准测量接触阻抗值进行比对，得到所述第一测试结果；将插接有第二内存条的测试基板放置于所述腐蚀测量环境中，测量该测试基板上每一对测试端子的接触阻抗值，得到第二测量接触阻抗值；将所述第二测量接触阻抗值与第二预设标准测量接触阻抗值进行比对，得到所述第二测试结果。本申请实施例中，通过测量腐蚀测量环境对内存的影响，验证测量方法的准确及有效性。
结合第三方面实施例的一种可能的实施方式，分别对第一内存条和插接有第二内存条的测试基板进行LLCR测试，得到第一测试结果和第二测试结果，包括：将已插拔N次的第一内存条放置于腐蚀测量环境中，测量所述已插拔N次的第一内存条的金手指的每一对PIN管脚的接触阻抗值，得到第一测量接触阻抗值；将所述第一测量接触阻抗值与第一预设标准测量接触阻抗值进行比对，得到所述第一测试结果；将插接有已插拔N次的第二内存条的测试基板放置于所述腐蚀测量环境中，测量该测试基板上每一对测试端子的接触阻抗值，得到第二测量接触阻抗值；将所述第二测量接触阻抗值与第二预设标准测量接触阻抗值进行比对，得到所述第二测试结果，N为大于1的正整数。本申请实施例中，通过测量插拔破坏环境对内存的影响，验证测量方法的准确及有效性。
结合第三方面实施例的一种可能的实施方式，分别对第一内存条和插接有第二内存条的测试基板进行LLCR测试，得到第一测试结果和第二测试结果，包括：分别对第一内存条和插接有第二内存条的测试基板在腐蚀测量环境中进行LLCR测试，得到腐蚀测量环境下的第一测试结果和腐蚀测量环境下的第二测试结果；分别对已插拔N次的第一内存条和插接有已插拔N次的第二内存条的测试基板进行LLCR测试，得到插拔破坏环境下的第一测试结果和插拔破坏环境下的第二测试结果，N为大于1的正整数。本申请实施例中，通过同时测量腐蚀测量环境以及插拔破坏环境对内存的影响，验证测量方法的准确及有效性。
本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例而了解。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本申请的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。
图1示出了本申请实施例提供的一种测试基板的结构示意图。
图2示出了本申请实施例提供的又一种测试基板的结构示意图。
图3示出了本申请实施例提供的一种测试基板测试方法的流程示意图。
图4示出了本申请实施例提供的接触阻抗值与PIN管脚测试序号的关系曲线的示意图。
图5示出了本申请实施例提供的一种LLCR测量方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中诸如“第一”、“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
再者，本申请中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。
鉴于现有LLCR测量方法所存在的易对金手指表面的镀层造成一定程度的损坏，造成测量误差，以及在测量离参考点较远的PIN脚的接触阻抗时，因走线过长导致测量误差的问题。本申请发明人为了解决上述问题，在经过大量研究后，提出了一种测试基板，如图1所示。该测试基板包括：基板，如PCB板、内存插槽以及测试端子。内存插槽设置于基板上，用于连接内存。测试端子设置于基板上，该测试端子的数量与内存插槽的接触点的总数量相同，一个接触点对应连接一个测试端子，不同接触点对应的测试端子不同，从而实现利用测试端子来替代内存金手指进行LLCR测试。其中，测试端子与内存插槽的接触点通过导电线连接，测试端子为金属导电材料，如可以是铜。
在进行LLCR测试时，通过将待测内存条插接于该测试基板上的内存插槽中，通过测量测试基板上每一对测试端子的接触阻抗值，以避免测量仪器的探针不会与内存金手指的表面直接接触，避免对内存金手指表面镀层造成损伤。同时，在测量时，不再是指定某一PIN脚为参考点，利用测量仪器测量参考点与内存金手指上每一个PIN脚之间的接触阻抗值，而是通过测量测试基板上每一对测试端子的接触阻抗值，以确保测量仪器的走线不会过长，这样就避免了在测量离参考点较远的PIN脚的接触阻抗时，因走线过长导致测量误差的问题。
其中，内存插槽以及测试端子可以是采用SMT(Surface Mount Technology，表面贴装技术)安装在基板的表面，或者也可以是采用DIP(Dual Inline-pin Package，双列直插式封装技术)安装在基板的表面。SMT以及DIP封装技术已经为本领域技术人员所熟知，在此不再介绍。
一种实施方式下，设置于基板上的内存插槽的数量可以不止一个，而是为多个(两个及以上)，当内存插槽的数量为多个时，多个内存插槽间隔设置，且每个内存插槽的每一个接触点均对应连接一个测试端子，不同接触点对应的测试端子不同，如图2所示。例如，基板上间隔设置有2个内存插槽，两个内存插槽可以是呈左右对称或上下对称的方式间隔设置于基板上。需要说明的是，当测试端子的数量较多时，为了减小基板的尺寸，可以将测试端子设置成多行，如内存插槽的上下各设置2行，以减小基板的尺寸。
为了便于测量，一种实施方式下，设置于基板上的测试端子按照内存插槽的接触点的顺序排列，这样以便于测量。而为了避免测量出现遗漏，每一个测试端子的周边均备注有序号，不同测试端子对应的序号不同。例如，序号可以是采用数字序号，相邻测试端子间的序号可以是连续的，如1、2、3、4……这样，在测量时可以有效地避免漏测的现象发生。
本申请所设计的测试基板主要是为达到对内存金手指的间接测量的目的，因此测试基板的规格、尺寸等都可以根据实际测试条件做出更改设计。
本申请实施例还提供了一种测试基板测试方法，通过该方法可以测试该测试基板是否可靠，下面将结合图3对本申请实施例提供的测试基板的测试方法的过程进行说明。
S101：在同一测试条件下，分别对第一内存条和插接有第二内存条的测试基板进行LLCR测试，得到第一测试结果和第二测试结果。
其中，该测试基板包括内存插槽和测试端子，内存插槽的每一个接触点在测试基板上都连接一个测试端子。关于测试基板的具体介绍，请参阅前述测试基板实施例的相关内容。第一内存条和第二内存条为具有相同属性的内存，如规格、型号、使用情况(包括使用环境、使用时间)等均相同。
在同一测试条件下，对第一内存条进行LLCR测试，得到第一测试结果，以及对插接有第二内存条的测试基板进行LLCR测试，得到第二测试结果。
第一种实施方式下，S101的实现过程可以是：将第一内存条放置于腐蚀测量环境中，例如，将第一内存条放置于温度为60℃和湿度为93％RH的腐蚀测量环境中，经过进行高温高湿腐蚀后，测量第一内存条的金手指的每一对PIN管脚的接触阻抗值，得到第一测量接触阻抗值，将第一测量接触阻抗值与第一预设标准测量接触阻抗值进行比对，得到第一测试结果；将插接有第二内存条的测试基板放置于腐蚀测量环境，例如，将插接有第二内存条的测试基板放置于温度为60℃和湿度为93％RH的腐蚀测量环境中，经过进行高温高湿腐蚀后，测量该测试基板上每一对测试端子的接触阻抗值，得到第二测量接触阻抗值，将第二测量接触阻抗值与第二预设标准测量接触阻抗值进行比对，得到第二测试结果。
第二种实施方式下，S101的实现过程可以是：将已插拔N次的第一内存条放置于腐蚀测量环境中，例如，将已插拔100次的第一内存条放置于温度为60℃和湿度为93％RH的腐蚀测量环境中，经过进行高温高湿腐蚀后，测量已插拔N次的第一内存条的金手指的每一对PIN管脚的接触阻抗值，得到第一测量接触阻抗值，将第一测量接触阻抗值与第一预设标准测量接触阻抗值进行比对，得到第一测试结果；将插接有已插拔N次的第二内存条的测试基板放置于腐蚀测量环境中，例如，将插接有已插拔100次第二内存条的测试基板放置于温度为60℃和湿度为93％RH的腐蚀测量环境中，经过进行高温高湿腐蚀后，测量该测试基板上每一对测试端子的接触阻抗值，得到第二测量接触阻抗值，将第二测量接触阻抗值与第二预设标准测量接触阻抗值进行比对，得到第二测试结果，其中，N为大于1的正整数。
在第二种实施方式下，需要先对第一内存条和第二内存条进行N次插拔操作，以测量插拔破坏对第一内存条和第二内存条的影响。
需要说明的是，在第二种实施方式下，也可以直接对已插拔N次的第一内存的金手指的每一对PIN管脚的接触阻抗值进行测量，得到第一测量接触阻抗值，而无需将已插拔N次的第一内存放置于腐蚀测量环境中进行腐蚀后再测量；同理，也可以直接对插接有已插拔N次的第二内存条的测试基板上的每一对测试端子的接触阻抗值进行测量，得到第二测量接触阻抗值，而无需将插接有已插拔N次的第二内存条的测试基板放置于腐蚀测量环境中进行腐蚀后再测量。
第三种实施方式下，S101的实现过程可以是：分别对第一内存条和插接有第二内存条的测试基板在腐蚀测量环境中进行LLCR测试，得到腐蚀测量环境下的第一测试结果和腐蚀测量环境下的第二测试结果；分别对已插拔N次的第一内存条和插接有已插拔N次的第二内存条的测试基板进行LLCR测试，得到插拔破坏环境下的第一测试结果和插拔破坏环境下的第二测试结果，N为大于1的正整数。
其中，分别对第一内存条和插接有第二内存条的测试基板在腐蚀测量环境中进行LLCR测试，得到腐蚀测量环境下的第一测试结果和腐蚀测量环境下的第二测试结果的具体过程可以参阅前述的第一种实施方式下的实现过程。分别对已插拔N次的第一内存条和插接有已插拔N次的第二内存条的测试基板进行LLCR测试，得到插拔破坏环境下的第一测试结果和插拔破坏环境下的第二测试结果的具体过程可以参阅前述的第二种实施方式下的实现过程。
在第三种实施方式下，为了加快测量效率，两个环境下的测试(腐蚀测量环境下的测试和插拔破坏环境下的测试)可以同时进行，此时，测试基板上至少包括2个内存插槽。
其中，测量该测试基板上每一对测试端子的接触阻抗值时，可以按照测试端子备注的序号顺序，依次测量相邻两测试端子间的接触阻抗值，例如，测量序号为1和2的相邻两测试端子间的接触阻抗值、测量序号为2和3的相邻两测试端子间的接触阻抗值、测量序号为3和4的相邻两测试端子间的接触阻抗值，以此类推，直至测量完最后一个相邻两测试端子间的接触阻抗值时停止。同理，在测量第一内存的金手指的每一对PIN管脚的接触阻抗值时，也可以金手指的PIN管脚的顺序依次测量相邻两PIN管脚间的接触阻抗值。
其中，第一预设标准测量接触阻抗值为事先测量得到，通过事先对作为基准的内存条(如全新内存条)的每一对PIN管脚的接触阻抗值进行测量，测量得到接触阻抗值即为第一预设标准接触阻抗值。同理，第二预设标准测量接触阻抗值也为事先测量得到，通过事先对插接有作为基准的内存条(如全新内存条)的测量该测试基板上的每一对测试端子的接触阻抗值进行测量，测量得到接触阻抗值即为第二预设标准接触阻抗值。测试时，可以按照金手指的PIN管脚的顺序依次测量相邻两PIN管脚间的接触阻抗值，或者，按照测试端子备注的序号顺序，依次测量相邻两测试端子间的接触阻抗值。一种实施方式下，接触阻抗值与PIN管脚测试序号的关系曲线可以如图4所示。
第一测量接触阻抗值包括多对PIN管脚的接触阻抗值，例如，包括PIN管脚1和PIN管脚2的接触阻抗值、PIN管脚2和PIN管脚3的接触阻抗值、PIN管脚3和PIN管脚4的接触阻抗值……等，同理，第一预设标准测量接触阻抗值也包括多对PIN管脚的接触阻抗值，相应地，第一测试结果也包括多个测量接触阻抗值与标准接触阻抗值的差值，例如，包括PIN管脚1和PIN管脚2的测量接触阻抗值与PIN管脚1和PIN管脚2的标准接触阻抗值的差值、PIN管脚2和PIN管脚3的测量接触阻抗值与PIN管脚2和PIN管脚3的标准接触阻抗值的差值、PIN管脚3和PIN管脚4的测量接触阻抗值与PIN管脚3和PIN管脚4的标准接触阻抗值的差值……。
同理，第二测量接触阻抗值包括多对测试端子的接触阻抗值，第二预设标准测量接触阻抗值也包括多对测试端子的接触阻抗值，相应地，第二测试结果也包括多个测量接触阻抗值与标准接触阻抗值的差值，例如，包括序号为1和2的测试端子的测量接触阻抗值与序号为1和2的测试端子的标准接触阻抗值的差值、序号为2和3的测试端子的测量接触阻抗值与序号为2和3的测试端子的标准接触阻抗值的差值、序号为3和4的测试端子的测量接触阻抗值与序号为3和4的测试端子的标准接触阻抗值的差值……。
在进行LLCR测试时，所使用的测量仪器可以是四端子电阻测试仪，或者是具有测量阻抗功能的设备，如万用表等。
S102：基于所述第一测试结果和所述第二测试结果，判断所述测试基板是否可靠。
在得到第一测试结果和第二测试结果之后，基于第一测试结果和第二测试结果，便可判断测试基板是否可靠。若第一测试结果与第二测试结果的差值在误差范围内，便可确定测试基板可靠，若第一测试结果与第二测试结果的差值超出误差范围，则确定测试基板不可靠。
若S101的实现过程为上述第三种实施方式所示的实现过程，则S102的实现过程可以为：若腐蚀测量环境下的第一测试结果和腐蚀测量环境下的第二测试结果的差值在第一误差范围内，且插拔破坏环境下的第一测试结果和插拔破坏环境下的第二测试结果的差值在第二误差范围内，则得到表征测试基板可靠的判断结果。第一误差范围和第二误差范围可以不同。
该测试基板测试方法可以测量不同环境下对内存的影响，以验证测量方法的准确及有效性。
本申请实施例还提供了一种LLCR测量方法，如图5所示，下面将结合图5对其过程进行说明。
S201:将待测内存条插接于测试基板的内存插槽中。
当需要对待测内存条进行LLCR测量时，将待测内存条插接于测试基板的内存插槽中。其中，内存插槽的每一个接触点在测试基板上都连接一个测试端子。关于测试基板的具体介绍，请参阅前述测试基板实施例的相关内容。
S202:利用测量仪器测量测试基板上每一对测试端子的接触阻抗值。
例如，利用四端子电阻测试仪测量测试基板上每一对测试端子的接触阻抗值。测量时，可以是按照测试端子备注的序号顺序，依次测量相邻两测试端子间的接触阻抗值。其中，具体的测量过程在前面部分已经描述过，此处不再介绍。
S203:将所测量的接触阻抗值与标准接触阻抗值进行比对，得到比对结果。
利用测量仪器测量测试基板上每一对测试端子的接触阻抗值后，将所测量的接触阻抗值与标准接触阻抗值进行比对，得到比对结果。其中，在此之前，还需要获得标准接触阻抗值，一种实施方式下，获得标准接触阻抗值的过程可以是：将作为基准的内存条(如全新内存条)插接于测试基板的内存插槽中，利用测量仪器测量插接有作为基准的内存条的测试基板上每一对测试端子的接触阻抗值，该接触阻抗值即为标准接触阻抗值。
S204:根据比对结果判断所述待测内存条是否合格。
根据比对结果，便可判断该待测内存条是否合格，若比对结果表征测量的接触阻抗值与标准接触阻抗值的差值过大，则表征待测内存条不合格。其中，根据比对结果判断待测内存条是否合格的具体过程已经为本领域技术人员所熟知，在此不再介绍。
其中，方法实施例所使用的测试基板，其实现原理及产生的技术效果和前述测试基板实施例相同，为简要描述，方法实施例部分未提及之处，可参考前述测试基板实施例中相应内容。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。
Claims (8)
1.一种测试基板，其特征在于，包括：
基板；
内存插槽，设置于所述基板上，用于连接内存；
测试端子，设置于所述基板上，所述测试端子的数量与所述内存插槽的接触点的总数量相同，一个接触点对应连接一个所述测试端子，从而利用所述测试端子来替代内存金手指进行LLCR测试；
其中，所述测试端子按照所述内存插槽的接触点的顺序排列，每一个所述测试端子的周边均备注有序号，不同测试端子对应的序号不同；利用所述测试基板的测试端子来替代内存金手指进行LLCR测试，包括：
将待测内存条插接于测试基板的内存插槽中；
利用测量仪器按照测试端子备注的序号顺序，依次测量所述测试基板上相邻两测试端子间的接触阻抗值，直至测量完最后一个相邻两测试端子间的接触阻抗值时停止；
将所测量的接触阻抗值与标准接触阻抗值进行比对，得到比对结果；
根据比对结果判断所述待测内存条是否合格。
2.根据权利要求1所述的测试基板，其特征在于，所述内存插槽的数量为多个并间隔设置。
3.一种LLCR测量方法，其特征在于，包括：
将待测内存条插接于测试基板的内存插槽中；
利用测量仪器测量所述测试基板上每一对测试端子的接触阻抗值，其中，所述内存插槽的每一个接触点在所述测试基板上都连接一个所述测试端子；
将所测量的接触阻抗值与标准接触阻抗值进行比对，得到比对结果；
根据比对结果判断所述待测内存条是否合格；
其中，所述测试端子按照所述内存插槽的接触点的顺序排列，每一个所述测试端子的周边均备注有序号，不同测试端子对应的序号不同；利用测量仪器测量所述测试基板上每一对测试端子的接触阻抗值，包括：
利用测量仪器按照所述测试端子备注的序号顺序，依次测量相邻两测试端子间的接触阻抗值，直至测量完最后一个相邻两测试端子间的接触阻抗值时停止。
4.根据权利要求3所述的方法，其特征在于，在将所测量的接触阻抗值与标准接触阻抗值进行比对之前，所述方法还包括：
将作为基准的内存条插接于测试基板的内存插槽中；
利用所述测量仪器测量插接有所述作为基准的内存条的测试基板上每一对测试端子的接触阻抗值，该接触阻抗值即为所述标准接触阻抗值。
5.一种测试基板测试方法，其特征在于，包括：
在同一测试条件下，分别对第一内存条和插接有第二内存条的测试基板进行LLCR测试，得到第一测试结果和第二测试结果，其中，所述测试基板包括内存插槽和测试端子，所述内存插槽的每一个接触点在所述测试基板上都连接一个所述测试端子，所述第一内存条和所述第二内存条为具有相同属性的内存条；
基于所述第一测试结果和所述第二测试结果，判断所述测试基板是否可靠；
其中，对插接有第二内存条的测试基板进行LLCR测试，包括：
测量所述测试基板上每一对测试端子的接触阻抗值，得到第二测量接触阻抗值；
将所测量的第二测量接触阻抗值与第二预设标准测量接触阻抗值进行比对，得到第二测试结果；
其中，所述测试端子按照所述内存插槽的接触点的顺序排列，每一个所述测试端子的周边均备注有序号，不同测试端子对应的序号不同；测量所述测试基板上每一对测试端子的接触阻抗值，包括：
按照测试端子备注的序号顺序，依次测量所述测试基板上相邻两测试端子间的接触阻抗值，直至测量完最后一个相邻两测试端子间的接触阻抗值时停止。
6.根据权利要求5所述的方法，其特征在于，分别对第一内存条和插接有第二内存条的测试基板进行LLCR测试，得到第一测试结果和第二测试结果，包括：
将所述第一内存条放置于腐蚀测量环境中，测量所述第一内存条的金手指的每一对PIN管脚的接触阻抗值，得到第一测量接触阻抗值；
将所述第一测量接触阻抗值与第一预设标准测量接触阻抗值进行比对，得到所述第一测试结果；
将插接有第二内存条的测试基板放置于所述腐蚀测量环境中，测量该测试基板上每一对测试端子的接触阻抗值，得到第二测量接触阻抗值；
将所述第二测量接触阻抗值与第二预设标准测量接触阻抗值进行比对，得到所述第二测试结果。
7.根据权利要求5所述的方法，其特征在于，分别对第一内存条和插接有第二内存条的测试基板进行LLCR测试，得到第一测试结果和第二测试结果，包括：
将已插拔N次的第一内存条放置于腐蚀测量环境中，测量所述已插拔N次的第一内存条的金手指的每一对PIN管脚的接触阻抗值，得到第一测量接触阻抗值；
将所述第一测量接触阻抗值与第一预设标准测量接触阻抗值进行比对，得到所述第一测试结果；
将插接有已插拔N次的第二内存条的测试基板放置于所述腐蚀测量环境中，测量该测试基板上每一对测试端子的接触阻抗值，得到第二测量接触阻抗值；
将所述第二测量接触阻抗值与第二预设标准测量接触阻抗值进行比对，得到所述第二测试结果，N为大于1的正整数。
8.根据权利要求5所述的方法，其特征在于，分别对第一内存条和插接有第二内存条的测试基板进行LLCR测试，得到第一测试结果和第二测试结果，包括：
分别对第一内存条和插接有第二内存条的测试基板在腐蚀测量环境中进行LLCR测试，得到腐蚀测量环境下的第一测试结果和腐蚀测量环境下的第二测试结果；
分别对已插拔N次的第一内存条和插接有已插拔N次的第二内存条的测试基板进行LLCR测试，得到插拔破坏环境下的第一测试结果和插拔破坏环境下的第二测试结果，N为大于1的正整数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110841032.4A CN113539349B (zh) | 2021-07-23 | 2021-07-23 | 一种测试基板、llcr测量方法及测试基板测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110841032.4A CN113539349B (zh) | 2021-07-23 | 2021-07-23 | 一种测试基板、llcr测量方法及测试基板测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113539349A CN113539349A (zh) | 2021-10-22 |
| CN113539349B true CN113539349B (zh) | 2024-05-28 |
Family
ID=78088911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110841032.4A Active CN113539349B (zh) | 2021-07-23 | 2021-07-23 | 一种测试基板、llcr测量方法及测试基板测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113539349B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003007087A (ja) * | 2001-06-19 | 2003-01-10 | Mitsubishi Electric Corp | メモリのテスト方法、テスト装置及びテスト用メモリモジュール |
| US6636825B1 (en) * | 1999-07-30 | 2003-10-21 | Sun Microsystems, Inc. | Component level, CPU-testable, multi-chip package using grid arrays |
| EP1693790A1 (en) * | 2005-02-18 | 2006-08-23 | Chung-Hsing Tzu | Memory card with replacable memory chip |
| CN102282475A (zh) * | 2009-01-14 | 2011-12-14 | Dtg国际股份有限公司 | 印刷电路板的测试方法 |
| CN103455400A (zh) * | 2013-09-25 | 2013-12-18 | 浪潮电子信息产业股份有限公司 | 一种测试内存smi2信号的方法 |
| CN103869236A (zh) * | 2014-03-31 | 2014-06-18 | 广州华欣电子科技有限公司 | 红外线触摸屏pcba的测试方法和测试治具 |
| CN104297955A (zh) * | 2014-09-24 | 2015-01-21 | 京东方科技集团股份有限公司 | 用于显示面板的对位装置和对位方法 |
| CN105866579A (zh) * | 2016-04-01 | 2016-08-17 | 广州兴森快捷电路科技有限公司 | 一种金手指接触电阻及插拔老化测试装置 |
| CN206097094U (zh) * | 2016-08-04 | 2017-04-12 | 江苏联康电子有限公司 | 一种用于测试电脑主板及内存的转接板 |
| CN109920470A (zh) * | 2019-03-20 | 2019-06-21 | 深圳市东方聚成科技有限公司 | 一种用于内存卡的无损检测装置及检测方法 |
| CN111312327A (zh) * | 2020-02-16 | 2020-06-19 | 苏州浪潮智能科技有限公司 | 一种服务器主板内存槽测试装置及测试方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100348409B1 (ko) * | 2000-12-29 | 2002-08-10 | 삼성전자 주식회사 | 복수의 패턴층을 갖는 테스트 쿠폰 및 이를 이용한 메모리모듈 기판의 유전율 측정 방법 |
-
2021
- 2021-07-23 CN CN202110841032.4A patent/CN113539349B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6636825B1 (en) * | 1999-07-30 | 2003-10-21 | Sun Microsystems, Inc. | Component level, CPU-testable, multi-chip package using grid arrays |
| JP2003007087A (ja) * | 2001-06-19 | 2003-01-10 | Mitsubishi Electric Corp | メモリのテスト方法、テスト装置及びテスト用メモリモジュール |
| EP1693790A1 (en) * | 2005-02-18 | 2006-08-23 | Chung-Hsing Tzu | Memory card with replacable memory chip |
| CN102282475A (zh) * | 2009-01-14 | 2011-12-14 | Dtg国际股份有限公司 | 印刷电路板的测试方法 |
| CN103455400A (zh) * | 2013-09-25 | 2013-12-18 | 浪潮电子信息产业股份有限公司 | 一种测试内存smi2信号的方法 |
| CN103869236A (zh) * | 2014-03-31 | 2014-06-18 | 广州华欣电子科技有限公司 | 红外线触摸屏pcba的测试方法和测试治具 |
| CN104297955A (zh) * | 2014-09-24 | 2015-01-21 | 京东方科技集团股份有限公司 | 用于显示面板的对位装置和对位方法 |
| CN105866579A (zh) * | 2016-04-01 | 2016-08-17 | 广州兴森快捷电路科技有限公司 | 一种金手指接触电阻及插拔老化测试装置 |
| CN206097094U (zh) * | 2016-08-04 | 2017-04-12 | 江苏联康电子有限公司 | 一种用于测试电脑主板及内存的转接板 |
| CN109920470A (zh) * | 2019-03-20 | 2019-06-21 | 深圳市东方聚成科技有限公司 | 一种用于内存卡的无损检测装置及检测方法 |
| CN111312327A (zh) * | 2020-02-16 | 2020-06-19 | 苏州浪潮智能科技有限公司 | 一种服务器主板内存槽测试装置及测试方法 |
Non-Patent Citations (1)
| Title |
|---|
| 杨朝盛.《测量系统分析（MSA）实用指南.机械工业出版社,2020,70-71. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113539349A (zh) | 2021-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20180136272A1 (en) | Fault detection apparatus | |
| JPS63196054A (ja) | 集積回路においてスポット欠陥を検出する装置及び方法 | |
| US3818329A (en) | Cable testing circuit employing a pair of diodes to detect specific conductor pair conditions | |
| CN101983004A (zh) | Pcb板成品绝缘可靠性测试的图形结构及其方法 | |
| CN104142117A (zh) | 用于测量印刷电路板中的层的厚度的方法及设备 | |
| CN115598389A (zh) | 一种探针卡结构及wat测试方法 | |
| CN113539349B (zh) | 一种测试基板、llcr测量方法及测试基板测试方法 | |
| TWI383159B (zh) | 電性連接瑕疵偵測裝置 | |
| CN205720446U (zh) | 接触电阻的测试结构及器件电阻的测试结构 | |
| CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
| TWI383160B (zh) | 電性連接瑕疵偵測系統及方法 | |
| CN210572606U (zh) | 一种内存条vref电路的短路测试仪 | |
| CN212540578U (zh) | 一种测试结构 | |
| KR20110053658A (ko) | 기판의 회로패턴 결함 검사장치 및 검사방법 | |
| CN111007319A (zh) | 插座探针良率的检测电路及方法 | |
| CN201319066Y (zh) | 终端用户用的电能表测量装置 | |
| TW479140B (en) | Apparatus and method for calibrating relative impedance | |
| CN112731111B (zh) | 一种新型pcba器件失效短路测试方法 | |
| CN217901960U (zh) | 一种印制电路板测试装置及印制电路板系统 | |
| TWI803840B (zh) | 電測方法 | |
| CN117148091B (zh) | 一种半导体测试方法、系统、终端及存储介质 | |
| CN102375114B (zh) | 校验dut板质量的方法 | |
| JPS5917259A (ja) | 半導体素子の測定方法 | |
| JP3207849B2 (ja) | コネクタ判別システム | |
| CN116338430A (zh) | 一种高多层板临近导体耐caf性能的性能测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |