CN113539176A - 像素电路及其驱动方法、显示面板和显示装置 - Google Patents

像素电路及其驱动方法、显示面板和显示装置 Download PDF

Info

Publication number
CN113539176A
CN113539176A CN202110864272.6A CN202110864272A CN113539176A CN 113539176 A CN113539176 A CN 113539176A CN 202110864272 A CN202110864272 A CN 202110864272A CN 113539176 A CN113539176 A CN 113539176A
Authority
CN
China
Prior art keywords
transistor
light
electrically connected
reset
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110864272.6A
Other languages
English (en)
Other versions
CN113539176B (zh
Inventor
李玥
周星耀
张蒙蒙
黄高军
徐玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma AM OLED Co Ltd filed Critical Shanghai Tianma AM OLED Co Ltd
Priority to CN202110864272.6A priority Critical patent/CN113539176B/zh
Publication of CN113539176A publication Critical patent/CN113539176A/zh
Priority to US17/515,771 priority patent/US20220051633A1/en
Application granted granted Critical
Publication of CN113539176B publication Critical patent/CN113539176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明实施例公开了一种像素电路及其驱动方法、显示面板和显示装置，该像素电路包括驱动晶体管、节点控制模块、数据写入模块、发光控制模块、发光元件、复位信号端、数据信号端和第一电源端；节点控制模块用于在复位阶段，存储复位信号端的复位信号，并对驱动晶体管的栅极进行复位，以及在发光阶段，控制第一电源端的电源信号写入至驱动晶体管的栅极；数据写入模块用于在数据写入阶段，将数据信号端的数据信号写入至驱动晶体管的栅极，并将驱动晶体管的阈值电压补偿至驱动晶体管的栅极；发光控制模块用于在发光阶段，控制驱动晶体管根据其栅极的电位产生的驱动电流提供至发光元件，以驱动发光元件进行发光。

Description

像素电路及其驱动方法、显示面板和显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板和显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)显示器具有自发光、驱动电压低、发光效率高、响应时间短、可实现柔性显示等优点，而成为当前最具发展潜力的显示器。
OLED显示器的OLED元件可以为电压驱动型元件或电流驱动型元件。对于电流驱动型元件，需要设置相应的像素电路为OLED元件提供驱动电流，以使OLED元件能够发光。通常像素电路包括驱动晶体管，通过向驱动晶体管栅极写入数据信号以及进行阈值抓取，在电源电压的驱动下驱动晶体管根据其栅极的电位提供相应的驱动电流，使得OLED元件发出相应亮度的光。由于OLED元件的不同发光亮度等级对应不同的驱动电流，而不同的驱动电流与驱动晶体管的栅极电位对应，即不同的驱动电流与不同的数据信号对应，当OLED元件具有较大的亮度变化范围时，则需要向驱动晶体管的栅极提供具有较大电压变化范围的数据信号，这将不利于像素电路的低功耗，即不利于包括该像素电路的显示面板的低功耗。
发明内容
针对上述存在问题，本发明实施例提供一种像素电路及其驱动方法、显示面板和显示装置，以降低像素电路的功耗，从而降低包括该像素电路的显示面板和显示装置的功耗。
第一方面，本发明实施例提供了一种像素电路，包括：驱动晶体管、节点控制模块、数据写入模块、发光控制模块、发光元件、复位信号端、数据信号端和第一电源端；
所述节点控制模块用于在复位阶段，存储所述复位信号端的复位信号，并对所述驱动晶体管的栅极进行复位，以及在发光阶段，控制所述第一电源端的电源信号写入至所述驱动晶体管的栅极；
所述数据写入模块用于在数据写入阶段，将所述数据信号端的数据信号写入至所述驱动晶体管的栅极，并将所述驱动晶体管的阈值电压补偿至所述驱动晶体管的栅极；
所述发光控制模块用于在所述发光阶段，控制所述驱动晶体管根据其栅极的电位产生的驱动电流提供至所述发光元件，以驱动所述发光元件进行发光。
第二方面，本发明实施例还提供了一种像素电路的驱动方法，用于驱动像素电路，所述像素电路包括驱动晶体管、节点控制模块、数据写入模块、发光控制模块、发光元件、复位信号端、数据信号端和第一电源端，所述像素电路的驱动方法包括：
在复位阶段，所述节点控制模块将所述复位信号端的复位信号写入至所述驱动晶体管的栅极，以对所述驱动晶体管的栅极进行复位；
在数据写入阶段，所述数据写入模块控制所述数据信号端的数据信号写入至所述驱动晶体管的栅极，并将所述驱动晶体管的阈值电压补偿至所述驱动晶体管的栅极；
在发光阶段，所述节点控制模块控制所述第一电源端的正性电源信号写入至所述驱动晶体管的栅极；所述发光控制模块控制所述驱动晶体管根据其栅极的电位产生的驱动电流提供至所述发光元件，以驱动所述发光元件进行发光。
第三方面，本发明实施例还提供一种显示面板，包括：上述像素电路。
第四方面，本发明实施例还提供一种显示装置，包括：上述显示面板。
本发明实施例提供的像素驱动电路及其驱动方法、显示面板和显示装置，通过节点控制模块在发光阶段将第一电源端的电源信号写入至驱动晶体管的栅极，抬高驱动晶体管的栅极的电位，以在数据写入阶段仅需将在较小电压值范围内变化的数据信号写入至驱动晶体管的栅极，即可使驱动晶体管根据其栅极电位提供的相应的驱动电流，使得发光元件能够呈现相应的亮度，从而有利于像素电路的低功耗，进而有利于显示面板和显示装置的低功耗；同时，当在数据写入阶段写入至驱动晶体管的栅极的数据信号的电压值较小时，能够将该具有较小电压值的数据信号快速地写入至驱动晶体管的栅极，缩短数据信号写入的时间，从而能够改善高频驱动时，数据写入时间不足的问题，进而提高显示面板的显示效果。此外，通过节点控制模块在复位阶段将复位信号端的复位信号提供至驱动晶体管的栅极，对驱动晶体管的栅极进行复位，以确保数据写入阶段中数据写入模块能够将数据信号端的数据信号写入至驱动晶体管的栅极；并且，数据写入模块在数据写入阶段将数据信号写入至驱动晶体管的栅极的同时，还将驱动晶体管的阈值电压补偿至驱动晶体管的栅极，使得驱动晶体管根据其栅极的电位最终产生的驱动电流与其阈值电压无关，以在发光阶段，发光控制模块控制驱动晶体管产生的驱动电流提供至发光元件，驱动发光元件进行发光时，能够避免驱动晶体管的阈值电压波动对发光元件的发光亮度造成影响，从而有利于提高显示面板的显示均一性。
附图说明
图1是本发明实施例提供的一种像素电路的结构示意图；
图2是本发明实施例提供的又一种像素电路的结构示意图；
图3是本发明实施例提供的一种像素电路的具体电路图；
图4是本发明实施例提供的又一种像素电路的具体电路图；
图5是与图3对应的一种像素电路的驱动时序图；
图6是本发明实施例提供的又一种像素电路的具体电路图；
图7是与图6对应的一种像素电路的驱动时序图；
图8是本发明实施例的又一种像素电路的具体电路图；
图9是与图8对应的一种像素电路的驱动时序图；
图10是本发明实施例提供的又一种像素电路的具体电路图；
图11是与图10对应的一种像素电路的驱动时序图；
图12是本发明实施例提供的又一种像素电路的结构示意图；
图13是与图12对应的一种像素电路的驱动时序图；
图14是本发明实施例提供的又一种像素电路的具体电路图；
图15是与图14对应的一种像素电路的驱动时序图；
图16是本发明实施例提供的一种像素电路的俯视结构示意图；
图17-图22是与图16对应的一种像素电路的膜层的结构示意图；
图23是本发明实施例提供的一种像素电路的剖面结构示意图；
图24是本发明实施例提供的又一种像素电路的俯视结构示意图；
图25是与图24对应的一种像素电路的剖面结构示意图；
图26是本发明实施例提供的又一种像素电路的俯视结构示意图；
图27-图32是与图26对应的一种像素电路的膜层的结构示意图；
图33是本发明实施例提供的又一种像素电路的俯视结构示意图；
图34-图39是与图33对应的一种像素电路的膜层的结构示意图；
图40是本发明实施例提供的又一种像素电路的俯视结构示意图；
图41-图46是与图40对应的一种像素电路的膜层的结构示意图；
图47是本发明实施例提供的又一种像素电路的具体电路图；
图48是与图47对应的一种像素电路的驱动时序图；
图49是本发明实施例提供的又一种像素电路的具体电路图；
图50是本发明实施例提供的一种像素电路的驱动时序图；
图51是本发明实施例提供的又一种像素电路的具体电路图；
图52是本发明实施例提供的又一种像素电路的具体电路图；
图53是本发明实施例提供的一种像素电路的驱动方法的流程图；
图54是本发明实施例提供的一种显示面板的结构示意图；
图55是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
当以灰阶代表发光元件的亮度等级时，发光元件的发光亮度可在0～255的灰阶范围内变化，使得发光元件的发光亮度呈现不同亮度等级时，需向像素电路的驱动晶体管的栅极写入具有不同电压的数据信号。示例性的，当与0灰阶对应的数据信号的电压为第一电压，与255灰阶对应的数据信号的电压为第二电压时，提供至驱动晶体管的栅极的数据信号的电压会在第一电压至第二电压的范围内变化，且当第一电压和第二电压均为较大的数值时，使得提供至驱动晶体管的栅极的数据信号会在较大的电压值的范围内变化。由于像素电路的功耗与数据信号的电压值呈正相关，即所提供的数据信号的电压值越大，该像素电路的功耗越大。因此，如何确保发光元件呈现相应亮度等级的光的前提下，降低像素电路的功耗成为当前亟待解决的技术问题。
为解决上述技术问题，本发明实施例提供一种像素电路，该像素电路包括驱动晶体管、节点控制模块、数据写入模块、发光控制模块、发光元件、复位信号端、数据信号端和第一电源端；节点控制模块用于在复位阶段，存储复位信号端的复位信号，并对驱动晶体管的栅极进行复位，以及在发光阶段，控制第一电源端的电源信号写入至驱动晶体管的栅极；数据写入模块用于在数据写入阶段，将数据信号端的数据信号写入至驱动晶体管的栅极，并将驱动晶体管的阈值电压补偿至驱动晶体管的栅极；发光控制模块用于在发光阶段，控制驱动晶体管根据其栅极的电位产生的驱动电流提供至发光元件，以驱动发光元件进行发光。
采用上述技术方案，一方面，通过节点控制模块在发光阶段将第一电源端的电源信号写入至驱动晶体管的栅极，抬高驱动晶体管的栅极的电位，以在数据写入阶段仅需将在较小电压值范围内变化的数据信号写入至驱动晶体管的栅极，即可使驱动晶体管根据其栅极电位提供的相应的驱动电流，使得发光元件能够呈现相应的亮度，从而有利于像素电路的低功耗，进而有利于显示面板和显示装置的低功耗；同时，当在数据写入阶段写入至驱动晶体管的栅极的数据信号的电压值较小时，能够将该具有较小电压值的数据信号快速地写入至驱动晶体管的栅极，缩短数据信号写入的时间，从而能够改善高频驱动时，数据写入时间不足的问题，进而提高显示面板的显示效果。第二方面，通过节点控制模块在复位阶段将复位信号端的复位信号提供至驱动晶体管的栅极，对驱动晶体管的栅极进行复位，以确保数据写入阶段中数据写入模块能够将数据信号端的数据信号写入至驱动晶体管的栅极；并且，数据写入模块在数据写入阶段将数据信号写入至驱动晶体管的栅极的同时，还将驱动晶体管的阈值电压补偿至驱动晶体管的栅极，使得驱动晶体管根据其栅极的电位最终产生的驱动电流与其阈值电压无关，以在发光阶段，发光控制模块控制驱动晶体管产生的驱动电流提供至发光元件，驱动发光元件进行发光时，能够避免驱动晶体管的阈值电压波动对发光元件的发光亮度造成影响，从而有利于提高显示面板的显示均一性。
以上是本发明的核心思想，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。以下将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
图1是本发明实施例提供的一种像素电路的结构示意图，如图1所示，像素电路100包括驱动晶体管T、节点控制模块10、数据写入模块20、发光控制模块30、发光元件40、复位信号端REF、数据信号端DATA和第一电源端PVDD。在复位阶段，节点控制模块10存储复位信号端REF的复位信号，并对驱动晶体管T的栅极进行复位，为后续数据信号的写入做准备；在数据写入阶段，数据写入模块20将数据信号端DATA的数据信号写入至驱动晶体管T的栅极；同时，在数据写入阶段，数据写入模块20还将驱动晶体管T的阈值电压补偿至驱动晶体管T的栅极，使得数据写入阶段结束时，驱动晶体管T的栅极电位Vg至少包括驱动晶体管的阈值电压和数据信号端DATA的数据信号；在发光阶段，驱动晶体管T所产生的驱动电流Id为：
Id＝K*(Vg-Vs-Vth)2
其中，K为与驱动晶体管T的结构相关的系数，Vs为驱动晶体管的第一极电位，Vth为驱动晶体管T的阈值电压。由于数据写入阶段之后，驱动晶体管T的栅极电位Vg包括驱动晶体管的阈值电压Vth，以抵消阈值电压Vth对驱动电流Id的贡献，使得驱动晶体管T产生的驱动电与其阈值电压Vth无关，以防止驱动晶体管的阈值漂移而影响驱动晶体管T在发光阶段所提供的驱动电流Id，从而在发光控制模块30控制驱动晶体管T产生的驱动电流提供至发光元件40时，能够确保发光元件40呈现相应的发光亮度，提高发光元件40的发光效果，且在将该像素电路100应用于显示面板中时，能够提高显示面板的显示效果。
可以理解的是，发光元件所需呈现的发光亮度不同，数据写入阶段写入至驱动晶体管的栅极的数据信号的电压不同。当驱动晶体管的沟道类型为P型时，发光元件的发光亮度越低，驱动晶体管所需提供的驱动电流越小，此时驱动晶体管的栅极的电位越高，使得在数据写入阶段，数据写入模块写入至驱动晶体管的栅极的电压越大，即提供至数据信号端的数据信号的电压越大；反之，发光元件的发光亮度越高，在数据写入阶段，数据写入模块写入至驱动晶体管T的栅极的电压越小，即提供至数据信号端的数据信号的电压越小。而当驱动晶体管的沟道类型为N型时，发光元件的发光亮度越低，提供至数据信号端的数据信号的电压越小；发光元件的发光亮度越高，提供至数据信号端的数据信号的电压越高。但是，由于像素电路的功耗与向其数据信号端提供的数据信号的电压相关，因此当数据信号的电压在大于的电压范围内变化时，无论较高显示亮度对应的数据信号，还是较低显示亮度对应的数据信号，其均会具有相应的功耗；并且，在同等条件下，像素电路的功耗会随数据信号的电压增大而增大。
继续参考图1，通过在数据写入阶段，向数据信号端DATA提供具有较小电压值的数据信号，虽然该较小电压值的数据信号与发光元件40所应呈现的亮度不匹配，但是在发光阶段，节点控制模块10可控制第一电源端PVDD的电源信号写入至驱动个晶体管T的栅极，以抬高驱动晶体管T的栅极的电位，使得驱动晶体管T的栅极电位能够与其所应提供的驱动电流对应，进而与发光元件40所应呈现的发光亮度对应。如此，在发光阶段，仅需要向数据信号端DATA提供具有较小电压值的数据信号，即可满足发光元件40的发光需求，从而有利于降低像素电路100的功耗，进而能够降低包括该像素电路100的显示面板的功耗。
相应的，高频驱动模式是指显示面板具有较高刷新频率的驱动模式，此时显示面板中像素电路的驱动周期较短，使得像素电路的复位阶段、数据写入阶段以及发光阶段均相应缩短，从而在数据写入阶段需要快速、准确地将数据信号写入至驱动晶体管的栅极，以确保驱动晶体管的栅极具有足够的电压信号产生相应的驱动电流，驱动发光元件呈现出相应亮度等级的光；并且，由于数据写入阶段，需写入至驱动晶体管的栅极的数据信号的电压越高，数据写入阶段所需的时间越长；因此，通过在数据写入阶段，写入至驱动晶体管T的数据信号的电压越小，所需的时间越少，从而能够相应缩短数据写入阶段的时间以及缩短驱动晶体管阈值抓取(即阈值补偿)的时间，改善高频驱动模式下充电时间不足的问题，进而在高频驱动模式下，也能够确保显示面板具有优异的显示效果。
可以理解的是，本发明实施例中在数据写入阶段，数据写入模块向驱动晶体管的栅极写入的数据信号具有较小电压，这使得数据信号仅需在较小电压值的范围内变化，即无论是较高发光亮度对应的数据信号的电压，还是较低发光亮度对应的数据信号的电压均为较小的电压值，即无论发光元件需呈现何种的发光亮度，数据信号端的数据信号的电压值均较小，从而在较高亮度到较低亮度的所有亮度范围内，均能够降低像素电路的功耗，均能够改善高频驱动模式下充电时间不足的问题。
可选的，继续参考图1，节点控制模块10还用于在复位阶段，将复位信号端REF的复位信号写入至驱动晶体管T的第一极，以对驱动晶体管T的第一极进行复位。如此，在复位阶段，能够同时对驱动晶体管T的栅极和第一极进行复位，即驱动晶体管T的栅极与其第一极均为复位信号端REF的复位信号，使得每个驱动周期的复位阶段，驱动晶体管T的栅极和其第一极均能够处于固定的状态，以防因驱动晶体管T的迟滞效应，而不利于数据写入阶段中数据信号的写入，从而有利于提高写入至驱动晶体管T的栅极的数据信号的准确度，提高发光元件40的发光亮度的精度，进而提高显示面板的显示效果。
可选的，图2是本发明实施例提供的又一种像素电路的结构示意图，如图2所示，像素电路100还包括第二电源端PVEE；此时，发光控制模块30包括第一发光控制单元31和第二发光控制单元32。此时，节点控制模块10分别与复位信号端REF、第一发光控制单元31、驱动晶体管T的第一极和驱动晶体管T的栅极电连接；第一发光控制单元31还与驱动晶体管T的第一极和第一电源端PVDD电连接；第二发光控制单元32分别与驱动晶体管T的第二极和发光元件40的阳极电连接；所述发光元件40的阴极与第二电源端PVEE电连接。
具体的，在复位阶段，节点控制模块10可在存储复位信号端REF的复位信号的同时，分别对驱动晶体管T的栅极和第一极进行复位，以为后续数据信号的写入做准备；而在发光阶段，节点控制模块10可以通过第一发光控制单元31接收第一电源端PVDD的电源信号，并将该电源信号写入至驱动晶体管T的栅极，以抬高驱动晶体管T的栅极电位，以使驱动晶体管T根据其栅极电位产生的驱动电流能够与发光元件40所需呈现的发光亮度相匹配；同时，在发光阶段，第一发光控制单元31和第二发光控制单元32会控制第一电源端PVDD与第二电源端PVEE之间形成电流通路，使得驱动晶体管T产生的驱动电流提供至发光元件40，以驱动发光元件40进行准确地发光。
需要说明的是，在本发明实施例中节点控制模块、数据写入模块、第一发光控制单元以及第二发光控制单元均可以包括有源器件和/或无源器件，有源器件可以包括但不限于晶体管等，无源器件可以包括但不限于电阻、电容、电感等。在能够实现各个功能模块的功能作用的前提下，本发明实施例对各个功能模块的结构不做具体限定。
以下就典型的示例，对本发明实施例中各功能模块的结构进行示例性的说明。
可选的，图3是本发明实施例提供的一种像素电路的具体电路图，如图3所示，像素电路100还包括第一扫描端S1和第二扫描端S2；此时，节点控制模块10可以包括第一晶体管M1、第二晶体管M2和存储电容Cst；第一晶体管M1的栅极与第一扫描端S1电连接，第二晶体管M2的栅极与第二扫描端S2电连接；第一晶体管M1的第一极与复位信号端REF电连接；第一晶体管M1的第二极、第二晶体管M2的第一极以及存储电容Cst的第一极板电连接于第一节点N1；存储电容Cst的第二极板与驱动晶体管T的栅极电连接于第二节点N2；第二晶体管M2的第二极与驱动晶体管T的第一极电连接于第三节点N3；其中，第一发光控制单元31与节点控制模块10电连接于第三节点N3。此时，第一晶体管M1可在第一扫描端S1的第一扫描信号的控制下导通或关闭，第二晶体管M2可在第二扫描端S2的控制下导通或关闭。
其中，在复位阶段，第一扫描端S1的第一扫描信号Scan1可控制第一晶体管M1导通，以及第二扫描S2的第二扫描信号Scan2可控制第二晶体M2导通，使得复位信号端REF的复位信号Vref能够通过导通的第一晶体管M1传输至第一节点N1，Vref存储于存储电容Cst中，以对第一节点N1和存储电容Cst进行复位，并由存储电容Cst将复位信号Vref耦合至第二节点N2，以对驱动晶体管T的栅极进行复位；同时，复位信号Vref还通过导通的第二晶体M2传输至第三节点N3，以对驱动晶体管T的第一极进行复位。
在数据写入阶段，第一扫描端S1的第一扫描信号Scan1可控制第一晶体管M1保持导通状态，第一节点N1的电位保持为Vref；第二扫描端S2的第二扫描信号Scan2可控制第二晶体管M2为关闭状态，数据写入模块20将数据信号端DATA的数据信号Vdata写入至第二节点N2，并将驱动晶体管T的阈值电压Vth补偿至第二节点N2。如此，在数据写入阶段结束时，存储电容Cst的第一极板的电位为Vref，存储电容Cst的第二极板的电位为Vdata+Vth，使得存储电容Cst的两端保持相对平衡的状态。
相应的，由于第一发光控制单元31与节点控制模块10电连接于第三节点N3，因此，在发光阶段，第一发光控制单元31可控制第一电源端PVDD的电源信号Vdd传输至第三节点N3；同时，第一扫描端S1的第一扫描信号Scan1控制第一晶体管M1关闭，第二扫描端S2的第二扫描信号Scan2控制第二晶体M2导通，使得电源信号Vdd通过导通的第二晶体管M2传输至第一节点N1，使得第一节点N1的电位由Vref变为Vdd；此时，第一节点N1的电位升高了ΔV＝Vdd-Vref，且因存储电容Cst的耦合作用，使得第二节点N2同样升高ΔV，以达到抬高第二节点N2的电位的目的，即在发光阶段，可抬高驱动晶体管T的栅极的电位，使得驱动晶体管T能够根据抬高后的栅极电位产生相应的驱动电流，驱动发光元件40进行发光。
其中，当第一发光控制单元31包括第一发光控制晶体管M4时，该第一发光控制晶体管M4的第一极与第一电源端PVDD电连接，第一发光控制晶体管M4的第二极与第三节点电连接。
需要说明的是，本发明实施例中晶体管与晶体管之间的电连接、晶体管与信号端之间的电连接、以及其它需要电连接的器件之间的电连接均可以为直接接触式的连接、通过相应的信号线连接、或者通过相应的器件(如晶体管)进行连接等，在能够实现本发明实施例的核心发明点的前提下，本发明实施例对电连接的具体实现方式不做限定。
还需要说明的是，图3仅为本发明实施例示例性的附图，图3中仅示例性的示出了第一发光控制单元31与节点控制模块10电连接于第三节点N3，而在本发明实施例中，第一发光控制单元还可以与节点控制模块电连接于第一节点。
示例性的，图4是本发明实施例提供的又一种像素电路的具体电路图，图4中与图3中相同之处，可参照上述对图3的描述，在此不再赘述，此处仅对图4与图3不同之处进行示例性的说明。如图4所示，当第一发光控制单元31与节点控制模块10电连接于第一节点N1时，第一发光控制单元31可通过第二晶体管M2与驱动晶体管T的第一极电连接。如此，在发光阶段，第一发光控制单元10可控制第一电源端PVDD的电源信号Vdd传输至第一节点N1，使得第一节点N1的电位升高ΔV，此时由存储电容Cst的耦合作用，同样能够将第二节点N2的电位抬高ΔV，以达到抬高驱动晶体管T的栅极的电位的目的；同时，第二晶体管M2在第二扫描端S2的第二扫描信号的控制下导通，使得电源信号Vdd通过导通的第二晶体管M2传输至第三节点N3，确保第一电源端PVDD与第二电源端PVEE之间能够形成电流通路。
其中，当第一发光控制单元31包括第一发光控制晶体管M4时，该第一发光控制晶体管M4的第一极与第一电源端PVDD电连接，第一发光控制晶体管M4的第二极与第一节点电连接。
可以理解的是，图3和图4中示出的第一发光控制单元31与节点控制模块10的两种连接方式中，第一晶体管M1和第二晶体管M2的导通或关闭的情况相同；因此，在第一晶体管M1与第二晶体管M2的沟道类型保持不变时，图3和图4对应的驱动时序相同。
为便于描述，在没有特殊说明的情况下，本发明实施例均以第一发光控制单元31与节点控制模块30电连接于第三节点N3(如图3所示)为例，对本发明实施例的技术方案进行示例性的说明。
如图3所示，像素电路100还包括第六扫描端S6和发光控制端Em，第一发光控制单元31包括第一发光控制晶体管M4，第二发光控制单元32包括第二发光控制晶体管M5，数据写入模块20包括数据写入晶体管M6和阈值补偿晶体管M7；第一发光控制晶体M4的栅极和第二发光控制晶体管M5的栅极均与发光控制端Em电连接，数据写入晶体管M6和阈值补偿晶体管M7的栅极均与第六扫描端S6电连接；第一发光控制晶体管M4的第一极与第一电源端PVDD电连接，第一发光控制晶体管M4的第二极与驱动晶体管T的第一极和第二晶体管M2的第二极电连接于第二节点N3；第二发光控制晶体管M4的第一极与驱动晶体管T的第二极电连接，第二发光控制晶体管M4的第二极与发光元件40的阳极电连接；数据写入晶体管M6的第一极与数据信号端DATA电连接，数据写入晶体管M6的第二极与驱动晶体管T的第一极电连接，阈值补偿晶体管M7的第一极与驱动晶体管T的第二极电连接，阈值补偿晶体管M7的第二极与驱动晶体管T的栅极电连接。此时，第一发光控制晶体管M4和第二发光控制晶体管M5均在发光控制端Em的发光控制信号Emit的控制下导通或关闭，数据写入晶体管M6和阈值补偿晶体管M7均在第六扫描端S6的第六扫描信号的控制下导通或关闭。
示例性的，以图3中各晶体管的沟道类型均为P型晶体管为例。图5是与图3对应的一种像素电路的驱动时序图。结合图3和图5，像素电路100的具体工作原理为：
在复位阶段T1，第一扫描信号端S1的第一扫描信号Scan1为能够控制第一晶体管M1导通的使能电平，第二扫描信号端S2的第二扫描信号Scan2为能够控制第二晶体管M2导通的使能电平，第六扫描端S6的第六扫描信号Scan6为控制数据写入晶体管M6和阈值补偿晶体管M7关闭的非使能电平，发光控制端Em的发光控制信号Emit为控制第一发光控制晶体管M4和第二发光控制晶体管M5关闭的非使能电平；此时，复位信号端REF的复位信号Vref通过导通的第一晶体管M1传输至第一节点N1，以对第一节点N1进行复位，并存储于存储电容Cst中，同时由存储电容Cst耦合至第二节点N2，以对第二节点N2进行复位，即对驱动晶体管T的栅极进行复位；复位信号端REF的复位信号Vref，还通过导通的第二晶体管M2由第一节点N1传输至第三节点N3，以对驱动晶体管T的第一极进行复位；如此，驱动晶体管T的栅极和第一极均由复位信号Vref进行复位，以使驱动晶体管T由上一驱动周期的偏置状态恢复至非偏置状态，并为数据信号的写入做准备。在复位阶段T1结束时，第一节点N1、第二节点N2以及第二节点N3的电位均为复位信号Vref的电压值。
在数据写入阶段T2，第一扫描信号端S1的第一扫描信号Scan1控制第一晶体管M1保持导通状态，第二扫描信号端S2的第二扫描信号Scan2变为控制第二晶体管M2关闭的非使能电平，第六扫描端S6的第六扫描信号Scan6变为控制数据写入晶体管M6和阈值补偿晶体管M7导通的使能电平，发光控制端Em的发光控制信号Emit控制第一发光控制晶体管M4和第二发光控制晶体管M5保持关闭状态；数据信号端DATA的数据信号Vdata依次通过导通的数据写入晶体管M6、驱动晶体管T以及阈值补偿晶体管M7写入至第二节点N2，并存储于存储电容Cst中，直至驱动晶体管T的栅极与其第一极的电位差为该驱动晶体管T的阈值电压Vth时，驱动晶体管T处于关闭的临界状态，使得在数据写入阶段结束时，第二节点N2的电位VN2＝Vdata+Vth，从而在数据信号Vdata的写入的同时，还将驱动晶体T的阈值电压补偿至第二节点N2；此外，复位信号端Ref的复位信号Vref通过导通的第一晶体管M1传输至第一节点N1，使得第一节点N1的电位保持为复位信号Vref的电压值，即第一节点N1的电位VN1＝Vref。在数据写入阶段T2，数据信号端DATA的数据信号Vdata的电压值为较小的电压值，当驱动晶体管T直接根据此时第二节点N2的电位产生的驱动电流Id，驱动发光元件40进行发光时，发光元件40所呈现的发光亮度，并非其实际应呈现的发光亮度；但是，因数据信号端DATA的数据信号Vdata的电压值为较小的电压值，会使得第二节点N2快速的充电至Vdata+Vth，从而能够缩短充电时间，满足高频驱动的充电要求，且能够确保此阶段像素电路100具有较低的功耗。
在发光阶段T3，第一扫描信号端S1的第一扫描信号Scan1变为控制第一晶体管M1关闭的非使能电平，第二扫描信号端S2的第二扫描信号Scan2变为控制第二晶体管M2导通的使能电平，第六扫描端S6的第六扫描信号Scan6变为控制数据写入晶体管M6和阈值补偿晶体管M7关闭的非使能电平，发光控制端Em的发光控制信号Emit变为控制第一发光控制晶体管M4和第二发光控制晶体管M5导通的使能电平；此时，第一电源端PVDD的电源信号Vdd通过导通的第一发光控制晶体管M4传输至第三节点N3，并通过导通的第二晶体管M2传输至第一节点N1，使得第一节点N1的电位由Vref变为Vdd，第一节点N1的电位升高了ΔV＝Vdd-Vref，因存储电容Cst的耦合作用，使得第二节点N2的电位同样被抬高ΔV＝Vdd-Vref，使得第二节点N2的电位由Vdata+Vth变为Vdata+Vth+Vdd-Vref，使得第二节点N2的电位升高；同时，因第三节点N3的电位为电源信号Vdd的电压值，使得驱动晶体管T的栅极与其第一极的电压差Vgs变为：
Vgs＝Vg-Vs＝Vdata+Vth+Vdd-Vref-Vdd＝Vdata+Vth-Vref
而驱动晶体管T为P型晶体管时，其导通条件为Vgs小于其阈值电压Vth，即：
Vdata+Vth-Vref＜Vth
也即：
Vdata-Vref＜0
此时，可使复位信号端REF的复位信号Vref的电压大于数据信号端DATA的数据信号Vdata的电压，即，当数据信号Vdata为一较小的正值时，在能够满足对驱动晶体管T的栅极以及驱动晶体管的第一极进行复位的前提下，复位信号端REF的复位信号Vref的电压可以为任意大于数据信号Vdata的电压的正值；或者，当数据信号端DATA的数据信号Vdata的电压可以为负值的时候，复位信号端REF的复位信号Vref的电压可以为大于Vdata的负值。如此，可使驱动晶体管T再次处于导通状态，驱动晶体管T根据抬高后的第二节点N2的电位产生的驱动电流Id为：
Id＝K*(Vg-Vs-Vth)2
＝K*(Vdata+Vth+Vdd-Vref-Vdd-Vth)2
＝K*(Vdata-Vref)2
其中，K为与驱动晶体管T的结构相关的系数；如此，驱动晶体管T产生的驱动电流Id与其自身的阈值电压无关，将该驱动电流Id提供至发光元件40的阳极，以对发光元件40的阳极进行充电，直至发光元件40的阳极的电位与其阴极接收到的第二电源端PVEE的电源信号Vee之间的压差大于发光元件40发光阈值电压时，发光元件40开始发光，且此时发光元件40的发光亮度与其应呈现的发光亮度保持一致，从而能够将降低像素电路100的功耗的前提下，提高发光元件40的发光精度，提高显示面板的显示效果。
需要说明的是，图3中仅示例性地示出了各晶体管的沟道类型均为P型，对于P型晶体管，其使能电平为低电平，非使能电平为高电平；而在本发明实施例中，各晶体管的沟道类型也可以为N型，对于N型晶体管，其使能电平为高电平，非使能电平为低电平，即在其栅极接收到的信号为高电平信号时导通，而在其栅极接收到的信号为低电平信号时关闭。因此，当像素电路中晶体管的沟道类型为N型时，仅需要适应性改变第一扫描端、第二扫描端、第六扫描端以及发光控制端的信号的电平信号即可。本发明实施例对像素电路中各晶体管的沟道类型不做具体限定。
可选的，图6是本发明实施例提供的又一种像素电路的具体电路图，如图6所示，第一晶体管M1、数据写入晶体管M6以及阈值补偿晶体管M7的沟道类型可以为N型，而第二晶体管M2、第一发光控制晶体M4和第二发光控制晶体管M5的沟道类型可以为P型。即第一晶体管M1的沟道类型可以与第一发光控制晶体管M4的沟道类型不同，第二晶体管M2可以与数据写入晶体管M6的沟道类型不同。
此外，由于第一晶体管M1在复位阶段和数据写入阶段导通，以及在发光阶段关闭；而第一发光控制晶体管M4在复位阶段和数据写入阶段关闭，以及在发光阶段导通；因此，当第一晶体管M1的沟道类型与第一发光控制晶体管M4的沟道类型不同时，第一扫描端S1可以复用为发光控制端Em，使得第一扫描端S1的第一扫描信号Scan1在控制第一晶体管M1导通时，能够控制第一发光控制晶体管M4关闭，以及在控制第一晶体管M1关闭时，能够控制第一发光控制晶体管M4导通；如此，能够减少像素电路100中信号端的数量，简化像素电路100的结构，同时减少向像素电路100提供的信号的数量；由于向像素电路100提供信号的类型和数量越多，需要涉及的信号转换电路越复杂，致使成本越高，因此当向像素电路100提供的信号的数量减少时，还有利于简化显示面板的结构，降低显示面板的成本。
示例性的，图7是与图6对应的一种像素电路的驱动时序图，结合参考图6和图7所示，在复位阶段T1和数据写入阶段T2，第一扫描端S1的第一扫描信号Scan1为高电平，该高电平的第一扫描信号Scan1控制第一晶体管M1处于导通状态，以及控制第一发光控制晶体管M4处于关闭状态；而在发光阶段T3，第一扫描端S1的第一扫描信号Scan1变为低电平，该低电平的第一扫描信号Scan1控制第一发光控制晶体管M4处于导通状态，以及控制第一晶体管M1处于关闭状态。
同样的，由于第二晶体管M2在复位阶段和发光阶段导通以及，在数据写入阶段关闭；而数据写入晶体管M6在数据写入阶段导通，以及在复位阶段和发光阶段关闭；因此，当第二晶体管M2的沟道类型与数据写入晶体管M6的沟道类型不同时，第二扫描端S1可以复用为第六扫描端S6，使得第二扫描端S2的第二扫描信号Scan2在控制第二晶体管M2导通时，能够控制数据写入晶体管M6关闭，以及在控制第二晶体管M2关闭时，能够控制数据写入晶体管M6导通；如此，同样能够减少像素电路100中信号端的数量，简化像素电路100的结构，以及减少向像素电路100提供的信号的数量，从而简化显示面板的结构，降低显示面板的成本。
示例性的，继续结合参考图6和图7，在复位阶段T1，第二扫描端S1的第二扫描信号Scan2为低电平，该低电平的第二扫描信号Scan2控制第二晶体管M2处于导通状态，以及控制数据写入晶体管M6处于关闭状态；在数据写入阶段T2，第二扫描端S1的第二扫描信号Scan2变为高电平，该高电平的第二扫描信号Scan2控制数据写入晶体管M6处于导通状态，以及控制第二晶体管M2处于关闭状态；在发光阶段T2，第二扫描端S1的第二扫描信号Scan2变为低电平，该低电平的第二扫描信号Scan2控制第二晶体管M2处于导通状态，以及控制数据写入晶体管M6处于关闭状态。
需要说明的是，图6和图7仅为本发明实施例示例性的附图，图6中仅示例性的示出了第一晶体管M1的沟道类型为N型，第一发光控制晶体管M4的沟道类型为P型；而在本发明实施例中第一晶体管M1的沟道类型也可以为P型，此时第一发光控制晶体管M4的沟道类型为N型。
同样的，图6中仅示例性的示出了第二晶体管M2的沟道类型为P型，数据写入晶体管M6的沟道类型为P型；而在本发明实施例中第二晶体管M2的沟道类型也可以为N型，此时数据写入晶体管M6的沟道类型为N型。
在上述实施例的基础上，可选的，图8是本发明实施例的又一种像素电路的具体电路图，图8与图3相同之处可参照上述对图3的描述，在此不再赘述，此处仅对图8与图3不同之处进行示例性的说明。如图8所示，像素电路100还包括第三扫描端S3；节点控制模块10还包括第三晶体管M3；第三晶体管M3的栅极与第三扫描端S3电连接，第三晶体管M3的第一极与复位信号端REF电连接，第三晶体管M3的第二极电连接于第二节点N2。此时，第三晶体管M3可在第三扫描端S3的第三扫描信号的控制下导通或关闭。
其中，在复位阶段，第一扫描端S1的第一扫描信号Scan1可控制第一晶体管M1导通，第二扫描S2的第二扫描信号Scan2可控制第二晶体M2导通，以及第三扫描S3的第三扫描信号Scan3可控制第三晶体M3导通，使得复位信号端REF的复位信号Vref能够通过导通的第一晶体管M1传输至第一节点N1，并存储于存储电容Cst中，以对存储电容Cst和第一节点N1进行复位；同时，复位信号Vref还通过导通的第二晶体M2由第一节点N1传输至第三节点N3，以对驱动晶体管T的第一极进行复位，以及复位信号端REF的复位信号Vref通过导通的第三晶体管M3传输至第二节点N2，以对驱动晶体T的栅极进行复位。
示例性的，以图8中各晶体管的沟道类型均为P型晶体管为例。图9是与图8对应的一种像素电路的驱动时序图。结合图8和图9，像素电路100的具体工作原理为：
在复位阶段T1，第一扫描信号端S1的第一扫描信号Scan1控制第一晶体管M1导通，第二扫描信号端S2的第二扫描信号Scan2控制第二晶体管M2导通，第三扫描端S3的第三扫描信号Scan2控制第三晶体管导通，第六扫描端S6的第六扫描信号Scan6控制数据写入晶体管M6和阈值补偿晶体管M7关闭，发光控制端Em的发光控制信号Emit控制第一发光控制晶体管M4和第二发光控制晶体管M5关闭；此时，复位信号端REF的复位信号Vref通过导通的第一晶体管M1传输至第一节点N1，以对第一节点N1进行复位，并存储于存储电容Cst中，同时由存储电容Cst耦合至第二节点N2，以对第二节点N2进行复位，即对驱动晶体管T的栅极进行复位；复位信号端REF的复位信号Vref，还通过导通的第二晶体管M2由第一节点N1传输至第三节点N3，以对驱动晶体管T的第一极进行复位；如此，驱动晶体管T的栅极和第一极均由复位信号Vref进行复位，以使驱动晶体管T由上一驱动周期的偏置状态恢复至非偏置状态，并为数据信号的写入做准备。在复位阶段T1结束时，第一节点N1、第二节点N2以及第二节点N3的电位均为复位信号Vref的电压值。
在数据写入阶段T2，第一扫描信号端S1的第一扫描信号Scan1控制第一晶体管M1保持导通状态，第二扫描信号端S2的第二扫描信号Scan2控制第二晶体管M2关闭，第三扫描端S3的第三扫描信号Scan3控制第三晶体管M3导通，第六扫描端S6的第六扫描信号Scan6控制数据写入晶体管M6和阈值补偿晶体管M7导通，发光控制端Em的发光控制信号Emit控制第一发光控制晶体管M4和第二发光控制晶体管M5保持关闭状态；数据信号端DATA的数据信号Vdata依次通过导通的数据写入晶体管M6、驱动晶体管T以及阈值补偿晶体管M7写入至第二节点N2，并将驱动晶体管T的阈值电压Vth补偿至第二节点N2后，存储于存储电容Cst中；此时，第二节点N2的电位VN2＝Vdata+Vth；此外，复位信号端Ref的复位信号Vref通过导通的第一晶体管M1传输至第一节点N1，使得第一节点N1的电位保持为复位信号Vref的电压值，即第一节点N1的电位VN1＝Vref。
在发光阶段T3，第一扫描信号端S1的第一扫描信号Scan1控制第一晶体管M1关闭，第二扫描信号端S2的第二扫描信号Scan2控制第二晶体管M2导通，第三扫描端S3的第三扫描信号Scan3控制第三晶体管M3关闭，第六扫描端S6的第六扫描信号Scan6控制数据写入晶体管M6和阈值补偿晶体管M7关闭，发光控制端Em的发光控制信号Emit控制第一发光控制晶体管M4和第二发光控制晶体管M5导通的使能电平；第一电源端PVDD的电源信号Vdd通过依次导通的第一发光控制晶体管M4和第二晶体管M2传输至第一节点N1，使得第一节点N1的电位由Vref变为Vdd，第一节点N1的电位升高了ΔV＝Vdd-Vref，并由存储电容Cst的耦合至第二节点N2，使得第二节点N2的电位同样被抬高ΔV；此时，第二节点N2的电位变为Vdata+Vth+Vdd-Vref，以抬高第二节点N2的电位；同时，第一发光控制晶体管M4和第二发光控制晶体管M5，使得第一电源端PVDD与第二电源端PVEE之间形成电流通路，使得驱动晶体管T根据抬高后的第二节点N2的电位产生的驱动电流Id提供至发光元件40，以驱动发光元件40进行发光。
可以理解的是，图8中仅示例性地示出了各晶体管的沟道类型均为P型，而在本发明实施例中，像素电路中各晶体管的沟道类型不做具体限定。
示例性的，图10是本发明实施例提供的又一种像素电路的具体电路图，图11是与图10对应的一种像素电路的驱动时序图。结合参考图10和图11所示，第一晶体管M1、数据写入晶体管M6和阈值补偿晶体管M7的沟道类型均为N型，第二晶体管M2、第一发光控制晶体管M4以及第二发光控制晶体管M5的沟道类型为P型。此时，第一晶体管M1的沟道类型与第一发光控制晶体管M4的沟道类型不同，第二晶体管M2的沟道类型与数据写入晶体管M3的沟道类型不同，使得第一扫描端S1可以复用为发光控制端，第二扫描端S2可以复用为第六扫描端复位阶段T1，第一扫描端S1的第一扫描信号Scan1控制第一晶体管M1导通，并控制第一发光控制晶体管M4关闭，以及第二扫描端S2的第二扫描信号Scan2控制第二晶体管M2导通，并控制数据写入晶体管M6关闭，第三扫描端S3的第三扫描信号Scan3控制第三晶体管M3导通；在数据写入阶段T2，第一扫描端S1的第一扫描信号Scan1控制第一晶体管M1导通，并控制第一发光控制晶体管M4关闭，以及第二扫描端S2的第二扫描信号Scan2控制第二晶体管M2关闭，并控制数据写入晶体管M6导通，第三扫描端S3的第三扫描信号Scan3控制第三晶体管M3关闭；在发光阶段T3，第一扫描端S1的第一扫描信号Scan1控制第一晶体管M1关闭，并控制第一发光控制晶体管M4导通，以及第二扫描端S2的第二扫描信号Scan2控制第二晶体管M2导通，并控制数据写入晶体管M6关闭，第三扫描端S3的第三扫描信号Scan3控制第三晶体管M3关闭。
如此，通过将第一扫描端S1复用为发光控制端，以及通过将第二扫描端S2复用为第六扫描端，能够减少像素电路100中信号端的数量，简化像素电路100的结构，同时减少向像素电路100提供的信号的数量，进而利于简化显示面板的结构，降低显示面板的成本。
需要说明的是，图10仅为本发明实施例示例性的附图，图10中仅示例性的示出了第一晶体管M1的沟道类型为N型，第一发光控制晶体管M4的沟道类型为P型；而在本发明实施例中第一晶体管M1的沟道类型也可以为P型，此时第一发光控制晶体管M4的沟道类型为N型。同样的，在本发明实施例中第二晶体管M2的沟道类型也可以为N型，此时数据写入晶体管M6的沟道类型为N型。
可选的，继续参考图10，复位信号端REF包括第一复位信号端REF1和第二复位信号端REF2；其中，与第一晶体管M1的第一极电连接的复位信号端REF为第一复位信号端REF1；与第三晶体管M2的第一极电连接的复位信号端REF为第二复位信号端REF2。此时，第一复位信号端REF1的第一复位信号Vref1可以与第二复位信号端REF2的第二复位信号Vref2可以相同也可以不同，以满足不同复位需求。
可选的，第一复位信号端REF1的第一复位信号Vref1的电压大于第二复位信号端REF2的第二复位信号Vref2的电压。
其中，在复位写入阶段结束时，第一节点N1的电位VN1为第一复位信号Vref1，第二节点N2的电位VN2为第二复位信号Vref2；在数据写入阶段结束时，第一节点N1的电位VN1保持为第一复位信号Vref1，第二节点N2的电位VN2为Vdata+Vth；而在发光阶段，第一节点N1的电位抬高Vdd-Vref1，第二节点N2的电位相应抬高Vdd-Vref1。由于第一复位信号Vref1的电压为较大的电压，因此Vdd-Vref1为一较小的电压值，以防因发光阶段第二节点N2的电压过大，而使驱动晶体管T提供至发光元件40的电流过小，影响发光元件40的发光亮度，从而能够提高发光元件40的发光效果。
可选的，继续参考图10，当驱动晶体管为P型晶体管时，所述驱动晶体管的阈值电压Vth为负值，且在驱动晶体管T的栅极与其第一极的的电位差小于其阈值电压时，驱动晶体管T才能保持导通状态，此时第二复位信号Vref2的电压与第一复位信号Vref1的电压之间的压差取值范围为0＜Vref2-Vref1≤|Vth|。如此，可在复位阶段结束时，驱动晶体管T的栅极与其第一极的电位差能够满足驱动晶体管T的导通条件，以确保数据写入阶段能够顺利地将数据信号端的数据信号写入至第二节点N2。
在上述实施例的基础上，可选的，图12是本发明实施例提供的又一种像素电路的结构示意图，如图12所示，像素电路100还包括初始化模块50，该初始化模块50的第一端与复位信号端REF电连接，初始化模块50的第二端与驱动晶体管T的第二极电连接，用于将复位信号端REF的复位信号Vref写入至所驱动晶体管T的第二极。
如此，在复位阶段，节点控制模块10分别对驱动晶体管T的栅极和第一极进行复位，而初始化模块50对驱动晶体管T的第二极进行复位，以在每个驱动周期的复位阶段，驱动晶体管T的栅极、第一极和第二极均能够处于固定的状态，以防因驱动晶体管T的迟滞效应，而不利于数据写入阶段中数据信号的写入，从而有利于提高写入至驱动晶体管T的栅极的数据信号的准确度，提高发光元件40的发光亮度的精度，进而提高显示面板的显示效果。
可选的，继续参考图12，像素电路100还包括第四扫描端S4；初始化模块60包括初始化晶体管M8；初始化晶体管M8的栅极与第四扫描端S4电连接，初始化晶体管M8的第一极与复位信号端REF电连接，初始化晶体管M8的第二极与驱动晶体管T的第二极电连接。如此，初始化晶体M8可在第四扫描端S4的第四扫描信号的控制下导通或关闭，并在第四扫描端S4的第四扫描信号控制初始化晶体管M8导通时，初始化晶体管M8能够将复位信号端REF的复位信号传输至驱动晶体管T的第二极，以对驱动晶体管T的第二极进行复位。
相应的，当第一发光控制单元31包括第一发光控制晶体管M4，第二发光控制单元32包括第二发光控制晶体管M5时，发光控制端EM可以包括第一发光控制端Em1和第二发光控制端Em2；且与第一发光控制晶体管M4电连接的发光控制端为第一发光控制端Em1，与第二发光控制晶体管M5电连接的发光控制端为第二发光控制端Em2。如此，第一发光控制晶体管M4可在第一发光控制端Em1的第一发光控制信号的控制下导通，第二发光控制晶体管M5可在第二发光控制端Em2的第二发光控制信号的控制下导通；此时，第一发光控制晶体管M4和第二发光控制晶体管M5可在不同的时刻导通和/或关闭。
可选的，继续参考图12，第一发光控制端Em1控制第一发光控制晶体管M4在发光阶段导通；第二发光控制端Em2控制第二发光控制晶体管M5在复位阶段和发光阶段导通。
具体的，以像素电路100中各晶体管均为P型晶体管为例，示例性的，图13是与图12对应的一种像素电路的驱动时序图。结合参考图12和图13，在像素电路100的复位阶段T1，第一扫描端S1的第一扫描信号SCAN1控制第一晶体管M1导通，第二扫描端S2的第二扫描信号Scan2控制第二晶体管M2导通，第三扫描端S3的第三扫描信号Scan2控制第三晶体管M3导通，第四扫描端的第四扫描信号Scan4控制初始化晶体管M8导通，第二发光控制端Em2的第二发光控制信号Emit2控制第二发光控制晶体管M5处于导通状态，其它晶体管处于关闭状态，使得复位信号端Ref的复位信号Vref通过导通的第一晶体管M1传输至第一节点N1，以对第一节点N1进行复位的同时，将复位信号Vref存储于存储的电容Cst，以对存储电容Cst进行复位，并且复位信号Vref还通过导通的第二晶体管M2由第一节点N1传输至驱动晶体管T的第一极(第三节点N3)，以对驱动晶体管T的第一极进行复位；复位信号端REF的复位信号Vref还通过导通的第三晶体管M3传输至第二节点N2，以对驱动晶体管T的栅极进行复位；以及，复位信号端REF的复位信号Vref还通过导通的初始化晶体管M8传输至驱动晶体管T的第二极，以对驱动晶体管T的第二极进行复位，并且复位信号Vref还通过导通的第二发光控制晶体管M5传输至发光元件40的阳极，以对发光元件40的阳极进行复位。如此，在复位阶段T1能够同时对驱动晶体管T的栅极、第一极和第二极、以及发光元件40的阳极进行复位，使得在每个驱动周期的复位阶段，驱动晶体管T都处于非偏压的固定状态，以防应驱动晶体管T的迟滞效应，影响数据信号的写入，并且能够清除上一驱动周期写入至发光元件40的阳极的信号，以防上一驱动周期的信号影响当前驱动周期发光元件40的发光亮度，从而提高发光元件40的发光效果。
可以理解的是，在数据写入阶段T2，第六扫描端S6的第六扫描信号Scan6控制数据写入晶体管M6和阈值补偿晶体管M7导通，第一扫描端S1的第一扫描信号Scan1控制第一晶体管M1保持为导通状态，其它晶体管处于关闭状态，使得数据写入阶段T2与上述实施例中的所述的数据写入阶段T2的工作原理类似，在此不再赘述。
同样的，在发光阶段T3，第一发光控制端Em1的第一发光控制信号Emit1控制第一发光控制晶体管M4处于导通状态，第二扫描端S2的第二扫描信号Scan2控制第二晶体管M2处于导通状态，第二发光控制端Em2的第二发光控制信号Emit2控制第二发光控制晶体管M5处于导通状态，其它晶体管处于关闭状态，使得发光阶段T3与上述实施例中的所述的发光阶段T3的工作原理类似，在此不再赘述。
需要说明的是，图12仅为本发明实施例示例性的附图，图12中仅示例性的示出了各晶体管均为P型晶体管的情况，而在本发明实施例中各晶体管也可以为N型晶体管，或者一部分晶体管为P型晶体管，另一部分晶体管为N型晶体管。
示例性的，图14是本发明实施例提供的又一种像素电路的具体电路图，如图14所示，第一晶体管M1、数据写入晶体管M6以及阈值补偿晶体管M7均为P型晶体管，而第二晶体管M2、第三晶体管M3、初始化晶体管M8、第一发光控制晶体管M4以及第二发光控制晶体管M5均为P型晶体管。此时，初始化晶体管M8的沟道类型与第三晶体管M3的沟道类型相同，使得第三扫描端S3可以复用为第四扫描端；第二晶体管M2的沟道类型与第二发光控制晶体M5的沟道类型相同，使得第二扫描端S2可以复用为第二发光控制端；第一晶体管M1的沟道类型与第一发光控制晶体管M4的沟道类型不同，使得第一扫描端S1可以复用为第一发光控制端；第二晶体管M2的沟道类型与数据写入晶体管M6的沟道类型不同，使得第二扫描端S2可以复用为第六扫描端；当复位信号端REF包括第一复位信号端REF1和第二复位信号端REF2时，与初始化晶体管M8电连接的复位信号端可以为第一复位信号端REF1，以在复位阶段，能够使驱动晶体管T的第一极与其第二极具有相同的电位。
示例性的，图15是与图14对应的一种像素电路的驱动时序图，结合参考图14和图15，在复位阶段T1，第一扫描端S1的第一扫描信号Scan1为高电平，该高电平的第一扫描信号Scan1控制第一晶体管M1导通，以及控制第一发光控制晶体管M4关闭；第二扫描端S2的第二扫描信号Scan2为低电平，该低电平的第二扫描信号Scan2控制第二晶体管M2和第二发光控制晶体管M5导通，以及控制数据写入晶体管M6和阈值补偿晶体管M7关闭；第三扫描端S3的第三扫描信号Scan3为低电平，该低电平的第三扫描信号Scan3控制第三晶体管M3和初始化晶体管M8同时处于导通状态。
在数据写入阶段T2，第一扫描端S1的第一扫描信号Scan1保持为高电平，使得第一晶体管M1保持为导通状态，以及控制第一发光控制晶体管M4保持为关闭状态；第二扫描端S2的第二扫描信号Scan2变为高电平，该高电平的第二扫描信号Scan2控制第二晶体管M2和第二发光控制晶体管M5关闭，以及控制数据写入晶体管M6和阈值补偿晶体管M7导通；第三扫描端S3的第三扫描信号Scan3变为高电平，该高电平的第三扫描信号Scan3控制第三晶体管M3和初始化晶体管M8同时处于关闭状态。
在发光阶段T3，第一扫描端S1的第一扫描信号Scan1变为低电平，该低电平的第一扫描信号Scan1控制第一晶体管M1关闭，以及控制第一发光控制晶体管M4导通；第二扫描端S2的第二扫描信号Scan2变为低电平，该低电平的第二扫描信号Scan2控制第二晶体管M2和第二发光控制晶体管M5导通，以及控制数据写入晶体管M6和阈值补偿晶体管M7关闭；第三扫描端S3的第三扫描信号Scan3保持为高电平，使得第三晶体管M3和初始化晶体管M8保持为关闭状态。
可以理解的是，在本发明实施例中，当初始化晶体管M8的沟道类型与第三晶体管M3的沟道类型相同时，初始化晶体管M8和第三晶体管M3也可以均为N型晶体管；当第二晶体管M2的沟道类型与第二发光控制晶体M5的沟道类型相同，第二晶体管M2和第二发光控制晶体管M5也可以均为N型晶体管；当第一晶体管M1的沟道类型与第一发光控制晶体管M4的沟道类型不同时，第一晶体管M1可以为P型晶体管，而第一发光控制晶体管M4可以为N型晶体管；当第二晶体管M2的沟道类型与数据写入晶体管M6的沟道类型不同，第二晶体管M2可以为N型晶体管，而数据写入晶体管M6可以为P型晶体管。
由于不同沟道类型的晶体管，其有源层的材料和/或掺杂类型不同，使得不同沟道类型的晶体管的有源层，可分别位于不同的膜层中。其中，N型晶体管的有源层的材料可以包括氧化物半导体材料，而P型晶体管的有源层的材料可以包括低温多晶硅材料。
示例性的，以图14所示的像素电路为例，图16是本发明实施例提供的一种像素电路的俯视结构示意图，图17-图22是与图16对应的一种像素电路的膜层的结构示意图，图23是本发明实施例提供的一种像素电路的剖面结构示意图，结合参考图14、图16和图-23所示，像素电路100可以包括衬底基板P10，以及位于衬底基板P10一侧功能膜层(P20、P30、P40、P50、P60和P70)和位于各功能膜层之间的绝缘层(P23、P34、P45、P56和P67)；其中，功能膜层包括第一半导体层P20、第一金属层P30、第二金属层P40、第三金属层P50、第二半导体层P60以及第四金属层P70；绝缘层包括位于第一半导体层P20与第一金属层P30之间的绝缘层P23、位于第一金属层P30与第二金属层P40之间的绝缘层P34、位于第二金属层P40与第三金属层P50之间的绝缘层P45、位于第三金属层P50与第二半导体层P60之间的绝缘层P56、以及位于第二半导体层P60与第四金属层P70之间的绝缘层P67。
其中，当第一半导体层P20的材料包括低温多晶硅材料，第二半导体的材料包括氧化物半导体材料，例如氧化铟锌、氧化铟镓锌、氧化铟锡或氧化铟镓锡等时，第一半导体层P20可以包括像素电路100中P型晶体管的有源层，第二半导体层P60包括像素电路100中N型晶体管的有源层。例如，第一半导体层P20包括第二晶体管M2的有源层M2-A、第三晶体管M3的有源层M3-A、初始化晶体管M8的有源层M8-A、第一发光控制晶体管M4的有源层M4-A、第二发光控制晶体管M5的有源层M5-A和驱动晶体管T的有源层T-A；第二半导体层P60包括第一晶体管M1的有源层M1-A、数据写入晶体管M6的有源层M6-A和阈值补偿晶体管M7的有源层M7-A。相应的，第一金属层P30包括第二晶体管M2的栅极M2-G、第三晶体管M3的栅极M3-G、初始化晶体管M8的栅极M8-G、第一发光控制晶体管M4的栅极M4-G、第二发光控制晶体管M5的栅极M5-G、驱动晶体管T的栅极T-G以及第一扫描端S1、第二扫描端S2和存储电容Cst的第二极板Cst-C2，且驱动晶体管T的栅极T-G复用为存储电容Cst的第二极板Cst-C2；第二金属层P40包括第二晶体管M2、第三晶体管M3、初始化晶体管M8、第一发光控制晶体管M4和第二发光控制晶体管M5的第一极和第二极、以及第一节点N1、第二节点N2、第一复位信号端REF1和第二复位信号端REF2；第三金属层P50包括存储电容Cst的第一极板Cst-C1以及第一晶体管M1的栅极M1-G、数据写入晶体管M6的栅极M6-G和阈值补偿晶体管M7的栅极M7-G；第四金属层P70包括第一晶体管M1、数据写入晶体管M6和阈值补偿晶体管M7的第一极和第二极、以及第三节点N3、第一电源端PVDD和数据信号端DATA。
此外，像素电路100还可以包括位于第四金属层P70背离衬底基板P10一侧的平坦化层P78、像素定义层P89以及发光元件40的阳极P80、发光层P90和阴极P110；其中，发光元件40的阳极P80通过过孔与第二发光控制晶体管M5的第二极电连接；并且，对于其它位于不同膜层的各晶体管之间可通过过孔相互电连接，以及第一晶体管M1、第二晶体管M2和第三晶体管M3与存储电容Cst之间同样可通过过孔实现电连接。
此外，在本发明实施例中，各晶体管的第一极可以为其源极，而第二极为其漏极；或者，各晶体管的第一极为其漏极，而第二极为其源极；同时，各晶体管的有源层与其栅极相交叠的位置处为其沟道区，除此外有源层还包括源极区和漏极区，晶体管的源极区通过过孔与其源极电连接，漏极区通过过孔与其漏极电连接。
继续参考图16-23，由于数据写入晶体管M6的有源层M6-A与第二晶体管M2的有源层M2-A位于不同的膜层，以及阈值补偿晶体管M7的有源层M7-A与第二发光控制晶体管M5的有源层M5-A位于不同的膜层，因此在垂直于衬底基板P10的方向上，数据写入晶体M6中有源层M6-A的沟道区可与第二晶体管M2中有源层M2-A的沟道区交叠，以及阈值补偿晶体管M7中有源层M7-A的沟道区可与第二发光控制晶体管M5中有源层M5-A的沟道区交叠；同时，因数据写入晶体管M6的栅极M6-G和阈值补偿晶体管M7的栅极M7-G均位于第三金属层P50，而第二晶体管M2的栅极M2-G和第二发光控制晶体管M5的栅极M5-G位于第一金属层P30，使得在第二晶体管M2的栅极M2-G、数据写入晶体管M6的栅极M6-G、阈值补偿晶体管M7的栅极M7-G以及第二发光控制晶体管M5的栅极M5-G均与第二扫描端S2电连接时，可将第二晶体管M2的栅极M2-G和第二发光控制晶体管M5的栅极M5-G设置为一体结构，数据写入晶体管M6的栅极M6-G和阈值补偿晶体管M7的栅极M7-G设置为一体结构，且第二晶体管M2的栅极M2-G与数据写入晶体管M6的栅极M6-G相交叠，第二发光控制晶体管M5的栅极M5-G与阈值补偿晶体管M7的栅极M7-G相交叠，以及第二晶体管M2的栅极M2-G和第二发光控制晶体管M5的栅极M5-G通过过孔与数据写入晶体管M6的栅极M6-G和阈值补偿晶体管M7的栅极M7-G电连接；其中，电连接数据写入晶体管M6的栅极M6-G与第二晶体管M2的栅极M2-G的过孔可与该两个晶体管的沟道区具有交叠，以及电连接第三发光控制晶体管M5的栅极与阈值补偿晶体管M7的栅极的过孔可与该两个晶体管的沟道具有交叠；或者，因第二晶体管M2的栅极M2-G和第二发光控制晶体管M5的栅极M5-G为一体结构，数据写入晶体管M6的栅极M6-G和阈值补偿晶体管M7的栅极M7-G为一体结构，可以仅设置一个过孔电连接位于不同膜层的栅极，且在将该像素电路应用于显示面板中时，该电连接位于不同膜层的栅极的过孔可以位于显示面板的显示区或非显示区，本发明实施例对此不做具体限定。
如此设置，能够有利于节省像素电路100的占用空间，使得像素电路100中各晶体管紧密排布，尤其是在设置第二晶体管M2、第二发光控制晶体管M5、数据写入晶体管M6和阈值补偿晶体管M7时，仅需要在X方向上预留两个晶体管的设置位置，从而能够减小像素电路100在第一方向X上的尺寸；在每个像素电路为一个子像素，且三个子像素组成一个像素单元时，有利于各像素单元的版图设计。
需要说明的是，图16-图23所示出的像素电路中各膜层之间的相对位置关系仅为本发明实施例示例性的相对位置关系，而在本发明实施例中，对各膜层之间的相对位置关系不做具体限定。
示例性的，图24是本发明实施例提供的又一种像素电路的俯视结构示意图，图25是与图24对应的一种像素电路的剖面结构示意图。其中，图24和图25与图16-图23相同之处可参照上述对图16-图23的描述，此处仅对图24和图25与图16-图23不同之处进行示例性的说明。结合参考图24和图25，第三金属层P50位于第一金属层P30与第二半导体层P60之间，第二金属层P40位于第二半导体层P60与第四金属层P70之间，且第二金属层P40位于第三金属层P50远离衬底基板P10的一侧；此时，存储电容Cst的第二极板设置有开口，以露出驱动晶体管T的栅极，使得电连接第三晶体M3的第二极通过贯穿存储电容Cst的第二极板中开口的过孔与驱动晶体管T的栅极电连接于第二节点N2；同时，当P型晶体管(例如第二晶体管M2、第二发光控制晶体管M5)的栅极位于第一金属层P30时，N型晶体管(例如数据写入晶体管M6、阈值补偿晶体管M7)的栅极可以位于第二金属层P40，使得P型晶体管和N型晶体管均为顶栅结构。
此外，当二金属层P40位于第三金属层P50远离衬底基板P10的一侧时，N型晶体管(例如数据写入晶体管M6、阈值补偿晶体管M7)还可以为顶底双栅结构，且其中一个栅极可以位于第三金属层P50，另一个栅极可以为第二金属层P40。在本发明实施例中各晶体管的设置方式可以依据需要进行设置，本发明实施例对此不做具体限定。
可以理解的是，图16和图24均示例性的示出了，不同膜层的各结构通过一个过孔相互电连接，而在本发明实施例中也可以设置多个过孔，以使不同膜层的各结构相互电连接，本发明实施例对此不做具体限定。
此外，图16和图24仅为本发明实施例示例性的附图，而在本发明实施例中像素电路的俯视结构示意图，还可以为其它结构。为便于描述，以下均以图23所示的膜层相对位置关系为例，对本发明实施例的像素电路的俯视结构示意图进行说明。
示例性的，图26是本发明实施例提供的又一种像素电路的俯视结构示意图，图27-图32是与图26对应的一种像素电路的膜层的结构示意图，图26-图32与上述图16-图22相同之处，可参照上述对图16-图22的描述，此处仅对图26-图32不同之处进行示例性的说明。结合参考图26-图32，阈值补偿晶体管M7中有源层M7-A的沟道区与第二发光控制晶体管M5中有源层M5-A的沟道区互不交叠，以及第二晶体管M2中有源层M2-A的沟道区与数据写入晶体管M6中有源层M6-A的沟道区互不交叠，第二晶体管M2的栅极M2-G与第二发光控制晶体管M5的栅极M5-G为一体结构且均与第二扫描端S2电连接；数据写入晶体管M6的栅极M6-G通过过孔与第二晶体管M2的栅极M2-G电连接，阈值补偿晶体管M7的栅极M7-G通过过孔与第二发光控制晶体管M5的栅极M5-G电连接；如此，通过使第二晶体管M2的栅极M2-G、第二发光控制晶体管M5的栅极M5-G、数据写入晶体管M6的栅极M6-G以及阈值补偿晶体管M7的栅极M7-G与同一第二扫描端S2电连接，无需额外设置各晶体管的扫描端，有利于节省像素电路100的占用空间，尤其是在各扫描端沿第二方向Y依次排列时，有利于缩减像素电路100在第二方向Y上的尺寸；在每个像素电路为一个子像素，且三个子像素组成一个像素单元时，有利于各像素单元中的子像素相互借用的版图设计。
示例性的，图33是本发明实施例提供的又一种像素电路的俯视结构示意图，图34-图39是与图33对应的一种像素电路的膜层的结构示意图，图33-39与上述图16-图22相同之处，可参照上述对图16-图22的描述，此处仅对图33-图39与图16-图22不同之处进行示例性的说明。结合参考图34-图39，阈值补偿晶体管M7中有源层M7-A的沟道区与第二发光控制晶体管M5中有源层M5-A的沟道区互不交叠，以及第二晶体管M2中有源层M2-A的沟道区与数据写入晶体管M6中有源层M6-A的沟道区互不交叠；第二晶体管M2的栅极M2-G与第二发光控制晶体管M5的栅极M5-G沿第一方向X依次排列且电连接，阈值补偿晶体管M7与数据写入晶体管M6分别位于第二晶体管M2的栅极M2-G和第二发光控制晶体管M5的栅极M5-G的相对的两侧，且阈值补偿晶体管M7位于数据写入晶体管M6靠近驱动晶体管T的栅极T-G的一侧，使得阈值补偿晶体管M7的第二极可通过较短的信号线与驱动晶体管T的栅极T-G电连接，从而缩短阈值补偿的路径，有利于减小电连接阈值补偿晶体管M7的第二极和驱动晶体管T的栅极T-G的信号线的电阻，降低信号损耗，加快阈值补偿进程。
示例性的，图40是本发明实施例提供的又一种像素电路的俯视结构示意图，图41-图46是与图40对应的一种像素电路的膜层的结构示意图，图40-46与上述图16-图22相同之处，可参照上述对图16-图22的描述，此处仅对图40-图46与图16-图22不同之处进行示例性的说明。结合参考图40-图46，阈值补偿晶体管M7中有源层M7-A的沟道区与第二发光控制晶体管M5中有源层M5-A的沟道区互不交叠，以及数据写入晶体管M6中有源层M6-A的沟道区与第二晶体管M2中有源层M2-A的沟道区互不交叠；第二晶体管M2的栅极M2-G和第二发光控制晶体管M5的栅极M5-G均位于第一金属层P30，数据写入晶体管M6的栅极M6-G和阈值补偿晶体管M7的栅极M7-G以及第二信号端S2位于第三金属层P50；第二晶体管M2的栅极M2-G和第二发光控制晶体管M5的栅极M5-G相互电连接构成一体结构，且通过过孔与第二信号端S2电连接；数据写入晶体管M6的栅极M6-G和阈值补偿晶体管M7的栅极M7-G与第二信号端S2为一体结构；同时，数据写入晶体管M6和阈值补偿晶体管M7均位于第二扫描端S2的同一侧；第二晶体管M2的有源层M2-A、初始化晶体管M8的有源层M8-A、第一发光控制晶体管M4的有源层M4-A、第二发光控制晶体管M5的有源层M5-A以及驱动晶体管T的有源层T-A为一连续的整体，从而无需设置相应的过孔，就能够使各P型晶体管的第一极和/或第二电极相互电连接，简化工艺制程；另外，因各P型晶体管的有源层为整体结构，使得像素电路制程中所产生的静电，能够在各P型晶体管的有源层内均匀分布。
需要说明的是，上述像素电路的结构仅为本发明实施例示例性的结构，在本发明实施例中，像素电路的结构不限于此，还可以为其它结构。
在上述实施例的基础上，可选的，图47是本发明实施例提供的又一种像素电路的具体电路图，如图47所示，像素电路还包括阳极复位模块60，该阳极复位模块60的第一端与复位信号端REF电连接，阳极复位模块60的第二端与发光元件40的阳极电连接，用于将复位信号端REF的复位信号Vref写入至发光元件40的阳极。如此，在复位阶段，还可以实现对发光元件40的阳极进行复位，以防止上一驱动周期影响当前驱动周期中发光元件40的发光亮度。
可选的，继续参考图47，像素电路100还可以包括第五扫描端S5；阳极复位模块60可以包括阳极复位晶体管M9；阳极复位晶体管M9的栅极与第五扫描端S5电连接，阳极复位晶体管M9的第一极与复位信号端REF电连接，阳极复位晶体管M9的第二极与发光元件40的阳极电连接。如此，阳极复位晶体管M9可在第五扫描端S5的第五扫描信号Scan5的控制下导通或关闭，并在第五扫描端S5的第五扫描信号Scan5控制阳极复位晶体管M9导通时，阳极复位晶体管M9能够将复位信号端REF的复位信号Vref传输至发光元件40的阳极，以对发光元件40进行复位。
示例性的，以图47中各晶体管均为P型晶体管为例，图48是与图47对应的一种像素电路的驱动时序图，结合参考图47和图48，在像素电路100的复位阶段T1，第一扫描端S1的第一扫描信号SCAN1控制第一晶体管M1导通，第二扫描端S2的第二扫描信号Scan2控制第二晶体管M2导通，第三扫描端S3的第三扫描信号Scan2控制第三晶体管M3导通，第四扫描端的第四扫描信号Scan4控制初始化晶体管M8导通，第五扫描端S5的第五扫描信号Scan5控制阳极复位晶体管M9处于导通状态，其它晶体管处于关闭状态，使得复位信号端Ref的复位信号Vref通过导通的第一晶体管M1传输至第一节点N1，以对第一节点N1进行复位的同时，将复位信号Vref存储于存储的电容Cst，以对存储电容Cst进行复位，并且复位信号Vref还通过导通的第二晶体管M2由第一节点N1传输至驱动晶体管T的第一极(第三节点N3)，以对驱动晶体管T的第一极进行复位；复位信号端REF的复位信号Vref还通过导通的第三晶体管M3传输至第二节点N2，以对驱动晶体管T的栅极进行复位；以及，复位信号端REF的复位信号Vref还通过导通的初始化晶体管M8传输至驱动晶体管T的第二极，以对驱动晶体管T的第二极进行复位，并且复位信号端REF的复位信号Vref还通过导通的阳极复位晶体管M9传输至发光元件40的阳极，以对发光元件40的阳极进行复位。如此，在复位阶段T1能够同时对驱动晶体管T的栅极、第一极和第二极、以及发光元件40的阳极进行复位，使得在每个驱动周期的复位阶段，驱动晶体管T都处于非偏压的固定状态，以防应驱动晶体管T的迟滞效应，影响数据信号的写入，并且能够清除上一驱动周期写入至发光元件40的阳极的电位，以防上级驱动周期的信号影响当前驱动周期发光元件40的发光亮度，从而提高发光元件40的发光效果。
可以理解的是，在数据写入阶段T2，第六扫描端S6的第六扫描信号Scan6控制数据写入晶体管M6和阈值补偿晶体管M7导通，第一扫描端S1的第一扫描信号Scan1控制第一晶体管M1保持为导通状态，其它晶体管处于关闭状态，使得数据写入阶段T2与上述实施例中的所述的数据写入阶段T2的工作原理类似，在此不再赘述。
同样的，在发光阶段T3，发光控制端Em的发光控制信号Emit控制第一发光控制晶体管M4和第二发光控制晶体管M5均处于导通状态，第二扫描端S2的第二扫描信号Scan2控制第二晶体管M2处于导通状态，其它晶体管处于关闭状态，使得发光阶段T3与上述实施例中的所述的发光阶段T3的工作原理类似，在此不再赘述。
相应的，当像素电路包括阳极复位晶体管时，像素电路中各晶体管的沟道类型同样可以依据实际需要进行设计，以达到减少像素电路中信号端的数量的目的。
示例性的，图49是本发明实施例提供的又一种像素电路的具体电路图，图50是本发明实施例提供的一种像素电路的驱动时序图，结合参考图49和图50，阳极复位晶体管M9的沟道类型与第三晶体管M3或第二晶体管M2的沟道类型相同；此时，第三扫描端S3可以复用为第五扫描端，以在复位阶段T1，第三扫描端S3的第三扫描信号Scan3可以控制第三晶体管M3和阳极复位晶体管M9同时处于导通状态。
或者，结合参考图51和图50，阳极复位晶体管M9的沟道类型也可以与第二晶体管M2的沟道类型不同；此时，第二扫描端S2可以复用为第五扫描端，以在复位阶段T1，第二扫描端S2的第二扫描信号Scan2能够控制第二晶体管M2导通，并控制阳极复位晶体管M9关闭；在数据写入阶段T2，第二扫描端S2的第二扫描信号Scan2能够控制阳极复位晶体管M9导通，并控制第二晶体管M2关闭；在发光阶段T3，第二扫描端S2的第二扫描信号Scan2能够控制第二晶体管M2导通，并控制阳极复位晶体管M9关闭。
或者，结合参考图52和图50，阳极复位晶体管M9的沟道类型也可以与第一晶体管M1的沟道类型相同；此时，第一扫描端S1可以复用为第五扫描端，以在复位阶段T1，第一扫描端S1的第一扫描信号Scan1能够控制第一晶体管M2和阳极复位晶体管M9同时处于导通状态；在数据写入阶段T2，第一扫描端S1的第一扫描信号Scan1能够控制第一晶体管M2和阳极复位晶体管M9同时保持导通状态；在发光阶段T3，第一扫描端S1可以复用为第五扫描端，以在复位阶段T1，第一扫描端S1的第一扫描信号Scan1能够控制第一晶体管M2和阳极复位晶体管M9同时处于关闭状态。
如此，阳极复位晶体管能够在复位阶段和/或数据写入阶段处于导通状态，以使复位信号端的复位信号通过导通的阳极复位晶体管传输至发光元件的阳极，以对发光元件进行复位；而在发光阶段，阳极复位晶体管处于关闭状态，以确保驱动晶体管产生的驱动电流提供至发光元件的阳极，使得发光元件能够准确得呈现相应亮度的光。
基于同一发明构思，本发明实施例还提供一种像素电路的驱动方法，该像素电路的驱动方法可以用于驱动本发明实施例提供的像素电路，如图1所示，该像素电路100可以包括驱动晶体管T、节点控制模块10、数据写入模块20、发光控制模块30、发光元件40、复位信号端REF、数据信号端DATA和第一电源端PVDD。图53是本发明实施例提供的一种像素电路的驱动方法的流程图，如图53所示，该像素电路的驱动方法包括：
S110、在复位阶段，节点控制模块存储复位信号端的复位信号，并将复位信号端的复位信号写入至驱动晶体管的栅极，以对驱动晶体管的栅极进行复位。
S120、在数据写入阶段，数据写入模块控制数据信号端的数据信号写入至驱动晶体管的栅极，并将驱动晶体管的阈值电压补偿至驱动晶体管的栅极。
S130、在发光阶段，节点控制模块控制第一电源端的正性电源信号写入至驱动晶体管的栅极；发光控制模块控制驱动晶体管根据其栅极的电位产生的驱动电流提供至发光元件，以驱动发光元件进行发光。
如此，通过节点控制模块在发光阶段将第一电源端的电源信号写入至驱动晶体管的栅极，抬高驱动晶体管的栅极的电位，以在数据写入阶段仅需将在较小电压值范围内变化的数据信号写入至驱动晶体管的栅极，即可使驱动晶体管根据其栅极电位提供的相应的驱动电流，使得发光元件能够呈现相应的亮度，从而有利于像素电路的低功耗，进而有利于显示面板和显示装置的低功耗；同时，当在数据写入阶段写入至驱动晶体管的栅极的数据信号的电压值较小时，能够将该具有较小电压值的数据信号快速地写入至驱动晶体管的栅极，缩短数据信号写入的时间，从而能够改善高频驱动时，数据写入时间不足的问题，进而提高显示面板的显示效果。此外，通过节点控制模块在复位阶段将复位信号端的复位信号提供至驱动晶体管的栅极，对驱动晶体管的栅极进行复位，以确保数据写入阶段中数据写入模块能够将数据信号端的数据信号写入至驱动晶体管的栅极；并且，数据写入模块在数据写入阶段将数据信号写入至驱动晶体管的栅极的同时，还将驱动晶体管的阈值电压补偿至驱动晶体管的栅极，使得驱动晶体根据其栅极的电位产生的驱动电流能够与其阈值电压无关，以在发光阶段，发光控制模块控制驱动晶体管根据其栅极电位提供至发光元件，驱动发光元件进行发光时，能够避免驱动晶体管的阈值电压波动对发光元件的发光亮度造成影响，从而有利于提高显示面板的显示均一性。
可选的，像素电路的驱动方法还包括：在复位阶段，节点控制模块，控制复位信号端的复位信号写入至驱动晶体管的第一极，以对驱动晶体管的第一极进行复位。如此，在复位阶段，能够同时对驱动晶体管的栅极和第一极进行复位，使得每个驱动周期的复位阶段，驱动晶体管的栅极和其第一极均能够处于固定的状态，以防因驱动晶体管的迟滞效应，而不利于数据写入阶段中数据信号的写入，从而有利于提高写入至驱动晶体管的栅极的数据信号的准确度，提高发光元件的发光亮度的精度，进而提高显示面板的显示效果。
可选的，发光阶段具体包括：节点控制模块通过发光控制模块接收第一电源端的电源信号，并将电源信号写入至驱动晶体管的栅极。如此，在发光阶段，节点控制模块能够将第一电源端的电源信号写入至驱动晶体管的栅极的同时，有利于简化像素电路的结构，以及简化像素电路的驱动方式。
可选的，如图3所示，像素电路100还包括第一扫描端S1和第二扫描端S2；节点控制模块10包括第一晶体管M1、第二晶体管M2和存储电容Cst；第一晶体管M1的栅极与第一扫描端S1电连接，第二晶体管M2的栅极与第二扫描端S3电连接；第一晶体管M1的第二极、第二晶体管M2的第一极以及存储电容Cst的第一极板电连接于第一节点N1，存储电容Cst的第二极板和驱动晶体管T的栅极电连接于第二节点N2，第二晶体管M2的第二极与驱动晶体管T的第一极电连接于第三节点N3。
此时，复位阶段具体包括：第一扫描端S1的第一扫描信号Scan1控制第一晶体管M1导通，第二扫描端S2的第二扫描信号Scan2控制第二晶体管M2导通，复位信号端REF的复位信号Vref1通过第一晶体管M1写入至第一节点N1，以对第一节点N1进行复位，并通过存储电容Cst耦合至第二节点N2，以对驱动晶体管T的栅极进行复位，以及通过第二晶体管M2写入至第三节点N3，以对第三节点N3进行复位。如此，通过控制第一晶体管M1导通，能够对第一节点N1进行复位，并通过存储电容Cst的耦合作用，实现对第二节点N2进行复位；以及，通过控制第二晶体管M2导通，能够对第三节点N3进行复位。
可选的，如图10所示，像素电路100还包括第一扫描端S1、第二扫描端S2和第三扫描端S3；节点控制模块10包括第一晶体管M1、第二晶体管M2、第三晶体管M3和存储电容Cst；第一晶体管M1的栅极与第一扫描端S1电连接，第二晶体管M2的栅极与第二扫描端S2电连接，第三晶体管M3的栅极与第三扫描端S3电连接；第一晶体管M1的第二极、第二晶体管M2的第一极以及存储电容Cst的第一极板电连接于第一节点N1，存储电容Cst的第二极板和驱动晶体管T的栅极电连接于第二节点N2，第二晶体管M2的第二极与驱动晶体管T的第一极电连接于第三节点N3；第三晶体管M3的第一极与复位信号端REF电连接，第三晶体管M3的第二极与驱动晶体管T的栅极电连接。
此时，复位阶段具体包括：第一扫描端S1的第一扫描信号Scan1控制第一晶体管M1导通，第二扫描端S2的第二扫描信号Scan2控制第二晶体管M2导通，复位信号端REF的复位信号Vref通过第一晶体管M1写入至第一节点N1，以对第一节点N1进行复位，以及通过第二晶体管M2写入至第三节点N3，以对第三节点N3进行复位；第三扫描端S3的第三扫描信号Scan3控制第三晶体管M3导通，复位信号端REF的复位信号Vref写入至驱动晶体管T的栅极，以对驱动晶体管T的栅极进行复位。如此，通过控制第一晶体管M1导通，能够对第一节点N1进行复位；通过控制第三晶体管M3导通，能够对第二节点N2进行复位；以及，通过控制第二晶体管M2导通，能够对第三节点N3进行复位。
可选的，如图12所示，像素电路100还包括初始化模块50和第四扫描端S4；初始化模块50包括初始化晶体管M8；初始化晶体管M8的栅极与第四扫描端S4电连接，初始化晶体管M8的第一极与复位信号端REF电连接，初始化晶体管M8的第二极电连接于第二节点N2。
此时，复位阶段还包括：第四扫描端S4的第四扫描信号Scan4控制初始化晶体管M8导通，复位信号端REF的复位信号Vref通过初始化晶体管M8写入至驱动晶体管T的第二极，以对驱动晶体管T的第二极进行初始化。如此，在复位阶段，能够同时对驱动晶体管T的栅极、第一极和第二极进行复位，使得驱动晶体管T的栅极、第一极和第二极均处于固定状态，以防因驱动晶体管T的迟滞效应，而不利于数据写入阶段中数据信号的写入，从而有利于提高写入至驱动晶体管T的栅极的数据信号的准确度，提高发光元件40的发光亮度的精度，进而提高显示面板的显示效果。
可选的，继续参考图12，像素电路100还包括第二电源端PVEE、第一发光控制端Em1和第二发光控制端Em2；发光控制模块30包括第一发光控制晶体管M4和第二发光控制晶体管M5；第一发光控制晶体管M4的第一极与第一电源端PVDD电连接，第一发光控制晶体管M4的第二极电连接于第三节点N3或第一节点N1；第一发光控制晶体管M4的栅极与第一发光控制端Em1电连接；第二发光控制晶体管M5的栅极与第二发光控制端Em2电连接，第二发光控制晶体管M5的第一极与驱动晶体管T的第二极电连接，第二发光控制晶体管M5的第二极与发光元件40的阳极电连接，发光元件40的阴极与第二电源端PVEE电连接。
此时，复位阶段还包括：第二发光控制端Em2的第二发光控制信号Emit2控制第二发光控制晶体管M5导通，复位信号端REF的复位信号Vref还依次通过初始化晶体管M8和8第二发光控制晶体管M5传输至发光元件40的阳极，以对发光元件40的阳极进行复位。如此，在复位阶段，还可以实现对发光元件40的阳极进行复位，以清除上一驱动周期写入至发光元件40的阳极的先后，防止上一驱动周期的信号影响当前驱动周期发光元件40的发光亮度，从而提高发光元件40的发光效果。
可选的，如图47，像素电路100还包括阳极复位模块60和第五扫描端S5；阳极复位模块60包括阳极复位晶体管M9；阳极复位晶体管M9的栅极与第五扫描端S5电连接，阳极复位晶体管M9的第一极与复位信号端REF电连接，阳极复位晶体管M9的第二极与发光元件40的阳极电连接。
此时，复位阶段还包括：第五扫描端S5的第五扫描信号Scan5控制阳极复位晶体管M9导通，复位信号端REF的复位信号Vref通过阳极复位晶体管M9写入至发光元件40的阳极，以对发光元件40的阳极进行复位；和/或，数据写入阶段还包括：第五扫描端S5的第五扫描信号Scan5控制阳极复位晶体管M9导通，复位信号端REF的复位信号Vref通过阳极复位晶体管M9写入至发光元件40的阳极，使发光元件40的阳极保持为复位信号Vref。如此，通过控制阳极复位晶体管M9在复位阶段和/或数据写入阶段导通，使得复位信号Vref能够传输至发光元件40的阳极，以对发光元件40的阳极进行复位。
基于同一发明构思，本发明实施例还提供一种显示面板，该显示面板包括本发明实施例提供的像素电路。因此，本发明实施例提供的显示面板包括本发明实施例提供的像素电路的技术特征，能够达到本发明实时例提供的像素电路的有益效果，相同之处可参照上文理解，下文中不再赘述。
示例性的，图54是本发明实施例提供的一种显示面板的结构示意图。如图54所示，显示面板200包括显示区210和非显示区220，显示区210包括阵列排布的像素电路100。
基于同一发明构思，本发明实施例还提供一种显示装置，该显示装置包括本发明实施提供的显示面板，因此该显示装置也具备本发明实施例提供的显示面板的有益效果，相同之处可参照上文理解，下文中不再赘述。
示例性的，图55是本发明实施例提供的一种显示装置的结构示意图。如图55所示，本发明实施例提供的显示装置300包括本发明实施例提供的显示面板200。显示装置300例如可以为触摸显示屏、手机、平板计算机、笔记本电脑或电视机等任何具有显示功能的电子设备。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (34)

1.一种像素电路，其特征在于，包括：驱动晶体管、节点控制模块、数据写入模块、发光控制模块、发光元件、复位信号端、数据信号端和第一电源端；
所述节点控制模块用于在复位阶段，存储所述复位信号端的复位信号，并对所述驱动晶体管的栅极进行复位，以及在发光阶段，控制所述第一电源端的电源信号写入至所述驱动晶体管的栅极；
所述数据写入模块用于在数据写入阶段，将所述数据信号端的数据信号写入至所述驱动晶体管的栅极，并将所述驱动晶体管的阈值电压补偿至所述驱动晶体管的栅极；
所述发光控制模块用于在所述发光阶段，控制所述驱动晶体管根据其栅极的电位产生的驱动电流提供至所述发光元件，以驱动所述发光元件进行发光。
2.根据权利要求1所述的像素电路，其特征在于，所述节点控制模块还用于在所述复位阶段，将所述复位信号端的复位信号写入至所述驱动晶体管的第一极。
3.根据权利要求2所述的像素电路，其特征在于，还包括：第二电源端；
所述发光控制模块包括第一发光控制单元和第二发光控制单元；
所述节点控制模块分别与所述复位信号端、所述第一发光控制单元、所述驱动晶体管的第一极和所述驱动晶体管的栅极电连接；所述第一发光控制单元还与所述驱动晶体管的第一极和所述第一电源端电连接；所述第二发光控制单元分别与所述驱动晶体管的第二极和所述发光元件的阳极电连接；所述发光元件的阴极与所述第二电源端电连接。
4.根据权利要求3所述的像素电路，其特征在于，还包括：第一扫描端和第二扫描端；
所述节点控制模块包括第一晶体管、第二晶体管和存储电容；
所述第一晶体管的栅极与所述第一扫描端电连接，所述第二晶体管的栅极与所述第二扫描端电连接；所述第一晶体管的第一极与所述复位信号端电连接；所述第一晶体管的第二极、所述第二晶体管的第一极以及所述存储电容的第一极板电连接于第一节点；所述存储电容的第二极板与所述驱动晶体管的栅极电连接于第二节点；所述第二晶体管的第二极与所述驱动晶体管的第一极电连接于第三节点；
其中，所述第一发光控制单元与所述节点控制模块电连接于所述第一节点；或者，所述第一发光控制单元与所述节点控制模块电连接于所述第三节点。
5.根据权利要求4所述的像素电路，其特征在于，还包括：第三扫描端；
所述节点控制模块还包括第三晶体管；所述第三晶体管的栅极与所述第三扫描端电连接，所述第三晶体管的第一极与所述复位信号端电连接，所述第三晶体管的第二极电连接于所述第二节点。
6.根据权利要求5所述的像素电路，其特征在于，所述复位信号端包括第一复位信号端和第二复位信号端；
与所述第一晶体管的第一极电连接的所述复位信号端为所述第一复位信号端；与所述第三晶体管的第一极电连接的所述复位信号端为所述第二复位信号端。
7.根据权利要求6所述的像素电路，其特征在于，所述第一复位信号端的第一复位信号的电压大于所述第二复位信号端的第二复位信号的电压。
8.根据权利要求7所述的像素电路，其特征在于，所述驱动晶体管为P型晶体管；所述驱动晶体管的阈值电压为Vth；
所述第一复位信号的电压为Vref1，所述第二复位信号的电压为Vref2；
其中，0＜Vref2-Vref1≤|Vth|。
9.根据权利要求4所述的像素电路，其特征在于，还包括：发光控制端；
所述第一发光控制单元包括第一发光控制晶体管；所述第一发光控制晶体管的栅极与所述发光控制端电连接，所述第一发光控制晶体管的第一极与第一电源端电连接，所述第一发光控制晶体管的第二极与所述第一节点或所述第三节点电连接；
所述第二发光控制单元包括第二发光控制晶体管；所述第二发光控制晶体管的栅极与所述发光控制端电连接，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极电连接，所述发光控制晶体管的第二极与所述发光元件的阳极电连接。
10.根据权利要求9所述的像素电路，其特征在于，所述第一晶体管的沟道类型与所述第一发光控制晶体管的沟道类型不同。
11.根据权利要求10所述的像素电路，其特征在于，所述第一扫描端复用为所述发光控制端。
12.根据权利要求9所述的像素电路，其特征在于，还包括：初始化模块；
所述初始化模块的第一端与所述复位信号端电连接，所述初始化模块的第二端与所述驱动晶体管的第二极电连接，用于将所述复位信号端的复位信号写入至所述驱动晶体管的第二极。
13.根据权利要求12所述的像素电路，其特征在于，还包括：第四扫描端；
所述初始化模块包括初始化晶体管；所述初始化晶体管的栅极与所述第四扫描端电连接，所述初始化晶体管的第一极与所述复位信号端电连接，所述初始化晶体管的第二极与所述驱动晶体管的第二极电连接。
14.根据权利要求13所述的像素电路，其特征在于，还包括：第三扫描端；
所述节点控制模块还包括第三晶体管；所述第三晶体管的栅极与所述第三扫描端电连接，所述第三晶体管的第一极与所述复位信号端电连接，所述第三晶体管的第二极电连接于所述第二节点；
所述初始化晶体管的沟道类型与所述第三晶体管的沟道类型相同。
15.根据权利要求14所述的像素电路，其特征在于，所述第三扫描端复用为所述第四扫描端。
16.根据权利要求13所述的像素电路，其特征在于，所述发光控制端包括第一发光控制端和第二发光控制端；
与所述第一发光控制晶体管电连接的所述发光控制端为所述第一发光控制端，与所述第二发光控制晶体管电连接的所述发光控制端为所述第二发光控制端；
所述第一发光控制端控制所述第一发光控制晶体管在所述发光阶段导通；所述第二发光控制端控制所述第二发光控制晶体管在所述复位阶段和所述发光阶段导通。
17.根据权利要求16所述的像素电路，其特征在于，所述第二晶体管的沟道类型与所述第二发光控制晶体管的沟道类型相同。
18.根据权利要求17所述的像素电路，其特征在于，所述第二扫描端复用为所述第二发光控制端。
19.根据权利要求9所述的像素电路，其特征在于，还包括阳极复位模块；
所述阳极复位模块的第一端与所述复位信号端电连接，所述阳极复位模块的第二端与所述发光元件的阳极电连接，用于将所述复位信号端的复位信号写入至所述发光元件的阳极。
20.根据权利要求19所述的像素电路，其特征在于，还包括：第五扫描端；
所述阳极复位模块包括阳极复位晶体管；
所述阳极复位晶体管的栅极与所述第五扫描端电连接，所述阳极复位晶体管的第一极与所述复位信号端电连接，所述阳极复位晶体管的第二极与所述发光元件的阳极电连接。
21.根据权利要求20所述的像素电路，其特征在于，还包括：第三扫描端；
所述节点控制模块还包括第三晶体管；所述第三晶体管的栅极与所述第三扫描端电连接，所述第三晶体管的第一极与所述复位信号端电连接，所述第三晶体管的第二极电连接于所述第二节点；
所述阳极复位晶体管的沟道类型与所述第三晶体管、所述第二晶体管和所述第一晶体管中的任一晶体管的沟道类型相同。
22.根据权利要求4所述的像素电路，其特征在于，还包括：第六扫描端；
所述数据写入模块包括数据写入晶体管和阈值补偿晶体管；
所述数据写入晶体管的栅极和所述阈值补偿晶体管的栅极均与所述第六扫描端电连接；所述数据写入晶体管的第一极与所述数据信号端电连接，所述数据写入晶体管的第二极与所述驱动晶体管的第一极电连接；所述阈值补偿晶体管的第一极与所述驱动晶体管的第二极电连接，所述阈值补偿晶体管的第二极与所述驱动晶体管的栅极电连接。
23.根据权利要求22所述的像素电路，其特征在于，所述第二晶体管与所述数据写入晶体管的沟道类型不同。
24.根据权利要求23所述的像素电路，其特征在于，所述第二扫描端复用为所述第六扫描端。
25.一种像素电路的驱动方法，用于驱动像素电路，其特征在于，所述像素电路包括驱动晶体管、节点控制模块、数据写入模块、发光控制模块、发光元件、复位信号端、数据信号端和第一电源端，所述像素电路的驱动方法包括：
在复位阶段，所述节点控制模块存储所述复位信号端的复位信号，并将所述复位信号端的复位信号写入至所述驱动晶体管的栅极，以对所述驱动晶体管的栅极进行复位；
在数据写入阶段，所述数据写入模块控制所述数据信号端的数据信号写入至所述驱动晶体管的栅极，并将所述驱动晶体管的阈值电压补偿至所述驱动晶体管的栅极；
在发光阶段，所述节点控制模块控制所述第一电源端的正性电源信号写入至所述驱动晶体管的栅极；所述发光控制模块控制所述驱动晶体管根据其栅极的电位产生的驱动电流提供至所述发光元件，以驱动所述发光元件进行发光。
26.根据权利要求25所述的像素电路的驱动方法，其特征在于，还包括：
在所述复位阶段，所述节点控制模块，控制所述复位信号端的复位信号写入至所述驱动晶体管的第一极，以对所述驱动晶体管的第一极进行复位。
27.根据权利要求26所述的像素电路的驱动方法，其特征在于，所述发光阶段具体包括：
所述节点控制模块通过所述发光控制模块接收所述第一电源端的电源信号，并将所述电源信号写入至所述驱动晶体管的栅极。
28.根据权利要求27所述的像素电路的驱动方法，其特征在于，所述像素电路还包括第一扫描端和第二扫描端；所述节点控制模块包括第一晶体管、第二晶体管和存储电容；所述第一晶体管的栅极与所述第一扫描端电连接，所述第二晶体管的栅极与所述第二扫描端电连接；所述第一晶体管的第二极、所述第二晶体管的第一极以及所述存储电容的第一极板电连接于第一节点，所述存储电容的第二极板和所述驱动晶体管的栅极电连接于第二节点，所述第二晶体管的第二极与所述驱动晶体管的第一极电连接于第三节点；
所述复位阶段具体包括：
所述第一扫描端的第一扫描信号控制所述第一晶体管导通，所述第二扫描端的第二扫描信号控制所述第二晶体管导通，所述复位信号端的复位信号通过所述第一晶体管写入至所述第一节点，以对所述第一节点进行复位，并通过所述存储电容耦合至所述第二节点，以对所述驱动晶体管的栅极进行复位，以及通过所述第二晶体管写入至所述第三节点，以对所述第三节点进行复位。
29.根据权利要求27所述的像素电路的驱动方法，其特征在于，所述像素电路还包括第一扫描端、第二扫描端和第三扫描端；所述节点控制模块包括第一晶体管、第二晶体管、第三晶体管和存储电容；所述第一晶体管的栅极与所述第一扫描端电连接，所述第二晶体管的栅极与所述第二扫描端电连接，所述第三晶体管的栅极与所述第三扫描端电连接；所述第一晶体管的第二极、所述第二晶体管的第一极以及所述存储电容的第一极板电连接于第一节点，所述存储电容的第二极板和所述驱动晶体管的栅极电连接于第二节点，所述第二晶体管的第二极与所述驱动晶体管的第一极电连接于第三节点；所述第三晶体管的第一极与所述复位信号端电连接，所述第三晶体管的第二极与所述驱动晶体管的栅极电连接；
所述复位阶段具体包括：
所述第一扫描端的第一扫描信号控制所述第一晶体管导通，所述第二扫描端的第二扫描信号控制所述第二晶体管导通，所述复位信号端的复位信号通过所述第一晶体管写入至所述第一节点，以对所述第一节点进行复位，以及通过所述第二晶体管写入至所述第三节点，以对所述第三节点进行复位；所述第三扫描端的第三扫描信号控制所述第三晶体管导通，所述复位信号端的复位信号写入至所述驱动晶体管的栅极，以对所述驱动晶体管的栅极进行复位。
30.根据权利要求29所述的像素电路的驱动方法，其特征在于，所述像素电路还包括初始化模块和第四扫描端；所述初始化模块包括初始化晶体管；所述初始化晶体管的栅极与所述第四扫描端电连接，所述初始化晶体管的第一极与所述复位信号端电连接，所述初始化晶体管的第二极电连接于所述第二节点；
所述复位阶段还包括：
所述第四扫描端的第四扫描信号控制所述初始化晶体管导通，所述复位信号端的复位信号通过所述初始化晶体管写入至所述驱动晶体管的第二极，以对所述驱动晶体管的第二极进行初始化。
31.根据权利要求30所述的像素电路的驱动方法，其特征在于，所述像素电路还包括第二电源端、第一发光控制端和第二发光控制端；所述发光控制模块包括第一发光控制晶体管和第二发光控制晶体管；所述第一发光控制晶体管的第一极与所述第一电源端电连接，所述第一发光控制晶体管的第二极电连接于所述第三节点或所述第一节点；所述第一发光控制晶体管的栅极与所述第一发光控制端电连接；所述第二发光控制晶体管的栅极与所述第二发光控制端电连接，所述第二发光控制晶体管的第一极与所述驱动晶体管的第二极电连接，所述第二发光控制晶体管的第二极与所述发光元件的阳极电连接，所述发光元件的阴极与所述第二电源端电连接；
所述复位阶段还包括：
所述第二发光控制端的第二发光控制信号控制所述第二发光控制晶体管导通，所述复位信号端的复位信号还依次通过所述初始化晶体管和所述第二发光控制晶体管传输至所述发光元件的阳极，以对所述发光元件的阳极进行复位。
32.根据权利要求29所述的像素电路的驱动方法，其特征在于，所述像素电路还包括阳极复位模块和第五扫描端；所述阳极复位模块包括阳极复位晶体管；所述阳极复位晶体管的栅极与所述第五扫描端电连接，所述阳极复位晶体管的第一极与所述复位信号端电连接，所述阳极复位晶体管的第二极与所述发光元件的阳极电连接；
所述复位阶段还包括：
所述第五扫描端的第五扫描信号控制所述阳极复位晶体管导通，所述复位信号端的复位信号通过所述阳极复位晶体管写入至所述发光元件的阳极，以对所述发光元件的阳极进行复位；
和/或，所述数据写入阶段还包括：
所述第五扫描端的第五扫描信号控制所述阳极复位晶体管导通，所述复位信号端的复位信号通过所述阳极复位晶体管写入至所述发光元件的阳极，使所述发光元件的阳极保持为所述复位信号。
33.一种显示面板，其特征在于，包括：权利要求1～24任一项所述的像素电路。
34.一种显示装置，其特征在于，包括：权利要求33所述的显示面板。
CN202110864272.6A 2021-07-29 2021-07-29 像素电路及其驱动方法、显示面板和显示装置 Active CN113539176B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110864272.6A CN113539176B (zh) 2021-07-29 2021-07-29 像素电路及其驱动方法、显示面板和显示装置
US17/515,771 US20220051633A1 (en) 2021-07-29 2021-11-01 Pixel circuit and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110864272.6A CN113539176B (zh) 2021-07-29 2021-07-29 像素电路及其驱动方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN113539176A true CN113539176A (zh) 2021-10-22
CN113539176B CN113539176B (zh) 2022-12-30

Family

ID=78089627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110864272.6A Active CN113539176B (zh) 2021-07-29 2021-07-29 像素电路及其驱动方法、显示面板和显示装置

Country Status (2)

Country Link
US (1) US20220051633A1 (zh)
CN (1) CN113539176B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114999395A (zh) * 2022-06-30 2022-09-02 厦门天马显示科技有限公司 一种像素电路、其驱动方法及显示面板
CN115083352A (zh) * 2022-06-22 2022-09-20 厦门天马显示科技有限公司 像素驱动电路及其驱动方法、显示面板
CN116092425A (zh) * 2022-12-29 2023-05-09 厦门天马微电子有限公司 一种像素电路、显示面板及显示装置
WO2023206130A1 (zh) * 2022-04-27 2023-11-02 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164365B (zh) * 2019-01-28 2021-01-15 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
KR20210134163A (ko) * 2020-04-29 2021-11-09 삼성디스플레이 주식회사 표시 장치
KR20230099110A (ko) * 2021-12-27 2023-07-04 엘지디스플레이 주식회사 표시 장치
US11568816B1 (en) * 2022-02-03 2023-01-31 Meta Platforms Technologies, Llc Burn-in compensation scheme for light-emitting diode based displays
CN114694593B (zh) * 2022-03-31 2023-07-28 武汉天马微电子有限公司 像素驱动电路及其驱动方法和显示面板、显示装置
US11568813B1 (en) 2022-05-10 2023-01-31 Meta Platforms Technologies, Llc Pixel level burn-in compensation for light-emitting diode based displays

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI253846B (en) * 2005-03-28 2006-04-21 Ind Tech Res Inst Photo-sensing display unit
CN103778886A (zh) * 2012-10-19 2014-05-07 株式会社日本显示器 显示装置
CN104978926A (zh) * 2015-04-16 2015-10-14 友达光电股份有限公司 像素控制电路
CN105405397A (zh) * 2015-10-14 2016-03-16 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、一种有机发光显示装置
CN108492780A (zh) * 2018-03-30 2018-09-04 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示装置
CN108735155A (zh) * 2018-06-01 2018-11-02 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示面板、显示装置
CN110088825A (zh) * 2019-03-13 2019-08-02 京东方科技集团股份有限公司 像素电路、其驱动方法、以及显示设备
CN111445858A (zh) * 2020-04-20 2020-07-24 昆山国显光电有限公司 像素电路及其驱动方法、显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039002B (zh) * 2017-06-05 2019-09-06 京东方科技集团股份有限公司 一种像素电路及显示面板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI253846B (en) * 2005-03-28 2006-04-21 Ind Tech Res Inst Photo-sensing display unit
CN103778886A (zh) * 2012-10-19 2014-05-07 株式会社日本显示器 显示装置
CN104978926A (zh) * 2015-04-16 2015-10-14 友达光电股份有限公司 像素控制电路
CN105405397A (zh) * 2015-10-14 2016-03-16 上海天马有机发光显示技术有限公司 一种像素电路及其驱动方法、一种有机发光显示装置
CN108492780A (zh) * 2018-03-30 2018-09-04 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示装置
CN108735155A (zh) * 2018-06-01 2018-11-02 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示面板、显示装置
CN110088825A (zh) * 2019-03-13 2019-08-02 京东方科技集团股份有限公司 像素电路、其驱动方法、以及显示设备
CN111445858A (zh) * 2020-04-20 2020-07-24 昆山国显光电有限公司 像素电路及其驱动方法、显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023206130A1 (zh) * 2022-04-27 2023-11-02 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
CN115083352A (zh) * 2022-06-22 2022-09-20 厦门天马显示科技有限公司 像素驱动电路及其驱动方法、显示面板
CN114999395A (zh) * 2022-06-30 2022-09-02 厦门天马显示科技有限公司 一种像素电路、其驱动方法及显示面板
CN116092425A (zh) * 2022-12-29 2023-05-09 厦门天马微电子有限公司 一种像素电路、显示面板及显示装置

Also Published As

Publication number Publication date
US20220051633A1 (en) 2022-02-17
CN113539176B (zh) 2022-12-30

Similar Documents

Publication Publication Date Title
CN113539176B (zh) 像素电路及其驱动方法、显示面板和显示装置
CN110992880B (zh) 一种显示面板及显示装置
CN111445848B (zh) 像素驱动电路及其驱动方法、显示基板
CN110610684B (zh) 一种有机电致发光显示面板及显示装置
CN112562593B (zh) 一种显示面板和显示装置
CN111951729B (zh) 一种阵列基板、显示面板及显示装置
CN111785211B (zh) 一种像素驱动电路、驱动方法、显示面板及显示装置
US10984711B2 (en) Pixel driving circuit, display panel and driving method
CN113870790B (zh) 像素电路及其驱动方法、显示面板和显示装置
CN110992891B (zh) 一种像素驱动电路、驱动方法和显示基板
CN113937157B (zh) 一种阵列基板、显示面板及显示装置
CN110288948A (zh) 一种像素补偿电路及方法、显示驱动装置和显示设备
CN115691411A (zh) 像素电路及其驱动方法、显示装置
CN113053299B (zh) 像素驱动电路、像素驱动方法、显示面板及显示装置
CN114550653A (zh) 像素驱动电路以及显示装置
CN114093319A (zh) 像素补偿电路、像素驱动方法及显示装置
CN113707089A (zh) 一种像素驱动电路、显示面板及显示装置
CN114724519B (zh) 像素电路、显示面板和显示装置
CN114093320A (zh) 像素电路、像素驱动方法及显示装置
CN115023756B (zh) 像素驱动电路及其驱动方法、显示面板
CN114783372B (zh) 像素驱动电路、显示面板及显示装置
CN114758625B (zh) 显示基板和显示装置
CN215578568U (zh) 一种显示装置
CN114882834A (zh) 像素驱动电路、像素驱动方法和显示面板
CN114999401A (zh) 像素驱动电路及其驱动方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211103

Address after: No.8, liufangyuan Henglu, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Applicant after: WUHAN TIANMA MICROELECTRONICS Co.,Ltd.

Address before: Room 509, building 1, No. 6111, Longdong Avenue, Pudong New Area, Shanghai, 200120

Applicant before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

GR01 Patent grant
GR01 Patent grant