KR20210134163A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210134163A
KR20210134163A KR1020200052784A KR20200052784A KR20210134163A KR 20210134163 A KR20210134163 A KR 20210134163A KR 1020200052784 A KR1020200052784 A KR 1020200052784A KR 20200052784 A KR20200052784 A KR 20200052784A KR 20210134163 A KR20210134163 A KR 20210134163A
Authority
KR
South Korea
Prior art keywords
scan
transistor
period
node
supplied
Prior art date
Application number
KR1020200052784A
Other languages
English (en)
Inventor
우민규
김현준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200052784A priority Critical patent/KR20210134163A/ko
Priority to US17/142,530 priority patent/US11404005B2/en
Priority to CN202110395626.7A priority patent/CN113658557A/zh
Publication of KR20210134163A publication Critical patent/KR20210134163A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 제1 스캔 라인, 제2 스캔 라인, 제3 스캔 라인, 데이터 라인, 및 발광 제어 라인에 접속되는 화소들을 포함한다. 화소들 각각은, 발광 다이오드, 제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극, 제2 노드에 접속되는 제2 전극, 및 제3 노드에 접속되는 게이트 전극을 포함하는 제1 트랜지스터, 데이터 라인과 제1 노드 사이에 접속되고, 제1 스캔 라인에 접속되는 게이트 전극을 포함하는 제2 트랜지스터, 제2 노드와 제3 노드 사이에 접속되고, 제2 스캔 라인에 접속되는 게이트 전극을 포함하는 제3 트랜지스터, 제2 노드와 제3 전원 사이에 접속되고, 제3 스캔 라인에 접속되는 게이트 전극을 포함하는 제4 트랜지스터, 및 제2 노드와 발광 다이오드의 애노드(anode) 사이에 접속되고, 제2 스캔 라인에 접속되는 게이트 전극을 포함하는 제5 트랜지스터를 포함한다.
제3 트랜지스터는 제5 트랜지스터와 턴-온 기간이 중첩되지 않는 것을 특징으로 한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 특히 원하는 휘도의 영상을 표시할 수 있도록 한 화소 및 이를 가지는 유기전계발광 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device) 및 유기전계발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 표시 장치(Display Device)의 사용이 증가하고 있다.
표시 장치 중 유기전계발광 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드(Organic Light Emitting Diode)를 이용하여 영상을 표시한다. 이러한, 유기전계발광 표시 장치는 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되는 장점이 있다.
유기전계발광 표시장치는 데이터 라인들 및 스캔 라인들에 접속되는 화소들을 구비한다. 화소들은 일반적으로 유기 발광 다이오드, 유기 발광 다이오드로 흐르는 전류량을 제어하기 위한 구동 트랜지스터를 포함한다. 이와 같은 화소들은 데이터 신호에 대응하여 구동 트랜지스터로부터 유기 발광 다이오드로 전류를 공급하면서 소정 휘도의 빛을 생성한다.
한편, 화소는 구동 트랜지스터의 문턱전압 편차를 보상하기 위하여 다수의 트랜지스터 및 복수의 커패시터를 포함한다. 하지만, 화소에 다수의 트랜지스터들이 포함되는 경우 고해상도 패널에 적용이 어렵다. 이에 따라 고해상도 패널에 적용가능한 화소가 요구되고 있다.
본 발명이 해결하고자 하는 과제는 누설전류를 최소화하여 원하는 휘도의 영상을 표시함과 더불어 고해상도(또는 화소회로의 고집적화)를 구현할 수 있는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시 장치는 제1 스캔 라인, 제2 스캔 라인, 제3 스캔 라인, 데이터 라인, 및 발광 제어 라인에 접속되는 화소들을 포함한다. 상기 화소들 각각은, 발광 다이오드, 제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극, 제2 노드에 접속되는 제2 전극, 및 제3 노드에 접속되는 게이트 전극을 포함하는 제1 트랜지스터, 상기 데이터 라인과 상기 제1 노드 사이에 접속되고, 상기 제1 스캔 라인에 접속되는 게이트 전극을 포함하는 제2 트랜지스터, 상기 제2 노드와 상기 제3 노드 사이에 접속되고, 상기 제2 스캔 라인에 접속되는 게이트 전극을 포함하는 제3 트랜지스터, 상기 제2 노드와 제3 전원 사이에 접속되고, 상기 제3 스캔 라인에 접속되는 게이트 전극을 포함하는 제4 트랜지스터, 및 상기 제2 노드와 상기 발광 다이오드의 애노드(anode) 사이에 접속되고, 상기 제2 스캔 라인에 접속되는 게이트 전극을 포함하는 제5 트랜지스터를 포함한다.
상기 제3 트랜지스터는 상기 제5 트랜지스터와 턴-온 기간이 중첩되지 않는 것을 특징으로 한다.
상기 제1 노드와 상기 제1 전원 사이에 접속되고, 상기 발광 제어 라인에 접속되는 게이트 전극을 포함하는 제6 트랜지스터를 더 포함할 수 있다.
상기 제4 트랜지스터가 턴-온되는 기간 중 제1 기간 동안 제3 트랜지스터가 턴-온되고, 상기 제1 기간을 제외한 나머지 제2 기간 동안 제5 트랜지스터가 턴-온되는 것을 특징으로 할 수 있다.
상기 제1, 제2, 제4, 제5, 및 제6 트랜지스터들은 각각 P타입의 LTPS 박막 트랜지스터이고, 상기 제3 트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터인 것을 특징으로 할 수 있다.
상기 제1 전원과 상기 제3 노드에 접속되는 저장 커패시터를 더 포함할 수 있다.
상기 발광 다이오드의 캐소드(cathode)는 제2 전원에 전기적으로 연결될 수 있다.
상기 제1 전원은 상기 제2 전원보다 높은 전압을 공급할 수 있다.
영상의 계조에 상응하는 데이터 신호를 상기 데이터 라인으로 공급하는 데이터 구동부를 더 포함할 수 있다.
상기 제3 전원은 상기 데이터 신호의 최저 전압보다 낮은 전압을 공급할 수 있다.
비발광 구간 및 발광 구간을 포함하는 한 프레임 기간 동안, 상기 제1 스캔 라인, 상기 제2 스캔 라인, 및 상기 제3 스캔 라인 각각으로, 상기 제1 스캔 신호, 상기 제2 스캔 신호, 상기 제3 스캔 신호를 공급하는 스캔 구동부를 포함할 수 있다.
상기 비발광 구간은 상기 발광 다이오드의 애노드를 초기화하는 제1 기간, 상기 제1 트랜지스터의 게이트 전극을 초기화하는 제2 기간, 및 상기 제1 트랜지스터의 게이트 전극에 상기 데이터 라인으로부터 공급되는 데이터 신호를 저장하는 제3 기간을 포함하고, 상기 발광 구간은 상기 발광 다이오드가 발광하는 제4 기간을 포함할 수 있다.
상기 발광 제어 라인으로 발광 제어 신호를 공급하는 발광 구동부를 포함하되, 상기 비발광 기간 동안, 논리 하이 레벨의 발광 제어 신호가 공급되고, 상기 발광 기간 동안 논리 로우 레벨의 발광 제어 신호가 공급될 수 있다.
상기 제1 기간 동안, 상기 제2 스캔 라인으로 논리 로우 레벨의 제2 스캔 신호가 공급되고, 상기 제3 스캔 라인으로 논리 로우 레벨의 제3 스캔 신호가 공급될 수 있다.
상기 제2 기간 동안, 상기 제2 스캔 라인으로 논리 하이 레벨의 제2 스캔 신호가 공급되고, 상기 제3 스캔 라인으로 논리 로우 레벨의 제3 스캔 신호가 공급될 수 있다.
상기 제3 기간 동안, 상기 제1 스캔 라인으로 논리 로우 레벨의 제1 스캔 신호가 공급되며, 상기 제2 스캔 라인으로 논리 하이 레벨의 제2 스캔 신호가 공급될 수 있다.
상기 비발광 구간 동안 상기 제1 스캔 신호 및 상기 제3 스캔 신호는 교번하여 공급되고, 상기 제2 스캔 신호 및 상기 제3 스캔 신호는 일부 기간만 중첩되게 공급될 수 있다.
비발광 구간 및 발광 구간을 포함하는 한 프레임 기간 동안, 상기 제1 스캔 라인, 상기 제2 스캔 라인, 및 상기 제3 스캔 라인 각각으로, 두 개 이상의의 제1 스캔 펄스들, 하나의 제2 스캔 펄스, 두 개 이상의 제3 스캔 펄스들을 공급하는 스캔 구동부를 포함할 수 있다.
상기 비발광 기간 동안, 상기 발광 제어 라인으로 발광 제어 펄스를 공급하는 발광 구동부를 포함할 수 있다.
상기 비발광 구간 동안 상기 제1 스캔 펄스들 및 상기 제3 스캔 펄스들은 교번하여 공급되고, 상기 두 개 이상의 제3 스캔 펄스들 중 첫 번째 스캔 펄스는 상기 제2 스캔 펄스와 일부만 중첩되게 공급될 수 있다.
상기 발광 구간에서, 상기 발광 다이오드는, 상기 두 개 이상의 제1 스캔 펄스들 중 마지막 스캔 펄스가 공급된 때의 제3 노드의 전압에 대응하는 계조로 발광할 수 있다.
본 발명의 실시예들에 따른 표시 장치는 단위 화소회로에서 전류의 누설경로에 위치된 트랜지스터를 산화물 반도체 트랜지스터로 형성함으로써, 누설전류를 최소화하여 원하는 휘도의 영상을 표시할 수 있다.
또한, 본 발명의 실시예들에 따른 표시 장치는, 단위 화소회로에 사용되는 산화물 반도체 트랜지스터의 개수를 감소시킴으로써 고해상도(또는 화소회로의 고집적화)를 구현할 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 3은 도 1의 표시 장치의 구동의 일 예를 나타내는 도면이다.
도 4 내지 도 7은 도 2의 화소 및 도 3의 표시 장치의 타이밍도에 의한 동작과정의 실시예를 설명하기 위한 도면들이다.
도 8은 도 1의 표시 장치의 구동의 다른 실시예를 나타내는 도면이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 화소부(100), 스캔 구동부(200), 발광 구동부(300), 데이터 구동부(400), 및 타이밍 제어부(500)를 포함할 수 있다.
일 실시예에서, 표시 장치(1000)는 제1 전원(ELVDD), 제2 전원(ELVSS), 및 제3 전원(VINT)의 전압을 화소부(100)에 공급하는 전원 공급부를 더 포함할 수 있다. 다만, 이는 예시적인 것으로서, 제1 전원(ELVDD), 제2 전원(ELVSS), 및 제3 전원(VINT) 중 적어도 하나는 타이밍 제어부(500) 또는 데이터 구동부(400)로부터 공급될 수도 있다.
화소부(100)는 복수의 제1 스캔 라인들(SL11 내지 SL1n), 복수의 제2 스캔 라인들(SL21 내지 SL2n), 복수의 제3 스캔 라인들(SL31 내지 SL3n), 복수의 발광 제어 라인들(EL1 내지 ELn), 복수의 데이터 라인들(DL1 내지 DLm)을 포함하고, 제1 스캔 라인들(SL11 내지 SL1n), 제2 스캔 라인들(SL21 내지 SL2n), 제3 스캔 라인들(SL31 내지 SL3n), 발광 제어 라인들(EL1 내지 ELn), 및 데이터 라인들(DL1 내지 DLm)에 각각 연결되는 복수의 화소(PX)들을 포함할 수 있다. (단, n, m은 1보다 큰 정수) 화소(PX)들 각각은 구동 트랜지스터와 복수의 스위칭 트랜지스터들을 포함할 수 있다.
스캔 구동부(200)는 제1 제어 신호(SCS)에 기초하여 제1 스캔 라인들(SL11 내지 SL1n), 제2 스캔 라인들(SL21 내지 SL2n), 제3 스캔 라인들(SL31 내지 SL3n)을 통해 화소(PX)들에 스캔 신호를 순차적으로 공급할 수 있다. 스캔 구동부(200)는 타이밍 제어부(500)로부터 제1 제어 신호(SCS) 및 적어도 하나의 클럭 신호 등을 수신한다.
일 실시예에서, 한 프레임 기간에 하나의 스캔 라인으로 공급되는 스캔 신호는 적어도 하나의 스캔 펄스들을 포함할 수 있다. 예를 들어, 스캔 신호는 제1 스캔 라인들(SL11 내지 SL1n)에 순차적으로 공급되는 제1 스캔 신호, 제2 스캔 라인들(SL21 내지 SL2n)에 순차적으로 공급되는 제2 스캔 신호, 및 제3 스캔 라인들(SL31 내지 SL3n)에 순차적으로 공급되는 제3 스캔 신호를 포함할 수 있다.
제1 스캔 신호는 적어도 하나의 제1 스캔 펄스를 포함하고, 제2 스캔 신호는 적어도 하나의 제2 스캔 펄스를 포함하며, 제3 스캔 신호는 적어도 하나의 제3 스캔 펄스를 포함할 수 있다.
여기서, 제1 스캔 펄스, 제2 스캔 펄스, 및 제3 스캔 펄스는 화소(PX)들에 포함되는 트랜지스터를 턴 온시키는 게이트-온(gate-on) 전압일 수 있다. 예를 들어, 화소(P)들에 포함되는 트랜지스터가 피모스(P-channel metal oxide semiconductor; PMOS) 트랜지스터인 경우, 게이트-온 전압은 논리 로우 레벨로 설정될 수 있다. 화소(P)들에 포함되는 트랜지스터가 엔모스(N-channel metal oxide semiconductor; NMOS) 트랜지스터인 경우, 게이트-온 전압은 논리 하이 레벨로 설정될 수 있다.
일 실시예에서, 스캔 구동부(200)는 제1 스캔 신호(제1 스캔 펄스들)를 제1 스캔 라인들(SL11 내지 SL1n)에 순차적으로 출력하기 위해 서로 종속적으로 연결되는 제1 스테이지들, 제2 스캔 신호(제2 스캔 펄스들)를 제2 스캔 라인들(SL21 내지 SL2n)에 순차적으로 출력하기 위해 서로 종속적으로 연결되는 제2 스테이지들, 및 제3 스캔 신호(제3 스캔 펄스들)를 제3 스캔 라인들(SL31 내지 SL3n)에 순차적으로 출력하기 위해 서로 종속적으로 연결되는 제3 스테이지들을 포함할 수 있다.
발광 구동부(300)는 제2 제어 신호(ECS)에 기초하여 발광 제어 라인들(EL1 내지 ELn)을 통해 화소(PX)들에 발광 제어 신호를 순차적으로 공급할 수 있다. 발광 구동부(300)는 타이밍 제어부(500)로부터 제2 제어 신호(ECS) 및 클럭 신호 등을 수신한다. 발광 제어 신호는 동일 수평라인(동일 행)에 위치된 화소들에 대하여 하나의 프레임 기간을 발광 기간 및 비발광 기간으로 구분할 수 있다.
데이터 구동부(400)는 타이밍 제어부(500)로부터 제3 제어 신호(DCS) 및 영상 데이터 신호(RGB)를 수신할 수 있다. 데이터 구동부(400)는 제3 제어 신호(DCS) 및 영상 데이터 신호(RGB)에 기초하여 데이터 라인들(DL1 내지 DLm)을 통해 화소(PX)들로 데이터 신호(또는 데이터 전압)를 공급할 수 있다. 일 실시예예서, 데이터 구동부(400)는 데이터 라인들(DL1 내지 DLm)로 영상의 계조에 상응하는 데이터 신호를 공급할 수 있다. 예를 들어, 제1 스캔 신호(제1 스캔 펄스) 각각에 동기하여 해당 화소(PX)의 데이터 신호가 해당 화소(PX)로 공급될 수 있다.
타이밍 제어부(500)는 외부로부터 공급되는 타이밍 신호들에 기초하여 스캔 구동부(200), 발광 구동부(300), 및 데이터 구동부(400)의 구동을 제어할 수 있다. 타이밍 제어부(500)는 제1 제어 신호(SCS) 및 스캔 클럭 신호 등을 포함하는 제어 신호를 스캔 구동부(200)에 공급하고, 제2 제어 신호(ECS) 및 발광 제어 클럭 신호 등을 포함하는 제어 신호를 발광 구동부(300)에 공급할 수 있다. 데이터 구동부(400)를 제어하는 제3 제어 신호(DCS)는 소스 시작 신호, 소스 출력 인에이블 신호, 소스 샘플링 클럭 등을 포함할 수 있다.
도 2는 도 1의 표시 장치에 포함되는 화소의 일 예를 나타내는 회로도이다.
도 1 및 도 2를 참조하면, 화소(PX)는 발광 다이오드(LD) 및 발광 다이오드(LD)에 연결되는 화소 회로(PC)를 포함할 수 있다.
도 2의 화소(PX)는 제k행, 제p열(단, k, p는 자연수)에 배치되는 화소이다.
발광 다이오드(LD)의 애노드는 화소 회로(PC)에 접속되고, 캐소드 전극은 제2 전원(ELVSS)에 접속될 수 있다. 발광 다이오드(LD)는 화소 회로(PC)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
화소 회로(PC)는 데이터 신호(Vdata)에 대응하여 제1 전원(ELVDD)으로부터 발광 다이오드(LD)를 경유하여 제2 전원(ELVSS)으로 흐르는 전류량을 제어한다. 이를 위하여, 제1 전원(ELVDD)은 제2 전원 (ELVSS)보다 높은 전압으로 설정될 수 있다.
화소 회로(PC)는 제1 내지 제6 트랜지스터들(T1 내지 T6) 및 저장 커패시터(Cst)를 구비할 수 있다.
제1 트랜지스터(T1)는 제6 트랜지스터(T6)를 경유하여 제1 전원(ELVDD)에 전기적으로 연결되는 제1 노드(N1)와 제5 트랜지스터(T5)를 경유하여 발광 다이오드(LD)의 애노드에 전기적으로 연결되는 제2 노드(N2) 사이에 결합될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제3 노드(N3)에 결합될 수 있다. 제1 트랜지스터(T1)는 제 3노드(N3)의 전압에 대응한 구동 전류를 발광 다이오드(LD)에 제공할 수 있다. 제1 트랜지스터(T1)는 화소(PX)의 구동 트랜지스터로서 기능한다.
제2 트랜지스터(T2)는 제p 데이터 라인(DLp)과 제1 노드(N1) 사이에 결합될 수 있다. 제2 트랜지스터(T2)는 제1 스캔 신호(GWP[k])를 수신하는 게이트 전극을 포함할 수 있다. 제2 트랜지스터(T2)가 턴 온되면, 데이터 신호(Vdata)가 제1 노드(N1)로 전달될 수 있다.
제3 트랜지스터(T3)는 제2 노드(N2)와 제3 노드(N3) 사이에 결합될 수 있다. 제3 트랜지스터(T3)는 제2 스캔 신호(GWN[k])를 수신하는 게이트 전극을 포함할 수 있다. 제3 트랜지스터(T3)는 제2 스캔 신호(GWN[k])에 의해 턴-온되어 제1 트랜지스터(T1)의 제2 전극(즉, 제2 노드(N2))과 제3 노드(N3)를 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(T3)가 턴-온 될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속될 수 있다.
저장 커패시터(Cst)는 제1 전원(ELVDD)과 제3 노드(N3) 사이에 접속된다. 저장 커패시터(Cst)는 데이터 신호(Vdata) 및 제1 트랜지스터(T1)의 문턱 전압의 차에 대응하는 전압을 저장할 수 있다.
제4 트랜지스터(T4)는 제2 노드(N2)와 제3 전원(VINT) 사이에 결합될 수 있다. 제4 트랜지스터(T4)는 제3 스캔 신호(GI[k])를 수신하는 게이트 전극을 포함할 수 있다. 도 3을 참조하면, 제3 스캔 신호(GI[k])는 이전 화소행의 제1 스캔 신호(GWP[k-1])에 상응할 수 있다. 제4 트랜지스터(T4)는 제3 스캔 신호(GI[k])가 공급될 때 턴-온되어 제2 노드(N2)로 제3 전원(VINT)의 전압을 공급할 수 있다.
제3 스캔 신호(GI[k])가 공급되는 기간 중 일부 기간 동안 제2 스캔 신호(GWN[k])는 논리 로우 레벨로 설정되고, 나머지 기간 동안 제 2스캔 신호(GWN[k])는 논리 하이 레벨로 설정될 수 있다.
제2 스캔 신호(GWN[k])가 논리 로우 레벨로 설정되는 기간 동안, 제5 트랜지스터(T5)가 턴-온되어 발광 다이오드(LD)의 애노드가 초기화될 수 있다. 제2 스캔 신호(GWN[k])가 논리 하이 레벨로 설정되는 기간 동안, 제3 트랜지스터(T3)가 턴-온되어 제3 노드(N3)가 초기화될 수 있다. 이에 따라, 발광 다이오드(LD)의 애노드 및 제3 노드(N3)의 전압(즉, 제1 트랜지스터(T1)의 게이트 전압)이 제3 전원(VINT)의 전압으로 초기화될 수 있다. 일 실시예에서, 제3 전원(VINT)은 데이터 신호의 최저 전압보다 낮은 전압으로 설정될 수 있다.
제5 트랜지스터(T5)는 제2 노드(N2)와 발광 다이오드(LD)의 애노드 사이에 결합될 수 있다. 제5 트랜지스터(T5)는 제2 스캔 신호(GWN[k])를 수신하는 게이트 전극을 포함할 수 있다. 제5 트랜지스터(T5)는 제2 스캔 신호(GWN[k])가 로우 논리 레벨로 설정될 때 턴-온되어 제2 노드(N2) 및 발광 다이오드(LD)의 애노드를 전기적으로 접속시킨다.
제6 트랜지스터(T6)는 제1 전원(ELVDD)과 제1 노드(N1) 사이에 결합될 수 있다. 제6 트랜지스터(T6)는 발광 제어 신호(EM[k])를 수신하는 게이트 전극을 포함할 수 있다. 제6 트랜지스터(T6)는 발광 제어 신호(EM[k])의 논리 로우 레벨에서 턴-온되고, 논리 하이 레벨에서 턴-오프될 수 있다.
발광 다이오드(LD)는 제5 트랜지스터(T5)와 제2 전원(ELVSS) 사이에 결합될 수 있다. 발광 다이오드(LD)의 캐소드(cathode)는 제2 전원(ELVSS)을 인가받을 수 있다. 제1 전원(ELVDD)과 제2 전원(ELVSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제1 전원(ELVDD)은 고전위 전원으로 설정되고, 제2 전원(ELVSS)은 저전위 전원으로 설정될 수 있다. 이때, 제1 및 제2 전원들(ELVDD, ELVSS)의 전위차는 화소(PX)의 발광 기간 동안 발광 소자들(LD)의 문턱 전압 이상으로 설정될 수 있다.일 실시예에서, 제1 제2, 제4, 제5, 및 제6 트랜지스터들(T1, T2, T4, T5, T6)은 각각 P타입의 LTPS(Low-Temperature Poly-Silicon) 박막 트랜지스터이고, 제3 트랜지스터(T3)는 N타입의 산화물 반도체 박막 트랜지스터일 수 있다. N타입의 산화물 반도체 박막 트랜지스터가 P타입의 LTPS 박막 트랜지스터보다 전류 누설 특성이 좋다. 따라서, 제3 노드(N3)에 접속되는 제3 트랜지스터(T3)가 N타입 산화물 반도체 박막 트랜지스터로 형성되는 경우 제3 노드(N3)로부터 제2 노드(N2)로 흐르는 누설 전류가 크게 감소되어, 소비 전력이 저감될 수 있다.
일반적으로, 제1 트랜지스터(T1)의 게이트 전극(또는 제3 노드(N3))을 제3 전원(VINT)으로 초기화하기 위하여 제3 노드(N3)와 직접 연결되는 초기화 트랜지스터가 추가로 형성될 수 있다. 하지만, 초기화 트랜지스터가 추가로 형성되는 경우 제3 노드(N3)로부터 제3 전원(VINT)으로 이어지는 전류 패스에 의하여 추가 누설전류가 발생될 수 있다.
또한, 초기화 트랜지스터는 누설전류가 최소화되도록 N타입 산화물 반도체 박막 트랜지스터로 형성될 수 있고, 이 경우 화소 면적이 증가되어 고해상도 패널에 적용이 어려울 수 있다.
한편, 본 발명의 실시예에 따르면, 제2 노드(N2)에 접속된 제4 트랜지스터(T4)를 이용하여 제3 노드(N3) 및 발광 다이오드(LD)의 애노드를 초기화할 수 있다. 즉, 본 발명의 경우 제3 노드(N3)와 접속되는 초기화 트랜지스터를 제거할 수 있고, 이에 따라 고해상도 패널에 적용될 수 있다.
또한, 제4 트랜지스터(T4)는 제3 트랜지스터(T3)를 경유하여 제1 트랜지스터(T1)의 게이트 전극(또는 제3 노드(N3))과 간접적으로 연결된다. 따라서, 제4 트랜지스터(T4)는 누설 전류를 방지하기 위하여 N타입의 산화물 반도체 박막 트랜지스터로 형성할 필요성이 크지 않다.
일반적으로, N타입의 산화물 반도체 박막 트랜지스터는 P타입의 LTPS(Low-Temperature Poly-Silicon) 박막 트랜지스터에 비해 화소회로 내에서 차지하는 면적이 크다. 따라서, 단위 화소회로에 형성되는 산화물 반도체 박막 트랜지스터의 개수를 줄이는 경우, 단위 화소회로의 크기를 감소시킬 수 있다. 이로 인해, 표시 장치(1000)는 고해상도(또는 화소회로의 고집적화)를 구현하는 효과를 기대할 수 있다.
이하, 도 2의 화소(PX)를 포함하는 표시 장치(1000)의 구동 방식을 자세히 설명하기로 한다.
도 3은 도 1의 표시 장치의 구동의 일 예를 나타내는 도면이다.
도 1 내지 도 3을 참조하면, 표시 장치(1000)의 한 프레임 기간은 발광 기간(EP) 및 비발광 기간(NEP)을 포함한다.
비발광 기간(NEP)은 제1 기간(P1), 제2 기간(P2) 및 제3 기간(P3)으로 나누어 구동될 수 있고, 발광 기간(EP)은 제4 기간(P4)을 포함할 수 있다.
도 3은 제k 행에 포함되는 화소(PX)에 공급되는 신호들의 일 예를 보여준다.
도 3에 있어서, 하나의 프레임 기간에 포함되는 발광 기간(EP)과 비발광 기간(NEP)의 길이가 유사하게 도시되었으나, 실제로는 발광 기간(EP)의 길이가 비발광 기간(NEP)의 길이보다 긴 것으로 이해되어야 한다.
제1 기간(P1)에는 발광 다이오드(LD)의 애노드가 제3 전원(VINT)으로 초기화될 수 있다. 제2 기간(P2)에는 제1 트랜지스터(T1)의 게이트 전극(또는 제3 노드(N3))이 제3 전원(VINT)으로 초기화될 수 있다. 제3 기간(P3)에는 데이터신호 및 제1 트랜지스터(T1)의 문턱전압에 대응되는 전압이 저장 커패시터(Cst)에 저장될 수 있다. 제4 기간(P4)에는 제3 노드(N3)의 전압에 대응하여 제1 트랜지스터(T1)로부터 발광 다이오드(LD)로 소정의 전류가 공급될 수 있다. 이때, 발광 다이오드(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
도 4 내지 도 7은 도 2의 화소 및 도 3의 표시 장치의 타이밍도에 의한 동작과정의 실시예를 설명하기 위한 도면들이다.
도 1 내지 도 7을 참조하면, 제1, 제2, 제4 및 제6 트랜지스터들(T1, T2, T4, T6)이 P타입의 LTPS 트랜지스터들이므로, 제1 스캔 신호(GWP[k]) 및 제3 스캔 신호(GI[k])의 게이트 온 전압은 논리 로우 레벨일 수 있다. 마찬가지로, 발광 제어 신호(EM[k])의 게이트 온 전압은 논리 로우 레벨일 수 있다.
제3 트랜지스터(T3)는 N타입의 산화물 반도체 박막 트랜지스터이므로, 제2 스캔 신호(GWN[k])의 게이트 온 전압은 논리 하이 레벨일 수 있다. 다만, 제5 트랜지스터(T5)는 P타입의 LTPS 트랜지스터이므로, 이 경우, 제2 스캔 신호(GWN[k])의 게이트 온 전압은 논리 로우 레벨일 수 있다.
도 4를 참조하면, 비발광 기간(NEP) 동안, 발광 제어 라인(ELk)으로 논리 하이 레벨의 발광 제어 신호(EM[k])가 공급된다. 발광 제어 라인(ELk)으로 논리 하이 레벨의 발광 제어 신호(EM[k])가 공급되면 제6 트랜지스터(T6)가 턴-오프된다. 제6 트랜지스터(T6)가 턴-오프되면 제1 전원(ELVDD)로부터 제1 트랜지스터(T1)로 전류가 흐르지 못하고, 이에 따라 발광 다이오드(LD)는 비발광 상태를 유지한다.
제1 기간(P1)에는 제3 스캔 라인(SL3k)으로 논리 로우 레벨의 제3 스캔 신호(GI[k])가 공급될 수 있다. 이때, 제1 스캔 라인(SL1k)으로 논리 하이 레벨의 제1 스캔 신호(GWP[k])가 공급되며, 제2 스캔 라인(SL2k)으로 논리 로우 레벨의 제2 스캔 신호(GWN[k])가 공급될 수 있다.
제3 스캔 라인(SL3k)으로 논리 로우 레벨의 제3 스캔 신호(GI[k])가 공급되면 제4 트랜지스터(T4)가 턴-온될 수 있다. 제4 트랜지스터(T4)가 턴-온되면 제3 전원(VINT)이 제2 노드(N2)에 공급될 수 있다.
이때, 로우 레벨의 제2 스캔 신호(GWN[k])에 의하여 제5 트랜지스터(T5)가 턴-온 상태로 설정되기 때문에 제2 노드(N2)로 공급된 제3 전원(VINT)은 제5 트랜지스터(T5)를 경유하여 발광 다이오드(LD)의 애노드로 공급될 수 있다.
한편, 제2 스캔 라인(SL2k)으로 논리 로우 레벨의 제2 스캔 신호(GWN[k])가 공급되면, 제3 트랜지스터(T3)는 턴-오프 상태로 설정되기 때문에, 제2 노드(N2)에 공급된 제3 전원(VINT)과 제3 노드(N3)의 전기적 접속은 차단될 수 있다.
도 5를 참조하면, 제2 기간(P2)에는 제3 스캔 라인(SL3k)으로 공급된 제3 스캔 신호(GI[k])가 유지될 수 있다. 그리고, 제2기간(P2)에는 제2 스캔 라인(SL2k)으로 논리 하이 레벨의 제2 스캔 신호(GWN[k])가 공급될 수 있다.
제3 스캔 라인(SL3k)으로 공급된 제3 스캔 신호(GI[k])가 유지되면 제4 트랜지스터(T4)가 턴-온 상태를 유지할 수 있다. 제4 트랜지스터(T4)가 턴-온 상태를 유지하면 제3 전원(VINT)이 제2 노드(N2)에 여전히 공급될 수 있다.
제2 스캔 라인(SL2k)으로 논리 하이 레벨의 제2 스캔 신호(GWN[k])가 공급되면, 제3 트랜지스터(T3)가 턴-온되고, 제5 트랜지스터(T5)가 턴-오프될 수 있다. 제5 트랜지스터(T5)가 턴-오프되어, 제2 노드(N2)에 공급된 제3 전원(VINT)과 발광 다이오드(LD)의 애노드의 전기적 접속은 차단되나, 제3 트랜지스터(T3)는 턴-온되어, 제2 노드(N2)에 공급된 제3 전원(VINT)과 제1 트랜지스터(T1)의 게이트 전극은 전기적 접속이 이루어질 수 있다. 이로 인해, 제2 기간(P2)에는 제1 트랜지스터(T1)의 게이트 전극(또는 제3 노드(N3))이 제3 전원(VINT)으로 초기화될 수 있다.
제2 기간(P2) 이후에 제3 스캔 신호(GI[k])는 논리 하이 레벨로 변경되고, 이에 따라 제4 트랜지스터(T4)가 턴-오프된다.
본 발명에서는 제4 트랜지스터(T4)가 턴-온되는 기간을 제1 기간(P1) 및 제2 기간(P2)기간으로 나누고, 제1 기간(P1) 동안 발광 다이오드(LD)의 애노드를 초기화하고, 제2 기간(P2) 동안 제3 노드(N3)를 초기화할 수 있다. 이 경우, 하나의 제4 트랜지스터(T4)를 이용하여 발광 다이오드(LD)의 애노드 및 제3 노드(N3)를 초기화할 수 있고, 이에 따라 단위 화소 회로에 포함된 트랜지스터들의 수를 줄일 수 있다. 단위 화소 회로에 형성되는 트랜지스터들의 개수를 줄이는 경우, 단위 화소 회로의 크기를 감소시킬 수 있다. 이로 인해, 표시 장치(1000)는 고해상도(또는 화소회로의 고집적화)를 구현하는 효과를 기대할 수 있다.
도 6을 참조하면, 제3 기간(P3)에는 제1 스캔 라인(SL1k)으로 제1 스캔 신호(GWP[k])가 공급될 수 있다. 이때, 제2 스캔 신호(GWN[k])는 논리 하이 레벨을 유지한다.
이때, 제1 스캔 라인(SL1k)으로 논리 로우 레벨의 제1 스캔 신호(GWP[k])가 공급되면, 제2 트랜지스터(T2)가 턴-온될 수 있다. 제2 스캔 라인(SL2k)으로 공급된 제2 스캔 신호(GWN[k])가 논리 하이 레벨을 유지하면, 제3 트랜지스터(T3)가 턴-온 상태를 유지하고, 제5 트랜지스터(T5)가 턴-오프 상태를 유지할 수 있다. 제3 트랜지스터(T3)가 턴-온되면 제1 트랜지스터(T1)는 다이오드 형태로 접속될 수 있다. 이로 인해, 제3 기간(P3)에는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압의 차에 대응되는 전압이 저장 커패시터(Cst)에 저장될 수 있다.
제3 기간(P3) 이후에 제1 스캔 신호(GWP[k])는 논리 하이 레벨로 변경되고, 이에 따라 제2 트랜지스터(T2)가 턴-오프된다. 또한, 제2 스캔 신호(GWN[k])는 논리 로우 레벨로 변경되고, 이에 따라 제3 트랜지스터(T3)가 턴-오프되고, 제5 트랜지스터(T5)는 턴-온될 수 있다.
도 7을 참조하면, 제4 기간(P4)에는 발광 제어 라인(ELk)으로 논리 로우 레벨의 발광 제어 신호(EM[k])가 공급될 수 있다. 발광 제어 라인(ELk)으로 논리 로우 레벨의 발광 제어 신호(EM[k])가 공급되면 제6 트랜지스터(T6)가 턴-온될 수 있다. 제6 트랜지스터(T6)가 턴-온되면 제1 전원(ELVDD)과 제1 트랜지스터(T1)의 제1 전극이 전기적으로 접속된다.
이때, 제2 스캔 라인(SL2k)으로 공급되는 논리 로우 레벨의 제2 스캔 신호(GWN[k])가 유지되면, 제3 트랜지스터(T3)는 턴-오프 상태가 유지되고, 제5 트랜지스터(T5)는 턴-온 상태가 유지될 수 있다. 이로 인해, 제4 기간(P4)에는 제3 노드(N3)의 전압에 대응하여 제1 트랜지스터(T1)로부터 발광 다이오드(LD)로 소정의 전류가 공급될 수 있다. 이때, 발광 다이오드(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
이하, 다른 실시예들에 대해 설명한다. 이하의 실시예에서, 이미 설명한 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 8은 도 1의 표시 장치의 구동의 다른 실시예를 나타내는 도면이다.
도 1, 도 2 및 도 8을 참조하면, 표시장치(1000)의 한 프레임(1frame) 기간은 발광 기간(EP') 및 비발광 기간(NEP')을 포함한다.
비발광 기간(NEP')은 제1 기간(P1), 제2 기간(P2), 제2-1 기간(P2'), 제2-2 기간(P2"), 제3 기간(P3), 제3-1 기간(P3') 및 제3-2 기간(P3")으로 나누어 구동될 수 있고, 발광 기간(EP)은 제4 기간(P4)을 포함할 수 있다.
비발광 기간(NEP) 동안, 발광 제어 라인(ELk)으로 논리 하이 레벨의 발광 제어 신호(EM[k])가 공급된다. 발광 제어 라인(ELk)으로 논리 하이 레벨의 발광 제어 신호(EM[k])가 공급되면 제6 트랜지스터(T6)가 턴-오프된다. 제6 트랜지스터(T6)가 턴-오프되면 제1 전원(ELVDD)로부터 제1 트랜지스터(T1)로 전류가 흐르지 못하고, 이에 따라 발광 다이오드(LD)는 비발광 상태를 유지한다.
비발광 기간(NEP') 동안 제1 스캔 라인(SL1k)으로는 두 개 이상의 제1 스캔 신호(GWP[k])의 스캔 펄스들(이하, 제1 스캔 펄스들)이 공급되고, 제3 스캔 라인(SL3k)으로는 두 개 이상의 제3 스캔 신호(GI[k])의 스캔 펄스들(이하, 제3 스캔 펄스들)이 공급된다.
도 8에 있어서, 하나의 프레임 기간에 포함되는 발광 기간(EP')과 비발광 기간(NEP')의 길이가 유사하게 도시되었으나, 실제로는 발광 기간(EP')의 길이가 비발광 기간(NEP)의 길이보다 긴 것으로 이해되어야 한다.
한편, 도 8에 도시된 비발광 기간(NEP')의 길이는 도 3에 도시된 비발광 기간(NEP)의 길이와 동일할 수 있다. 다만, 도 8에 도시된 비발광 기간(NEP')의 길이는 이에 한정되는 것은 아니고, 도 3에 도시된 비발광 기간(NEP)의 길이보다 길 수 있다. 이 경우, 도 8에 도시된 발광 기간(EP')의 길이는 도 3에 도시된 발광 기간(EP)의 길이보다 짧을 수 있다.
본 발명의 일 실시예에 따르면, 비발광 기간(NEP') 동안 화소(PX)에 제1 스캔 신호(GWP[k]) 및 제3 스캔 신호(GI[k]) 각각의 세 개의 스캔 펄스들(즉, 세 개의 제1 스캔 펄스들 및 세 개의 제3 스캔 펄스들)이 공급될 수 있다. 예를 들어, 세 개의 제1 스캔 펄스들과 세 개의 제3 스캔 펄스들은 서로 교번하여 공급될 수 있다.
또한, 비발광 기간(NEP') 동안 화소(PX)에 하나의 제2 스캔 신호(GWN[k])의 스캔 펄스(이하, 제2 스캔 펄스)가 공급될 수 있다. 이때, 하나의 제2 스캔 펄스가 유지되는 동안, 세 개의 제1 스캔 펄스들이 공급되고, 세 개의 제3 스캔 펄스들 중 첫 번째 펄스의 일부 기간을 제외한 나머지 펄스들이 공급될 수 있다.
제1 기간(P1)에는 세 개의 제3 스캔 펄스들 중 첫 번째 펄스가 공급되어 제4 트랜지스터(T4)가 턴-온되고, 논리 로우 레벨의 제2 스캔 신호(GWN[k])가 공급되어 제5 트랜지스터(T5)가 턴-온되므로, 발광 다이오드(LD)의 애노드가 제3 전원(VINT)으로 초기화될 수 있다.
제2 기간(P2)에는 제2 스캔 펄스가 공급된다. 이후, 제2 스캔 펄스는 비발광 기간(NEP') 동안 유지된다. 논리 하이 레벨의 제2 스캔펄스가 공급되면 제3 트랜지스터(T3)가 턴-온되어 제3 노드(N3)가 초기화될 수 있다. 이후, 제2-1 기간(P2') 및 제2-2 기간(P2") 동안 두 번째 및 세 번째 제3 스캔 펄스들이 각각 공급되어 제4 트랜지스터(T4)가 턴-온될 수 있다. 이에 따라, 제3 노드(N3)는 복수회에 걸쳐 초기화될 수 있다.
제3 기간(P3) 및 제3-1 기간(P3') 동안 첫 번째 및 두 번째 제1 스캔 펄스들이 각각 공급되어 제2 트랜지스터(T2)가 턴-온될 수 있다. 이에 따라, 이전 수평라인(이전 행)에 해당하는 데이터 신호(Vdata)가 제1 노드(N1)로 공급될 수 있다. 그러면, 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 특성이 초기화 될 수 있다.(즉, 바이어스 전압 공급)
제3-2 구간(P3")동안 세 번째 제1 스캔 펄스가 공급되어 제2 트랜지스터(T2)가 턴-온될 수 있다. 이때, 현재 화소(PX)에 대응하는 데이터 신호가 제1 노드(N1)로 공급되고, 이에 따라 현재 화소(PX)에 대응하는 데이터 신호에서 제1 트랜지스터(T1)의 문턱전압을 감한 전압이 저장 커패시터(Cst)에 저장될 수 있다.
일반적으로, 화소(PX)에 포함되는 구동 트랜지스터(또는 제1 트랜지스터(T1))는 게이트 전압 변화에 따라 문턱 전압이 시프트되고 전류가 변하는 히스테리시스(hysteresis) 특성을 갖는다. 이러한 구동 트랜지스터(또는 제1 트랜지스터(T1))의 히스테리시스 특성에 의해 해당 화소(PX)의 이전 데이터 신호에 따라 화소에서 설정된 전류와 다른 전류가 흐르게 된다. 이에 따라, 화소(PX)는 현재 프레임에서 원하는 휘도의 빛을 생성하지 못한다.
하지만, 본원 발명과 같이 제1 스캔 펄스들 및 제3 스캔 펄스들이 다수 공급되는 경우 제1 트랜지스터(T1)의 게이트 전압(및, 게이트-소스 전압)이 반복적으로 변동됨으로써 이전 프레임의 데이터 신호의 전압과 현재 프레임의 데이터 신호의 전압의 차이에 따른 제1 트랜지스터(T1)의 히스테리시스 변화가 감소될 수 있다. 이에 따라, 휘도 변화가 큰 경우의 순간 잔상이 개선될 수 있다.
제4 기간(P4)에는 발광 제어 라인(ELk)으로 논리 로우 레벨의 발광 제어 신호(EM[k])의 제어 펄스(이하, 발광 제어 펄스)가 공급될 수 있다. 발광 제어 라인(ELk)으로 논리 로우 레벨의 발광 제어 펄스가 공급되면 제6 트랜지스터(T6)가 턴-온될 수 있다. 제6 트랜지스터(T6)가 턴-온되면 제1 전원(ELVDD)과 제1 트랜지스터(T1)의 제1 전극이 전기적으로 접속된다. 이에 따라, 발광 다이오드(LD)는 제1 트랜지스터(T1)로부터 공급되는 전류량에 대응하여 소정 휘도의 빛을 생성할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 화소부 200: 스캔 구동부
300: 발광 구동부 400: 데이터 구동부
500: 타이밍 제어부 1000: 표시 장치
GWP[k]: 제1 스캔 신호 GWN[k]: 제2 스캔 신호
GI[k]: 제3 스캔 신호 EM[k]: 발광 제어 신호
ELVDD: 제1 전원 ELVSS: 제2 전원
VINT: 제3 전원

Claims (20)

  1. 제1 스캔 라인, 제2 스캔 라인, 제3 스캔 라인, 데이터 라인, 및 발광 제어 라인에 접속되는 화소들을 포함하되,
    상기 화소들 각각은,
    발광 다이오드;
    제1 전원에 전기적으로 연결되는 제1 노드에 접속되는 제1 전극, 제2 노드에 접속되는 제2 전극, 및 제3 노드에 접속되는 게이트 전극을 포함하는 제1 트랜지스터;
    상기 데이터 라인과 상기 제1 노드 사이에 접속되고, 상기 제1 스캔 라인에 접속되는 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제2 노드와 상기 제3 노드 사이에 접속되고, 상기 제2 스캔 라인에 접속되는 게이트 전극을 포함하는 제3 트랜지스터;
    상기 제2 노드와 제3 전원 사이에 접속되고, 상기 제3 스캔 라인에 접속되는 게이트 전극을 포함하는 제4 트랜지스터; 및
    상기 제2 노드와 상기 발광 다이오드의 애노드(anode) 사이에 접속되고, 상기 제2 스캔 라인에 접속되는 게이트 전극을 포함하는 제5 트랜지스터;를 포함하되,
    상기 제3 트랜지스터는 상기 제5 트랜지스터와 턴-온 기간이 중첩되지 않는 것을 특징으로 하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 노드와 상기 제1 전원 사이에 접속되고, 상기 발광 제어 라인에 접속되는 게이트 전극을 포함하는 제6 트랜지스터를 더 포함하는 표시 장치.
  3. 제1 항에 있어서,
    상기 제4 트랜지스터가 턴-온되는 기간 중 제1 기간 동안 제3 트랜지스터가 턴-온되고, 상기 제1 기간을 제외한 나머지 제2 기간 동안 제5 트랜지스터가 턴-온되는 것을 특징으로 하는 표시 장치.
  4. 제2 항에 있어서,
    상기 제1, 제2, 제4, 제5, 및 제6 트랜지스터들은 각각 P타입의 LTPS 박막 트랜지스터이고,
    상기 제3 트랜지스터는 N타입의 산화물 반도체 박막 트랜지스터인 것을 특징으로 하는 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 전원과 상기 제3 노드에 접속되는 저장 커패시터를 더 포함하는 표시 장치.
  6. 제1 항에 있어서,
    상기 발광 다이오드의 캐소드(cathode)는 제2 전원에 전기적으로 연결되는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 전원은 상기 제2 전원보다 높은 전압을 공급하는 표시 장치.
  8. 제1 항에 있어서,
    영상의 계조에 상응하는 데이터 신호를 상기 데이터 라인으로 공급하는 데이터 구동부를 더 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제3 전원은 상기 데이터 신호의 최저 전압보다 낮은 전압을 공급하는 표시 장치.
  10. 제1 항에 있어서,
    비발광 구간 및 발광 구간을 포함하는 한 프레임 기간 동안, 상기 제1 스캔 라인, 상기 제2 스캔 라인, 및 상기 제3 스캔 라인 각각으로, 상기 제1 스캔 신호, 상기 제2 스캔 신호, 상기 제3 스캔 신호를 공급하는 스캔 구동부를 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 비발광 구간은 상기 발광 다이오드의 애노드를 초기화하는 제1 기간, 상기 제1 트랜지스터의 게이트 전극을 초기화하는 제2 기간, 및 상기 제1 트랜지스터의 게이트 전극에 상기 데이터 라인으로부터 공급되는 데이터 신호를 저장하는 제3 기간을 포함하고, 상기 발광 구간은 상기 발광 다이오드가 발광하는 제4 기간을 포함하는 표시 장치.
  12. 제1 항에 있어서,
    상기 발광 제어 라인으로 발광 제어 신호를 공급하는 발광 구동부를 포함하되,
    상기 비발광 기간 동안, 논리 하이 레벨의 발광 제어 신호가 공급되고, 상기 발광 기간 동안 논리 로우 레벨의 발광 제어 신호가 공급되는 표시 장치.
  13. 제11 항에 있어서,
    상기 제1 기간 동안, 상기 제2 스캔 라인으로 논리 로우 레벨의 제2 스캔 신호가 공급되고, 상기 제3 스캔 라인으로 논리 로우 레벨의 제3 스캔 신호가 공급되는 표시 장치.
  14. 제11 항에 있어서,
    상기 제2 기간 동안, 상기 제2 스캔 라인으로 논리 하이 레벨의 제2 스캔 신호가 공급되고, 상기 제3 스캔 라인으로 논리 로우 레벨의 제3 스캔 신호가 공급되는 표시 장치.
  15. 제11 항에 있어서,
    상기 제3 기간 동안, 상기 제1 스캔 라인으로 논리 로우 레벨의 제1 스캔 신호가 공급되며, 상기 제2 스캔 라인으로 논리 하이 레벨의 제2 스캔 신호가 공급되는 표시 장치.
  16. 제10 항에 있어서,
    상기 비발광 구간 동안 상기 제1 스캔 신호 및 상기 제3 스캔 신호는 교번하여 공급되고, 상기 제2 스캔 신호 및 상기 제3 스캔 신호는 일부 기간만 중첩되게 공급되는 표시 장치.
  17. 제1 항에 있어서,
    비발광 구간 및 발광 구간을 포함하는 한 프레임 기간 동안, 상기 제1 스캔 라인, 상기 제2 스캔 라인, 및 상기 제3 스캔 라인 각각으로, 두 개 이상의의 제1 스캔 펄스들, 하나의 제2 스캔 펄스, 두 개 이상의 제3 스캔 펄스들을 공급하는 스캔 구동부를 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 비발광 기간 동안, 상기 발광 제어 라인으로 발광 제어 펄스를 공급하는 발광 구동부를 포함하는 표시 장치.
  19. 제17 항에 있어서,
    상기 비발광 구간 동안 상기 제1 스캔 펄스들 및 상기 제3 스캔 펄스들은 교번하여 공급되고, 상기 두 개 이상의 제3 스캔 펄스들 중 첫 번째 스캔 펄스는 상기 제2 스캔 펄스와 일부만 중첩되게 공급되는 표시 장치.
  20. 제17 항에 있어서,
    상기 발광 구간에서, 상기 발광 다이오드는, 상기 두 개 이상의 제1 스캔 펄스들 중 마지막 스캔 펄스가 공급된 때의 제3 노드의 전압에 대응하는 계조로 발광하는 표시 장치.
KR1020200052784A 2020-04-29 2020-04-29 표시 장치 KR20210134163A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200052784A KR20210134163A (ko) 2020-04-29 2020-04-29 표시 장치
US17/142,530 US11404005B2 (en) 2020-04-29 2021-01-06 Display device
CN202110395626.7A CN113658557A (zh) 2020-04-29 2021-04-13 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200052784A KR20210134163A (ko) 2020-04-29 2020-04-29 표시 장치

Publications (1)

Publication Number Publication Date
KR20210134163A true KR20210134163A (ko) 2021-11-09

Family

ID=78293685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200052784A KR20210134163A (ko) 2020-04-29 2020-04-29 표시 장치

Country Status (3)

Country Link
US (1) US11404005B2 (ko)
KR (1) KR20210134163A (ko)
CN (1) CN113658557A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557249B2 (en) * 2020-06-01 2023-01-17 Novatek Microelectronics Corp. Method of controlling display panel and control circuit using the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1764770A3 (en) * 2005-09-16 2012-03-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
KR100931469B1 (ko) * 2008-02-28 2009-12-11 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101797161B1 (ko) 2010-12-23 2017-11-14 삼성디스플레이 주식회사 화소 및 이를 이용한 유기 발광 표시 장치
KR102024240B1 (ko) 2013-05-13 2019-09-25 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치와 그의 구동방법
KR20180025482A (ko) * 2016-08-31 2018-03-09 엘지디스플레이 주식회사 유기발광 표시장치
KR102482575B1 (ko) * 2017-10-31 2022-12-28 엘지디스플레이 주식회사 유기 발광 표시 장치
CN109087610A (zh) 2018-08-20 2018-12-25 武汉华星光电半导体显示技术有限公司 Amoled像素驱动电路、驱动方法及显示面板
KR102667950B1 (ko) * 2019-12-24 2024-05-21 엘지디스플레이 주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR20210099706A (ko) * 2020-02-04 2021-08-13 삼성디스플레이 주식회사 화소 및 표시장치
KR20210124599A (ko) 2020-04-06 2021-10-15 삼성디스플레이 주식회사 표시 장치
CN111739471B (zh) * 2020-08-06 2022-02-22 武汉天马微电子有限公司 一种显示面板、驱动方法及显示装置
CN113539176B (zh) * 2021-07-29 2022-12-30 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板和显示装置

Also Published As

Publication number Publication date
CN113658557A (zh) 2021-11-16
US11404005B2 (en) 2022-08-02
US20210343240A1 (en) 2021-11-04

Similar Documents

Publication Publication Date Title
US11450280B2 (en) Organic light emitting display device
KR102665185B1 (ko) 표시 장치
US11081056B2 (en) Organic light emitting display device and driving method thereof
KR102367483B1 (ko) 유기발광 다이오드 표시장치
US10692440B2 (en) Pixel and organic light emitting display device including the same
CN112992049B (zh) 具有像素驱动电路的电致发光显示装置
KR20180004369A (ko) 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
US11295672B2 (en) Emission driver and display device having the same
US11626074B2 (en) Display device
KR20200142160A (ko) 표시 장치 및 이의 구동 방법
US20190228708A1 (en) Pixel circuit, pixel driving method and display device
KR20150070718A (ko) 유기전계 발광 표시장치
KR102632905B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR20230166064A (ko) 화소 및 이를 이용한 표시 장치
KR20090101578A (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR102389580B1 (ko) 유기 발광 표시 장치
KR20210086801A (ko) 표시 장치
TWI806565B (zh) 像素電路、其驅動方法和顯示裝置及其背板
WO2016045590A1 (zh) Amoled像素单元及其驱动方法、amoled显示装置
US11404005B2 (en) Display device
KR102659608B1 (ko) 화소 및 이를 포함하는 표시 장치
KR100595108B1 (ko) 화소와 발광 표시장치 및 그의 구동방법
KR102498990B1 (ko) 표시 장치
KR100592645B1 (ko) 화소 및 이를 이용한 발광 표시장치와 그의 구동방법
US11790841B2 (en) Pixel and display device including the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal