CN215578568U - 一种显示装置 - Google Patents

Abstract

本实用新型涉及显示技术领域，公开了一种显示装置，该显示装置包括：多个在基板上呈矩阵排列且位于显示区的像素单元、位于非显示区的驱动电路、以及ELVSS走线，至少一行像素单元包括一沿行方向延伸的阴极，相邻的两个阴极之间间隔且绝缘设置；至少一个阴极与ELVSS走线之间设置连接有晶体管开关，晶体管开关位于非显示区。上述显示装置可以缓解OLED像素因为TFT漏电导致的低灰阶发亮、产品漏电问题，减少驱动电路在初始化阶段电流流过OLED像素引起的低灰阶亮度异常、信赖性后Vth漂移、低灰阶画面不均的问题，进而解决了OLED画面的低灰阶显示异常造成的显示不良，提升产品良率。

Description

一种显示装置

技术领域

本实用新型涉及显示技术领域，特别涉及一种显示装置。

背景技术

OLED(有机发光二极管)，由于自身固有的优点，如自发光、亮度高、响应快，色域广可制作柔性显示装置等优点，被认为是代替液晶技术的理想下一代显示技术。但是OLED显示技术需要驱动电路的支持，目前主流的驱动电路是“7T1C”电路，即7个TFT和1个电容的搭配使用；并且“7T1C”电路的工作有三个阶段：电容刷新阶段、电容充电阶段、OLED器件发光阶段，三个阶段都是在关闭一部分TFT，打开一部分TFT交错工作。然而在实际工作中由于一部分TFT漏电导致OLED显示器件在低灰阶发光，导致产品低灰阶发亮，产品均一性变差等问题。

实用新型内容

本实用新型公开了一种显示装置，用于缓解OLED像素因为TFT漏电导致的低灰阶发亮、产品漏电问题，减少驱动电路在对初始化阶段电流流过OLED像素引起的低灰阶亮度异常、信赖性后Vth漂移、低灰阶画面不均的问题，进而解决了OLED画面的低灰阶显示异常造成的显示不良，提升产品良率。

为达到上述目的，本实用新型提供以下技术方案：

一种显示装置，具有显示区和非显示区，所述显示装置包括：多个在基板上呈矩阵排列且位于所述显示区的像素单元、位于所述非显示区的驱动电路、以及ELVSS走线，至少一行所述像素单元包括一沿行方向延伸的阴极，且相邻的两个阴极之间间隔且绝缘设置；至少一个所述阴极与所述ELVSS走线之间设置连接有晶体管开关，所述晶体管开关位于所述非显示区。

上述显示装置具有显示区和非显示区，非显示区围绕在显示区的周侧，显示装置的显示区内具有多个在基板上呈矩阵排列的像素单元，并且，在基板上还设置有多个沿行方向延伸且间隔设置的栅线，多个沿列方向延伸且间隔设置的数据线，数据线与栅线交叉形成多个像素区域，像素单元可以与像素区域一一对应，并且像素单元位于像素区域内；在显示装置的非显示区内设有驱动电路、以及ELVSS走线，其中，至少一个像素单元行包括一沿行方向延伸的条形的阴极，且阴极具有至少两个时，相邻的两个阴极之间间隔且绝缘设置，在至少一个阴极与ELVSS走线之间设置连接有晶体管开关，阴极13与ELVSS走线26之间通过有晶体管开关电连接，一般ELVSS走线的连接电压为负值，晶体管开关位于非显示区，且在非显示区还设置有控制信号线，每个晶体管开关的栅极连接于控制信号线，且晶体管开关可以通过控制信号线接收发光控制信号端的信号，并响应于发光控制信号端的信号的控制，其中，在OLED与ELVSS走线之间添加晶体管开关，可以节省原有OLED初始化电路，优化了排线空间，有效减少相关的寄生电容问题，并且在初始化阶段，可以控制晶体管开关截止，可以有效缓解OLED像素因为TFT漏电导致的低灰阶发亮、产品漏电问题，减少了驱动电路在对初始化阶段电流流过OLED像素引起的低灰阶亮度异常、信赖性后Vth漂移、低灰阶画面不均的问题，进而解决了OLED画面的低灰阶显示异常造成的显示不良，提升了产品良率。

在一种可实施的方案中，所述驱动电路包括：

发光器件，被配置为在驱动电流的控制下发光；

驱动晶体管，被配置为根据数据信号生成所述驱动电流；

第一初始化电路，被配置为响应于复位控制端的信号，将第一初始化信号端的信号提供给所述驱动晶体管的栅极；

数据写入电路，被配置为响应于第一扫描信号端的信号，将数据信号端的信号提供给所述驱动晶体管；

第一控制电路，所述发光器件的电流输出端通过所述第一控制电路与第二电源端电连接，所述第一控制电路被配置为响应于第一发光控制信号端的信号，将所述发光器件与所述第二电源端导通；其中，所述第一控制电路包括所述晶体管开关，所述晶体管开关的栅极与所述第一发光控制信号端电连接，所述晶体管开关的第一极与所述发光器件的电流输出端电连接，所述晶体管开关的第二极与所述ELVSS走线电连接。

在一种可实施的方案中，所述第一初始化电路包括：第一晶体管；

所述第一晶体管的栅极与所述复位控制端电连接，所述第一晶体管的第一极与所述第一初始化信号端电连接，所述第一晶体管的第二极与所述驱动晶体管的栅极电连接。

在一种可实施的方案中，所述数据写入电路包括：第二晶体管；

所述第二晶体管的栅极与所述第一扫描信号端电连接，所述第二晶体管的第一极与所述数据信号端电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极电连接。

在一种可实施的方案中，所述驱动电路还包括：第二控制电路、第三控制电路以及第四控制电路；其中，所述驱动晶体管的第一极通过所述第三控制电路与第一电源端电连接；所述驱动晶体管的第二极通过所述第四控制电路与所述发光器件电连接；

所述第二控制电路被配置为响应于第二扫描信号端的信号，将所述驱动晶体管的栅极与所述驱动晶体管的第二极导通；

所述第三控制电路被配置为响应于第二发光控制信号端的信号，将所述驱动晶体管的第一极与所述第一电源端导通；

所述第四控制电路被配置为响应于第三发光控制信号端的信号，将所述驱动晶体管的第二极与所述发光器件导通。

在一种可实施的方案中，所述第二控制电路包括：第三晶体管；

所述第三晶体管的栅极与所述第二扫描信号端电连接，所述第三晶体管的第一极与所述驱动晶体管的栅极电连接，所述第三晶体管的第二极与所述驱动晶体管的第二极电连接。

在一种可实施的方案中，所述第三控制电路包括：第四晶体管；

所述第四晶体管的栅极与所述第二发光控制信号端电连接，所述第四晶体管的第一极与所述第一电源端电连接，所述第四晶体管的第二极与所述驱动晶体管的第一极电连接。

在一种可实施的方案中，所述第四控制电路包括：第五晶体管；

所述第五晶体管的栅极与所述第三发光控制信号端电连接，所述第五晶体管的第一极与所述驱动晶体管的第二极电连接，所述第五晶体管的第二极与所述发光器件电连接。

在一种可实施的方案中，所述驱动电路还包括：存储电容；

所述存储电容的第一电极板与第一电源端电连接，所述存储电容的第二电极板与所述驱动晶体管的栅极电连接。

在一种可实施的方案中，所述驱动电路还包括：

第二初始化电路，被配置为响应于第三扫描信号端的信号，将第二初始化信号端的信号提供给所述发光器件的电流输入端。

在一种可实施的方案中，至少两个所述阴极通过同一个所述晶体管开关连接于所述ELVSS走线；

所述驱动电路还包括：

时钟电路，所述时钟电路与所述第一控制电路电连接，所述时钟电路被配置为根据时钟控制端的信号向所述第一控制电路输入所述第一发光控制信号端的信号。

在一种可实施的方案中，相对于同一个所述阴极，所述阴极位于行方向上的两端与所述ELVSS走线之间分别连接有一个所述晶体管开关，且所述两个晶体管开关并联连接。

在一种可实施的方案中，所述晶体管开关包括：

设于所述基板上的有源层；

设于所述有源层之上的栅绝缘层；

设于所述栅绝缘层之上且与所述有源层对应的栅极；

设于所述栅极之上的绝缘层；

设于所述绝缘层之上且与所述有源层电连接的源极和漏极；

其中，所述ELVSS走线位于所述绝缘层上，且所述ELVSS走线与所述源极和漏极同层制备，所述ELVSS走线与所述漏极电连接；

所述像素单元包括：

平坦层；

设于所述平坦层之上的阳极、以及与所述阳极同层制备的阴极连接线；

设于所述阳极上的有机发光层；

设于所述有机发光层上的阴极，所述阴极与所述阴极连接线电连接；

其中，所述平坦层设于所述源极和漏极之上，所述阴极连接线与所述源极电连接。

在一种可实施的方案中，所述晶体管开关包括：

设于所述基板上的第一有源层；

设于所述有源层之上的第一栅绝缘层；

设于所述第一栅绝缘层之上且与所述第一有源层对应的第一栅极，以及位于所述第一栅极一旁的第二栅极；

设于所述第一栅极和第二栅极之上的层间介质层；

设于所述层间介质层之上的第二有源层，所述第二有源层与所述第二栅极对应；

设于所述第二有源层之上的第二栅绝缘层；

设于所述第二栅绝缘层之上且与所述第一有源层电连接的第一源极和第一漏极、以及与所述第二有源层电连接的第二源极和第二漏极，所述第一源极和所述第二漏极电连接；

其中，所述ELVSS走线位于所述第二栅绝缘层上，且所述ELVSS走线与所述第一源极和第一漏极同层制备，所述ELVSS走线与所述第一漏极电连接；

所述像素单元包括：

平坦层；

设于所述平坦层之上的阳极、以及与所述阳极同层制备的阴极连接线；

设于所述阳极上的有机发光层；

设于所述有机发光层上的所述阴极，所述阴极与所述阴极连接线电连接；

其中，所述平坦层设置在所述第一源极、第一漏极、第二源极以及第二漏极之上，所述阴极连接线与所述第二源极电连接。

附图说明

图1为本实用新型实施例提供的驱动电路的一些具体结构示意图；

图2为本实用新型实施例提供的驱动电路的又一些具体结构示意图；

图3为本实用新型实施例提供的驱动电路的又一些具体结构示意图；

图4为本实用新型实施例提供的一种显示装置的平面结构示意图；

图5为本实用新型实施例提供的另一种显示装置的平面结构示意图；

图6为本实用新型实施例提供的一种显示装置局部截面膜层结构示意图；

图7为本实用新型实施例提供的另一种显示装置局部截面膜层结构示意图；

图8为本实用新型实施例提供的驱动方法的流程图；

图9为本实用新型实施例提供的驱动电路的一些电路时序图；

图10为本实用新型实施例提供的驱动电路的又一些电路时序图；

图11为本实用新型实施例提供的驱动电路的又一些电路时序图；

图标：100-第一初始化电路；200-数据写入电路；300-第一控制电路；400-第二控制电路；500-第三控制电路；600-第四控制电路；700-第二初始化电路；800-时钟电路；1-基板；2-有源层；3-栅绝缘层；4-栅极；5-绝缘层；6-源极；7-漏极；8-平坦层；9-阳极；10-阴极连接线；11-有机发光层；12-像素界定层；13-阴极；14-封装层；15-第一有源层；16-第一栅绝缘层；17-第一栅极；18-第二栅极；19-层间介质层；20-第二有源层；21-第二栅绝缘层；22-第一源极；23-第一漏极；24-第二源极；25-第二漏极；26-ELVSS走线；27-驱动电路；28-像素单元；29-晶体管开关；30-控制信号线。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

除非另外定义，本实用新型使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本实用新型中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

如图4所示，本实用新型实施例提供了一种显示装置，具有显示区和非显示区，显示装置包括：多个在基板上呈矩阵排列且位于显示区的像素单元28、位于非显示区的驱动电路27、以及ELVSS走线26，其中，ELVSS走线，是为像素单元中的二极管输出负电压的走线，也就是为以下发光器件输出负电压的走线，至少一个像素单元28包括一沿行方向延伸的阴极13，且相邻的两个阴极13之间间隔且绝缘设置；至少一个阴极13与ELVSS走线30之间设置连接有晶体管开关29，晶体管开关29位于非显示区。

上述显示装置具有显示区和非显示区，非显示区围绕在显示区的周侧，显示装置的显示区内具有多个在基板上呈矩阵排列的像素单元28，并且，在基板上还设置有多个沿行方向延伸且间隔设置的栅线，多个沿列方向延伸且间隔设置的数据线，数据线与栅线交叉形成多个像素区域，像素单元可以与像素区域一一对应，并且像素单元位于像素区域内；在显示装置的非显示区内设有驱动电路27、以及ELVSS走线26，其中，至少一个像素单元行包括一沿行方向延伸的条形的阴极13，且基板上具有至少两个阴极时，相邻的两个阴极13之间间隔且绝缘设置，其中，可以全部的像素单元设置一个阴极，或者，也可以全部像素单元行分为多组，每一组包括多个像素单元行，每一组的像素单元行对应设置一个沿行方向延伸的阴极，相邻的两个阴极之间间隔且绝缘设置，或者，也可以每两个像素单元对应设置一个沿行方向延伸的阴极，相邻的两个阴极之间间隔且绝缘设置，或者，可以每一个像素单元行对应设置一个沿行方向延伸的阴极，阴极可以形成一个条形，每相邻的两个阴极之间间隔且绝缘设置；需要说明的是，对于阴极的设置，可以根据实际需求进行设置，本实施例不做局限；对于阴极13与ELVSS走线26之间的连接，可以设置至少一个阴极13与ELVSS走线26之间设置连接有晶体管开关，该阴极与ELVSS走线26之间通过晶体管开关29连接，具体地，可以设置全部阴极中的一部分阴极13与ELVSS走线26之间设置有晶体管开关，一部分阴极中的每个阴极通过晶体管开关电连接，或者，也可以设置全部阴极中的每一个阴极13与ELVSS走线26之间均设置连接有晶体管开关29，每一个阴极13与ELVSS走线26之间通过有晶体管开关29电连接，一般ELVSS走线的连接电压为负值，晶体管开关29位于非显示区，且在非显示区还设置有控制信号线30，每个晶体管开关的栅极连接于控制信号线30，且晶体管开关29可以通过控制信号线30接收发光控制信号端的信号，并响应于发光控制信号端的信号的控制，相比于现有技术，本实施例中将阴极图案化形成多个彼此间隔的阴极，不同的阴极对应的像素单元行之间由于各阴极分隔设置可以实现不同的控制，不同的阴极对应的像素单元之间各自实现单独显示，在OLED与ELVSS走线之间添加晶体管开关，可以节省原有OLED初始化电路，优化了排线空间，有效减少相关的寄生电容问题，并且在初始化阶段，可以控制晶体管开关截止，可以有效缓解OLED像素因为TFT漏电导致的低灰阶发亮、产品漏电问题，减少了驱动电路在初始化阶段电流流过OLED像素引起的低灰阶亮度异常、信赖性后Vth漂移、低灰阶画面不均的问题，进而解决了OLED画面的低灰阶显示异常造成的显示不良，提升了产品良率。

在一种具体地实施方式中，如图1所示，本实用新型实施例中的驱动电路可以包括：

发光器件OLED，被配置为在驱动电流的控制下发光；

驱动晶体管T0，被配置为根据数据信号生成驱动电流；

第一初始化电路100，被配置为响应于复位控制端Reset的信号，将第一初始化信号端Vinit1的信号提供给驱动晶体管T0的栅极N3；

数据写入电路200，被配置为响应于第一扫描信号端GA1的信号，将数据信号端DA的信号提供给驱动晶体管T0；

第一控制电路300，发光器件OLED的电流输出端通过第一控制电路300与第二电源端VSS电连接，第一控制电路300被配置为响应于第一发光控制信号端EM1的信号，将发光器件OLED与第二电源端VSS导通；其中，第一控制电路300包括晶体管开关，且该晶体管开关可以为第六晶体管T6，第六晶体管T6的栅极与第一发光控制信号端EM1电连接，第六晶体管T6的第一极与发光器件OLED的电流输出端电连接，第六晶体管T6的第二极与ELVSS走线电连接。

其中，第六晶体管T6可以通过控制信号线30接收发光控制信号端的信号，并响应于发光控制信号端的信号的控制，在初始化阶段，可以控制第六晶体管T6截止，可以有效缓解OLED像素因为TFT漏电导致的低灰阶发亮，减轻产品漏电问题，减少了驱动电路在对初始化阶段电流流过OLED像素引起的低灰阶亮度异常、信赖性后Vth漂移、低灰阶画面不均的问题，进而解决了OLED画面的低灰阶显示异常造成的显示不良，提升了产品良率。

在一些示例中，如图1所示，第一初始化电路100包括：第一晶体管T1；第一晶体管T1的栅极与复位控制端Reset电连接，第一晶体管T1的第一极与第一初始化信号端Vinit1电连接，第一晶体管T1的第二极与驱动晶体管T0的栅极N3电连接。

具体地，在一些示例中，如图1所示，数据写入电路200包括：第二晶体管T2；第二晶体管T2的栅极与第一扫描信号端GA1电连接，第二晶体管T2的第一极与数据信号端DA电连接，第二晶体管T2的第二极与驱动晶体管T0的第一极N1电连接。

在一些示例中，如图1所示，驱动电路还包括：第二控制电路400、第三控制电路500以及第四控制电路600；其中，驱动晶体管T0的第一极N1通过第三控制电路500与第一电源端VDD电连接；驱动晶体管T0的第二极N2通过第四控制电路600与发光器件OLED电连接；

第二控制电路400被配置为响应于第二扫描信号端GA2的信号，将驱动晶体管T0的栅极N3与驱动晶体管T0的第二极N2导通；

第三控制电路500被配置为响应于第二发光控制信号端EM2的信号，将驱动晶体管T0的第一极N1与第一电源端VDD导通；

第四控制电路600被配置为响应于第三发光控制信号端EM3的信号，将驱动晶体管T0的第二极N2与发光器件OLED导通。

在一种可实施的方式中，第二控制电路400包括：第三晶体管T3；第三晶体管T3的栅极与第二扫描信号端GA2电连接，第三晶体管T3的第一极与驱动晶体管T0的栅极N3电连接，第三晶体管T3的第二极与驱动晶体管T0的第二极N2电连接。

在一种可实施的方式中，如图1所示，第三控制电路500包括：第四晶体管T4；第四晶体管T4的栅极与第二发光控制信号端EM2电连接，第四晶体管T4的第一极与第一电源端VDD电连接，第四晶体管T4的第二极与驱动晶体管T0的第一极N1电连接。

在一种可实施的方式中，如图1所示，第四控制电路600包括：第五晶体管T5；第五晶体管T5的栅极与第三发光控制信号端EM3电连接，第五晶体管T5的第一极与驱动晶体管T0的第二极N2电连接，第五晶体管T5的第二极与发光器件OLED电连接。

在一种可实施的方式中，如图1所示，驱动电路还包括：存储电容C；存储电容C的第一电极板与第一电源端VDD电连接，存储电容C的第二电极板与驱动晶体管T0的栅极N3电连接。

在一种可实施的方式中，如图2所示，驱动电路还包括：第二初始化电路700，被配置为响应于第三扫描信号端GA3的信号，将第二初始化信号端Vinit2的信号提供给发光器件OLED的电流输入端。可以对发光器件OLED的电流输入端的电压进行初始化，有利于减轻显示装置的闪屏情况。

在一种可实施的方式中，如图2所示，第二初始化电路700包括：第七晶体管T7；第七晶体管T7的栅极与第三扫描信号端GA3电连接，第七晶体管T7的第一极与第二初始化信号端Vinit2电连接，第七晶体管T7的第二极与发光器件OLED的电流输入端电连接。

在一种可实施的方式中，如图3和图5所示，至少两个阴极通过同一个晶体管开关连接于ELVSS走线；驱动电路还包括：时钟电路800，时钟电路800与第一控制电路300电连接，时钟电路800被配置为根据时钟控制端CK的信号向第一控制电路300输入第一发光控制信号端EM1的信号。在周边的非显示区设置同一个晶体管开关29对应至少两阴极13，可以通过时钟电路800进行控制显示，有利于减少非显示区的布线，在周边的非显示区设置同一个晶体管开关29对应连接两个阴极13，或同一个晶体管开关29对应连接三个阴极13，或者同一个晶体管开关29对应连接四个阴极13，或者同一个晶体管开关29对应连接其他数量的阴极13，本实施例不做局限。

在一种可实施的方式中，如图3所示，时钟电路800包括：第八晶体管T8；第八晶体管T8的栅极与时钟控制端CK电连接，第八晶体管T8的第一极与第一发光控制信号端EM1电连接，第八晶体管T8的第二极与第一控制电路300电连接，具体地，第八晶体管T8的第二极与第六晶体管T6的栅极电连接。

在一种可实施的方式中，如图4所示，相对于同一个阴极，阴极位于行方向上的两端与ELVSS走线之间分别连接有一个晶体管开关，且两个晶体管开关并联连接，可以减小电阻，更省电。

在本实用新型实施例中，作为晶体管开关的一种实施方式，如图6所示，晶体管开关包括：设于基板1上的有源层2；设于有源层2之上的栅绝缘层3；设于栅绝缘层3之上且与有源层对应的栅极4；设于栅极4之上的绝缘层5；设于绝缘层5之上且与有源层电连接的源极6和漏极7；其中，ELVSS走线26位于绝缘层5上，且ELVSS走线26与源极6和漏极7同层制备，ELVSS走线26与漏极7电连接；像素单元包括：平坦层8；设于平坦层8之上的阳极9、以及与阳极9同层制备的阴极连接线10；设于阳极9上的有机发光层11和像素界定层12；设于有机发光层11上的阴极13，阴极13与阴极连接线10电连接，在阴极13之上设置有封装层14，对显示面板起到保护作用；其中，平坦层8设于源极6和漏极7以及绝缘层5之上，阴极连接线10与源极6电连接。

在本实用新型实施例中，作为晶体管开关的另一种实施方式，如图7所示，晶体管开关包括：设于基板1上的第一有源层15；设于第一有源层15之上的第一栅绝缘层16；设于第一栅绝缘层16之上且与第一有源层15对应的第一栅极17，以及位于第一栅极17一旁的第二栅极18；设于第一栅极17和第二栅极18之上的层间介质层19；设于层间介质层19之上的第二有源层20，第二有源层20与第二栅极18对应；设于第二有源层20之上的第二栅绝缘层21；设于第二栅绝缘层21之上且与第一有源层15电连接的第一源极22和第一漏极23、以及与第二有源层20电连接的第二源极24和第二漏极25，第一源极22和第二漏极25电连接；其中，ELVSS走线26位于第二栅绝缘层21上，且ELVSS走线26与第一源极22和第一漏极23同层制备，ELVSS走线26与第一漏极23电连接；像素单元包括：平坦层8；设于平坦层8之上的阳极9、以及与阳极9同层制备的阴极连接线10；设于阳极9上的有机发光层11和像素界定层12；设于有机发光层11和像素界定层12上的阴极13，阴极13与阴极连接线电连接10；其中，平坦层8设置在第一源极22、第一漏极23、第二源极24以及第二漏极25之上，阴极连接线10与第二源极24电连接。上述晶体管开关为两个薄膜晶体管串联形成，并且，对于第一有源层的材料可以为低温多晶硅，第二有源层的材料可以为IGZO，则两个薄膜晶体管串联组成更省电且漏电更少的LTPO型晶体管开关。

在具体实施时，在本实用新型实施例中，第一电源端VDD的信号的电压一般为正值，第二电源端VSS的信号的电压一般接地或为负值。在实际应用中，第一电源端VDD的信号的电压和第二电源端VSS的信号的电压的具体数值可以根据实际应用环境来设计确定，在此不作限定。

在具体实施时，在本实用新型实施例中，第一初始化信号端Vinit1的信号的电压与第二电源端VSS的信号的电压可以满足如下公式：-<VL，VL代表发光器件OLED的发光阈值电压；且第二初始化信号端Vinit2的信号的电压与第二电源端VSS的信号的电压可以满足如下公式：-<VL，VL代表发光器件OLED的发光阈值电压。

在具体实施时，在本实用新型实施例中，如图1所示，驱动晶体管T0可以为P型晶体管；其中，驱动晶体管T0的第一极为其源极，驱动晶体管T0的第二极为其漏极，并且该驱动晶体管T0处于饱和状态时，电流由驱动晶体管T0的源极流向其漏极。

当然，在具体实施时，在本实用新型实施例中，驱动晶体管T0也可以为N型晶体管，本实施例不做局限。

不过，为了降低制备工艺，在具体实施时，在本公开实施例中，如图3所示，第一至第八晶体管可以均为P型晶体管。当然，第一至第八晶体管也可以均为N型晶体管，这也可以根据实际应用环境来设计确定，在此不作限定。

需要说明的是，本公开上述实施例中提到的晶体管可以是薄膜晶体管，也可以是金属氧化物半导体场效应管，在此不作限定。

在具体实施中，可以根据晶体管的类型以及其栅极的信号，将晶体管的第一极作为其源极，第二极作为其漏极；或者，反之，将晶体管的第一极作为其漏极，第二极作为其源极，这可以根据实际应用环境来设计确定，具体在此不做具体区分。

以上仅是举例说明本公开实施例提供的驱动电路中的各电路的具体结构，在具体实施时，上述电路的具体结构不限于本公开实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，这些均在本公开的保护范围之内，具体在此不作限定。

本实用新型实施例还提供了一种驱动方法，可以用上述实施例中的显示装置，如图8所示，驱动方法包括：

S10、初始化阶段，第一初始化电路100响应于复位控制端Reset的信号，将第一初始化信号端Vinit1的信号提供给驱动晶体管T0的栅极N3；

S20、数据写入阶段，数据写入电路200响应于第一扫描信号端GA1的信号，将数据信号端DA的信号提供给驱动晶体管T0；

S30、发光阶段，驱动晶体管T0根据数据信号端DA的信号生成驱动电流；第一控制电路300响应于第一发光控制端EM1的信号，将发光器件OLED与第二电源端VSS导通；发光器件OLED在驱动电流的控制下发光。

在实际应用中，由于存在晶体管关闭不严，会发生漏电的情况，在上述驱动方法中，在初始化阶段，第一控制电路300响应于第一发光控制端EM1的信号，可以控制第一控制电路300截止，有效缓解OLED像素因为TFT漏电导致的低灰阶发亮，减轻产品漏电问题，减少了驱动电路在对初始化阶段电流流过OLED像素引起的低灰阶亮度异常、信赖性后Vth漂移、低灰阶画面不均的问题，进而解决了OLED画面的低灰阶显示异常造成的显示不良，提升了产品良率。

在一种可实施的方案中，显示装置的驱动电路还包括：第二控制电路400、第三控制电路500以及第四控制电路600；驱动晶体管T0的第一极N1通过第三控制电路500与第一电源端VDD电连接；驱动晶体管T0的第二极N2通过第四控制电路600与发光器件OLED电连接；在本实用新型实施例中，驱动方法还包括：

在数据写入阶段，第二控制电路400响应于第二扫描信号端GA2的信号，将驱动晶体管T0的栅极N3与驱动晶体管T0的第二极N2导通；

在发光阶段，第三控制电路500响应于第二发光控制信号端EM2的信号，将驱动晶体管T0的第一极N1与第一电源端VDD导通；第四控制电路600响应于第三发光控制信号端EM3的信号，将驱动晶体管T0的第二极N2与发光器件OLED导通。

下面以图1所示的驱动电路为例，结合图9所示的信号时序图，对本实用新型实施例提供的上述驱动电路的工作过程作以描述。如图9所示，em1代表第一发光控制信号端EM1的信号，em2代表第二发光控制信号端EM2的信号，em3代表第二发光控制信号端EM3的信号，ga1代表第一扫描信号端GA1的信号，ga2代表第二扫描信号端GA2的信号，reset代表复位控制端Reset的信号，vinit1代表第一初始化信号端Vinit1的信号，vinit2代表第二初始化信号端Vinit2的信号，Vdd代表数据信号端DA的数据信号。需要说明的是，第一发光控制信号端EM1、第二发光控制信号端EM2和第二发光控制信号端EM3可以输入相同的信号，即em1、em2和em3可以为相同的信号；第一扫描信号端GA1、第二扫描信号端GA2可以输入相同的信号，即ga1、ga2可以为相同的信号。并且，一个驱动电路在一个显示帧中的工作过程，可以包括：初始化阶段t1、数据写入阶段t2、发光阶段t3。

在初始化阶段t1，第一晶体管T1在信号reset的低电平的控制下导通，使得第一初始化信号端Vinit1的信号可以提供给驱动晶体管T0的栅极N3，从而使驱动晶体管T0的栅极N3的电压为vinit1，进而对驱动晶体管T0的栅极N3进行初始化，同时，第一晶体管T1在信号reset的低电平的控制下导通，使得第一初始化信号端Vinit1的信号还提供给存储电容C的第二电极板，从而使存储电容C的第二电极板的电压为vinit1，进而对存储电容C进行初始化。并且，第二晶体管T2在ga1的高电平的控制下截止，第三晶体管T3在ga2的高电平的控制下截止，第四晶体管T4在em2的高电平的控制下截止，第五晶体管T5在信号em3的高电平的控制下截止，第六晶体管T6在信号em1的高电平的控制下截止。

在数据写入阶段t2，第二晶体管T2在信号ga1的低电平的控制下导通，以将数据信号端DA的数据信号提供给驱动晶体管T0的第一极N1，以使驱动晶体管T0的第一极N1的电压为数据信号的电压Vda。并且，第三晶体管T3在信号ga2的低电平的控制下导通，可以使驱动晶体管T0形成二极管连接方式，从而使驱动晶体管T0的第一极N1的电压Vda，对驱动晶体管T0的栅极N3进行充电，使得驱动晶体管T0的栅极N3的电压为Vda+|Vth，并通过存储电容C进行存储。以及，第一晶体管T1在信号reset的高电平的控制下截止，第四晶体管T4在信号em2的高电平的控制下截止，第五晶体管T5在信号em3的高电平的控制下截止，第六晶体管T6在信号em1的高电平的控制下截止。

在发光阶段T3，第四晶体管T4在信号em2的低电平的控制下导通，导通的第四晶体管T4可以将第一电源端VDD的电压Vdd提供给驱动晶体管T0的第一极N1，以使驱动晶体管T0的第一极N1的电压为Vdd。这样可以使驱动晶体管T0处于饱和状态，从而使驱动晶体管T0产生驱动电流Ids：Ids＝K(Vda-Vdd)²。并且，第五晶体管T5在信号em3的低电平的控制下导通，导通的第五晶体管T5可以将驱动晶体管T0的第二极N2与发光器件OLED的第一电极导通，从而使驱动电流Ids流入发光器件OLED，并且，第六晶体管T6在信号em1的低电平的控制下导通，导通的第六晶体管T6可以将发光器件OLED的第二电极导通与第二电源端VSS导通，以驱动发光器件OLED发光。其中，K为与工艺和设计有关的结构常数。并且，第一晶体管T1在信号reset的高电平的控制下截止，第二晶体管T2在ga1的高电平的控制下截止，第三晶体管T3在ga2的高电平的控制下截止。

在一种可实施的方案中，显示装置的驱动电路还包括：第二初始化电路700；在上述驱动方法的方案基础上，驱动方法还包括：

在数据写入阶段，第二初始化电路700响应于第三扫描信号端GA3的信号，将第二初始化信号端Vinit2的信号提供给发光器件OLED的电流输入端。

下面以图2所示的驱动电路为例，结合图10所示的信号时序图，对本实用新型实施例提供的上述驱动电路的工作过程作以描述。如图10所示，em1代表第一发光控制信号端EM1的信号，em2代表第二发光控制信号端EM2的信号，em3代表第二发光控制信号端EM3的信号，ga1代表第一扫描信号端GA1的信号，ga2代表第二扫描信号端GA2的信号，ga3代表第三扫描信号端GA3的信号，reset代表复位控制端Reset的信号，vinit1代表第一初始化信号端Vinit1的信号，vinit2代表第二初始化信号端Vinit2的信号，Vdd代表数据信号端DA的数据信号。需要说明的是，第一发光控制信号端EM1、第二发光控制信号端EM2和第二发光控制信号端EM3可以输入相同的信号，即em1、em2和em3可以为相同的信号；第一扫描信号端GA1、第二扫描信号端GA2和第三扫描信号端GA3可以输入相同的信号，即ga1、ga2和ga3可以为相同的信号。并且，一个驱动电路在一个显示帧中的工作过程，可以包括：初始化阶段t1、数据写入阶段t2、发光阶段t3。

在初始化阶段t1，第一晶体管T1在信号reset的低电平的控制下导通，使得第一初始化信号端Vinit1的信号可以提供给驱动晶体管T0的栅极N3，从而使驱动晶体管T0的栅极N3的电压为vinit1，进而对驱动晶体管T0的栅极N3进行初始化，同时，第一晶体管T1在信号reset的低电平的控制下导通，使得第一初始化信号端Vinit1的信号还提供给存储电容C的第二电极板，从而使存储电容C的第二电极板的电压为vinit1，进而对存储电容C进行初始化。并且，第二晶体管T2在ga1的高电平的控制下截止，第三晶体管T3在ga2的高电平的控制下截止，第四晶体管T4在em2的高电平的控制下截止，第五晶体管T5在信号em3的高电平的控制下截止，第六晶体管T6在信号em1的高电平的控制下截止，第七晶体管T7在信号ga3的高电平的控制下截止。

在数据写入阶段t2，第二晶体管T2在信号ga1的低电平的控制下导通，以将数据信号端DA的数据信号提供给驱动晶体管T0的第一极N1，以使驱动晶体管T0的第一极N1的电压为数据信号的电压Vda。并且，第三晶体管T3在信号ga2的低电平的控制下导通，可以使驱动晶体管T0形成二极管连接方式，从而使驱动晶体管T0的第一极N1的电压Vda，对驱动晶体管T0的栅极N3进行充电，使得驱动晶体管T0的栅极N3的电压为Vda+|Vth|，并通过存储电容C进行存储；第七晶体管T7在信号ga3的低电平的控制下导通，使得第二初始化信号端Vinit2的信号可以提供给发光器件OLED的第一电极，从而使发光器件OLED的第一电极的电压为vinit2，进而对驱动晶体管T0的栅极N3进行初始化。以及，第一晶体管T1在信号reset的高电平的控制下截止，第四晶体管T4在信号em2的高电平的控制下截止，第五晶体管T5在信号em3的高电平的控制下截止，第六晶体管T6在信号em1的高电平的控制下截止。

在发光阶段T3，第四晶体管T4在信号em2的低电平的控制下导通，导通的第四晶体管T4可以将第一电源端VDD的电压Vdd提供给驱动晶体管T0的第一极N1，以使驱动晶体管T0的第一极N1的电压为Vdd。这样可以使驱动晶体管T0处于饱和状态，从而使驱动晶体管T0产生驱动电流Ids：Ids＝K(Vda-Vdd)²。并且，第五晶体管T5在信号em3的低电平的控制下导通，导通的第五晶体管T5可以将驱动晶体管T0的第二极N2与发光器件OLED的第一电极导通，从而使驱动电流Ids流入发光器件OLED，并且，第六晶体管T6在信号em1的低电平的控制下导通，导通的第六晶体管T6可以将发光器件OLED的第二电极导通与第二电源端VSS导通，以驱动发光器件OLED发光。其中，K为与工艺和设计有关的结构常数。并且，第一晶体管T1在信号reset的高电平的控制下截止，第二晶体管T2在ga1的高电平的控制下截止，第三晶体管T3在ga2的高电平的控制下截止，第七晶体管T7在信号ga3的高电平的控制下截止。

在一种可实施的方案中，显示装置的驱动电路还包括：时钟电路800，时钟电路800与第一控制电路300电连接；驱动方法还包括：在发光阶段，时钟电路800根据时钟控制端CK的信号向第一控制电路300输入第一发光控制信号端EM1的信号。

下面以图3所示的驱动电路为例，结合图11所示的信号时序图，对本实用新型实施例提供的上述驱动电路的工作过程作以描述。如图11所示，em1代表第一发光控制信号端EM1的信号，em2代表第二发光控制信号端EM2的信号，em3代表第二发光控制信号端EM3的信号，ga1代表第一扫描信号端GA1的信号，ga2代表第二扫描信号端GA2的信号，ga3代表第三扫描信号端GA3的信号，reset代表复位控制端Reset的信号，vinit1代表第一初始化信号端Vinit1的信号，vinit2代表第二初始化信号端Vinit2的信号，ck代表时钟控制端CK的信号，Vdd代表数据信号端DA的数据信号。需要说明的是，第一发光控制信号端EM1、第二发光控制信号端EM2和第二发光控制信号端EM3可以输入相同的信号，即em1、em2和em3可以为相同的信号；第一扫描信号端GA1、第二扫描信号端GA2和第三扫描信号端GA3可以输入相同的信号，即ga1、ga2和ga3可以为相同的信号。并且，一个驱动电路在一个显示帧中的工作过程，可以包括：初始化阶段t1、数据写入阶段t2、发光阶段t3。

在初始化阶段t1，第一晶体管T1在信号reset的低电平的控制下导通，使得第一初始化信号端Vinit1的信号可以提供给驱动晶体管T0的栅极N3，从而使驱动晶体管T0的栅极N3的电压为vinit1，进而对驱动晶体管T0的栅极N3进行初始化，同时，第一晶体管T1在信号reset的低电平的控制下导通，使得第一初始化信号端Vinit1的信号还提供给存储电容C的第二电极板，从而使存储电容C的第二电极板的电压为vinit1，进而对存储电容C进行初始化。并且，第二晶体管T2在ga1的高电平的控制下截止，第三晶体管T3在ga2的高电平的控制下截止，第四晶体管T4在em2的高电平的控制下截止，第五晶体管T5在信号em3的高电平的控制下截止；第八晶体管T8在信号ck的高电平的控制下截止，则第六晶体管T6截止；第七晶体管T7在信号ga3的高电平的控制下截止。

在数据写入阶段t2，第二晶体管T2在信号ga1的低电平的控制下导通，以将数据信号端DA的数据信号提供给驱动晶体管T0的第一极N1，以使驱动晶体管T0的第一极N1的电压为数据信号的电压Vda。并且，第三晶体管T3在信号ga2的低电平的控制下导通，可以使驱动晶体管T0形成二极管连接方式，从而使驱动晶体管T0的第一极N1的电压Vda，对驱动晶体管T0的栅极N3进行充电，使得驱动晶体管T0的栅极N3的电压为Vda+|Vth|，并通过存储电容C进行存储；第七晶体管T7在信号ga3的低电平的控制下导通，使得第二初始化信号端Vinit2的信号可以提供给发光器件OLED的第一电极，从而使发光器件OLED的第一电极的电压为vinit2，进而对驱动晶体管T0的栅极N3进行初始化。以及，第一晶体管T1在信号reset的高电平的控制下截止，第四晶体管T4在信号em2的高电平的控制下截止，第五晶体管T5在信号em3的高电平的控制下截止，第八晶体管T8在信号ck的高电平的控制下截止，则第六晶体管T6截止。

在发光阶段T3，第四晶体管T4在信号em2的低电平的控制下导通，导通的第四晶体管T4可以将第一电源端VDD的电压Vdd提供给驱动晶体管T0的第一极N1，以使驱动晶体管T0的第一极N1的电压为Vdd。这样可以使驱动晶体管T0处于饱和状态，从而使驱动晶体管T0产生驱动电流Ids：Ids＝K(Vda-Vdd)²。并且，第五晶体管T5在信号em3的低电平的控制下导通，导通的第五晶体管T5可以将驱动晶体管T0的第二极N2与发光器件OLED的第一电极导通，从而使驱动电流Ids流入发光器件OLED，并且，第八晶体管T8在信号ck的低电平的控制下导通，导通的第八晶体管T8将信号em1输送给第六晶体管T6的栅极，第六晶体管T6在信号em1的低电平的控制下导通，导通的第六晶体管T6可以将发光器件OLED的第二电极导通与第二电源端VSS导通，以驱动发光器件OLED发光。其中，K为与工艺和设计有关的结构常数。并且，第一晶体管T1在信号reset的高电平的控制下截止，第二晶体管T2在ga1的高电平的控制下截止，第三晶体管T3在ga2的高电平的控制下截止，第七晶体管T7在信号ga3的高电平的控制下截止。

显然，本领域的技术人员可以对本实用新型实施例进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (14)

1.一种显示装置，其特征在于，具有显示区和非显示区，所述显示装置包括：多个在基板上呈矩阵排列且位于所述显示区的像素单元、位于所述非显示区的驱动电路、以及ELVSS走线，至少一行所述像素单元包括一沿行方向延伸的阴极，且相邻的两个所述阴极之间间隔且绝缘设置；至少一个所述阴极与所述ELVSS走线之间设置连接有晶体管开关，所述晶体管开关位于所述非显示区。

2.根据权利要求1所述的显示装置，其特征在于，所述驱动电路包括：

发光器件，被配置为在驱动电流的控制下发光；

驱动晶体管，被配置为根据数据信号生成所述驱动电流；

第一初始化电路，被配置为响应于复位控制端的信号，将第一初始化信号端的信号提供给所述驱动晶体管的栅极；

数据写入电路，被配置为响应于第一扫描信号端的信号，将数据信号端的信号提供给所述驱动晶体管；

第一控制电路，所述发光器件的电流输出端通过所述第一控制电路与第二电源端电连接，所述第一控制电路被配置为响应于第一发光控制信号端的信号，将所述发光器件与所述第二电源端导通；其中，所述第一控制电路包括所述晶体管开关，所述晶体管开关的栅极与所述第一发光控制信号端电连接，所述晶体管开关的第一极与所述发光器件的电流输出端电连接，所述晶体管开关的第二极与所述ELVSS走线电连接。

3.根据权利要求2所述的显示装置，其特征在于，所述第一初始化电路包括：第一晶体管；

所述第一晶体管的栅极与所述复位控制端电连接，所述第一晶体管的第一极与所述第一初始化信号端电连接，所述第一晶体管的第二极与所述驱动晶体管的栅极电连接。

4.根据权利要求2所述的显示装置，其特征在于，所述数据写入电路包括：第二晶体管；

所述第二晶体管的栅极与所述第一扫描信号端电连接，所述第二晶体管的第一极与所述数据信号端电连接，所述第二晶体管的第二极与所述驱动晶体管的第一极电连接。

5.根据权利要求2所述的显示装置，其特征在于，所述驱动电路还包括：第二控制电路、第三控制电路以及第四控制电路；其中，所述驱动晶体管的第一极通过所述第三控制电路与第一电源端电连接；所述驱动晶体管的第二极通过所述第四控制电路与所述发光器件电连接；

所述第二控制电路被配置为响应于第二扫描信号端的信号，将所述驱动晶体管的栅极与所述驱动晶体管的第二极导通；

所述第三控制电路被配置为响应于第二发光控制信号端的信号，将所述驱动晶体管的第一极与所述第一电源端导通；

所述第四控制电路被配置为响应于第三发光控制信号端的信号，将所述驱动晶体管的第二极与所述发光器件导通。

6.根据权利要求5所述的显示装置，其特征在于，所述第二控制电路包括：第三晶体管；

所述第三晶体管的栅极与所述第二扫描信号端电连接，所述第三晶体管的第一极与所述驱动晶体管的栅极电连接，所述第三晶体管的第二极与所述驱动晶体管的第二极电连接。

7.根据权利要求5所述的显示装置，其特征在于，所述第三控制电路包括：第四晶体管；

所述第四晶体管的栅极与所述第二发光控制信号端电连接，所述第四晶体管的第一极与所述第一电源端电连接，所述第四晶体管的第二极与所述驱动晶体管的第一极电连接。

8.根据权利要求5所述的显示装置，其特征在于，所述第四控制电路包括：第五晶体管；

所述第五晶体管的栅极与所述第三发光控制信号端电连接，所述第五晶体管的第一极与所述驱动晶体管的第二极电连接，所述第五晶体管的第二极与所述发光器件电连接。

9.根据权利要求2-8任一项所述的显示装置，其特征在于，所述驱动电路还包括：存储电容；

所述存储电容的第一电极板与第一电源端电连接，所述存储电容的第二电极板与所述驱动晶体管的栅极电连接。

10.根据权利要求2-8任一项所述的显示装置，其特征在于，所述驱动电路还包括：

第二初始化电路，被配置为响应于第三扫描信号端的信号，将第二初始化信号端的信号提供给所述发光器件的电流输入端。

11.根据权利要求2所述的显示装置，其特征在于，至少两个所述阴极通过同一个所述晶体管开关连接于所述ELVSS走线；

所述驱动电路还包括：

时钟电路，所述时钟电路与所述第一控制电路电连接，所述时钟电路被配置为根据时钟控制端的信号向所述第一控制电路输入所述第一发光控制信号端的信号。

12.根据权利要求2所述的显示装置，其特征在于，相对于同一个所述阴极，所述阴极位于行方向上的两端与所述ELVSS走线之间分别连接有一个所述晶体管开关，且所述两个晶体管开关并联连接。

13.根据权利要求1所述的显示装置，其特征在于，所述晶体管开关包括：

设于所述基板上的有源层；

设于所述有源层之上的栅绝缘层；

设于所述栅绝缘层之上且与所述有源层对应的栅极；

设于所述栅极之上的绝缘层；

设于所述绝缘层之上且与所述有源层电连接的源极和漏极；

其中，所述ELVSS走线位于所述绝缘层上，且所述ELVSS走线与所述源极和漏极同层制备，所述ELVSS走线与所述漏极电连接；

所述像素单元包括：

平坦层；

设于所述平坦层之上的阳极、以及与所述阳极同层制备的阴极连接线；

设于所述阳极上的有机发光层；

设于所述有机发光层上的阴极，所述阴极与所述阴极连接线电连接；

其中，所述平坦层设于所述源极和漏极之上，所述阴极连接线与所述源极电连接。

14.根据权利要求1所述的显示装置，其特征在于，所述晶体管开关包括：

设于所述基板上的第一有源层；

设于所述有源层之上的第一栅绝缘层；

设于所述第一栅绝缘层之上且与所述第一有源层对应的第一栅极，以及位于所述第一栅极一旁的第二栅极；

设于所述第一栅极和第二栅极之上的层间介质层；

设于所述层间介质层之上的第二有源层，所述第二有源层与所述第二栅极对应；

设于所述第二有源层之上的第二栅绝缘层；

设于所述第二栅绝缘层之上且与所述第一有源层电连接的第一源极和第一漏极、以及与所述第二有源层电连接的第二源极和第二漏极，所述第一源极和所述第二漏极电连接；

其中，所述ELVSS走线位于所述第二栅绝缘层上，且所述ELVSS走线与所述第一源极和第一漏极同层制备，所述ELVSS走线与所述第一漏极电连接；

所述像素单元包括：

平坦层；

设于所述平坦层之上的阳极、以及与所述阳极同层制备的阴极连接线；

设于所述阳极上的有机发光层；

设于所述有机发光层上的所述阴极，所述阴极与所述阴极连接线电连接；

其中，所述平坦层设置在所述第一源极、第一漏极、第二源极以及第二漏极之上，所述阴极连接线与所述第二源极电连接。

Images