CN113497136A - 具有降低的正向恢复电压的反向导通绝缘栅双极晶体管 - Google Patents

具有降低的正向恢复电压的反向导通绝缘栅双极晶体管 Download PDF

Info

Publication number
CN113497136A
CN113497136A CN202110295500.2A CN202110295500A CN113497136A CN 113497136 A CN113497136 A CN 113497136A CN 202110295500 A CN202110295500 A CN 202110295500A CN 113497136 A CN113497136 A CN 113497136A
Authority
CN
China
Prior art keywords
trenches
region
semiconductor substrate
igbt
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110295500.2A
Other languages
English (en)
Inventor
C·P·桑多
M·戴内塞
W·勒斯纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN113497136A publication Critical patent/CN113497136A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

公开了具有降低的正向恢复电压的反向导通绝缘栅双极晶体管。根据功率半导体器件的实施例，器件包括：半导体衬底，半导体衬底包括具有IGBT的IGBT区和具有二极管的二极管区。IGBT区包括垂直于半导体衬底的第一主表面延伸的多个第一沟槽。二极管区包括垂直于半导体衬底的第一主表面延伸的多个第二沟槽。第二沟槽中的相邻的第二沟槽之间的平均横向间隔大于第一沟槽中的相邻的第一沟槽之间的平均横向间隔。如描述对应的生产方法那样，在此描述了附加的功率半导体器件实施例。

Description

具有降低的正向恢复电压的反向导通绝缘栅双极晶体管
背景技术
反向导通绝缘栅双极晶体管(RC-IGBT)将绝缘栅双极晶体管(IGBT)和续流二极管集成在单个芯片(管芯)上。许多IGBT应用具有其中续流电流从发射极流动到集电极的模式。对于这样的续流操作而言，续流二极管被反并联连接到IGBT。
可以在集成的二极管的阳极处使用如IGBT那样的沟槽图案化处理以提供改进的二极管开关耐用性。在二极管区中形成的所得到的沟槽电极将集成的二极管的阳极与高电场屏蔽，这避免了穿通并且因此提供了开关耐用性。具有足够高的开关耐用性的RC-IGBT可以被使用在采用硬开关的应用中。在硬开关的情况下，在导通-断开转变期间电压和电流被施加到IGBT。因此，当使IGBT硬开关时，集电极电流和集电极-发射极电压急剧地改变。
然而，增加IGBT开关耐用性典型地导致针对集成的二极管的更高的正向恢复电压(Vfr)。当IGBT导通时，二极管阻断。随着IGBT开始关断并且IGBT的开关电流开始换向到二极管中，IGBT的集电极-发射极电压开始增加，并且二极管电压反过来开始下降。随着电流继续换向到二极管中，发生二极管电压的下冲。该下冲通常被称为二极管的正向恢复电压(Vfr)。正向恢复电压Vfr的峰值可能是明显的。例如，对于1200V技术而言，大约300V的Vfr并不罕见。这样的Vfr可能干扰邻近的IGBT的工作并且损坏用于IGBT的栅极驱动器电路。
RC-IGBT的二极管可以包括形成在半导体衬底中的沟槽电极以增强开关耐用性，如在上面解释的那样。从RC-IGBT器件的二极管区中消除沟槽电极强烈地减小二极管Vfr。在没有沟槽电极的二极管中，阳极效率的降低——其是提高二极管性能的优选措施——由于使开关耐用性降低而受到限制。也就是，被高度掺杂的二极管阳极区提供了足够的开关耐用性但却是高度高效的并且使开关损耗增加。因此，没有沟槽电极并且具有被掺杂以使开关损耗最小化的阳极区的RC-IGBT器件可以被使用在其中阳极效率可能相对大的软开关应用中。然而，在硬开关应用中，由于所要求的开关耐用性，因此优选在二极管区中使用沟槽电极。
因此，在阳极效率和开关耐用性之间存在折衷。如果阳极区被高度掺杂，则不需要沟槽电极，因为高度掺杂的阳极提供了足够的开关耐用性，但是以增加的开关损耗为代价。被更低地掺杂的阳极区具有更低的效率，这对于降低开关损耗而言是好的，但是降低了开关耐用性，这对于使用硬开关的应用而言是有问题的。
因此，存在针对具有低的阳极效率和高的开关耐用性的改进的RC-IGBT的需要。
发明内容
根据功率半导体器件的实施例，功率半导体器件包括半导体衬底，半导体衬底包括IGBT(绝缘栅双极晶体管)区和二极管区，IGBT区包括IGBT，二极管区包括二极管，IGBT区在顶视图中具有第一区域并且二极管区在顶视图中具有第二区域，其中IGBT区包括多个第一沟槽，多个第一沟槽包括第一沟槽电极并且垂直于半导体衬底的第一主表面延伸，其中二极管区包括多个第二沟槽，多个第二沟槽具有第二沟槽电极并且垂直于半导体衬底的第一主表面延伸，其中多个第一沟槽提供在IGBT区中的第一沟槽电极和半导体衬底之间的第一电容，并且多个第二沟槽提供在二极管区中的第二沟槽电极和半导体衬底之间的第二电容，其中第二电容的按第二区域的电容密度小于第一电容的按第一区域的电容密度。
根据功率半导体器件的另一实施例，功率半导体器件包括半导体衬底，半导体衬底包括IGBT区和二极管区，IGBT区具有IGBT，二极管区具有二极管，其中IGBT区包括垂直于半导体衬底的第一主表面延伸的多个第一沟槽，其中二极管区包括垂直于半导体衬底的第一主表面延伸的多个第二沟槽，其中在第二沟槽中的相邻的第二沟槽之间的平均横向间隔大于在第一沟槽中的相邻的第一沟槽之间的平均横向间隔。
根据生产功率半导体器件的方法的实施例，该方法包括：在半导体衬底的IGBT区中形成IGBT，IGBT区在顶视图中具有第一区域；以及在半导体衬底的二极管区中形成二极管，二极管区在顶视图中具有第二区域，其中形成IGBT包括在IGBT区中形成具有第一沟槽电极并且垂直于半导体衬底的第一主表面延伸的多个第一沟槽，其中形成二极管包括在二极管区中形成具有第二沟槽电极的、垂直于半导体衬底的第一主表面延伸的多个第二沟槽，使得在多个第二沟槽和半导体衬底之间提供的电容的按第二区域的电容密度小于在多个第一沟槽和半导体衬底之间提供的电容的按第一区域的电容密度。
本领域技术人员在阅读以下的详细描述并且查看随附附图时将认识到附加的特征和优点。
附图说明
附图中的元素未必相对于彼此成比例。同样的参考标号指明对应的类似部分。各种所图示的实施例的特征可以被组合，除非它们彼此排斥。在附图中描绘了实施例并且在随后的描述中详述实施例。
图1图示包括RC-IGBT(反向导通IGBT)的功率半导体器件的顶面视图。
图2A图示RC-IGBT的二极管区的部分的横截面视图，该横截面视图是沿着图1中标记为I-I的线取得的。
图2B图示RC-IGBT的IGBT区的部分的横截面视图，该横截面视图也是沿着图1中标记为I-I的线取得的。
图3图示当IGBT从导通状态转变到断开状态并且二极管从阻断状态转变到续流(传导)状态时针对RC-IGBT的电压(V)和电流(I)波形。
图4至图6图示针对RC-IGBT的二极管区的不同的接触沟槽实施例的相应的横截面视图。
具体实施方式
在此描述了具有低的阳极效率和高的开关耐用性的RC-IGBT，以及对应的生产方法。在此描述的若干个实施例实现了高的开关耐用性而不过度地增加阳极效率。为了进一步调节阳极效率和开关耐用性，还可以如在此描述的那样专门设计集成的二极管的阳极接触区域。要理解的是，除非另外特别指出，否则在此描述的各种实施例的特征可以被彼此组合。
图1图示功率半导体器件100的顶面视图。功率半导体器件100包括半导体衬底102。半导体衬底102可以包括被用于形成集成电路器件的各种半导体材料中的一种或多种，诸如但是不限制于硅(Si)、碳化硅(SiC)、锗(Ge)、硅锗(SiGe)、氮化镓(GaN)、和砷化镓(GaAs)等。半导体衬底102可以是体半导体材料，或者可以包括在体半导体材料上生长的一个或多个外延层。
功率半导体器件100包括单元区104和外周区106，在单元区104中形成有RC-IGBT，外周区106在横向上围绕单元区104并且将RC-IGBT与半导体衬底102的边缘108电隔离。在单元区104内，半导体衬底102包括IGBT区110和二极管区112，IGBT区110包括IGBT，二极管区112包括二极管。IGBT区110和二极管区112在图1中被示出为具有条带布局。在该示例中，IGBT单元和二极管单元被以类似条带的方式彼此交错。这种布置允许主要在二极管区112中生成的热更均匀地分布并且因此允许更高效地冷却。每个IGBT条带可以包括多个沟槽，例如形成相应的IGBT单元的至少两个、至少五个或至少十个沟槽。每个IGBT单元包括至少一个沟槽，其被配置为控制IGBT电流。在一些实施例中，每个IGBT单元可以包括连接到发射极电势的沟槽和连接到栅极电势的沟槽，如将在下面更详细地描述的那样。在一些实施例中，连接到发射极电势的沟槽可以与连接到栅极电势的沟槽交错。每个二极管单元包括多个沟槽，例如至少两个、至少五个或至少十个沟槽。在一个实施例中，多个沟槽可以包括连接到相同的电势(例如发射极电势)的沟槽。然而，这仅是示例，并且其它的布置是可能的。在一些实施例中，每个IGBT条带可以包括多个IGBT单元，并且每个二极管条带可以包括多个二极管单元。IGBT区110和二极管区112的每个可以具有任何想要的布局。在一个实施例中，二极管区域被嵌入在IGBT中。IGBT区110可以邻接形成在外周区106中的边缘终止结构。
图2A图示沿着图1中的标记为I-I的线取得的二极管区112的部分的横截面视图。图2B图示也沿着图1中的标记为I-I的线取得的IGBT区110的部分的横截面视图。
在图1的顶面视图中，IGBT区110具有第一区域，并且二极管区112具有第二区域。基于在图1中示出的条带布局，由IGBT区110占据的第一区域是不连续的，并且包括每个IGBT条带带的区域。由二极管区112占据的第二区域也是不连续的，并且类似地包括每个二极管条带的区域。因此，IGBT区110可以是用以形成IGBT区110的多个不连续的IGBT子区域(例如条带)的组合，并且二极管区112也可以被认为是用以形成二极管区112的多个不连续的二极管子区域(例如条带)的组合。换句话说，由IGBT区110占据的第一区域是所有IGBT子区的总区域，并且由二极管区112占据的第二区域是所有二极管子区的总区域。对于类似条带地布置的第一沟槽114而言，可以通过将第一沟槽114的顶视图区域和形成在第一沟槽114之间的台面部分的顶视图区域相加来计算第一区域。图1中的第一(IGBT)区域和第二(二极管)区域的不连续的布置是由于IGBT“条带”与二极管“条带”交错而产生的。替代地，由IGBT区110占据的第一区域和由二极管区112占据的第二区域的每个可以分别是连续的。例如，IGBT区110可以不被二极管区112中断，并且在半导体衬底102中被形成为相邻于二极管区112。
IGBT区110包括第一沟槽114，第一沟槽114具有被通过第一绝缘层118与周围的半导体衬底102绝缘的第一沟槽电极116。IGBT区110的第一沟槽114垂直于(图2B中的方向'x')半导体衬底102的第一主表面103延伸。在一些实施例中，形成在第一区域中的第一沟槽的数量可以是100或更多、500或更多或者1000或更多。在一些实施例中，形成在第二区域中的第二沟槽的数量可以是100或更多、500或更多或者1000或更多。
第一沟槽电极116中的一些是用于控制IGBT的本体区122中的导电沟道120的栅极(G)电极。第一沟槽电极116中的其它电极是场(F)电极，用于在控制RC-IGBT的操作期间对半导体衬底102内的电场电势进行构形。场电极F可以被电连接到与栅极电极G相比不同的电势。例如，场电极F可以被电连接到发射极电势、地，或者可以是电浮置的。
本体区122将IGBT的发射极区124与漂移区126分离。当存在导电沟道120时，发射极区124被电连接到漂移区126。导电沟道120是由施加到IGBT的栅极电极G的电压控制的。
IGBT还包括在半导体衬底102的与发射极区124相对的表面105处的集电极区128。发射极区124、漂移区126和导电沟道120是第一导电类型的，并且本体区122和集电极区128是与第一导电类型相反的第二导电类型的。例如，在n型导电沟道120的情况下，发射极区124和漂移区126是n型的，并且本体区122和集电极区128是p型的。相反，在p型导电沟道120的情况下，发射极区124和漂移区126是p型的，并且本体区122和集电极区128是n型的。可选的第一导电类型的场停止区130可以被形成在漂移区126和集电极区128之间的半导体衬底102中。即使在IGBT区110中提供了场停止区130，其也可以在二极管区112中被省略。在一些实施例中，二极管区112和IGBT区110中的场停止区130可以具有不同的掺杂浓度、不同的掺杂轮廓或不同的厚度或者它们的组合。
功率半导体器件100的二极管区112包括第二沟槽132，第二沟槽132具有被通过第二绝缘层136与周围的半导体衬底102绝缘的第二沟槽电极134。二极管区112的第二沟槽132垂直于(图2A中的方向'x')半导体衬底102的第一主表面103延伸。对于类似条带地布置的沟槽132而言，可以通过将第二沟槽132的顶视图区域和形成在第二沟槽132之间的台面部分的顶视图区域相加来计算二极管区112的第二区域。
二极管区112的单元构造可以类似于IGBT区110的单元构造。然而，不同的是，发射极区124被从二极管区112省略。另外，二极管区112在半导体衬底102的第二主表面105处具有第一导电类型的阴极区138而不是第二导电类型的集电极区128。在半导体衬底102的第一主表面103处，第一金属化140可以被电连接到IGBT区110中的本体区122、发射极区124和场电极F，并且被电连接到二极管区112中的第二沟槽电极134和阳极区141。IGBT区110的栅极电极G被通过诸如电介质的绝缘材料142与第一金属化140绝缘。
到第一金属化140的电连接可以是通过第一接触沟槽144以及通过第二接触沟槽146形成的，第一接触沟槽144垂直于(图2B中的方向'x')IGBT区110中的半导体衬底102的第一主表面103延伸，第二接触沟槽146也垂直于(图2A中的方向'x')二极管区112中的半导体衬底102的第一主表面103延伸。在IGBT区110中，第一金属化140通过第一接触沟槽144电连接到IGBT的本体区122、发射极区124和场电极F。在二极管区112中，第一金属化140通过第二接触沟槽146电连接到二极管的第二沟槽电极134和阳极区141。半导体衬底102可以包括高掺杂的第二导电类型的区148，其邻接第一接触沟槽144和第二接触沟槽146的底部以及侧壁的至少一部分。
根据一个实施例，与半导体衬底102的在二极管区112中的第二接触沟槽146的底部处的掺杂浓度相比，半导体衬底102的在至少第二接触沟槽146的侧壁处的经由高掺杂的区148的掺杂浓度更低。针对半导体衬底102的这样的掺杂变化可以是通过对应地控制高掺杂的区148的掺杂轮廓来实现的。
在二极管区112中的第二接触沟槽146的底部处的更高的掺杂浓度提供了与第一金属化140的良好的欧姆接触，而沿着侧壁的更低的掺杂降低了阳极效率，这对于更低的开关损耗而言是好的。
第二金属化150在半导体衬底102的第二主表面105处接触IGBT的集电极区128和二极管的阴极区138。
图3图示当IGBT从导通状态转变到断开状态并且二极管从阻断状态转变到续流(传导)状态时针对RC-IGBT的电压(V)和电流(I)波形。在时间t1之前，IGBT的集电极-发射极电压VCE处于或接近零伏特，并且二极管处于阻断状态，在阻断状态期间二极管电压VDiode处于峰值阻断电平。随着IGBT在时间t1处开始关断，IGBT的集电极-发射极电压VCE开始上升并且二极管电压VDiode开始下降。在时间t2处，IGBT的集电极电流IC开始下降，并且二极管电压VDiode开始下冲。在IGBT的关断期间发生的在二极管电压VDiode上的下冲通常被称为二极管的正向恢复电压(Vfr)。二极管的正向恢复电压Vfr在时间t3处达到峰值Vfr_peak，在该点处下冲开始减小。最终，二极管电压VDiode达到二极管的正向电压Vf，并且二极管变为正向偏置。当二极管被正向偏置并且IGBT断开时，续流电流流过二极管。
与RC-IGBT的每个沟槽114、132的MOS(金属氧化物半导体)界面具有一定的电容。更特别地，IGBT区110中的第一沟槽114在IGBT区110中的第一沟槽电极116和半导体衬底102之间提供第一电容C1。二极管区112中的第二沟槽132同样地在二极管区112中的第二沟槽电极134和半导体衬底102之间提供第二电容C2。如在此使用的那样，电容是通过C=kεA/d计算的，其中k是常数，ε是分别使IGBT沟槽114或二极管沟槽132与半导体衬底102绝缘的相应的绝缘层118、136的介电常数，A是电容的相应的面积，并且d是相应的绝缘层118、136的平均厚度。相应的电容的面积A可以是通过相应的沟槽114/132的在一侧上面对半导体衬底102的表面面积和在另一侧上(经由绝缘层118/136)从半导体衬底102面对沟槽114/132内的相应的电极116/134的表面面积来计算的。
为了确保RC-IGBT具有低的阳极效率和高的开关耐用性这两者，二极管区112的第二电容C2的按第二区域的电容密度可以小于IGBT区110的第一电容C1的按第一区域的电容密度。换句话说，C2与F2的比率小于C1与F1的比率，其中C2是二极管区112中的总电容，F2是二极管区的第二区域，C1是IGBT区110中的总电容，并且F1是IGBT区110的第一区域。使二极管区112的电容密度相对于IGBT区110的电容密度减小允许减小在二极管正向恢复电压Vfr上的下冲。然而，为了支持硬开关应用，二极管区112仍然被提供有第二沟槽电极134。
在一个实施例中，二极管区112的第二电容C2的按第二区域的电容密度是IGBT区110的第一电容C1的按第一区域的电容密度的1/10到2/3。在另一实施例中，二极管区112的第二电容C2的按第二区域的电容密度是IGBT区110的第一电容C1的按第一区域的电容密度的1/4到2/3。在一些实施例中，二极管区112的第二电容C2的按第二区域的电容密度是IGBT区110的第一电容C1的按第一区域的电容密度的1/3到5/9。
可以通过与IGBT区110中的第一沟槽114相比使二极管区112中的第二沟槽132在半导体衬底102中终止得更浅来使二极管区112的第二电容C2的按第二区域的电容密度小于IGBT区110的第一电容C1的按第一区域的电容密度，例如如在图2A和图2B中示出那样。根据该实施例，IGBT区110中的第一沟槽114在半导体衬底102中延伸到如从半导体衬底102的第一主表面103起测量的第一深度D1，并且二极管区112中的第二沟槽132在半导体衬底102中延伸到第二深度D2，第二深度D2小于第一深度D1(即D2<D1)。
单独地或者此外，可以通过与在IGBT区110中每单位区域存在的第一沟槽114相比在二极管区112中每单位区域形成有更少的第二沟槽132和/或通过与在IGBT区110中使各第一沟槽114间隔开相比在二极管区112中使各第二沟槽132间隔得更远来使二极管区112的第二电容C2的按第二区域的电容密度小于IGBT区110的第一电容C1的按第一区域的电容密度，例如如在图2A和图2B中图示那样。根据该实施例，二极管区112中的第二沟槽132中的相邻的第二沟槽之间的平均横向间隔SL2大于IGBT区110中的第一沟槽114中的相邻的第一沟槽之间的平均横向间隔SL1(即SL2＞SL1)。在一个实施例中，二极管区112中的第二沟槽132中的相邻的第二沟槽之间的平均横向间隔SL2是IGBT区110中的第一沟槽114中的相邻的第一沟槽之间的平均横向间隔SL1的1.5倍到30倍。在另一实施例中，二极管区112中的第二沟槽132中的相邻的第二沟槽之间的平均横向间隔SL2是IGBT区110中的第一沟槽114中的相邻的第一沟槽之间的平均横向间隔SL1的1.5倍到10倍。在另一实施例中，二极管区112中的第二沟槽132中的相邻的第二沟槽之间的平均横向间隔SL2大于0.3μm并且小于20μm，并且IGBT区110中的第一沟槽114中的相邻的第一沟槽之间的平均横向间隔SL1是0.6μm或更小。
单独地或者此外，可以通过在二极管区112中沿着沟槽132的长向延伸方向(z轴)对第二沟槽132进行分离来使二极管区112的第二电容C2的按第二区域的电容密度小于IGBT区110的第一电容C1的按第一区域的电容密度。替代具有从二极管区112的一个端部实质上延伸到另一端部的连续的沟槽132，二极管区112中的每个第二沟槽132可以被分段成沿着第二沟槽132的长向延伸方向形成的多个沟槽部分。二极管区112中的同一第二沟槽132的相邻的沟槽部分被通过半导体衬底102的衬底区域彼此分离。
单独地或者此外，可以通过使二极管区112中的将第二沟槽电极134与半导体衬底102分离的绝缘层136比IGBT区110中的将第一沟槽电极116与半导体衬底102分离的绝缘层118厚来使二极管区112的第二电容C2的按第二区域的电容密度小于IGBT区110的第一电容C1的按第一区域的电容密度。
单独地或者此外，可以通过将二极管区112中的将第二沟槽电极134与半导体衬底102分离的绝缘层的介电常数(ε)选择为小于IGBT区110中的将第一沟槽电极116与半导体衬底102分离的绝缘层118的介电常数来使二极管区112的第二电容C2的按第二区域的电容密度小于IGBT区110的第一电容C1的按第一区域的电容密度。例如，二极管区112中的对第二沟槽132的侧壁和底部进行衬垫的绝缘层136可以是低k电介质材料，诸如掺杂氟的二氧化硅、掺杂碳的氧化物、多孔二氧化硅等，并且IGBT区110中的对第一沟槽114的侧壁和底部进行衬垫的绝缘层118可以是通过热氧化形成的二氧化硅。
除了在此描述的用于使二极管区112的第二电容C2的按第二区域的电容密度小于IGBT区110的第一电容C1的按第一区域的电容密度的一个、一些或所有实施例之外，二极管区112中的相邻的第二沟槽132之间的第二接触沟槽146的侧壁区域的平均密度可以大于IGBT区110中的相邻的第一沟槽114之间的第一接触沟槽144的侧壁区域的平均密度。每个接触沟槽144、146的侧壁区域是由该接触沟槽144、146的侧壁占据的表面区域。单独地或组合地，二极管区112的第二接触沟槽146的侧壁区域的按第二区域的平均密度可以大于IGBT区110的第一接触沟槽114的侧壁区域的按第一区域的平均密度。
通过利用附加的接触沟槽146占据二极管区112中的所得到的更宽的阳极区122，降低在与第一金属化140的接触点处的电流密度。这造成更小的阳极效率但是具有改进的开关耐用性。
图2A和图2B图示了其中两个(2个)第二接触沟槽146被部署在二极管区112中的相邻的第二沟槽132之间并且单个(1个)第一接触沟槽144被部署在IGBT区110中的相邻的第一沟槽114之间的实施例。增加部署在二极管区112中的相邻的第二沟槽132之间的第二接触沟槽146的数量为载流子离开二极管提供了更多的路径并且降低了阳极效率，这降低了开关损耗。
图4图示其中三个(3个)第二接触沟槽146被部署在二极管区112中的相邻的第二沟槽132之间的实施例。单个(1个)第一接触沟槽144可以被部署在IGBT区110中的相邻的第一沟槽114之间，例如如在图2B中示出那样。
图5图示其中四个(4个)第二接触沟槽146被部署在二极管区112中的相邻的第二沟槽132之间的实施例。单个(1个)第一接触沟槽144可以被部署在IGBT区110中的相邻的第一沟槽114之间，例如如在图2B中示出那样。在又一附加的实施例中，多于四个(＞4)的第二接触沟槽146可以被部署在二极管区112中的相邻的第二沟槽132之间。
在实施例中，相应的第二接触沟槽146被通过在垂直于第二接触沟槽146的长向延伸的方向上延伸的一个或多个交叉接触沟槽连接在预先限定的位置处。在一些实施例中，交叉接触沟槽可以相对于第二接触沟槽146具有斜角而延伸。交叉接触沟槽的形成可以导致在顶面视图中的栅格状或网状的接触沟槽布置。栅格状或网状的接触沟槽布置可以在相等的临界尺寸下使接触区域最大化。栅格状或网状的接触沟槽布置还可以增加由邻接第二接触沟槽146的底部和至少部分侧壁的高掺杂的第二导电类型的区148形成的阳极区的区域。栅格状或网状的接触沟槽布置还可以增加第二接触沟槽132的周界的长度并且因此增加侧壁密度以在导通状态期间获得改进的性能。
图6图示其中单个(1个)第二接触沟槽146被部署在二极管区112中的相邻的第二沟槽132之间的实施例。如在图2B中示出那样，单个(1个)第一接触沟槽144可以类似地被部署在IGBT区110中的相邻的第一沟槽114之间。根据在图6中图示的实施例，二极管区112中的第二接触沟槽146具有平均宽度WDIODE，其大于IGBT区110中的第一接触沟槽144的平均宽度。例如，二极管区112中的第二接触沟槽146的平均宽度WDIODE可以在从100 nm达到在相邻的第二沟槽132之间的整个阳极区141的范围内。如与在图2A、图4和图5中图示的多接触实施例相比，在二极管区112中的相邻的第二沟槽132之间提供单个(1个)的但是相对宽的接触146在类似的开关耐用性的情况下提供更高的阳极效率。
虽然本公开不限制于此，但是以下编号的示例展示了本公开的一个或多个方面。
示例1. 一种功率半导体器件，包括：半导体衬底，半导体衬底包括IGBT(绝缘栅双极晶体管)区和二极管区，IGBT区包括IGBT，二极管区包括二极管，IGBT区在顶视图中具有第一区域并且二极管区在顶视图中具有第二区域，其中IGBT区包括多个第一沟槽，多个第一沟槽包括第一沟槽电极并且垂直于半导体衬底的第一主表面延伸，其中二极管区包括多个第二沟槽，多个第二沟槽具有第二沟槽电极并且垂直于半导体衬底的第一主表面延伸，其中多个第一沟槽提供在IGBT区中的第一沟槽电极和半导体衬底之间的第一电容，并且多个第二沟槽提供在二极管区中的第二沟槽电极和半导体衬底之间的第二电容，其中第二电容的按第二区域的电容密度小于第一电容的按第一区域的电容密度。
示例2. 示例1的功率半导体器件，其中第二电容的按第二区域的电容密度是第一电容的按第一区域的电容密度的1/10到2/3。
示例3. 示例1或2的功率半导体器件，其中多个第一沟槽在半导体衬底中延伸到第一深度，其中多个第二沟槽在半导体衬底中延伸到第二深度，并且其中第二深度小于第一深度。
示例4. 示例1至3中的任何一个的功率半导体器件，其中第二沟槽电极和半导体衬底之间的绝缘层比第一沟槽电极和半导体衬底之间的绝缘层厚。
示例5. 示例1至4中的任何一个的功率半导体器件，其中第二沟槽电极和半导体衬底之间的绝缘层的介电常数小于第一沟槽电极和半导体衬底之间的绝缘层的介电常数。
示例6. 示例1至5中的任何一个的功率半导体器件，进一步包括：多个第一接触沟槽，其在IGBT区中垂直于半导体衬底的第一主表面延伸；以及多个第二接触沟槽，其在二极管区中垂直于半导体衬底的第一主表面延伸，其中二极管区中的相邻的第二沟槽之间的第二接触沟槽的侧壁区域的平均密度大于IGBT区中的相邻的第一沟槽之间的第一接触沟槽的侧壁区域的平均密度。
示例7. 示例6的功率半导体器件，其中至少两个第二接触沟槽被部署在二极管区中的相邻的第二沟槽之间，并且其中单个第一接触沟槽被部署在IGBT区中的相邻的第一沟槽之间。
示例8. 示例6的功率半导体器件，其中至少四个接触沟槽被部署在二极管区中的相邻的第二沟槽之间，并且其中单个第一接触沟槽被部署在IGBT区中的相邻的第一沟槽之间。
示例9. 示例6至8中的任何一个的功率半导体器件，其中半导体衬底的在多个第二接触沟槽的侧壁处的掺杂浓度低于半导体衬底的在多个第二接触沟槽的底部处的掺杂浓度。
示例10. 示例1至9中的任何一个的功率半导体器件，进一步包括：多个第一接触沟槽，其在IGBT区中垂直于半导体衬底的第一主表面延伸；以及多个第二接触沟槽，其在二极管区中垂直于半导体衬底的第一主表面延伸，其中第二接触沟槽的侧壁区域的按第二区域的平均密度大于第一接触沟槽的侧壁区域的按第一区域的平均密度。
示例11. 示例1至10中的任何一个的功率半导体器件，进一步包括：多个第一接触沟槽，其在IGBT区中垂直于半导体衬底的第一主表面延伸；以及多个第二接触沟槽，其在二极管区中垂直于半导体衬底的第一主表面延伸，其中单个第一接触沟槽被部署在IGBT区中的相邻的第一沟槽之间，其中单个第二接触沟槽被部署在二极管区中的相邻的第二沟槽之间，其中第二接触沟槽具有大于第一接触沟槽的平均宽度的平均宽度。
示例12. 一种功率半导体器件，包括：半导体衬底，半导体衬底包括IGBT区和二极管区，IGBT区具有IGBT，二极管区具有二极管，其中IGBT区包括垂直于半导体衬底的第一主表面延伸的多个第一沟槽，其中二极管区包括垂直于半导体衬底的第一主表面延伸的多个第二沟槽，其中在第二沟槽中的相邻的第二沟槽之间的平均横向间隔大于在第一沟槽中的相邻的第一沟槽之间的平均横向间隔。
示例13. 示例12的功率半导体器件，其中第二沟槽中的相邻的第二沟槽之间的平均横向间隔是第一沟槽中的相邻的第一沟槽之间的平均横向间隔的1.5倍到30倍。
示例14. 示例12或13的功率半导体器件，其中第二沟槽中的相邻的第二沟槽之间的平均横向间隔大于0.6μm并且小于20μm。
示例15. 示例12至14中的任何一个的功率半导体器件，进一步包括：多个第一接触沟槽，其在IGBT区中延伸到半导体衬底的第一主表面中；以及多个第二接触沟槽，其在二极管区中延伸到半导体衬底的第一主表面中，其中相邻的第二沟槽之间的第二接触沟槽的侧壁区域的按第二区域的平均密度大于相邻的第一沟槽之间的第一接触沟槽的侧壁区域的按第一区域的平均密度。
示例16. 示例15的功率半导体器件，其中至少两个第二接触沟槽被部署在二极管区中的相邻的第二沟槽之间，并且其中单个第一接触沟槽被部署在IGBT区中的相邻的第一沟槽之间。
示例17. 示例15的功率半导体器件，其中至少四个接触沟槽被部署在二极管区中的相邻的第二沟槽之间，并且其中单个第一接触沟槽被部署在IGBT区中的相邻的第一沟槽之间。
示例18. 示例15至17中的任何一个的功率半导体器件，其中半导体衬底的在多个第二接触沟槽的侧壁处的掺杂浓度低于半导体衬底的在多个第二接触沟槽的底部处的掺杂浓度。
示例19. 示例12至18中的任何一个的功率半导体器件，进一步包括：多个第一接触沟槽，其在IGBT区中垂直于半导体衬底的第一主表面延伸；以及多个第二接触沟槽，其在二极管区中垂直于半导体衬底的第一主表面延伸，其中单个第一接触沟槽被部署在IGBT区中的相邻的第一沟槽之间，其中单个第二接触沟槽被部署在二极管区中的相邻的第二沟槽之间，其中第二接触沟槽具有大于第一接触沟槽的平均宽度的平均宽度。
示例20. 示例12至19中的任何一个的功率半导体器件，其中每个第二沟槽被沿着多个第二沟槽的长向延伸方向分段成各沟槽部分，并且其中同一第二沟槽的相邻的沟槽部分被通过半导体衬底的衬底区域彼此分离。
示例21. 示例12至20中的任何一个的功率半导体器件，进一步包括在二极管区中延伸到半导体衬底的第一主表面中的多个接触沟槽，其中接触沟槽被通过在垂直于接触沟槽的长向延伸的方向上延伸的一个或多个交叉接触沟槽连接在预先限定的位置处。
示例22. 一种生产功率半导体器件的方法，方法包括：在半导体衬底的IGBT区中形成IGBT，IGBT区在顶视图中具有第一区域；以及在半导体衬底的二极管区中形成二极管，二极管区在顶视图中具有第二区域，其中形成IGBT包括在IGBT区中形成具有第一沟槽电极并且垂直于半导体衬底的第一主表面延伸的多个第一沟槽，其中形成二极管包括在二极管区中形成具有第二沟槽电极的、垂直于半导体衬底的第一主表面延伸的多个第二沟槽，使得在多个第二沟槽和半导体衬底之间提供的电容的按第二区域的电容密度小于在多个第一沟槽和半导体衬底之间提供的电容的按第一区域的电容密度。
示例23. 示例22的方法，其中形成多个第二沟槽包括与在IGBT区中每单位区域存在的第一沟槽相比在二极管区中形成更少的每单位区域的第二沟槽。
示例24. 示例22或23的方法，其中形成多个第二沟槽包括与第一沟槽相比在半导体衬底中更浅地终止第二沟槽。
示例25. 示例22到24中的任何一个的方法，其中形成多个第二沟槽包括与在IGBT区中使各第一沟槽间隔开相比在二极管区中使各第二沟槽间隔得更远。
诸如“第一”、“第二”等的术语被用于描述各种元素、区、区段等，并且也不意图进行限制。贯穿于描述，同样的术语指代同样的元素。
如在此使用的那样，术语“具有”、“包含”、“包括”和“包括有”等是开放式术语，其指示所声明的元素或特征的存在，但是不排除附加的元素或特征。量词“一”、“一个”和指代词“该”意图包括复数以及单数，除非上下文另外清楚地指示。
虽然已经在此图示和描述了具体的实施例，但是本领域普通技术人员将领会，在不脱离本发明的范围的情况下，各种替换的和/或等同的实现可以代替所示出和描述的具体实施例。本申请意图覆盖在此讨论的具体实施例的任何适配或变化。因此，意图的是本发明仅受权利要求及其等同物限制。

Claims (25)

1.一种功率半导体器件，包括：
半导体衬底，其包括IGBT(绝缘栅双极晶体管)区和二极管区，IGBT区包括IGBT，二极管区包括二极管，IGBT区在顶视图中具有第一区域并且二极管区在顶视图中具有第二区域，
其中IGBT区包括多个第一沟槽，所述多个第一沟槽包括第一沟槽电极并且垂直于半导体衬底的第一主表面延伸，
其中二极管区包括多个第二沟槽，所述多个第二沟槽具有第二沟槽电极并且垂直于半导体衬底的第一主表面延伸，
其中所述多个第一沟槽提供在IGBT区中的第一沟槽电极和半导体衬底之间的第一电容，并且所述多个第二沟槽提供在二极管区中的第二沟槽电极和半导体衬底之间的第二电容，
其中第二电容的按第二区域的电容密度小于第一电容的按第一区域的电容密度。
2.根据权利要求1所述的功率半导体器件，其中第二电容的按第二区域的电容密度是第一电容的按第一区域的电容密度的1/10到2/3。
3.根据权利要求1所述的功率半导体器件，其中所述多个第一沟槽在半导体衬底中延伸到第一深度，其中所述多个第二沟槽在半导体衬底中延伸到第二深度，并且其中第二深度小于第一深度。
4.根据权利要求1所述的功率半导体器件，其中第二沟槽电极和半导体衬底之间的绝缘层比第一沟槽电极和半导体衬底之间的绝缘层厚。
5.根据权利要求1所述的功率半导体器件，其中第二沟槽电极和半导体衬底之间的绝缘层的介电常数小于第一沟槽电极和半导体衬底之间的绝缘层的介电常数。
6.根据权利要求1所述的功率半导体器件，进一步包括：
多个第一接触沟槽，其在IGBT区中垂直于半导体衬底的第一主表面延伸；以及
多个第二接触沟槽，其在二极管区中垂直于半导体衬底的第一主表面延伸，
其中二极管区中的相邻的第二沟槽之间的第二接触沟槽的侧壁区域的平均密度大于IGBT区中的相邻的第一沟槽之间的第一接触沟槽的侧壁区域的平均密度。
7.根据权利要求6所述的功率半导体器件，其中至少两个第二接触沟槽被部署在二极管区中的相邻的第二沟槽之间，并且其中单个第一接触沟槽被部署在IGBT区中的相邻的第一沟槽之间。
8.根据权利要求6所述的功率半导体器件，其中至少四个接触沟槽被部署在二极管区中的相邻的第二沟槽之间，并且其中单个第一接触沟槽被部署在IGBT区中的相邻的第一沟槽之间。
9.根据权利要求6所述的功率半导体器件，其中半导体衬底的在所述多个第二接触沟槽的侧壁处的掺杂浓度低于半导体衬底的在所述多个第二接触沟槽的底部处的掺杂浓度。
10.根据权利要求1所述的功率半导体器件，进一步包括：
多个第一接触沟槽，其在IGBT区中垂直于半导体衬底的第一主表面延伸；以及
多个第二接触沟槽，其在二极管区中垂直于半导体衬底的第一主表面延伸，
其中第二接触沟槽的侧壁区域的按第二区域的平均密度大于第一接触沟槽的侧壁区域的按第一区域的平均密度。
11.根据权利要求1所述的功率半导体器件，进一步包括：
多个第一接触沟槽，其在IGBT区中垂直于半导体衬底的第一主表面延伸；以及
多个第二接触沟槽，其在二极管区中垂直于半导体衬底的第一主表面延伸，
其中单个第一接触沟槽被部署在IGBT区中的相邻的第一沟槽之间，
其中单个第二接触沟槽被部署在二极管区中的相邻的第二沟槽之间，
其中第二接触沟槽具有大于第一接触沟槽的平均宽度的平均宽度。
12.一种功率半导体器件，包括：
半导体衬底，其包括具有IGBT的IGBT区和具有二极管的二极管区，
其中IGBT区包括垂直于半导体衬底的第一主表面延伸的多个第一沟槽，
其中二极管区包括垂直于半导体衬底的第一主表面延伸的多个第二沟槽，
其中第二沟槽中的相邻的第二沟槽之间的平均横向间隔大于第一沟槽中的相邻的第一沟槽之间的平均横向间隔。
13.根据权利要求12所述的功率半导体器件，其中第二沟槽中的相邻的第二沟槽之间的平均横向间隔是第一沟槽中的相邻的第一沟槽之间的平均横向间隔的1.5倍至30倍。
14.根据权利要求12所述的功率半导体器件，其中第二沟槽中的相邻的第二沟槽之间的平均横向间隔大于0.6μm并且小于20μm。
15.根据权利要求12所述的功率半导体器件，进一步包括：
多个第一接触沟槽，其在IGBT区中延伸到半导体衬底的第一主表面中；以及
多个第二接触沟槽，其在二极管区中延伸到半导体衬底的第一主表面中，
其中相邻的第二沟槽之间的第二接触沟槽的侧壁区域的按第二区域的平均密度大于相邻的第一沟槽之间的第一接触沟槽的侧壁区域的按第一区域的平均密度。
16.根据权利要求15所述的功率半导体器件，其中至少两个第二接触沟槽被部署在二极管区中的相邻的第二沟槽之间，并且其中单个第一接触沟槽被部署在IGBT区中的相邻的第一沟槽之间。
17.根据权利要求15所述的功率半导体器件，其中至少四个接触沟槽被部署在二极管区中的相邻的第二沟槽之间，并且其中单个第一接触沟槽被部署在IGBT区中的相邻的第一沟槽之间。
18.根据权利要求15所述的功率半导体器件，其中半导体衬底的在所述多个第二接触沟槽的侧壁处的掺杂浓度低于半导体衬底的在所述多个第二接触沟槽的底部处的掺杂浓度。
19.根据权利要求12所的功率半导体器件，进一步包括：
多个第一接触沟槽，其在IGBT区中垂直于半导体衬底的第一主表面延伸；以及
多个第二接触沟槽，其在二极管区中垂直于半导体衬底的第一主表面延伸，
其中单个第一接触沟槽被部署在IGBT区中的相邻的第一沟槽之间，
其中单个第二接触沟槽被部署在二极管区中的相邻的第二沟槽之间，
其中第二接触沟槽具有大于第一接触沟槽的平均宽度的平均宽度。
20.根据权利要求12所述的功率半导体器件，其中每个第二沟槽被沿着所述多个第二沟槽的长向延伸方向分段成各沟槽部分，并且其中同一第二沟槽的相邻的沟槽部分被通过半导体衬底的衬底区域彼此分离。
21.根据权利要求12所述的功率半导体器件，进一步包括：
多个接触沟槽，其在二极管区中延伸到半导体衬底的第一主表面中，
其中接触沟槽被通过在垂直于接触沟槽的长向延伸的方向上延伸的一个或多个交叉接触沟槽连接在预先限定的位置处。
22.一种生产功率半导体器件的方法，所述方法包括：
在半导体衬底的IGBT区中形成IGBT，IGBT区在顶视图中具有第一区域；以及
在半导体衬底的二极管区中形成二极管，二极管区在顶视图中具有第二区域，
其中形成IGBT包括在IGBT区中形成具有第一沟槽电极并且垂直于半导体衬底的第一主表面延伸的多个第一沟槽，
其中形成二极管包括在二极管区中形成具有第二沟槽电极的、垂直于半导体衬底的第一主表面延伸的多个第二沟槽，使得在所述多个第二沟槽和半导体衬底之间提供的电容的按第二区域的电容密度小于在所述多个第一沟槽和半导体衬底之间提供的电容的按第一区域的电容密度。
23.根据权利要求22所述的方法，其中形成所述多个第二沟槽包括与在IGBT区中每单位区域存在的第一沟槽相比在二极管区中形成更少的每单位区域的第二沟槽。
24.根据权利要求22所述的方法，其中形成所述多个第二沟槽包括与第一沟槽相比在半导体衬底中更浅地终止第二沟槽。
25.根据权利要求22所述的方法，其中形成所述多个第二沟槽包括与在IGBT区中使各第一沟槽间隔开相比在二极管区中使各第二沟槽间隔得更远。
CN202110295500.2A 2020-03-20 2021-03-19 具有降低的正向恢复电压的反向导通绝缘栅双极晶体管 Pending CN113497136A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/825122 2020-03-20
US16/825,122 US11296213B2 (en) 2020-03-20 2020-03-20 Reverse-conducting igbt having a reduced forward recovery voltage

Publications (1)

Publication Number Publication Date
CN113497136A true CN113497136A (zh) 2021-10-12

Family

ID=77552806

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110295500.2A Pending CN113497136A (zh) 2020-03-20 2021-03-19 具有降低的正向恢复电压的反向导通绝缘栅双极晶体管

Country Status (4)

Country Link
US (1) US11296213B2 (zh)
JP (1) JP2021168379A (zh)
CN (1) CN113497136A (zh)
DE (1) DE102021106123A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227928B1 (en) * 2020-07-09 2022-01-18 Semiconductor Components Industries, Llc Termination structures for trench-gate field-effect transistors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197122A (ja) * 2012-03-15 2013-09-30 Toshiba Corp 半導体装置
US9337270B2 (en) * 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor device
JP6421570B2 (ja) * 2013-12-20 2018-11-14 株式会社デンソー 半導体装置
JP6274154B2 (ja) * 2015-05-27 2018-02-07 トヨタ自動車株式会社 逆導通ｉｇｂｔ
DE112017000727T5 (de) * 2016-09-14 2018-10-31 Fuji Electric Co., Ltd. RC-IGBT und Herstellungsverfahren dafür

Also Published As

Publication number Publication date
JP2021168379A (ja) 2021-10-21
US20210296474A1 (en) 2021-09-23
DE102021106123A1 (de) 2021-09-23
US11296213B2 (en) 2022-04-05

Similar Documents

Publication Publication Date Title
JP4857566B2 (ja) 絶縁ゲート型半導体装置とその製造方法
US9299695B2 (en) Semiconductor device
KR101309674B1 (ko) 절연 게이트형 바이폴라 트랜지스터와 그 제조방법
KR101225225B1 (ko) 래치업되지 않는 집적 절연 게이트 양극성 트랜지스터
JP6907233B2 (ja) パワー半導体デバイス
JPH10178176A (ja) トレンチ・ゲート構造を有するトレンチ・ゲート形絶縁ゲート・バイポーラ・トランジスタ
US9013005B2 (en) Semiconductor device and method for manufacturing same
US11075291B1 (en) Isolation structure for IGBT devices having an integrated diode
JP2004335719A (ja) 絶縁ゲート型バイポーラトランジスタ
WO2022252654A1 (zh) 逆导型横向绝缘栅双极型晶体管
US11699744B2 (en) Semiconductor device and semiconductor apparatus
KR101422953B1 (ko) 전력 반도체 소자 및 그 제조 방법
US6864535B2 (en) Controllable semiconductor switching element that blocks in both directions
CN111668212B (zh) 半导体装置
CN113497136A (zh) 具有降低的正向恢复电压的反向导通绝缘栅双极晶体管
JP7512920B2 (ja) 半導体装置およびその製造方法
KR20150076716A (ko) 전력 반도체 소자
CN113675265A (zh) 竖向功率半导体器件和制造方法
JP2009071082A (ja) 半導体装置
KR102719789B1 (ko) 낮은 작동 전압을 갖는 npnp 층상 mos 게이트 트렌치 디바이스
US11776955B2 (en) Semiconductor device
US11610987B2 (en) NPNP layered MOS-gated trench device having lowered operating voltage
US20240136436A1 (en) silicon carbide semiconductor device
EP4187615A1 (en) Npnp layered mos-gated trench device having lowered operating voltage
US20220181319A1 (en) Reverse Conducting Insulated Gate Power Semiconductor Device Having Low Conduction Losses

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination