JP2021168379A - フォワード・リカバリ電圧が低減された逆導通ｉｇｂｔ - Google Patents

フォワード・リカバリ電圧が低減された逆導通ｉｇｂｔ Download PDF

Info

Publication number
JP2021168379A
JP2021168379A JP2021041975A JP2021041975A JP2021168379A JP 2021168379 A JP2021168379 A JP 2021168379A JP 2021041975 A JP2021041975 A JP 2021041975A JP 2021041975 A JP2021041975 A JP 2021041975A JP 2021168379 A JP2021168379 A JP 2021168379A
Authority
JP
Japan
Prior art keywords
trenches
region
trench
semiconductor substrate
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021041975A
Other languages
English (en)
Inventor
クリスチャン フィリップ サンドウ，
Philipp Sandow Christian
マッテオ ダネーゼ，
Dainese Matteo
ヴォルフガング ロースナー，
Roesner Wolfgang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of JP2021168379A publication Critical patent/JP2021168379A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 フォワード・リカバリ電圧が低減された逆導通ＩＧＢＴを提供する。
【解決手段】 パワー半導体デバイスの一実施形態によれば、このデバイスは、ＩＧＢＴを有するＩＧＢＴ領域、及びダイオードを有するダイオード領域を含む半導体基板を備える。ＩＧＢＴ領域は、半導体基板の第１の主表面に垂直に延在する複数の第１のトレンチを含む。ダイオード領域は、半導体基板の第１の主表面に垂直に延在する複数の第２のトレンチを含む。第２のトレンチのうち隣接するトレンチ間の横方向の平均間隔は、第１のトレンチのうち隣接するトレンチ間の横方向の平均間隔よりも広い。パワー半導体デバイスの追加の実施形態が本明細書に記載されており、対応する製造方法も記載されている。
【選択図】 なし

Description

逆導通絶縁ゲート・バイポーラ・トランジスタ（ＲＣ−ＩＧＢＴ）は、ＩＧＢＴとフリーホイール・ダイオードをシングル・チップ（ダイ）上に集積化する。数多くのＩＧＢＴの用途は、エミッタからコレクタまでフリーホイール電流が流れるモードを有する。このようなフリーホイール動作のために、フリーホイール・ダイオードはＩＧＢＴに対して逆平行に接続されている。
集積ダイオードのアノードにおいて、ＩＧＢＴのようなトレンチ・パターン形成プロセスを使用して、ダイオードのスイッチング耐久性を改善することができる。その結果得られる、ダイオード領域に形成されたトレンチ電極が、集積ダイオードのアノードを高電界から遮蔽し、これによって突抜け現象が回避され、したがってスイッチング耐久性が実現する。スイッチング耐久性が十分に高いＲＣ−ＩＧＢＴは、ハード・スイッチングを利用する用途に使用してもよい。ハード・スイッチングを用いる場合、オン／オフ遷移中に電圧と電流の両方がＩＧＢＴに印加される。したがって、ＩＧＢＴをハード・スイッチングすると、コレクタ電流とコレクタ・エミッタ電圧が急激に変化する。
しかし、ＩＧＢＴスイッチングの耐久性を高めると、通常は、集積ダイオードでのフォワード・リカバリ電圧（Ｖｆｒ）が高くなる。ＩＧＢＴが導通しているとき、ダイオードは遮断している。ＩＧＢＴがオフになり始め、ＩＧＢＴのスイッチング電流がダイオードへと整流し始めると、ＩＧＢＴのコレクタ・エミッタ電圧が上昇し始め、その逆にダイオード電圧が降下し始める。電流がダイオードへと整流し続けると、ダイオード電圧のアンダーシュートが発生する。このアンダーシュートは一般に、ダイオードのフォワード・リカバリ電圧（Ｖｆｒ）と呼ばれる。フォワード・リカバリ電圧Ｖｆｒのピークは著しく高くなる場合がある。たとえば、約３００ＶのＶｆｒは、１２００Ｖの技術においては珍しいものではない。このようなＶｆｒは、隣接するＩＧＢＴの動作に干渉し、ＩＧＢＴのゲート・ドライバ回路に損傷を与える場合がある。
前述の通り、スイッチング耐久性を高めるために、ＲＣ−ＩＧＢＴのダイオードは、半導体基板に形成されたトレンチ電極を備えてもよい。ＲＣ−ＩＧＢＴデバイスのダイオード領域からトレンチ電極をなくすと、ダイオードのＶｆｒが大幅に低減する。トレンチ電極のないダイオードでは、スイッチング耐久性を低下させることによって、ダイオードの性能を上げるのに好ましい対策であるアノード効率の低減が制限される。すなわち、高濃度ドープされたダイオードのアノード領域は、十分なスイッチング耐久性を実現するが、高効率であり、又スイッチング損失を増大させる。したがって、トレンチ電極がなく、スイッチング損失を最小限に抑えるようにドープされたアノード領域を有するＲＣ−ＩＧＢＴデバイスは、アノード効率が相対的に大きくなる場合のあるソフト・スイッチング用途に使用することができる。しかし、ハード・スイッチング用途では、スイッチング耐久性が必要となるので、ダイオード領域にトレンチ電極を使用することが好ましい。
したがって、アノード効率とスイッチング耐久性の間にはトレードオフが存在する。高濃度ドープされたアノードは、スイッチング損失が増大するのを犠牲にして、十分なスイッチング耐久性を実現するので、アノード領域が高濃度ドープされている場合はトレンチ電極が必要ではない。相対的に低濃度ドープされたアノード領域は相対的に効率が低く、このことはスイッチング損失を低減するのに良好であるが、スイッチング耐久性を低下させ、このことがハード・スイッチングを使用する用途で問題となる。
したがって、アノード効率が低くてスイッチング耐久性が高い、改良されたＲＣ−ＩＧＢＴが必要となる。
パワー半導体デバイスの一実施形態によれば、このパワー半導体デバイスは、ＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）を含むＩＧＢＴ領域と、ダイオードを含むダイオード領域とを備える半導体基板であって、トップ・ビューにおいてＩＧＢＴ領域が第１の区域を有し、トップ・ビューにおいてダイオード領域が第２の区域を有する半導体基板を備え、ＩＧＢＴ領域が、第１のトレンチ電極を含むとともに半導体基板の第１の主表面に垂直に延在する複数の第１のトレンチを備え、ダイオード領域が、第２のトレンチ電極を有するとともに半導体基板の第１の主表面に垂直に延在する複数の第２のトレンチを備え、ＩＧＢＴ領域において、この複数の第１のトレンチが、第１のトレンチ電極と半導体基板との間に第１のキャパシタンスを形成し、ダイオード領域において、この複数の第２のトレンチが、第２のトレンチ電極と半導体基板との間に第２のキャパシタンスを形成し、第２の区域当たりの第２のキャパシタンスのキャパシタンス密度が、第１の区域当たりの第１のキャパシタンスのキャパシタンス密度よりも低い。
パワー半導体デバイスの別の実施形態によれば、このパワー半導体デバイスは、ＩＧＢＴを有するＩＧＢＴ領域と、ダイオードを有するダイオード領域とを含む半導体基板を備え、ＩＧＢＴ領域が、半導体基板の第１の主表面に垂直に延在する複数の第１のトレンチを備え、ダイオード領域が、半導体基板の第１の主表面に垂直に延在する複数の第２のトレンチを備え、第２の各トレンチのうち隣接するトレンチ間の横方向の平均間隔が、第１の各トレンチのうち隣接するトレンチ間の横方向の平均間隔よりも広い。
パワー半導体デバイスを製造する方法の一実施形態によれば、この方法は、半導体基板のＩＧＢＴ領域にＩＧＢＴを形成することであって、トップ・ビューにおいてＩＧＢＴ領域が第１の区域を有することと、半導体基板のダイオード領域にダイオードを形成することであって、トップ・ビューにおいてダイオード領域が第２の区域を有することとを含み、ＩＧＢＴを形成することが、ＩＧＢＴ領域において、第１のトレンチ電極を有するとともに半導体基板の第１の主表面に垂直に延在する複数の第１のトレンチを形成することを含み、ダイオードを形成することが、ダイオード領域において、半導体基板の第１の主表面に垂直に延在する第２のトレンチ電極を有する複数の第２のトレンチを形成することを含み、その結果、第２の区域当たりの、複数の第２のトレンチと半導体基板との間に形成されるキャパシタンスのキャパシタンス密度が、第１の区域当たりの、複数の第１のトレンチと半導体基板との間に形成されるキャパシタンスのキャパシタンス密度よりも低い。
以下の詳細な説明を読み、各添付図面を見れば、追加の特徴及び利点が当業者には理解されよう。
各図面の各要素は、必ずしも互いに縮尺通りではない。同じ参照番号は、対応する同様の部品を指す。例示された様々な実施形態の特徴は、互いに排除しない限り、それらを組み合わせることができる。実施形態は、各図面に示してあり、以下の説明で詳細に述べる。
ＲＣ−ＩＧＢＴ（逆導通ＩＧＢＴ）を備えるパワー半導体デバイスの上面図を示す。 図１でＩ〜Ｉにラベル付けされた線に沿って見た、ＲＣ−ＩＧＢＴのダイオード領域の一部分の横断面図を示す。 やはり図１でＩ〜Ｉにラベル付けされた線に沿って見た、ＲＣ−ＩＧＢＴのＩＧＢＴ領域の一部分の横断面図を示す。 ＩＧＢＴがオン状態からオフ状態に遷移し、ダイオードが遮断状態からフリーホイール（導通）状態に遷移するときのＲＣ−ＩＧＢＴでの電圧（Ｖ）及び電流（Ｉ）の波形を示す。 ＲＣ−ＩＧＢＴのダイオード領域についての、様々な接触トレンチの実施形態のそれぞれの横断面図を示す。 ＲＣ−ＩＧＢＴのダイオード領域についての、様々な接触トレンチの実施形態のそれぞれの横断面図を示す。 ＲＣ−ＩＧＢＴのダイオード領域についての、様々な接触トレンチの実施形態のそれぞれの横断面図を示す。
アノード効率が低く、スイッチング耐久性が高いＲＣ−ＩＧＢＴ、及び対応する製造方法が本明細書に記載されている。本明細書に記載のいくつかの実施形態は、アノード効率を必要以上の増大させることなく、高いスイッチング耐久性を達成する。アノード効率及びスイッチング耐久性をさらに調整するには、本明細書に記載の通り、集積ダイオードのアノード接触域を調整してもよい。本明細書に記載の様々な実施形態の特徴は、特に具体的な記載のない限り、互いに組み合わせてもよいことを理解されたい。
図１には、パワー半導体デバイス１００の上面図が示してある。このパワー半導体デバイス１００は、半導体基板１０２を備える。この半導体基板１０２は、たとえば、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、ゲルマニウム（Ｇｅ）、シリコン・ゲルマニウム（ＳｉＧｅ）、窒化ガリウム（ＧａＮ）、ガリウムヒ素（ＧａＡｓ）などだがこれらに限定されない、集積回路デバイスを形成するのに使用される様々な半導体材料のうち１つ又は複数を含んでもよい。半導体基板１０２は、バルク半導体材料でもよく、又はバルク半導体材料上に成長する１つ又は複数のエピタキシャル層を含んでもよい。
パワー半導体デバイス１００は、ＲＣ−ＩＧＢＴが形成されるセル領域１０４、及びセル領域１０４を横方向に囲繞し、半導体基板１０２の縁部１０８からＲＣ−ＩＧＢＴを電気的に絶縁する周辺領域１０６を含む。セル領域１０４内では、半導体基板１０２は、ＩＧＢＴを含むＩＧＢＴ領域１１０、及びダイオードを含むダイオード領域１１２を含む。図１には、ＩＧＢＴ領域１１０及びダイオード領域１１２が、ストライプ状レイアウトで示してある。この例では、ＩＧＢＴ及びダイオードのセルが、ストライプ状に交互配置されている。この配置により、主にダイオード領域１１２で生成される熱をさらに均一に分散させることが可能になり、したがって、さらに効率的な冷却が可能になる。ＩＧＢＴストライプのそれぞれは、複数のトレンチ、たとえば、それぞれのＩＧＢＴセルを形成する少なくとも２個、少なくとも５個、又は少なくとも１０個のトレンチを備えてもよい。各ＩＧＢＴセルは、ＩＧＢＴ電流を制御するように構成された少なくとも１つのトレンチを備える。実施形態によっては、以下でより詳細に説明するように、各ＩＧＢＴセルは、エミッタ電位に接続されたトレンチ、及びゲート電位に接続されたトレンチを備えてもよい。実施形態によっては、エミッタ電位に接続されたトレンチは、ゲート電位に接続されたトレンチと交互配置されてもよい。ダイオード・セルのそれぞれは、複数のトレンチ、たとえば、少なくとも２個、少なくとも５個、又は少なくとも１０個のトレンチを備える。一実施形態では、この複数のトレンチは、同じ電位、たとえば、エミッタ電位に接続されたトレンチを備えてもよい。しかし、これはほんの一例であり、他の構成も可能である。実施形態によっては、各ＩＧＢＴストライプは、複数のＩＧＢＴセルを含んでもよく、各ダイオード・ストライプは、複数のダイオード・セルを含んでもよい。ＩＧＢＴ領域１１０及びダイオード領域１１２はそれぞれ、所望のどんなレイアウトを有してもよい。一実施形態では、ダイオード区域は、ＩＧＢＴ内に組み込まれる。ＩＧＢＴ領域１１０は、周辺領域１０６内に形成されるエッジ終端構造に隣接してもよい。
図２Ａには、図１でＩ〜Ｉにラベル付けされた線に沿って見た、ダイオード領域１１２の一部分の横断面図が示してある。図２Ｂには、やはり図１でＩ〜Ｉにラベル付けされた線に沿って見た、ＩＧＢＴ領域１１０の一部分の横断面図が示してある。
図１の上面図では、ＩＧＢＴ領域１１０は第１の区域を有し、ダイオード領域１１２は第２の区域を有する。図１に示すストライプ状のレイアウトに基づいて、ＩＧＢＴ領域１１０が占める第１の区域は不連続であり、各ＩＧＢＴストライプの区域を含む。ダイオード領域１１２が占める第２の区域もまた不連続であり、同様に各ダイオード・ストライプの区域を含む。したがって、ＩＧＢＴ領域１１０は、複数の不連続なＩＧＢＴサブ区域（たとえば、ストライプ）を組み合わせて、ＩＧＢＴ領域１１０を形成するものでもよく、又ダイオード領域１１２も、複数の不連続なダイオード・サブ区域（たとえば、ストライプ）を組み合わせてダイオード領域１１２を形成するものと考えてもよい。すなわち、ＩＧＢＴ領域１１０が占める第１の区域は、すべてのＩＧＢＴサブ領域の総合区域であり、ダイオード領域１１２が占める第２の区域は、すべてのダイオード・サブ領域の総合区域である。ストライプ状に配置された第１のトレンチ１１４においては、この第１の各トレンチ１１４のトップ・ビュー区域と、この第１の各トレンチ１１４間に形成されるメサ形部分のトップ・ビュー区域とを加算することによって、第１の区域を計算してもよい。図１での第１の区域（ＩＧＢＴ）と第２の区域（ダイオード）の不連続な配置は、ＩＧＢＴの「ストライプ」とダイオードの「ストライプ」とが交互配置されていることに起因して生じる。ＩＧＢＴ領域１１０が占める第１の区域、及びダイオード領域１１２が占める第２の区域は、その代わりにそれぞれ連続していてもよい。たとえば、ＩＧＢＴ領域１１０は、ダイオード領域１１２によって遮られなくてもよく、又半導体基板１０２でのダイオード領域１１２に隣接して形成されてもよい。
ＩＧＢＴ領域１１０は、第１の絶縁層１１８によって周囲の半導体基板１０２から絶縁された第１のトレンチ電極１１６を有する第１のトレンチ１１４を含む。ＩＧＢＴ領域１１０の第１のトレンチ１１４は、半導体基板１０２の第１の主表面１０３に垂直に（図２Ｂでの方向「ｘ」に）延在する。実施形態によっては、第１の区域に形成される第１のトレンチの数は、１００個以上、５００個以上、又は１０００個以上でもよい。実施形態によっては、第２の区域に形成される第２のトレンチの数は、１００個以上、５００個以上、又は１０００個以上でもよい。
第１のトレンチ電極１１６の一部は、ＩＧＢＴのボディ領域１２２内の導電性チャネル１２０を制御するためのゲート（Ｇ）電極である。第１のトレンチ電極１１６の他の電極は、ＲＣ−ＩＧＢＴの動作を制御する際に、半導体基板１０２内の電界電位を整形するためのフィールド（Ｆ）電極である。フィールド電極Ｆは、ゲート電極Ｇとは異なる電位に電気的に接続されてもよい。たとえば、フィールド電極Ｆは、エミッタ電位、グランドに電気的に接続されてもよく、又は電気的に浮いていてもよい。
ボディ領域１２２は、ＩＧＢＴのエミッタ領域１２４をドリフト領域１２６から分離する。導電性チャネル１２０が存在するとき、エミッタ領域１２４は、ドリフト領域１２６に電気的に接続される。導電性チャネル１２０は、ＩＧＢＴのゲート電極Ｇに印加される電圧によって制御される。
ＩＧＢＴはまた、エミッタ領域１２４としての半導体基板１０２の反対側表面１０５にコレクタ領域１２８を含む。エミッタ領域１２４、ドリフト領域１２６、及び導電性チャネル１２０は、第１の導電型であり、ボディ領域１２２及びコレクタ領域１２８は、第１の導電型とは逆の第２の導電型である。たとえば、ｎ型の導電性チャネル１２０の場合、エミッタ領域１２４及びドリフト領域１２６はｎ型であり、ボディ領域１２２及びコレクタ領域１２８はｐ型である。逆に言えば、ｐ型の導電性チャネル１２０の場合には、エミッタ領域１２４及びドリフト領域１２６はｐ型であり、ボディ領域１２２及びコレクタ領域１２８はｎ型である。ドリフト領域１２６とコレクタ領域１２８との間の半導体基板１０２に、第１の導電型の任意選択のフィールド・ストップ領域１３０を形成してもよい。このフィールド・ストップ領域１３０は、ＩＧＢＴ領域１１０に設けられている場合でも、ダイオード領域１１２において除外されてもよい。実施形態によっては、ダイオード領域１１２及びＩＧＢＴ領域１１０でのフィールド・ストップ領域１３０は、様々なドーピング濃度、様々なドーピング・プロファイル、若しくは様々な厚さ、又はそれらの組合せを有してもよい。
パワー半導体デバイス１００のダイオード領域１１２は、第２の絶縁層１３６によって周囲の半導体基板１０２から絶縁された第２のトレンチ電極１３４を有する第２のトレンチ１３２を含む。ダイオード領域１１２の第２のトレンチ１３２は、半導体基板１０２の第１の主表面１０３に垂直に（図２Ａの方向「ｘ」に）延在する。ストライプ状に配置されたトレンチ１３２においては、ダイオード領域１１２の第２の区域は、第２のトレンチ１３２のトップ・ビュー区域と、第２の各トレンチ１３２間に形成されるメサ形部分のトップ・ビュー区域とを加算することによって計算することができる。
ダイオード領域１１２のセル構造は、ＩＧＢＴ領域１１０のセル構造に類似していてもよい。それとは異なるが、エミッタ領域１２４は、ダイオード領域１１２から除外される。また、ダイオード領域１１２は、半導体基板１０２の第２の主表面１０５において、第２の導電型のコレクタ領域１２８の代わりに、第１の導電型のカソード領域１３８を有する。半導体基板１０２の第１の主表面１０３において、第１のメタライゼーション１４０が、ＩＧＢＴ領域１１０でのボディ領域１２２、エミッタ領域１２４、及びフィールド電極Ｆに電気的に接続されてもよく、又ダイオード領域１１２での第２のトレンチ電極１３４及びアノード領域１４１に電気的に接続されてもよい。ＩＧＢＴ領域１１０のゲート電極Ｇは、誘電体などの絶縁材料１４２によって、第１のメタライゼーション１４０から絶縁される。
第１のメタライゼーション１４０への電気接続は、ＩＧＢＴ領域１１０において半導体基板１０２の第１の主表面１０３に垂直に（図２Ｂの方向「ｘ」に）延在する第１の接触トレンチ１４４、及びダイオード領域１１２において半導体基板１０２の第１の主表面１０３にやはり垂直に（図２Ａの方向「ｘ」に）延在する第２の接触トレンチ１４６によって形成されてもよい。ＩＧＢＴ領域１１０において、第１のメタライゼーション１４０は、第１の接触トレンチ１４４を介して、ＩＧＢＴのボディ領域１２２、エミッタ領域１２４、及びフィールド電極Ｆに電気的に接続される。ダイオード領域１１２では、第１のメタライゼーション１４０は、第２の接触トレンチ１４６を介して、第２のトレンチ電極１３４及びダイオードのアノード領域１４１に電気的に接続される。半導体基板１０２は、第１の接触トレンチ１４４及び第２の接触トレンチ１４６の、下端と側壁の少なくとも一部分とに隣接する第２の導電型の高濃度ドープ領域１４８を含んでもよい。
一実施形態によれば、ダイオード領域１１２での少なくとも第２の接触トレンチ１４６の側壁における、高濃度ドープ領域１４８を介した半導体基板１０２のドーピング濃度は、第２の接触トレンチ１４６の下部における半導体基板１０２のドーピング濃度よりも低い。高濃度ドープ領域１４８のドーピング・プロファイルを適宜制御することによって、半導体基板１０２でのこのようなドーピング変化を実施してもよい。
ダイオード領域１１２における第２の接触トレンチ１４６の下端でのドーピング濃度が高くなると、第１のメタライゼーション１４０との良好なオーム接触が実現するが、側壁に沿ってドーピングが低くなると、スイッチング損失の低減にとって良好なアノード効率が低下する。
第２のメタライゼーション１５０は、半導体基板１０２の第２の主表面１０５において、ＩＧＢＴのコレクタ領域１２８及びダイオードのカソード領域１３８と接触する。
図３には、ＩＧＢＴがオン状態からオフ状態に遷移し、ダイオードが遮断状態からフリーホイール（導通）状態に遷移するときのＲＣ−ＩＧＢＴでの電圧（Ｖ）及び電流（Ｉ）の波形が示してある。時点ｔ１の前に、ＩＧＢＴのコレクタ・エミッタ電圧ＶＣＥは、ゼロ・ボルト又はそれに近い電圧であり、ダイオードは、遮断状態にあり、この間にダイオード電圧ＶＤｉｏｄｅはピーク遮断レベルにある。時点ｔ１にＩＧＢＴがオフになり始めると、ＩＧＢＴのコレクタ・エミッタ電圧ＶＣＥが上昇し始め、ダイオード電圧ＶＤｉｏｄｅが降下し始める。時点ｔ２において、ＩＧＢＴのコレクタ電流ＩＣが降下し始め、ダイオード電圧ＶＤｉｏｄｅがアンダーシュートし始める。ＩＧＢＴがオフの間に発生するダイオード電圧ＶＤｉｏｄｅのアンダーシュートは、普通、ダイオードのフォワード・リカバリ電圧（Ｖｆｒ）と呼ばれる。ダイオードのフォワード・リカバリ電圧Ｖｆｒは、時点ｔ３でピーク値Ｖｆｒ＿ｐｅａｋに達し、この時点でアンダーシュートが減少し始める。最終的に、ダイオード電圧ＶＤｉｏｄｅがダイオードの順方向電圧Ｖｆに達し、このダイオードは順バイアスになる。ダイオードが順バイアスされ、ＩＧＢＴがオフのとき、フリーホイール電流がダイオードを通って流れる。
ＲＣ−ＩＧＢＴのすべてのトレンチ１１４、１３２とのＭＯＳ（金属酸化膜半導体）界面が、ある程度のキャパシタンスを有する。より具体的には、ＩＧＢＴ領域１１０での第１のトレンチ１１４が、ＩＧＢＴ領域１１０において第１のトレンチ電極１１６と半導体基板１０２との間に第１のキャパシタンスＣ１をもたらす。ダイオード領域１１２での第２のトレンチ１３２は同様に、ダイオード領域１１２において第２のトレンチ電極１３４と半導体基板１０２との間に第２のキャパシタンスＣ２をもたらす。本明細書では、キャパシタンスは、Ｃ＝ｋεＡ／ｄによって計算され、ここで、ｋは定数であり、εはＩＧＢＴトレンチ１１４又はダイオード・トレンチ１３２を、それぞれ半導体基板１０２から絶縁する、それぞれの絶縁層１１８、１３６の誘電率であり、Ａはキャパシタンスのそれぞれの面積であり、ｄはそれぞれの絶縁層１１８、１３６の平均厚さである。それぞれのキャパシタンスの面積Ａは、一方では半導体基板１０２に面し、他方では（絶縁層１１８／１３６を介して）半導体基板１０２からトレンチ１１４／１３２内のそれぞれの電極１１６／１３４に面する、それぞれのトレンチ１１４／１３２の表面積によって計算することができる。
ＲＣ−ＩＧＢＴが、低いアノード効率と高いスイッチング耐久性を確実に併せもつように、ダイオード領域１１２の第２の区域当たりの第２のキャパシタンスＣ２のキャパシタンス密度は、ＩＧＢＴ領域１１０の第１の区域当たりの第１のキャパシタンスＣ１のキャパシタンス密度よりも低くてもよい。すなわち、Ｆ２に対するＣ２の比率は、Ｆ１に対するＣ１の比率よりも小さく、Ｃ２はダイオード領域１１２での総合キャパシタンスであり、Ｆ２はダイオード領域の第２の区域であり、Ｃ１はＩＧＢＴ領域１１０での総合キャパシタンスであり、Ｆ１はＩＧＢＴ領域１１０の第１の区域である。ＩＧＢＴ領域１１０のキャパシタンス密度に対して、ダイオード領域１１２のキャパシタンス密度を低くすると、ダイオードのフォワード・リカバリ電圧Ｖｆｒのアンダーシュートを低減することができる。しかし、ハード・スイッチング用途に対応するには、ダイオード領域１１２にはやはり、第２のトレンチ電極１３４を設ける。
一実施形態では、ダイオード領域１１２の第２の区域当たりの第２のキャパシタンスＣ２のキャパシタンス密度は、ＩＧＢＴ領域１１０の第１の区域当たりの第１のキャパシタンスＣ１のキャパシタンス密度の１．５分の１〜１０分の１である。別の実施形態では、ダイオード領域１１２の第２の区域当たりの第２のキャパシタンスＣ２のキャパシタンス密度は、ＩＧＢＴ領域１１０の第１の区域当たりの第１のキャパシタンスＣ１のキャパシタンス密度の１．５分の１〜４分の１である。実施形態によっては、ダイオード領域１１２の第２の区域当たりの第２のキャパシタンスＣ２のキャパシタンス密度は、ＩＧＢＴ領域１１０の第１の区域当たりの第１のキャパシタンスＣ１のキャパシタンス密度の１．８分の１〜３分の１である。
たとえば、図２Ａ及び図２Ｂに示すように、半導体基板１０２においてＩＧＢＴ領域１１０での第１のトレンチ１１４よりも浅く、ダイオード領域１１２での第２のトレンチ１３２を終端することによって、ダイオード領域１１２の第２の区域当たりの第２のキャパシタンスＣ２のキャパシタンス密度を、ＩＧＢＴ領域１１０の第１の区域当たりの第１のキャパシタンスＣ１のキャパシタンス密度より低くしてもよい。この実施形態によれば、半導体基板１０２の第１の主表面１０３から測定して、ＩＧＢＴ領域１１０の第１のトレンチ１１４は、半導体基板１０２の第１の深さＤ１まで延在し、ダイオード領域１１２での第２のトレンチ１３２は、半導体基板１０２の第２の深さＤ２まで延在し、この第２の深さＤ２は、第１の深さＤ１よりも浅い（すなわち、Ｄ２＜Ｄ１）。
これとは別に又はさらに加えて、たとえば、図２Ａ及び図２Ｂに示すように、ＩＧＢＴ領域１１０での単位区域当たりに存在する第１のトレンチ１１４の数よりも、ダイオード領域１１２での単位区域当たりに存在する第２のトレンチ１３２の数を少なく形成することによって、且つ／又は、ＩＧＢＴ領域１１０において第１のトレンチ１１４が相隔てられるよりも、ダイオード領域１１２において第２のトレンチ１３２をさらに相隔てることによって、ダイオード領域１１２の第２の区域当たりの第２のキャパシタンスＣ２のキャパシタンス密度を、ＩＧＢＴ領域１１０の第１の区域当たりの第１のキャパシタンスＣ１のキャパシタンス密度より低くしてもよい。この実施形態によれば、ダイオード領域１１２での第２のトレンチ１３２のうち隣接するトレンチ間の横方向の平均間隔ＳＬ２は、ＩＧＢＴ領域１１０での第１のトレンチ１１４のうち隣接するトレンチ間の横方向の平均間隔ＳＬ１よりも広い（すなわち、ＳＬ２＞ＳＬ１）。一実施形態では、ダイオード領域１１２での第２のトレンチ１３２のうち隣接するトレンチ間の横方向の平均間隔ＳＬ２は、ＩＧＢＴ領域１１０での第１のトレンチ１１４のうち隣接するトレンチ間の横方向の平均間隔ＳＬ１の１．５倍〜３０倍の広さである。別の実施形態では、ダイオード領域１１２での第２のトレンチ１３２のうち隣接するトレンチ間の横方向の平均間隔ＳＬ２は、ＩＧＢＴ領域１１０での第１のトレンチ１１４のうち隣接するトレンチ間の横方向の平均間隔ＳＬ１の１．５倍〜１０倍の広さである。別の実施形態では、ダイオード領域１１２での第２のトレンチ１３２のうち隣接するトレンチ間の横方向の平均間隔ＳＬ２は、０．３μｍよりも広く、２０μｍよりも狭く、ＩＧＢＴ領域１１０での第１のトレンチ１１４のうち隣接するトレンチ間の横方向の平均間隔ＳＬ１は、０．６μｍ以下である。
これとは別に又はさらに加えて、ダイオード領域１１２の第２のトレンチ１３２を、このトレンチ１３２の長手方向の延在部の方向（ｚ軸）に沿って分離することによって、ダイオード領域１１２の第２の区域当たりの第２のキャパシタンスＣ２のキャパシタンス密度を、ＩＧＢＴ領域１１０の第１の区域当たりの第１のキャパシタンスＣ１のキャパシタンス密度よりも低くしてもよい。ダイオード領域１１２の一端から他端まで実質的に延在する連続的なトレンチ１３２を有する代わりに、ダイオード領域１１２でのそれぞれの第２のトレンチ１３２が、この第２のトレンチ１３２の長手方向の延在部の方向に沿って形成される複数のトレンチ部分にセグメント化されてもよい。ダイオード領域１１２でのそれら第２のトレンチ１３２のうち隣接トレンチ部分が、半導体基板１０２の基板区域によって互いに分離される。
これとは別に又はさらに加えて、ダイオード領域１１２において半導体基板１０２から第２のトレンチ電極１３４を分離する絶縁層１３６を、ＩＧＢＴ領域１１０において第１のトレンチ電極１１６と半導体基板１０２を分離する絶縁層１１８よりも厚くすることによって、ダイオード領域１１２の第２の区域当たりの第２のキャパシタンスＣ２のキャパシタンス密度を、ＩＧＢＴ領域１１０の第１の区域当たりの第１のキャパシタンスＣ１のキャパシタンス密度より低くしてもよい。
これとは別に又はさらに加えて、ダイオード領域１１２において半導体基板１０２から第２のトレンチ電極１３４を分離する絶縁層の誘電率（ε）が、ＩＧＢＴ領域１１０において第１のトレンチ電極１１６と半導体基板１０２を分離する絶縁層１１８の誘電率よりも小さくなるように選択することによって、ダイオード領域１１２の第２の区域当たりの第２のキャパシタンスＣ２のキャパシタンス密度を、ＩＧＢＴ領域１１０の第１の区域当たりの第１のキャパシタンスＣ１のキャパシタンス密度より低くしてもよい。たとえば、ダイオード領域１１２での第２のトレンチ１３２の側壁及び下端を覆う絶縁層１３６は、フッ素がドープされた二酸化ケイ素、炭素がドープされた酸化物、多孔質の二酸化ケイ素など、低誘電率誘電体材料でもよく、ＩＧＢＴ領域１１０での第１のトレンチ１１４の側壁及び下端を覆う絶縁層１１８は、熱酸化によって形成される二酸化ケイ素でもよい。
ダイオード領域１１２の第２の区域当たりの第２のキャパシタンスＣ２のキャパシタンス密度を、ＩＧＢＴ領域１１０の第１の区域当たりの第１のキャパシタンスＣ１のキャパシタンス密度よりも低くするための、本明細書に記載の実施形態のうちの１つ、いくつか又はすべてに加えて、ダイオード領域１１２での隣接する第２の各トレンチ１３２間の第２の接触トレンチ１４６の側壁区域の平均密度は、ＩＧＢＴ領域１１０での隣接する第１の各トレンチ１１４間の第１の接触トレンチ１４４の側壁区域の平均密度よりも高くてもよい。各接触トレンチ１４４、１４６の側壁区域は、その接触トレンチ１４４、１４６の各側壁が占める表面区域である。これとは別に又はこれと組み合わせて、ダイオード領域１１２の第２の区域当たりの第２の接触トレンチ１４６の側壁区域の平均密度は、ＩＧＢＴ領域１１０の第１の区域当たりの第１の接触トレンチ１４４の側壁区域の平均密度より高くてもよい。
その結果得られる、ダイオード領域１１２での相対的に広いアノード領域１４１を、追加の接触トレンチ１４６で占有することによって、第１のメタライゼーション１４０との接点において電流密度が低下する。この結果として、アノード効率が相対的に低くなるが、スイッチング耐久性は改善する。
図２Ａ及び図２Ｂには、ダイオード領域１１２での隣接する第２の各トレンチ１３２間に、２つの第２の接触トレンチ１４６が配置され、ＩＧＢＴ領域１１０での隣接する第１の各トレンチ１１４間に、単一の第１の接触トレンチ１４４が配置される一実施形態が示してある。ダイオード領域１１２での隣接する第２の各トレンチ１３２間に配置される第２の接触トレンチ１４６の数を増加させることによって、キャリアがダイオードを出る経路がさらに増え、スイッチング損失を低減するアノード効率が低下する。
図４には、３つの第２の接触トレンチ１４６が、ダイオード領域１１２での隣接する第２の各トレンチ１３２間に配置される一実施形態が示してある。たとえば、図２Ｂに示すように、単一の第１の接触トレンチ１４４は、ＩＧＢＴ領域１１０の隣接する第１の各トレンチ１１４間に配置されてもよい。
図５には、４つの第２の接触トレンチ１４６が、ダイオード領域１１２での隣接する第２の各トレンチ１３２間に配置される一実施形態が示してある。たとえば、図２Ｂに示すように、単一の第１の接触トレンチ１４４は、ＩＧＢＴ領域１１０の隣接する第１の各トレンチ１１４間に配置されてもよい。さらに追加の実施形態では、５つ以上の（＞４）第２の接触トレンチ１４６が、ダイオード領域１１２での隣接する第２の各トレンチ１３２間に配置されてもよい。
一実施形態では、それぞれの第２の接触トレンチ１４６は、この第２の接触トレンチ１４６の長手方向の延在部に垂直な方向に延在する１つ又は複数の交差接触トレンチによって、既定の位置で接続される。実施形態によっては、この交差接触トレンチは、第２の接触トレンチ１４６に対して斜角を保って延在してもよい。交差接触トレンチを形成することにより、上面図では格子状又はメッシュ状の接触トレンチ構成となってもよい。この格子状又はメッシュ状の接触トレンチ構成は、等しい臨界寸法で接触域を最大化してもよい。また、この格子状又はメッシュ状の接触トレンチ構成によって、第２の導電型の高濃度ドープ領域１４８が形成するアノード領域のうち、第２の接触トレンチ１４６の下端、及びその側壁の少なくとも一部分に隣接する区域を大きくしてもよい。また、この格子状又はメッシュ状の接触トレンチ構成によって、第２の接触トレンチ１４６の周辺の長さ、したがって側壁密度を増加させて、改善された性能をオン状態の間に得てもよい。
図６には、単一の第２の接触トレンチ１４６が、ダイオード領域１１２での隣接する第２の各トレンチ１３２間に配置される一実施形態が示してある。図２Ｂに示すように、単一の第１の接触トレンチ１４４は同様に、ＩＧＢＴ領域１１０の隣接する第１の各トレンチ１１４間に配置されてもよい。図６に示す実施形態によれば、ダイオード領域１１２での第２の接触トレンチ１４６は、ＩＧＢＴ領域１１０での第１の接触トレンチ１４４の平均幅よりも広い平均幅ＷＤＩＯＤＥを有する。たとえば、ダイオード領域１１２での第２の接触トレンチ１４６の平均幅ＷＤＩＯＤＥは、１００ｎｍから、隣接する第２の各トレンチ１３２間の完全アノード領域１４１までの範囲でもよい。ダイオード領域１１２での隣接する第２の各トレンチ１３２間に、単一の、ただし相対的に広い接触１４６を設けることにより、図２Ａ、図４、及び図５に示すマルチ接触の実施形態と比較して、同様のスイッチング耐久性を有する相対的に高いアノード効率が実現する。
本開示は、そのように限定されるものではないが、以下の番号付きの各例が、本開示の１つ又は複数の態様を示す。
例１。ＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）を含むＩＧＢＴ領域と、ダイオードを含むダイオード領域とを備える半導体基板であって、トップ・ビューにおいてＩＧＢＴ領域が第１の区域を有し、トップ・ビューにおいてダイオード領域が第２の区域を有する半導体基板を備え、ＩＧＢＴ領域が、第１のトレンチ電極を含むとともに半導体基板の第１の主表面に垂直に延在する複数の第１のトレンチを備え、ダイオード領域が、第２のトレンチ電極を有するとともに半導体基板の第１の主表面に垂直に延在する複数の第２のトレンチを備え、ＩＧＢＴ領域において、この複数の第１のトレンチが、第１のトレンチ電極と半導体基板との間に第１のキャパシタンスを形成し、ダイオード領域において、この複数の第２のトレンチが、第２のトレンチ電極と半導体基板との間に第２のキャパシタンスを形成し、第２の区域当たりの第２のキャパシタンスのキャパシタンス密度が、第１の区域当たりの第１のキャパシタンスのキャパシタンス密度よりも低い、パワー半導体デバイス。
例２。第２の区域当たりの第２のキャパシタンスのキャパシタンス密度が、第１の区域当たりの第１のキャパシタンスのキャパシタンス密度の１．５分の１〜１０分の１である、例１に記載のパワー半導体デバイス。
例３。複数の第１のトレンチが、半導体基板の第１の深さまで延在し、複数の第２のトレンチが、半導体基板の第２の深さまで延在し、第２の深さが、第１の深さよりも浅い、例１又は例２に記載のパワー半導体デバイス。
例４。第２のトレンチ電極と半導体基板との間の絶縁層が、第１のトレンチ電極と半導体基板との間の絶縁層よりも厚い、例１〜３のいずれかに記載のパワー半導体デバイス。
例５。第２のトレンチ電極と半導体基板との間の絶縁層の誘電率が、第１のトレンチ電極と半導体基板との間の絶縁層の誘電率よりも低い、例１〜４のいずれかに記載のパワー半導体デバイス。
例６。ＩＧＢＴ領域において半導体基板の第１の主表面に垂直に延在する複数の第１の接触トレンチと、ダイオード領域において半導体基板の第１の主表面に垂直に延在する複数の第２の接触トレンチとをさらに備え、ダイオード領域において隣接する第２の各トレンチ間の第２の接触トレンチの側壁区域の平均密度が、ＩＧＢＴ領域において隣接する第１の各トレンチ間の第１の接触トレンチの側壁区域の平均密度よりも高い、例１〜５のいずれかに記載のパワー半導体デバイス。
例７。ダイオード領域において隣接する第２の各トレンチ間に少なくとも２つの第２の接触トレンチが配置され、ＩＧＢＴ領域において隣接する第１の各トレンチ間に単一の第１の接触トレンチが配置される、例６に記載のパワー半導体デバイス。
例８。ダイオード領域において隣接する第２の各トレンチ間に少なくとも４つの接触トレンチが配置され、ＩＧＢＴ領域において隣接する第１の各トレンチ間に単一の第１の接触トレンチが配置される、例６に記載のパワー半導体デバイス。
例９。複数の第２の接触トレンチの側壁における半導体基板のドーピング濃度が、複数の第２の接触トレンチの下端における半導体基板のドーピング濃度よりも低い、例６〜８のいずれかに記載のパワー半導体デバイス。
例１０。ＩＧＢＴ領域において半導体基板の第１の主表面に垂直に延在する複数の第１の接触トレンチと、ダイオード領域において半導体基板の第１の主表面に垂直に延在する複数の第２の接触トレンチとをさらに備え、第２の区域当たりの第２の接触トレンチの側壁区域の平均密度が、第１の区域当たりの第１の接触トレンチの側壁区域の平均密度よりも高い、例１〜９のいずれかに記載のパワー半導体デバイス。
例１１。ＩＧＢＴ領域において半導体基板の第１の主表面に垂直に延在する複数の第１の接触トレンチと、ダイオード領域において半導体基板の第１の主表面に垂直に延在する複数の第２の接触トレンチとをさらに備え、ＩＧＢＴ領域において隣接する第１の各トレンチ間に単一の第１の接触トレンチが配置され、ダイオード領域において隣接する第２の各トレンチ間に単一の第２の接触トレンチが配置され、第２の接触トレンチの平均幅が、第１の接触トレンチの平均幅よりも広い、例１〜１０のいずれかに記載のパワー半導体デバイス。
例１２。ＩＧＢＴを有するＩＧＢＴ領域と、ダイオードを有するダイオード領域とを含む半導体基板を備え、ＩＧＢＴ領域が、半導体基板の第１の主表面に垂直に延在する複数の第１のトレンチを備え、ダイオード領域が、半導体基板の第１の主表面に垂直に延在する複数の第２のトレンチを備え、第２の各トレンチのうち隣接するトレンチ間の横方向の平均間隔が、第１の各トレンチのうち隣接するトレンチ間の横方向の平均間隔よりも広い、パワー半導体デバイス。
例１３。第２のトレンチのうち隣接するトレンチ間の横方向の平均間隔が、第１のトレンチのうち隣接するトレンチ間の横方向の平均間隔の１．５倍〜３０倍の広さである、例１２に記載のパワー半導体デバイス。
例１４。第２のトレンチのうち隣接するトレンチ間の横方向の平均間隔が、０．６μｍよりも広く、２０μｍよりも狭い、例１２又は例１３に記載のパワー半導体デバイス。
例１５。ＩＧＢＴ領域において半導体基板の第１の主表面に延在する複数の第１の接触トレンチと、ダイオード領域において半導体基板の第１の主表面に延在する複数の第２の接触トレンチとをさらに備え、第２の区域当たりの隣接する第２のトレンチ間の第２の接触トレンチの側壁区域の平均密度が、第１の区域当たりの隣接する第１のトレンチ間の第１の接触トレンチの側壁区域の平均密度よりも高い、例１２〜１４のいずれかに記載のパワー半導体デバイス。
例１６。ダイオード領域において隣接する第２の各トレンチ間に少なくとも２つの第２の接触トレンチが配置され、ＩＧＢＴ領域において隣接する第１の各トレンチ間に単一の第１の接触トレンチが配置される、例１５に記載のパワー半導体デバイス。
例１７。ダイオード領域において隣接する第２の各トレンチ間に少なくとも４つの接触トレンチが配置され、ＩＧＢＴ領域において隣接する第１の各トレンチ間に単一の第１の接触トレンチが配置される、例１５に記載のパワー半導体デバイス。
例１８。複数の第２の接触トレンチの側壁における半導体基板のドーピング濃度が、複数の第２の接触トレンチの下端における半導体基板のドーピング濃度よりも低い、例１５〜１７のいずれかに記載のパワー半導体デバイス。
例１９。ＩＧＢＴ領域において半導体基板の第１の主表面に垂直に延在する複数の第１の接触トレンチと、ダイオード領域において半導体基板の第１の主表面に垂直に延在する複数の第２の接触トレンチとをさらに備え、ＩＧＢＴ領域において隣接する第１の各トレンチ間に単一の第１の接触トレンチが配置され、ダイオード領域において隣接する第２の各トレンチ間に単一の第２の接触トレンチが配置され、第２の接触トレンチの平均幅が、第１の接触トレンチの平均幅よりも広い、例１２〜１８のいずれかに記載のパワー半導体デバイス。
例２０。第２の各トレンチが、複数の第２のトレンチの長手方向の延在部の方向に沿って、各トレンチ部分にセグメント化されており、この第２のトレンチのうち隣接する各トレンチ部分が、半導体基板の基板区域によって互いに分離される、例１２〜１９のいずれかに記載のパワー半導体デバイス。
例２１。ダイオード領域において半導体基板の第１の主表面に延在する複数の接触トレンチをさらに備え、この接触トレンチが、この接触トレンチの長手方向の延在部に垂直な方向に延在する、１つ又は複数の交差接触トレンチによって既定の位置で接続される、例１２〜２０のいずれかに記載のパワー半導体デバイス。
例２２。パワー半導体デバイスを製造する方法であって、半導体基板のＩＧＢＴ領域にＩＧＢＴを形成することであって、トップ・ビューにおいてＩＧＢＴ領域が第１の区域を有することと、半導体基板のダイオード領域にダイオードを形成することであって、トップ・ビューにおいてダイオード領域が第２の区域を有することとを含み、ＩＧＢＴを形成することが、ＩＧＢＴ領域において、第１のトレンチ電極を有するとともに半導体基板の第１の主表面に垂直に延在する複数の第１のトレンチを形成することを含み、ダイオードを形成することが、ダイオード領域において、半導体基板の第１の主表面に垂直に延在する第２のトレンチ電極を有する複数の第２のトレンチを形成することを含み、その結果、第２の区域当たりの、複数の第２のトレンチと半導体基板との間に形成されるキャパシタンスのキャパシタンス密度が、第１の区域当たりの、複数の第１のトレンチと半導体基板との間に形成されるキャパシタンスのキャパシタンス密度よりも低い、方法。
例２３。複数の第２のトレンチを形成することが、ＩＧＢＴ領域での単位区域当たりに存在する第１のトレンチの数よりも、ダイオード領域での単位区域当たりに存在する第２のトレンチの数を少なく形成することを含む、例２２に記載の方法。
例２４。複数の第２のトレンチを形成することが、半導体基板内で、この第２のトレンチを第１のトレンチよりも浅く終端することを含む、例２２又は例２３に記載の方法。
例２５。複数の第２のトレンチを形成することが、ＩＧＢＴ領域において第１のトレンチが相隔てられるよりも、ダイオード領域において第２のトレンチをさらに相隔てることを含む、例２２〜２４のいずれかに記載の方法。
様々な要素、領域、部分などを説明するのに「第１」、「第２」などの用語が使用され、これらはやはり限定するものではない。説明全体を通して、同じ用語は同じ要素を指す。
本明細書では、「ｈａｖｉｎｇ」、「ｃｏｎｔａｉｎｉｎｇ」、「ｉｎｃｌｕｄｉｎｇ」、「ｃｏｍｐｒｉｓｉｎｇ」などの用語は、示された要素又は特徴の存在を示すが、追加の要素又は特徴を排除するものではない、オープン・エンドの用語である。冠詞「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈が明らかに他の意味を示すものでない限り、単数のみならず複数をも含むものである。
本明細書において特定の実施形態を図示し説明してきたが、本発明の範囲から逸脱することなく、様々な代替実装形態及び／又は同等な実装形態を、図示し説明した特定の実施形態の代わりとしてもよいことが当業者には理解されよう。本出願は、本明細書において述べた特定の実施形態の任意の改変形態又は変形形態を包含するものである。したがって、本発明は、特許請求の範囲及びその均等物によってのみ限定されるものである。
１００ パワー半導体デバイス
１０２ 半導体基板
１０３ 第１の主表面
１０４ セル領域
１０５ 第２の主表面
１０６ 周辺領域
１０８ 縁部
１１０ ＩＧＢＴ領域
１１２ ダイオード領域
１１４ 第１のトレンチ
１１６ 第１のトレンチ電極
１１８ 第１の絶縁層
１２０ 導電性チャネル
１２２ ボディ領域
１２４ エミッタ領域
１２６ ドリフト領域
１２８ コレクタ領域
１３０ フィールド・ストップ領域
１３２ 第２のトレンチ
１３４ 第２のトレンチ電極
１３６ 第２の絶縁層
１３８ カソード領域
１４０ 第１のメタライゼーション
１４１ アノード領域
１４２ 絶縁材料
１４４ 第１の接触トレンチ
１４６ 第２の接触トレンチ
１４８ 高濃度ドープ領域
１５０ 第２のメタライゼーション

Claims (25)

  1. ＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）を含むＩＧＢＴ領域と、ダイオードを含むダイオード領域とを備える半導体基板であって、トップ・ビューにおいて前記ＩＧＢＴ領域が第１の区域を有し、前記トップ・ビューにおいて前記ダイオード領域が第２の区域を有する半導体基板を備え、
    前記ＩＧＢＴ領域が、第１のトレンチ電極を含むとともに前記半導体基板の第１の主表面に垂直に延在する複数の第１のトレンチを備え、
    前記ダイオード領域が、第２のトレンチ電極を有するとともに前記半導体基板の前記第１の主表面に垂直に延在する複数の第２のトレンチを備え、
    前記ＩＧＢＴ領域において、前記複数の第１のトレンチが、前記第１のトレンチ電極と前記半導体基板との間に第１のキャパシタンスを形成し、前記ダイオード領域において、前記複数の第２のトレンチが、前記第２のトレンチ電極と前記半導体基板との間に第２のキャパシタンスを形成し、
    前記第２の区域当たりの前記第２のキャパシタンスのキャパシタンス密度が、前記第１の区域当たりの前記第１のキャパシタンスのキャパシタンス密度よりも低い、パワー半導体デバイス。
  2. 前記第２の区域当たりの前記第２のキャパシタンスの前記キャパシタンス密度が、前記第１の区域当たりの前記第１のキャパシタンスの前記キャパシタンス密度の１．５分の１〜１０分の１である、請求項１に記載のパワー半導体デバイス。
  3. 前記複数の第１のトレンチが、前記半導体基板の第１の深さまで延在し、前記複数の第２のトレンチが、前記半導体基板の第２の深さまで延在し、前記第２の深さが、前記第１の深さよりも浅い、請求項１に記載のパワー半導体デバイス。
  4. 前記第２のトレンチ電極と前記半導体基板との間の絶縁層が、前記第１のトレンチ電極と前記半導体基板との間の絶縁層よりも厚い、請求項１に記載のパワー半導体デバイス。
  5. 前記第２のトレンチ電極と前記半導体基板との間の絶縁層の誘電率が、前記第１のトレンチ電極と前記半導体基板との間の絶縁層の誘電率よりも低い、請求項１に記載のパワー半導体デバイス。
  6. 前記ＩＧＢＴ領域において前記半導体基板の前記第１の主表面に垂直に延在する複数の第１の接触トレンチと、
    前記ダイオード領域において前記半導体基板の前記第１の主表面に垂直に延在する複数の第２の接触トレンチと
    をさらに備え、
    前記ダイオード領域において隣接する第２の各トレンチ間の前記第２の接触トレンチの側壁区域の平均密度が、前記ＩＧＢＴ領域において隣接する第１の各トレンチ間の前記第１の接触トレンチの側壁区域の平均密度よりも高い、請求項１に記載のパワー半導体デバイス。
  7. 前記ダイオード領域において隣接する第２の各トレンチ間に少なくとも２つの第２の接触トレンチが配置され、前記ＩＧＢＴ領域において隣接する第１の各トレンチ間に単一の第１の接触トレンチが配置される、請求項６に記載のパワー半導体デバイス。
  8. 前記ダイオード領域において隣接する第２の各トレンチ間に少なくとも４つの接触トレンチが配置され、前記ＩＧＢＴ領域において隣接する第１の各トレンチ間に単一の第１の接触トレンチが配置される、請求項６に記載のパワー半導体デバイス。
  9. 前記複数の第２の接触トレンチの側壁における前記半導体基板のドーピング濃度が、前記複数の第２の接触トレンチの下端における前記半導体基板のドーピング濃度よりも低い、請求項６に記載のパワー半導体デバイス。
  10. 前記ＩＧＢＴ領域において前記半導体基板の前記第１の主表面に垂直に延在する複数の第１の接触トレンチと、
    前記ダイオード領域において前記半導体基板の前記第１の主表面に垂直に延在する複数の第２の接触トレンチと
    をさらに備え、
    前記第２の区域当たりの前記第２の接触トレンチの側壁区域の平均密度が、前記第１の区域当たりの前記第１の接触トレンチの側壁区域の平均密度よりも高い、請求項１に記載のパワー半導体デバイス。
  11. 前記ＩＧＢＴ領域において前記半導体基板の前記第１の主表面に垂直に延在する複数の第１の接触トレンチと、
    前記ダイオード領域において前記半導体基板の前記第１の主表面に垂直に延在する複数の第２の接触トレンチと
    をさらに備え、
    前記ＩＧＢＴ領域において隣接する第１の各トレンチ間に単一の第１の接触トレンチが配置され、
    前記ダイオード領域において隣接する第２の各トレンチ間に単一の第２の接触トレンチが配置され、
    前記第２の接触トレンチの平均幅が、前記第１の接触トレンチの平均幅よりも広い、請求項１に記載のパワー半導体デバイス。
  12. ＩＧＢＴを有するＩＧＢＴ領域、及びダイオードを有するダイオード領域を含む半導体基板を備え、
    前記ＩＧＢＴ領域が、前記半導体基板の第１の主表面に垂直に延在する複数の第１のトレンチを備え、
    前記ダイオード領域が、前記半導体基板の前記第１の主表面に垂直に延在する複数の第２のトレンチを備え、
    前記第２の各トレンチのうち隣接するトレンチ間の横方向の平均間隔が、前記第１の各トレンチのうち隣接するトレンチ間の横方向の平均間隔よりも広い、パワー半導体デバイス。
  13. 前記第２のトレンチのうち隣接するトレンチ間の前記横方向の平均間隔が、前記第１のトレンチのうち隣接するトレンチ間の前記横方向の平均間隔の１．５倍〜３０倍の広さである、請求項１２に記載のパワー半導体デバイス。
  14. 前記第２のトレンチのうち隣接するトレンチ間の前記横方向の平均間隔が、０．６μｍよりも広く、２０μｍよりも狭い、請求項１２に記載のパワー半導体デバイス。
  15. 前記ＩＧＢＴ領域において前記半導体基板の前記第１の主表面に延在する複数の第１の接触トレンチと、
    前記ダイオード領域において前記半導体基板の前記第１の主表面に延在する複数の第２の接触トレンチと
    をさらに備え、
    前記第２の区域当たりの隣接する第２のトレンチ間の第２の接触トレンチの側壁区域の平均密度が、前記第１の区域当たりの隣接する第１のトレンチ間の第１の接触トレンチの側壁区域の平均密度よりも高い、請求項１２に記載のパワー半導体デバイス。
  16. 前記ダイオード領域において隣接する第２の各トレンチ間に少なくとも２つの第２の接触トレンチが配置され、前記ＩＧＢＴ領域において隣接する第１の各トレンチ間に単一の第１の接触トレンチが配置される、請求項１５に記載のパワー半導体デバイス。
  17. 前記ダイオード領域において隣接する第２の各トレンチ間に少なくとも４つの接触トレンチが配置され、前記ＩＧＢＴ領域において隣接する第１の各トレンチ間に単一の第１の接触トレンチが配置される、請求項１５に記載のパワー半導体デバイス。
  18. 前記複数の第２の接触トレンチの側壁における前記半導体基板のドーピング濃度が、前記複数の第２の接触トレンチの下端における前記半導体基板のドーピング濃度よりも低い、請求項１５に記載のパワー半導体デバイス。
  19. 前記ＩＧＢＴ領域において前記半導体基板の前記第１の主表面に垂直に延在する複数の第１の接触トレンチと、
    前記ダイオード領域において前記半導体基板の前記第１の主表面に垂直に延在する複数の第２の接触トレンチと
    をさらに備え、
    前記ＩＧＢＴ領域において隣接する第１の各トレンチ間に単一の第１の接触トレンチが配置され、
    前記ダイオード領域において隣接する第２の各トレンチ間に単一の第２の接触トレンチが配置され、
    前記第２の接触トレンチの平均幅が、前記第１の接触トレンチの平均幅よりも広い、請求項１２に記載のパワー半導体デバイス。
  20. 第２の各トレンチが、前記複数の第２のトレンチの長手方向の延在部の方向に沿って、各トレンチ部分にセグメント化されており、前記第２のトレンチのうち隣接する各トレンチ部分が、前記半導体基板の基板区域によって互いに分離される、請求項１２に記載のパワー半導体デバイス。
  21. 前記ダイオード領域において前記半導体基板の前記第１の主表面に延在する複数の接触トレンチをさらに備え、
    前記接触トレンチが、前記接触トレンチの長手方向の延在部に垂直な方向に延在する、１つ又は複数の交差接触トレンチによって既定の位置で接続される、請求項１２に記載のパワー半導体デバイス。
  22. パワー半導体デバイスを製造する方法であって、
    半導体基板のＩＧＢＴ領域にＩＧＢＴを形成することであって、トップ・ビューにおいて前記ＩＧＢＴ領域が第１の区域を有することと、
    前記半導体基板のダイオード領域にダイオードを形成することであって、前記トップ・ビューにおいて前記ダイオード領域が第２の区域を有することと
    を含み、
    前記ＩＧＢＴを形成することが、前記ＩＧＢＴ領域において、第１のトレンチ電極を有するとともに前記半導体基板の第１の主表面に垂直に延在する複数の第１のトレンチを形成することを含み、
    前記ダイオードを形成することが、前記ダイオード領域において、前記半導体基板の前記第１の主表面に垂直に延在する第２のトレンチ電極を有する複数の第２のトレンチを形成することを含み、その結果、前記第２の区域当たりの、前記複数の第２のトレンチと前記半導体基板との間に形成されるキャパシタンスのキャパシタンス密度が、前記第１の区域当たりの、前記複数の第１のトレンチと前記半導体基板との間に形成されるキャパシタンスのキャパシタンス密度よりも低い、方法。
  23. 前記複数の第２のトレンチを形成することが、前記ＩＧＢＴ領域での単位区域当たりに存在する第１のトレンチの数よりも、前記ダイオード領域での単位区域当たりに存在する第２のトレンチの数を少なく形成することを含む、請求項２２に記載の方法。
  24. 前記複数の第２のトレンチを形成することが、前記半導体基板内で、前記第２のトレンチを前記第１のトレンチよりも浅く終端することを含む、請求項２２に記載の方法。
  25. 前記複数の第２のトレンチを形成することが、前記ＩＧＢＴ領域において前記第１のトレンチが相隔てられるよりも、前記ダイオード領域において前記第２のトレンチをさらに相隔てることを含む、請求項２２に記載の方法。
JP2021041975A 2020-03-20 2021-03-16 フォワード・リカバリ電圧が低減された逆導通ｉｇｂｔ Pending JP2021168379A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/825,122 US11296213B2 (en) 2020-03-20 2020-03-20 Reverse-conducting igbt having a reduced forward recovery voltage
US16/825,122 2020-03-20

Publications (1)

Publication Number Publication Date
JP2021168379A true JP2021168379A (ja) 2021-10-21

Family

ID=77552806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021041975A Pending JP2021168379A (ja) 2020-03-20 2021-03-16 フォワード・リカバリ電圧が低減された逆導通ｉｇｂｔ

Country Status (4)

Country Link
US (1) US11296213B2 (ja)
JP (1) JP2021168379A (ja)
CN (1) CN113497136A (ja)
DE (1) DE102021106123A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227928B1 (en) * 2020-07-09 2022-01-18 Semiconductor Components Industries, Llc Termination structures for trench-gate field-effect transistors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197122A (ja) * 2012-03-15 2013-09-30 Toshiba Corp 半導体装置
US9337270B2 (en) * 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor device
JP6421570B2 (ja) * 2013-12-20 2018-11-14 株式会社デンソー 半導体装置
JP6274154B2 (ja) * 2015-05-27 2018-02-07 トヨタ自動車株式会社 逆導通ｉｇｂｔ
CN108780809B (zh) * 2016-09-14 2021-08-31 富士电机株式会社 Rc-igbt及其制造方法

Also Published As

Publication number Publication date
CN113497136A (zh) 2021-10-12
DE102021106123A1 (de) 2021-09-23
US20210296474A1 (en) 2021-09-23
US11296213B2 (en) 2022-04-05

Similar Documents

Publication Publication Date Title
US9087893B2 (en) Superjunction semiconductor device with reduced switching loss
JP5488691B2 (ja) 半導体装置
EP2342753B1 (en) Insulated gate bipolar transistor
JP6743026B2 (ja) 半導体素子
JP2006210547A (ja) 絶縁ゲート型半導体装置とその製造方法
EP3631862A1 (en) A semiconductor device
US11588045B2 (en) Fortified trench planar MOS power transistor
CN112201690A (zh) Mosfet晶体管
US11699744B2 (en) Semiconductor device and semiconductor apparatus
US11264475B2 (en) Semiconductor device having a gate electrode formed in a trench structure
JP2021168379A (ja) フォワード・リカバリ電圧が低減された逆導通ｉｇｂｔ
KR102042832B1 (ko) 전력 반도체 소자 및 그 제조방법
WO2022252654A1 (zh) 逆导型横向绝缘栅双极型晶体管
US11575032B2 (en) Vertical power semiconductor device and manufacturing method
US11742417B2 (en) Power semiconductor device including first and second trench structures
CN113054012B (zh) 绝缘栅双极晶体管及其制造方法
US20240055498A1 (en) Semiconductor device and method for producing same
JP6806213B2 (ja) 半導体素子
KR20160098385A (ko) 전력용 반도체 장치
CN213459746U (zh) Mosfet晶体管
CN113838915B (zh) 一种沟槽栅电荷存储型igbt及其制作方法
WO2023213108A1 (zh) 一种逆导igbt晶体管及其制备方法
US20150318346A1 (en) Semiconductor device with voltage-sustaining region constructed by semiconductor and insulator containing conductive regions
US20240136436A1 (en) silicon carbide semiconductor device
KR20230081588A (ko) 낮은 작동 전압을 갖는 npnp 층상 mos 게이트 트렌치 디바이스

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231211