CN113488479B - 三维存储器及其制备方法、电子设备 - Google Patents

三维存储器及其制备方法、电子设备 Download PDF

Info

Publication number
CN113488479B
CN113488479B CN202110732638.4A CN202110732638A CN113488479B CN 113488479 B CN113488479 B CN 113488479B CN 202110732638 A CN202110732638 A CN 202110732638A CN 113488479 B CN113488479 B CN 113488479B
Authority
CN
China
Prior art keywords
layer
semiconductor material
groove
material layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110732638.4A
Other languages
English (en)
Other versions
CN113488479A (zh
Inventor
吴林春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110732638.4A priority Critical patent/CN113488479B/zh
Publication of CN113488479A publication Critical patent/CN113488479A/zh
Application granted granted Critical
Publication of CN113488479B publication Critical patent/CN113488479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请提供的三维存储器的制备方法，形成贯穿叠层结构的第一凹槽后，在第一凹槽侧壁形成第一保护层，对组成第一凹槽侧壁的各层结构进行保护，防止实施其他制备工艺时损坏侧壁上的各层结构。随后形成贯穿第一凹槽底壁、牺牲层并延伸至第一半导体材料层的第二凹槽，再在第二凹槽侧壁、第二凹槽底壁形成第二保护层，利用第二保护层对与牺牲层相邻的第一半导体材料层等层结构进行保护，特别是防止底部的第一半导体材料层在牺牲层去除时被移除，造成损坏，同时第二保护层还可以通过对底部层结构的保护为顶部层结构提供有效的支撑基础，有利于增加三维存储器的结构稳定性，提高三维存储器的质量，进而提供了三维存储器、电子设备。

Description

三维存储器及其制备方法、电子设备
技术领域
本申请属于半导体技术领域，具体涉及三维存储器及其制备方法、电子设备。
背景技术
由于三维存储器的功耗低、质量轻、并且属于性能优异的非易失存储产品，在电子产品中得到了越来越广泛的应用。但同时用户对三维存储器的期望值与要求也越来越高。三维存储器的传统制备方法大体为：先在衬底上先依次层叠沉积牺牲层与叠层结构，再形成NAND串与栅缝隙，随后去除牺牲层以形成空隙。随后去除空隙内的NAND串外围的存储器层露出沟道层。再利用化学气相沉积法在空隙内形成半导体材料层。但在去除牺牲层的过程中，可能会损坏底部半导体材料层，从而影响底部半导体材料层电学性能的稳定性，从而影响三维存储器的质量。
发明内容
鉴于此，本申请第一方面提供了一种三维存储器的制备方法，所述制备方法包括：
提供衬底，在所述衬底上形成第一半导体材料层；
在所述第一半导体材料层上形成牺牲层；
在所述牺牲层上形成叠层结构；
形成贯穿所述叠层结构的第一凹槽；
在所述第一凹槽侧壁形成第一保护层；
形成贯穿所述第一凹槽底壁、所述牺牲层并延伸至所述第一半导体材料层内的第二凹槽；
在所述第二凹槽侧壁、所述第二凹槽底壁形成第二保护层
本申请第一方面提供的三维存储器的制备方法，形成贯穿叠层结构的第一凹槽后，在第一凹槽侧壁形成第一保护层，对组成第一凹槽侧壁的各层结构进行保护，防止实施其他制备工艺时损坏侧壁上的各层结构，以减少不同制备工艺之间的干扰。随后形成贯穿第一凹槽底壁、牺牲层并延伸至第一半导体材料层的第二凹槽，再在第二凹槽侧壁、第二凹槽底壁形成第二保护层，利用第二保护层对与牺牲层相邻的第一半导体材料层等层结构进行保护，特别是防止底部的第一半导体材料层在牺牲层去除时被移除，造成损坏，同时第二保护层还可以通过对底部层结构的保护为顶部层结构提供有效的支撑基础，有利于增加三维存储器的结构稳定性，从而提高三维存储器的质量。
本申请第二方面提供了一种三维存储器，所述三维存储器包括：
基体；
设于所述基体上的第一半导体材料层；
设于所述第一半导体材料层上的第三半导体材料层；
设于所述第三半导体材料层上的堆栈结构；
贯穿所述堆栈结构、所述第三半导体材料层并延伸至所述第一半导体材料层内的栅缝隙；
设于所述栅缝隙对应所述第一半导体材料层所在侧壁上、及所述栅缝隙底壁上的第二保护层。
本申请第二方面提供的三维存储器，通过在栅缝隙对应第一半导体材料层所在侧壁上、及栅缝隙底壁上设置第二保护层，提供第一半导体材料层与栅缝隙之间的结构支撑。另外，由于第三半导体材料层与第一半导体材料层相邻，第二保护层还可以用于维持第三半导体材料层与第一半导体材料层之间的结构稳定性。同时，利用第二保护层对底部层结构的保护可以为如堆栈结构等顶部层结构提供有效的支撑基础，有利于增加三维存储器的结构稳定性，从而提高三维存储器的质量。
本申请第三方面还提供了一种电子设备，所述电子设备包括处理器和如本申请第二方面所提供的三维存储器，所述处理器用于向所述三维存储器中写入数据和读取数据。
本申请第三方面提供的一种电子设备，通过采用本申请第二方面提供的三维存储器，可提高三维存储器与电子设备电学性能的稳定性，提高电子设备的质量。
附图说明
为了更清楚地说明本申请实施方式中的技术方案，下面将对本申请实施方式中所需要使用的附图进行说明。
图1为本申请一实施方式中三维存储器的制备方法的工艺流程图。
图2-图8分别为图1中S100，S200，S300，S400，S500，S600，S700对应的结构示意图。
图9为本申请另一实施方式中三维存储器的制备方法的工艺流程图。
图10为图9中S710对应的结构示意图。
图11为本申请又一实施方式中三维存储器的制备方法的工艺流程图。
图12为本申请又一实施方式中三维存储器的制备方法的工艺流程图。
图13为图11中S510对应的结构示意图。
图14为本申请又一实施方式中三维存储器的制备方法的工艺流程图。
图15-图20分别为图11中S310，S320，S410，S610，S700对应的结构示意图。
图21为一实施方式中三维存储器的结构示意图。
图22为本申请又一实施方式中三维存储器的制备方法的工艺流程图。
图23为图22中S800对应的结构示意图。
图24为本申请又一实施方式中三维存储器的制备方法的工艺流程图。
图25为另一实施方式中三维存储器的结构示意图。
图26为图24中S810对应的结构示意图。
图27为图24中S820对应的结构示意图。
图28为本申请又一实施方式中三维存储器的制备方法的工艺流程图。
图29为图28中S900对应的结构示意图。
图30为本申请又一实施方式中三维存储器的制备方法的工艺流程图。
图31为图30中S910对应的结构示意图。
图32为图30中S920对应的结构示意图。
图33为本申请又一实施方式中三维存储器的制备方法的工艺流程图。
图34为图33中S110对应的结构示意图。
图35为图33中S120对应的结构示意图。
图36为本申请又一实施方式中三维存储器的制备方法的工艺流程图。
图37为图36中S1000对应的结构示意图。
图38为图36中S1100对应的结构示意图。
图39为图36中S1200对应的结构示意图。
图40为又一实施方式中三维存储器的结构示意图。
图41为又一实施方式中三维存储器的结构示意图。
标号说明：
三维存储器-1，衬底-10，基体-11，第一半导体材料层-20，第二半导体材料层-21、第三半导体材料层-22，牺牲层-30，第一子牺牲层-31，第二子牺牲层32，第三子牺牲层33，叠层结构-40，隔绝层-41，替换层-42，堆叠对-43，堆栈结构-44，第一凹槽-50，第二凹槽-51，栅缝隙-52、阵列公共源极-53，第一保护层-60，第二保护层-70，空隙-80，堆叠结构-90，第一绝缘层-91，背部介质层-92，第二绝缘层-93，第三凹槽-94，背部导电层-95，导电接触层-96，NAND串-97，沟道层-98，存储器层-99。
具体实施方式
以下是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请的保护范围。
在介绍本申请的技术方案之前，再详细介绍下相关技术中的背景问题。
目前三维存储器的层数越来越多，即堆叠对的数量越来越多，导致三维存储器的高度越来越高，这样就会导致NAND串的高度越来越高，从而使得NAND串的制备越来越困难。
在相关技术中，采用缺少选择性外延硅-氧化硅-氮化硅-氧化硅(SONO Less)结构可以避免3D Nand由于层数增加带来的SONO刻蚀的挑战。而背部引出(Backside Pick Up)可以避免在栅缝隙中填充导电材料出现字线(Word Line,WL)和阵列公共源极(ArrayCommon Source,ACS)短接漏电(short leakage)，同时还可以去除三维存储器正面的阵列公共源极的引出区域，增加存储区的密度，降低成本。因此，SONO Less结合背面引出架构可以极大的降低高层数3D Nand产品的工艺挑战。
为提升三维存储器的器件性能，采用氮化硅(Si3N4)作为牺牲层可以简化栅缝隙的膜层结构，同时增加栅缝隙蚀刻的工艺窗口(Process Window)。但是，栅缝隙(Gate LineSlit,GLS)与沟道孔(Dummy CH)交界的位置沟槽(Gouging)较深，可能会导致底部多晶硅层(Bottom Poly)在中部的牺牲层去除时被移除，造成损坏，从而形成严重的结构缺陷，影响器件性能。
为了解决上述问题，本申请提供了一种三维存储器1的制备方法。请一并参阅图1-图8，图1为本申请一实施方式中三维存储器的制备方法的工艺流程图。图2-图8分别为图1中S100，S200，S300，S400，S500，S600，S700对应的结构示意图。本申请提供了一种三维存储器1的制备方法，所述制备方法包括S100，S200，S300，S400，S500，S600，S700。其中，S100，S200，S300，S400，S500，S600，S700的详细介绍如下。
S100，提供衬底10，在所述衬底10上形成第一半导体材料层20。
本申请可先在衬底10的一侧形成第一半导体材料层20，其中，衬底10起到支撑后续制备的其他结构的作用。可选地，衬底10可包括硅衬底10、锗衬底10、硅锗衬底10、绝缘体上硅(Silicon On Insulator，SOI)衬底10或绝缘体上锗(Germanium On Insulator，GOI)衬底10等。可选地，衬底10还可以为P型掺杂衬底10或N型掺杂衬底10。可以根据实际需求选择合适的材料作为衬底10，本申请对此不做具体限制。当然，其他实施例中，衬底10的材料还可以为包括其他元素的半导体或化合物。举例而言，衬底10可以为砷化镓(galliumarsenide，GaAs)衬底10、磷化铟(Indium phosphide，InP)衬底10或碳化硅(SiC)衬底10等。可选地，第一半导体材料层20的材质包括但不限于多晶硅。
S200，在所述第一半导体材料层20上形成牺牲层30。
在一实施方式中，牺牲层30可以设置为单层结构，也可以设置成多个单层结构堆叠而成的多层结构。可选地，牺牲层30为单层结构时，牺牲层30的材料包括氮化硅。
进一步可选地，牺牲层30为多层结构时，牺牲层30包括沿远离衬底10方向且层叠设置的第一子牺牲层31、第二子牺牲层32、第三子牺牲层33，其中，第二牺牲层30为氮化硅结构，具体结构下文将进行详细说明。
S300，在所述牺牲层30上形成叠层结构40。
本申请随后继续在牺牲层30上制备出叠层结构40。可选地，叠层结构40包括一个或多个堆叠对43，其中，每个堆叠对43包括隔绝层41和替换层42，隔绝层41的材质可为氧化物，例如氧化硅。替换层42的材质包括但不限于氮化物，例如氮化硅等。可选地，替换层42可以为与隔绝层41具有高选择比的其他材质。并且替换层42后续会被金属(例如钨)进行替换从而制备成栅极层，最终使中间态的叠层结构40变成最终态的堆栈结构44，具体的，堆栈结构44由一对或多对隔绝层41、栅极层叠层设置形成，靠近衬底10的一侧为隔绝层41，并且最靠近衬底10的栅极层可以作为底部选择栅极从而对三维存储器1进行控制。
在一实施方式中，本申请也可以在牺牲层30上的其他层机构上制备出叠层结构40，并不严格限定为一定在牺牲层30上形成叠层结构40。
S400，形成贯穿所述叠层结构40的第一凹槽50。
随后本申请可形成贯穿叠层结构40的第一凹槽50。可选地，第一凹槽50可以与其他凹槽一起用于后续形成栅缝隙52，并进一步在栅缝隙52上的基础上阵列公共源极53。进一步可选地，第一凹槽50也可以单独用于后续形成栅缝隙52。另外，第一凹槽50率先形成可将叠层结构40与牺牲层30露出，从而为后续对叠层结构40与牺牲层30的处理提供了良好的去除通道。
S500，在所述第一凹槽50侧壁形成第一保护层60。
在一实施方式中，由于第一凹槽50贯穿叠层结构40，因此第一凹槽50具有底壁和侧壁。可选地，此时，第一凹槽50的侧壁由叠层结构40组成，第一凹槽50的底壁由牺牲层30组成。
可选地，第一保护层60的材质包括但不限于硅、多晶硅、单晶硅、参杂硅、硅化合物等。
可选地，在第一凹槽50侧壁形成第一保护层60，即在堆叠对43上形成第一保护层60，对叠层结构40的隔绝层41和替换层42进行保护，防止在三维存储器1制备过程中，其他工艺不慎将叠层结构40去除或损坏。
S600，形成贯穿所述第一凹槽50底壁、所述牺牲层30并延伸至所述第一半导体材料层20内的第二凹槽51。
随后，本申请形成贯穿所述第一凹槽50底壁、所述牺牲层30并延伸至所述第一半导体材料层20内的第二凹槽51。值得注意的是，由于本实施方式中第一凹槽50的底壁由牺牲层30组成，因此贯穿第一凹槽50底壁的整个牺牲层30与部分第一半导体材料层20后，就形成了第二凹槽51。
可选地，第二凹槽51具有侧壁和底壁，第二凹槽51侧壁由沿远离衬底10方向且依次层叠设置的部分第一半导体材料层20、牺牲层30组成，第二凹槽51底壁则由第一半导体材料层20组成。
可选地，第二凹槽51的底壁与第一半导体材料层20靠近衬底10一侧的表面平齐。
可选地，第二凹槽51和被贯穿底壁后的第一凹槽50组成完整的栅缝隙52，用于后续形成阵列公共源极53。当然，在其他实施方式中，第二凹槽51可以单独用于后续形成阵列公共源极53。
可选地，第一凹槽50在所述第二凹槽51上的正投影落于所述第二凹槽51。可以理解的，本实施方式第二凹槽51的缝隙大小大于或等于所述第一凹槽50的缝隙大小，以保证在三维存储器1层数较多的情况下，能够蚀刻到比较深的位置，进而保证从第二凹槽51侧壁露出的牺牲层30可以有效的的得到去除，有利于降低工艺操作难度，提升三维存储器1的质量。
当然，在其他实施方式中，叠层结构40和牺牲层30之间还设有第二半导体材料层21时，此时本申请形成贯穿所述第一凹槽50底壁的所述第二半导体材料层21、所述牺牲层30并延伸至所述第一半导体材料层20内的第二凹槽51，此时第二凹槽51侧壁由沿远离衬底10方向且依次层叠设置的第一半导体材料层20、牺牲层30、部分第二半导体材料层21组成。
S700，在所述第二凹槽51侧壁、所述第二凹槽51底壁形成第二保护层70。
本申请通过在第二凹槽51侧壁、第二凹槽51底壁形成第二保护层70，对与牺牲层30相邻的第一半导体材料层20层结构进行保护，特别是防止底部的第一半导体材料层20在牺牲层30去除时被移除，造成损坏。同时，在三维存储器1层数较多的情况下，第二保护层70还可以通过对底部层结构的保护为顶部层结构提供有效的支撑基础，以保证三维存储器1整体的稳定性。可选地，第二保护层70的材质包括但不限于氧化物。进一步可选地，第二保护层70的材质与第一保护层60的材质不同。
综上所述，本申请提供的三维存储器1的制备方法，形成贯穿叠层结构40的第一凹槽50后，在第一凹槽50侧壁形成第一保护层60，对组成第一凹槽50侧壁的各层结构进行保护，防止实施其他制备工艺时损坏侧壁上的各层结构，以减少不同制备工艺之间的干扰。随后形成贯穿第一凹槽50底壁、牺牲层30并延伸至第一半导体材料层20的第二凹槽51，再在第二凹槽51侧壁、第二凹槽51底壁形成第二保护层70，利用第二保护层70对与牺牲层30相邻的第一半导体材料层20等层结构进行保护，特别是防止底部的第一半导体材料层20在牺牲层30去除时被移除，造成损坏，同时第二保护层70还可以通过对底部层结构的保护为顶部层结构提供有效的支撑基础，有利于增加三维存储器1的结构稳定性，从而提高三维存储器1的质量。
值得注意的是，值得注意的是，在一实施方式中，S100，S200，S300，S400，S500，S600，S700等步骤并不代表本申请提供的三维存储器1的制备方法的固定顺序，S100，S200，S300，S400，S500，S600，S700等仅为代表该步骤的标号。例如S300可以在S200之后，即第一半导体材料层20上形成牺牲层30后，再在牺牲层30上形成叠层结构40。当然了，S300也可以和S200同时进行，即同时在第一半导体材料层20上形成牺牲层30，在牺牲层30上形成叠层结构40。
请一并参阅图9-图10。图9为本申请另一实施方式中三维存储器的制备方法的工艺流程图。图10为图9中S710对应的结构示意图。在一实施方式中，S700“在所述第二凹槽51侧壁、所述第二凹槽51底壁形成第二保护层70”包括S710。其中S710的介绍如下。
S710，在所述第二凹槽51侧壁、所述第二凹槽51底壁、及所述第一保护层60上形成第二保护层70。
在相关技术中，第一保护层60可以对组成第一凹槽50侧壁的各层结构，如叠层结构40等结构进行保护。但缺乏对第一保护层60自身的保护，一旦在三维存储器1的制备过程中，有部分工艺能将第一保护层60全部去除，就会导致第一保护层60所覆盖的各层结构，特别是叠层结构40从第一凹槽50侧壁露出，致使叠层结构40中的隔绝层41或替换层42存在被其他化学物质去除或影响的风险，无法保证后续工艺顺利进行。因此，本实施方式通过将第二保护层70同时设于第二凹槽51侧壁、第二凹槽51底壁、及第一保护层60上，对整个被去除底壁的第一凹槽50和第二凹槽51进行多重保护，减少不同制备工艺之间的干扰，有利于提高三维存储器1的质量。
可选地，第二保护层70与第一保护层60的材质不相同。例如，第二保护层70包括但不限于氧化物等，而第一保护层60包括但不限于硅、锗、硒等半导体材料。
进一步可选地，第一半导体材料层20为多晶硅、第二保护层70为氧化硅。
请继续参阅图10。在一实施方式中，第二保护层70在第二凹槽51侧壁的厚度大于第二保护层70在第一保护层60上的厚度。具体的，在去除牺牲层30时，第二保护层70需要对与牺牲层30相邻的第一半导体材料层20等层结构进行保护，特别是防止底部的第一半导体材料层20在牺牲层30去除时被移除，造成损坏，因此需要保证第二保护层70具有足够的厚度。另外，具有足够厚度的第二保护层70也可以稳固底部层结构，为顶部层结构提供支撑，增加三维存储器1的结构稳定性。
请一并参阅图11，图11为本申请又一实施方式中三维存储器的制备方法的工艺流程图。在一实施方式中，S710“在所述第二凹槽51侧壁、所述第二凹槽51底壁、及所述第一保护层60上形成第二保护层70”包括S711。其中，S711的介绍如下。
S711，对靠近所述第二凹槽51底壁的部分所述第一半导体材料层20、靠近所述第二凹槽51侧壁的部分所述第一半导体材料层20、及所述第一凹槽50侧壁上的部分所述第一保护层60进行氧化，以在所述第二凹槽51侧壁、所述第二凹槽51底壁、及所述第一保护层60上形成第二保护层70。
可选地，第二凹槽51侧壁由部分第一半导体材料层20、牺牲层30组成，对其中的部分第一半导体材料层20进行氧化后，使部分第一半导体材料层20的一部分变为第二保护层70。第二凹槽51底壁则由第二半导体材料层21组成，对第二半导体材料层21进行氧化形成另一部分第二保护层70。可以理解的，由于牺牲层30没有被氧化或无法被氧化，此时牺牲层30在第二凹槽51侧壁露出，有利于后续从第二凹槽51中去除牺牲层30。
可选地，在一实施方式中，第一保护层60的材质为半导体材料，对在第一凹槽50侧壁上的部分第一保护层60进行氧化，在第一凹槽50侧壁上还留有部分第一保护层60，因此在第一凹槽50侧壁上的第一保护层60上形成第二保护层70。
可选地，第一半导体材料层20、第一保护层60的材质相同，包括但不限于硅、锗、硒等材质。进一步可选地，第一半导体材料层20、第一保护层60均为多晶硅，对其进行氧化后形成材质为氧化硅的第二保护层70。
请一并参阅图7、图12-图13。图12为本申请又一实施方式中三维存储器的制备方法的工艺流程图。图13为图12中S510对应的结构示意图。在一实施方式中，S500“在所述第一凹槽50侧壁上形成第一保护层60”包括S510。S600“形成贯穿所述第一凹槽50底壁、所述牺牲层30并延伸至所述第一半导体材料层20内的第二凹槽51”包括S620。其中，S510、S610的详细介绍如下。
S510，在所述第一凹槽50侧壁、所述第一凹槽50底壁形成第一保护层60。
S610，蚀刻去除所述第一凹槽50底壁下的所述第一保护层60、所述牺牲层30、部分所述第一半导体材料层20，形成贯穿所述第一凹槽50底壁、所述牺牲层30并延伸至所述第一半导体材料层20内的第二凹槽51。
在一实施方式中，需要在第一凹槽50侧壁上形成第一保护层60，但在实际的制备过程中，很难在第一凹槽50侧壁形成厚且均匀的第一保护层60。因此，本申请先同时在第一凹槽50侧壁、第一凹槽50底壁上同时形成第一保护层60，然后利用形成第二凹槽51的步骤，顺带蚀刻去除了第一凹槽50底壁上的部分第一保护层60。本实施方式既保证了第一凹槽50侧壁上第一保护层60的成型效果，也不影响原有的制备工艺步骤，有利于提升第一保护层60的保护效果，进而提升三维存储器1的制备质量。
本申请实施方式另提供了一种三维存储器1的制备方法，请一并参阅图14-图20。图14为本申请又一实施方式中三维存储器的制备方法的工艺流程图。图15-图20分别为图11中S310，S320，S410，S620，S700对应的结构示意图，其余S100、S200、S500及相关的步骤的说明请参照前文，在此不进行赘述。在一实施方式中，S300“在所述牺牲层30上形成叠层结构40”包括S310、S320。S400“形成贯穿所述叠层结构40的第一凹槽50”包括S410。S600“形成贯穿所述第一凹槽50底壁、所述牺牲层30并延伸至所述第一半导体材料层20内的第二凹槽51”包括S620。其中，S310、S320、S410、S620的具体描述如下。
S310，在所述牺牲层30上形成第二半导体材料层21。
具体的，本申请在形成牺牲层30后，形成在牺牲层30上形成的第二半导体材料层21，以使所述牺牲层30夹设于第一半导体材料层20和第二半导体材料层21之间。可选地，第二半导体材料层21包括但不限于多晶硅。
可选地，最后本申请需要在空隙80内形成第三半导体材料层22，第三半导体靠近衬底10的一侧接触第一半导体材料层20，第三半导体材料层22远离衬底10的一侧则接触第二半导体材料层21。在一定条件下，第三半导体材料层22接触第一半导体材料层20和第二半导体材料层21可以导通第一半导体材料层20和第二半导体材料层21，又或者使得第一半导体材料层20、第二半导体材料层21、及第三半导体材料层22形成一整体半导体层。
S320，在所述第二半导体材料层21上形成叠层结构40。
本实施方式随后继续在第二半导体材料层21上制备出叠层结构40。可选地，叠层结构40同样也包括一个或多个堆叠对43，其中，每个堆叠对43包括隔绝层41和替换层42，替换层42后续会被金属(例如钨)进行替换从而制备成栅极层，最终使中间态的叠层结构40变成最终态的堆栈结构44。
S410，形成贯穿所述叠层结构40并延伸至所述第二半导体材料层21内的第一凹槽50。
随后本申请可形成贯穿所述叠层结构40并延伸至所述第二半导体材料层21内的第一凹槽50。可选地，由于叠层结构40和牺牲层30之间还设有第二半导体材料层21，此时第一凹槽50贯穿叠层结构40并延伸至第二半导体材料层21内，第一凹槽50的侧壁由叠层结构40与部分第二半导体材料层21组成，第一凹槽50的底壁由第二半导体材料层21组成。
可选地，当叠层结构40和牺牲层30之间还设有第二半导体材料层21时，第一凹槽50贯穿所述叠层结构40并延伸至所述第二半导体材料层21内，因此还在部分的第二半导体材料层21上形成第一保护层60，同理可知，第一保护层60同样能对该部分的第二半导体材料层21进行保护，防止第二半导体材料层21被不慎去除或损坏，从而影响三维存储器1的电性能，有利于提高三维存储器1的结构稳定性。
S620，蚀刻去除所述第一凹槽50底壁下的所述第二半导体材料层21、所述牺牲层30、部分所述第一半导体材料层20，形成贯穿所述第一凹槽50底壁、所述牺牲层30并延伸至所述第一半导体材料层20内的第二凹槽51。
在一实施方式中，在S510“所述第一凹槽50侧壁、所述第一凹槽50底壁形成第一保护层60”之后，还包括S630，即蚀刻去除第一凹槽50底壁下的第一保护层60、第二半导体材料层21、牺牲层30、部分第一半导体材料层20，形成贯穿第一凹槽50底壁、牺牲层30并延伸至第一半导体材料层20内的第二凹槽51。
在一实施方式中，在S620之后还包括S710，即在所述第二凹槽51侧壁、所述第二凹槽51底壁、及所述第一保护层60上形成第二保护层70。相应的，第一保护层60可以对组成第一凹槽50侧壁的各层结构，如叠层结构40、第二半导体材料层21等结构进行保护。此外，第二保护层70同时覆盖第二凹槽51侧壁、第二凹槽51底壁、及第一保护层60，对整个栅缝隙进行多重保护，减少不同制备工艺之间的干扰，有利于提高三维存储器1的质量。
在一实施方式中，在S620之后还包括S711，即对靠近第二凹槽51底壁的部分第一半导体材料层20、靠近第二凹槽51侧壁的部分第一半导体材料层20、及第一凹槽50侧壁上的部分第一保护层60进行氧化，以在第二凹槽51侧壁、第二凹槽51底壁、及第一保护层60上形成第二保护层70。此时，被贯穿底壁的第一凹槽的侧壁由叠层结构40和部分第二半导体材料层21组成，其上形成第一保护层60。
请一并参阅图21，图21为一实施方式中三维存储器的结构示意图。在一实施方式中，被贯穿底壁的第一凹槽50和第二凹槽51形成栅缝隙52。
在一实施方式中，第一保护层60的材质为半导体材料。可选地，第一保护层60的材质包括但不限于硅、锗、硒等半导体材料，对第一保护层60进行氧化后，会使至少部分的第一保护层60变为氧化物。进一步可选地，第一保护层60为多晶硅，当对第一保护层60进行氧化时，会使至少部分的第一保护层60变为氧化硅。
值得注意的是，当需要去除第一凹槽50侧壁或第二凹槽51侧壁、底壁中的某层氧化物时，可能会将至少部分的第一保护层60也一同去除。特别地，将第一保护层60整个去除，露出叠层结构40的隔绝层41和替换层42，从而有利于利用金属钨对替换层42进行替换，以形成堆栈结构44。
请一并参阅图22-图23，图22为本申请又一实施方式中三维存储器的制备方法的工艺流程图。图23为图22中S800对应的结构示意图。在一实施方式中，在S700“在第二凹槽51侧壁、第二凹槽51底壁形成第二保护层70”之后，还包括S800。其中，S800的介绍如下。
S800，去除牺牲层30以形成空隙80。
在一实施方式中，随后可通过被去除底壁后的第一凹槽50和第二凹槽51所组成的栅缝隙52，来将牺牲层30进行去除。可选地，利用湿法蚀刻来将牺牲层30进行去除。
请一并参阅图24-图27，图24为本申请又一实施方式中三维存储器的制备方法的工艺流程图。图25为一实施方式中三维存储器的结构示意图。图26为图24中S810对应的结构示意图。图27为图24中S820对应的结构示意图。在一实施方式中，牺牲层30包括沿远离衬底10方向且层叠设置的第一子牺牲层31、第二子牺牲层32、第三子牺牲层33。S800“去除牺牲层30以形成空隙80”包括S810、S820。其中S810、S820的描述如下。
S810，去除所述第二子牺牲层32；
S820，去除所述第一子牺牲层31、所述第三子牺牲层33、所述第二凹槽51侧壁和所述第二凹槽51底壁的部分所述第二保护层70、及在所述第一保护层60上的全部所述第二保护层70，以形成空隙80。
具体的，去除第二子牺牲层32时，由于第二子牺牲层32夹设于第一子牺牲层31与第三子牺牲层33之间，不会去除第一子牺牲层31下的第一半导体材料层20与第二牺牲层30上的其他结构，如叠层结构40。
进一步地，利用第二凹槽51去除第二子牺牲层32的过程中，由于在第一凹槽50侧壁上的第一保护层60、第二凹槽51侧壁、及第二凹槽51底壁上形成第二保护层70，第二凹槽51侧壁第一半导体材料层20、及第二凹槽51底壁上的第一半导体材料层20不会被去除，第一凹槽50侧壁上的第一保护层60都不会被去除，有效保护了由第一凹槽50和第二凹槽51所组成的栅缝隙52的整体稳定性。
可以理解的，当第一保护层60上全部的第二保护层70被去除时，第一保护层60在第一凹槽50的侧壁上露出，而由于仅去除了在第二凹槽51侧壁、第二凹槽51底壁上的部分第二保护层70，因此在第二凹槽51侧壁和底壁上仍留有部分第二保护层70。
需要说明的是，由于去除牺牲层30形成空隙80后，加之第一凹槽50和第二凹槽51组成了整体的栅缝隙52，因此可能会导致三维存储器1内存在多个空隙80，导致整体结构的不稳定。因此在第二凹槽51侧壁和底壁上留有部分第二保护层70，可以对第二凹槽51与空隙80进行支撑，保持整体结构的稳定性，便于后续制备工艺的进行。
在一实施方式中，第一子牺牲层31、第三子牺牲层33的材质与第二保护层70相同。可选地，由于第一子牺牲层31、第三子牺牲层33、第二保护层70的材料相同，在去除第一子牺牲层31、第三子牺牲层33时会把部分第二保护层70一同去除，可以省略单独去第一保护层60上第二保护层70的步骤，进而有利于减少制备步骤，节约制备时间，提升制备效率。
可选地，第二保护层70的材质为氧化物，第一子牺牲层31、第三子牺牲层33也为氧化物。进一步可选地，第二保护层70的材质为氧化硅，第一子牺牲层31、第三子牺牲层33也为氧化硅。
可选地，第二子牺牲层32的材质包括但不限于氮化硅等材料。
请一并参阅图28-图29，图28为本申请又一实施方式中三维存储器的制备方法的工艺流程图。图29为图28中S900对应的结构示意图。在一实施方式中，在所述S800“去除所述牺牲层30以形成空隙80”之后，还包括S900。其中，S900的介绍如下。
S900，在所述空隙80内形成第三半导体材料层22。
最后本申请只需要在空隙80内形成第三半导体材料层22，第三半导体靠近所述衬底10的一侧接触第一半导体材料层20，第三半导体材料层22远离所述衬底10的一侧接触其他层。在一定条件下，第三半导体材料层22接触第一半导体材料层20可以使两者导通，又或者使得第一半导体材料层20及第三半导体材料层22形成一整体半导体层。可选地，本实施方式可采用化学气相沉积法在空隙80内、第一凹槽50的侧壁上、第二凹槽51的侧壁和底壁上，以及叠层结构40的表面形成第三半导体材料层22。之后便可在被去除底壁后的第一凹槽50和第二凹槽51形成的栅缝隙52内形成阵列公共源极53。
可选地，在一实施方式中，在空隙80内形成第三半导体材料层22，以接触第一半导体材料层20和第二半导体材料层21。
请一并参阅图30-图32，图30为本申请又一实施方式中三维存储器的制备方法的工艺流程图。图31为图30中S910对应的结构示意图。图32为图30中S920对应的结构示意图。在一实施方式中，S900“在所述空隙80内形成第三半导体材料层22”包括S910、S920。其中S910、S920的介绍如下。
S910，在所述第一保护层60上和所述第二保护层70上、及所述空隙80内形成第三半导体材料层22。
S920，去除在所述第一保护层60上和所述第二保护层70上的所述第三半导体材料层22、及第一保护层60，保留所述空隙80内的所述第三半导体材料层22。
具体的，由于第三半导体材料层22需要通过第一凹槽50、第二凹槽51在空隙80内形成，因此，可以直接在第一保护层60和第二保护层70上、及空隙80内形成第三半导体材料层22，然后再去除多余的第三半导体材料层22。
可选地，在去除第一凹槽50侧壁上的第一保护层60后，可使第一凹槽50侧壁上的叠层结构40露出，即使隔绝层41与替换层42露出，便于后续步骤中对替换层42进行替换。同时，保留空隙80内的第三半导体材料层22，以便于第三半导体材料层22导通第一半导体材料层20。
在一实施方式中，第一保护层60的材质与第三半导体材料层22相同。第一保护层60与第三半导体材料层22同为半导体材料，材质相同，在去除第三半导体材料层22时，可以同时去除第一凹槽50侧壁上的第一保护层60，使第一凹槽50侧壁上的叠层结构40露出，减少制备步骤，进而提升三维存储器1的制备效率。
请一并参阅图33-图35，图33为本申请又一实施方式中三维存储器的制备方法的工艺流程图。图34为图33中S110对应的结构示意图。图35为图33中S120对应的结构示意图。在一实施方式中，S100“提供衬底10，在所述衬底10上形成第一半导体材料层20”包括S110、S120。其中，S110、S120的介绍如下。
S110，提供衬底10，在所述衬底10上形成堆叠结构90，所述堆叠结构90包括依次沿远离所述衬底10方向且层叠设置的第一绝缘层91、背部介质层92、及第二绝缘层93。
S120，在所述堆叠结构90上形成第一半导体材料层20。
本实施方式形成在衬底10上形成堆叠结构90，在后续的工艺步骤中，可以作为背部引出技术的基础，背部引出技术会去除衬底10及堆叠结构90的部分结构，在减少三维存储器1层数的同时，避免在栅缝隙52中填充导电材料出现字线(Word Line,WL)和阵列公共源极53(Array Common Source,ACS)短接漏电(short leakage)，同时还可以去除三维存储器1正面的阵列公共源线的引出区域，增加存储区的密度，降低成本。
请一并参阅图36-图39，图36为本申请又一实施方式中三维存储器的制备方法的工艺流程图。图37为图36中S1000对应的结构示意图。图38为图36中S1100对应的结构示意图。图39为图36中S1200对应的结构示意图。在一实施方式中，在S700“在所述第二凹槽51侧壁、所述第二凹槽51底壁形成第二保护层70”之后，还包括S1000、S1100、S1200，可选地S1000、S1100、S1200也可以在步骤S900之后。其中，S1000、S1100、S1200的介绍如下。
S1000，去除所述衬底10、所述第一绝缘层91；
S1100，形成贯穿所述第二绝缘层93、所述背部介质层92并延伸至所述第一半导体材料层20内的第三凹槽94，以使所述第一半导体材料层20从所述第三凹槽94底壁露出；
S1200，去除所述背部介质层92，在所述第二绝缘层93、所述第三凹槽94侧壁、及从所述第三凹槽94底壁露出的所述第一半导体材料层20上形成背部导电层95。
在一实施方式中，去除背部的衬底10和第一绝缘层91、以显露出背部介质层92表面，形成贯穿第二绝缘层93、背部介质层92并延伸至第一半导体材料层20内的第三凹槽94，以使第一半导体材料层20从第三凹槽94底壁露出；接着，去除所述背部介质层92，在第二绝缘层93、所述第三凹槽94侧壁、及从第三凹槽94底壁露出的第一半导体材料层20上形成的背部导电层95，背部导电层95与第一半导体材料层20电连接，以实现背部引出构架。
具体的，本申请采用SONO Less结合背部引出架构，极大的降低高层数3DNand产品的工艺挑战，便于三维存储器1的制备，操作难度较低。
可选地，在第三凹槽94内的背部导电层95与从第三凹槽94底壁露出的第一半导体材料层20之间还夹设有导电接触层96。
在一实施方式中，导电接触层的形成步骤为在第三凹槽94底壁露出的第一半导体材料层20上形成导电接触层96。之后去除背部介质层92，在第二绝缘层93、第三凹槽94侧壁、及从第三凹槽94底壁露出的导电接触层96上形成背部导电层95。
可选地，利用机械化学研磨工艺去除背部的衬底10。
除了上述三维存储器1的制备方法，本申请实施方式还提供了一种三维存储器1。本申请的三维存储器1及三维存储器1的制备方法都可以实现本申请的优点，二者可以一起使用，当然也可以单独使用，本申请对此没有特别限制。例如，作为一种选择，可以使用上文提供的三维存储器1的制备方法来制备下文的三维存储器1。请一并参阅图40，图40为又一实施方式中三维存储器的结构示意图。所述三维存储器1包括：
基体11；
设于所述基体11上的第一半导体材料层20；
设于所述第一半导体材料层20上的第三半导体材料层22；
设于所述第三半导体材料层22上的堆栈结构44；
贯穿所述堆栈结构44、所述第三半导体材料层22并延伸至所述第一半导体材料层20内的栅缝隙52；
设于所述栅缝隙52对应所述第一半导体材料层20所在侧壁上、及所述栅缝隙52底壁上的第二保护层70。
本实施方式提供的三维存储器1，通过在栅缝隙52对应第一半导体材料层20所在侧壁上、及栅缝隙52底壁上设置第二保护层70，提供第一半导体材料层20与栅缝隙52之间的结构支撑。另外，由于第三半导体材料层22与第一半导体材料层20相邻，第二保护层70还可以用于维持第三半导体材料层22与第一半导体材料层20之间的结构稳定性。同时，利用第二保护层70对底部层结构的保护可以为如堆栈结构44等顶部层结构提供有效的支撑基础，有利于增加三维存储器1的结构稳定性，从而提高三维存储器1的质量。
可选地，基体11可以为单层结构，也可以是由多层结构叠加或连接形成的层结构，在此并不对此进行严格限制。
请一并参阅图41，图41为又一实施方式中三维存储器的结构示意图。在一实施方式中，三维存储器1还包括夹设于堆栈结构44与第三半导体材料层22之间的第二半导体材料层21，第二保护层70还设于栅缝隙52对应第二半导体材料层21靠近第三半导体材料层22所在的部分侧壁上。
具体的，由于第二保护层70还设于栅缝隙52对应第二半导体材料层21靠近第三半导体材料层22所在的部分侧壁上，该部分的第二保护层70可以用于提供第二半导体材料层21与栅缝隙52之间的结构支撑，还可以用于维持第二半导体材料层21与第三半导体材料层22之间的结构稳定性，从而达到多个半导体材料层整体结构稳定的目的。
请继续参阅图41。在一实施方式中，三维存储器1还包括贯穿堆栈结构44并延伸至第一半导体材料层20内的NAND串97，NAND串97包括沟道层98、以及设于沟道层98外侧的存储器层99，第三半导体材料层22贯穿存储器层99且接触沟道层98。可以理解的，第三半导体材料层22贯穿存储器层99且接触沟道层98可以实现第三半导体材料层22与NAND串97之间的电连接，由于第一半导体材料层20与第三半导体材料层22连接，进而实现背部引出技术。
可选地，叠层结构40包括一个或多个堆叠对43，其中，每个堆叠对43包括隔绝层41和替换层42，所述隔绝层41的材质可为氧化物，例如氧化硅。替换层42的材质可为氮化物，例如氮化硅。并且所述替换层42后续会被金属(例如钨)进行替换从而制备成栅极层，最终使中间态的叠层结构40变成最终态的堆栈结构44。并且最靠近衬底10的栅极层可以作为底部选择栅极从而对三维存储器1进行控制。
请继续参阅图41。在一实施方式中，三维存储器1还包括第三凹槽94，基体11包括相连接的第二绝缘层93和背部导电层95，第二绝缘层93连接第一半导体材料层20，第三凹槽94贯穿第二绝缘层93并延伸至第一半导体材料层20内，背部导电层95设于第二绝缘层93、第三凹槽94侧壁、及从第三凹槽94底壁露出的第一半导体材料层20上。
需要说明的是，在前述三维存储器1的制备方法中，第三凹槽94为贯穿背部介质层92、第二绝缘层93并延伸至第一半导体材料层20内而形成，而本实施方式的第三凹槽94仅贯穿第二绝缘层93并延伸至第一半导体材料层20内，这是因为在具体的三维存储器1的制备方法中，组成原第三凹槽94侧壁的背部介质层92被去除了，保留下不含背部介质层92的第三凹槽94即为本实施方式的第三凹槽94。
具体的，本申请采用SONO Less的前提下，第三凹槽94贯穿第二绝缘层93并延伸至第一半导体材料层20内，背部导电层95设于第二绝缘层93、第三凹槽94侧壁、及从第三凹槽94底壁露出的第一半导体材料层20上，可以实现SONO Less与背部引出技术的结合，极大的降低高层数3D Nand产品的工艺挑战，便于三维存储器1的制备，操作难度较低。
请继续参阅图41。在一实施方式中，所述三维存储器1还包括导电接触层96，所述导电接触层96设于所述第三凹槽94内并夹设于所述第一半导体材料层20与所述背部导电层95之间。可以理解的，背部导电层95和第一半导体材料层20通过导电接触层96进行接触，可以提升背部导电层95和第一半导体材料层20之间的导电性能，从而达到提升三维存储器1整体电性能的效果。
本申请还提供了一种电子设备，所述电子设备包括处理器和如本申请上述实施方式提供的三维存储器1，所述处理器用于向所述三维存储器1中写入数据和读取数据。
本申请还提供了一种电子设备，包括本申请提供的三维存储器1。具体而言，电子设备可以为电子计算机、智能手机、智能电视、智能机顶盒、智能路由器、电子数码相机等具有存储装置的设备。本申请的电子设备通常还包括处理器、输入输出装置、显示装置等。本申请提供的三维存储器1通过封装等工艺制作形成闪存等存储装置，存储装置用于存储文件或数据，并供处理器调用。具体而言，处理器可以向存储装置，即本申请提供的三维存储器1中写入数据，也可以从存储装置，即本申请提供的三维存储器1中读取数据。输入输出装置用于输入指令或输出信号，显示装置将信号可视化，实现电子设备的各种功能。本申请提供的电子设备，通过采用本申请上述实施方式提供的三维存储器1，可提高三维存储器1与电子设备电学性能的稳定性，提高电子设备的质量。
以上对本申请实施方式所提供的内容进行了详细介绍，本文对本申请的原理及实施方式进行了阐述与说明，以上说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (21)

1.一种三维存储器的制备方法，其特征在于，所述制备方法包括：
提供衬底，在所述衬底上形成第一半导体材料层；
在所述第一半导体材料层上形成牺牲层；
在所述牺牲层上形成叠层结构；
形成贯穿所述叠层结构的第一凹槽；
在所述第一凹槽侧壁形成第一保护层；
形成贯穿所述第一凹槽底壁、所述牺牲层并延伸至所述第一半导体材料层内的第二凹槽；
在所述第二凹槽侧壁、所述第二凹槽底壁形成第二保护层；其中，所述牺牲层在所述第二凹槽侧壁露出。
2.如权利要求1所述的三维存储器的制备方法，其特征在于，“在所述第二凹槽侧壁、所述第二凹槽底壁形成第二保护层”包括：
在所述第二凹槽侧壁、所述第二凹槽底壁、及所述第一保护层上形成第二保护层。
3.如权利要求1所述的三维存储器的制备方法，其特征在于，“在所述牺牲层上形成叠层结构”包括
在所述牺牲层上形成第二半导体材料层；
在所述第二半导体材料层上形成叠层结构；
“形成贯穿所述叠层结构的第一凹槽”包括：
形成贯穿所述叠层结构并延伸至所述第二半导体材料层内的第一凹槽；
“形成贯穿所述第一凹槽底壁、所述牺牲层并延伸至所述第一半导体材料层内的第二凹槽”包括：
蚀刻去除所述第一凹槽底壁下的所述第二半导体材料层、所述牺牲层、部分所述第一半导体材料层，形成贯穿所述第一凹槽底壁、所述牺牲层并延伸至所述第一半导体材料层内的第二凹槽。
4.如权利要求1所述三维存储器的制备方法，其特征在于，“在所述第一凹槽侧壁上形成第一保护层”包括：
在所述第一凹槽侧壁、所述第一凹槽底壁形成第一保护层；
“形成贯穿所述第一凹槽底壁、所述牺牲层并延伸至所述第一半导体材料层内的第二凹槽”包括：
蚀刻去除所述第一凹槽底壁下的所述第一保护层、所述牺牲层、部分所述第一半导体材料层，形成贯穿所述第一凹槽底壁、所述牺牲层并延伸至所述第一半导体材料层内的第二凹槽。
5.如权利要求1所述三维存储器的制备方法，其特征在于，被贯穿所述底壁的所述第一凹槽和所述第二凹槽形成栅缝隙。
6.如权利要求2所述的三维存储器的制备方法，其特征在于，所述第二保护层在所述第二凹槽侧壁的厚度大于所述第二保护层在所述第一保护层上的厚度。
7.如权利要求2所述的三维存储器的制备方法，其特征在于，所述第一保护层的材质为半导体材料。
8.如权利要求7所述的三维存储器的制备方法，其特征在于，“在所述第二凹槽侧壁、所述第二凹槽底壁、及所述第一保护层上形成第二保护层”包括：
对靠近所述第二凹槽底壁的部分所述第一半导体材料层、靠近所述第二凹槽侧壁的部分所述第一半导体材料层、及所述第一凹槽侧壁上的部分所述第一保护层进行氧化，以在所述第二凹槽侧壁、所述第二凹槽底壁、及所述第一保护层上形成第二保护层。
9.如权利要求2所述的三维存储器的制备方法，其特征在于，在所述“在所述第二凹槽侧壁、所述第二凹槽底壁形成第二保护层”之后，还包括：
去除所述牺牲层以形成空隙。
10.如权利要求9所述的三维存储器的制备方法，其特征在于，所述牺牲层包括沿远离所述衬底方向且层叠设置的第一子牺牲层、第二子牺牲层、第三子牺牲层；
“去除所述牺牲层以形成空隙”包括：
去除所述第二子牺牲层；
去除所述第一子牺牲层、所述第三子牺牲层、所述第二凹槽侧壁和所述第二凹槽底壁的部分所述第二保护层、及在所述第一保护层上的全部所述第二保护层，以形成空隙。
11.如权利要求10所述的三维存储器的制备方法，其特征在于，所述第一子牺牲层、所述第三子牺牲层的材质与所述第二保护层相同。
12.如权利要求9所述的三维存储器的制备方法，其特征在于，在所述“去除所述牺牲层以形成空隙”之后，还包括：
在所述空隙内形成第三半导体材料层。
13.如权利要求12所述三维存储器的制备方法，其特征在于，“在所述空隙内形成第三半导体材料层”包括：
在所述第一保护层上和所述第二保护层上、及所述空隙内形成第三半导体材料层；
去除在所述第一保护层上和所述第二保护层上的所述第三半导体材料层、及所述第一保护层，保留所述空隙内的所述第三半导体材料层。
14.如权利要求13所述三维存储器的制备方法，其特征在于，所述第一保护层的材质与所述第三半导体材料层相同。
15.如权利要求1所述三维存储器的制备方法，其特征在于，“提供衬底，在所述衬底上形成第一半导体材料层”包括：
提供衬底，在所述衬底上形成堆叠结构，所述堆叠结构包括依次沿远离所述衬底方向且层叠设置的第一绝缘层、背部介质层、及第二绝缘层；
在所述堆叠结构上形成第一半导体材料层。
16.如权利要求15所述三维存储器的制备方法，其特征在于，在“在所述第二凹槽侧壁、所述第二凹槽底壁形成第二保护层”之后，还包括：
去除所述衬底、所述第一绝缘层；
形成贯穿所述背部介质层、所述第二绝缘层并延伸至所述第一半导体材料层内的第三凹槽，以使所述第一半导体材料层从所述第三凹槽底壁露出；
去除所述背部介质层，在所述第二绝缘层、所述第三凹槽侧壁、及从所述第三凹槽底壁露出的所述第一半导体材料层上形成背部导电层。
17.一种三维存储器，其特征在于，所述三维存储器包括：
基体；
设于所述基体上的第一半导体材料层；
设于所述第一半导体材料层上的第三半导体材料层；
设于所述第三半导体材料层上的堆栈结构；
夹设于所述堆栈结构与所述第三半导体材料层之间的第二半导体材料层；
贯穿所述堆栈结构、所述第二半导体材料层、所述第三半导体材料层并延伸至所述第一半导体材料层内的栅缝隙；
设于所述栅缝隙对应所述第一半导体材料层所在侧壁上、及所述栅缝隙底壁上的第二保护层；所述第二保护层还设于所述栅缝隙对应所述第二半导体材料层靠近所述第三半导体材料层所在的部分侧壁上。
18.如权利要求17所述的三维存储器，其特征在于，所述三维存储器还包括贯穿所述堆栈结构并延伸至所述第一半导体材料层内的NAND串，所述NAND串包括沟道层、以及设于所述沟道层外侧的存储器层，所述第三半导体材料层贯穿所述存储器层且接触所述沟道层。
19.如权利要求17所述的三维存储器，其特征在于，所述三维存储器还包括第三凹槽，所述基体包括相连接的第二绝缘层和背部导电层，所述第二绝缘层连接所述第一半导体材料层，所述第三凹槽贯穿所述第二绝缘层并延伸至所述第一半导体材料层内，所述背部导电层设于所述第二绝缘层、所述第三凹槽侧壁、及从所述第三凹槽底壁露出的所述第一半导体材料层上。
20.如权利要求19所述的三维存储器，其特征在于，所述三维存储器还包括导电接触层，所述导电接触层设于所述第三凹槽内并夹设于所述第一半导体材料层与所述背部导电层之间。
21.一种电子设备，其特征在于，所述电子设备包括处理器和如权利要求17-20任一项所述的三维存储器，所述处理器用于向所述三维存储器中写入数据和读取数据。
CN202110732638.4A 2021-06-29 2021-06-29 三维存储器及其制备方法、电子设备 Active CN113488479B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110732638.4A CN113488479B (zh) 2021-06-29 2021-06-29 三维存储器及其制备方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110732638.4A CN113488479B (zh) 2021-06-29 2021-06-29 三维存储器及其制备方法、电子设备

Publications (2)

Publication Number Publication Date
CN113488479A CN113488479A (zh) 2021-10-08
CN113488479B true CN113488479B (zh) 2022-07-12

Family

ID=77936822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110732638.4A Active CN113488479B (zh) 2021-06-29 2021-06-29 三维存储器及其制备方法、电子设备

Country Status (1)

Country Link
CN (1) CN113488479B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019167635A1 (ja) * 2018-02-28 2019-09-06 東京エレクトロン株式会社 ３次元半導体記憶装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160094186A (ko) * 2015-01-30 2016-08-09 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조방법
US10636806B2 (en) * 2016-05-23 2020-04-28 SK Hynix Inc. Semiconductor device and manufacturing method thereof
US9978768B2 (en) * 2016-06-29 2018-05-22 Sandisk Technologies Llc Method of making three-dimensional semiconductor memory device having laterally undulating memory films
US10020363B2 (en) * 2016-11-03 2018-07-10 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
KR102598728B1 (ko) * 2018-04-12 2023-11-07 에스케이하이닉스 주식회사 반도체 장치의 제조방법
KR102653939B1 (ko) * 2018-11-27 2024-04-02 삼성전자주식회사 수직형 메모리 장치의 제조 방법
KR20200126686A (ko) * 2019-04-30 2020-11-09 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
CN111785731A (zh) * 2020-06-18 2020-10-16 长江存储科技有限责任公司 三维存储器及制备方法、电子设备
CN111785732B (zh) * 2020-06-18 2021-04-20 长江存储科技有限责任公司 三维存储器及制备方法、电子设备
CN112071857B (zh) * 2020-08-11 2023-09-12 长江存储科技有限责任公司 三维存储器及其制备方法
CN112185977B (zh) * 2020-09-27 2021-10-19 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN112331660B (zh) * 2020-10-23 2022-04-19 长江存储科技有限责任公司 一种三维存储器及其制作方法
CN112768467B (zh) * 2021-01-20 2024-04-05 长江存储科技有限责任公司 一种三维存储器及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019167635A1 (ja) * 2018-02-28 2019-09-06 東京エレクトロン株式会社 ３次元半導体記憶装置の製造方法

Also Published As

Publication number Publication date
CN113488479A (zh) 2021-10-08

Similar Documents

Publication Publication Date Title
CN113707665B (zh) 存储器及其形成方法
WO2015032195A1 (zh) 一种半浮栅器件的制造方法
CN113394229B (zh) 3d nand存储器及其形成方法
CN110289265B (zh) 3d nand存储器的形成方法
CN110289263B (zh) 3d nand存储器及其形成方法
TWI758018B (zh) 三維記憶體元件中具有突出部分的通道結構及其製作方法
US20130009276A1 (en) Methods of filling isolation trenches for semiconductor devices and resulting structures
CN111508966B (zh) 三维存储器及其制备方法
CN110379789B (zh) 一种三维存储器及其制造方法
CN111785731A (zh) 三维存储器及制备方法、电子设备
CN112038349A (zh) 用于形成三维存储器件的沟道孔的方法以及三维存储器件
CN113488479B (zh) 三维存储器及其制备方法、电子设备
CN116053204B (zh) 半导体结构及其制备方法、存储器及电子设备
CN108598081B (zh) 三维存储器件及其制造方法
CN112885839B (zh) 三维存储器及制备方法、电子设备
CN116156893A (zh) 半导体装置与其制作方法
CN116097919A (zh) 三维存储器的制备方法
CN112151548B (zh) 三维存储器及其制备方法、电子设备
US20230389268A1 (en) Semiconductor structure and manufacturing method thereof
WO2023082037A1 (zh) 三维存储器及其制备方法
US20240234541A9 (en) Semiconductor device and method for manufacturing the same
KR20010016698A (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
WO2023231059A1 (zh) 半导体结构及其制作方法
US20230118976A1 (en) Semiconductor device and method of fabricating the same
CN114121986A (zh) 三维存储器及其制备方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant