CN113394298A - 一种超低比导通电阻的ldmos器件及其制造方法 - Google Patents
一种超低比导通电阻的ldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN113394298A CN113394298A CN202110698510.0A CN202110698510A CN113394298A CN 113394298 A CN113394298 A CN 113394298A CN 202110698510 A CN202110698510 A CN 202110698510A CN 113394298 A CN113394298 A CN 113394298A
- Authority
- CN
- China
- Prior art keywords
- region
- oxide layer
- layer
- etching
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 229920005591 polysilicon Polymers 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 210000000746 body region Anatomy 0.000 claims abstract description 27
- 238000002161 passivation Methods 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims description 52
- 238000000151 deposition Methods 0.000 claims description 30
- 238000005468 ion implantation Methods 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 23
- 238000001259 photo etching Methods 0.000 claims description 20
- 238000000407 epitaxy Methods 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims description 18
- 238000007254 oxidation reaction Methods 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 12
- 239000007943 implant Substances 0.000 claims description 10
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 230000008569 process Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 241001089723 Metaphycus omega Species 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种超低比导通电阻的LDMOS器件及其制造方法，包括绝缘层以及位于其上方的第一种掺杂类型的半导体、分别位于半导体上表面的耐压层、氧化层和N+多晶硅分立栅、位于氧化层上方的N+多晶硅栅、位于耐压层上方的第二种掺杂类型的沟道体区、位于第二种掺杂类型的沟道体区上方且重掺杂的第一种掺杂类型的源极欧姆接触区、覆盖于半导体以及氧化层上的钝化层、设置在沟道体区内并且和源极欧姆接触区接触的重掺杂的第二种掺杂类型的体接触区以及设置在所述钝化层上的源极金属，所述N+多晶硅栅和半导体之间设有栅氧化层；本发明实现电荷补偿，提高器件击穿电压，同时，极大地缩小器件横向尺寸，降低器件比导通电阻，提高系统效率。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种超低比导通电阻的LDMOS器件及其制造方法。
背景技术
功率LDMOS由于其优越的开关性能、便于和低压逻辑器件集成等优势被广泛应用于中低压功率集成电路。传统结构虽然可以获得较低的比导通电阻，但是其耐压区多采用RESURF技术，该技术的耐压区需要横向耐压，从而元胞横向尺寸很大，比导通电阻较高，不利于系统效率的提高。
发明内容
为了解决上述技术问题，本发明提供了一种超低比导通电阻的LDMOS器件及其制造方法。
本发明解决上述技术问题的技术方案如下：一种超低比导通电阻的LDMOS器件，包括绝缘层、位于绝缘层上方的重掺杂的第一种掺杂类型的半导体、分别位于重掺杂的第一种掺杂类型的半导体上表面的耐压层、重掺杂的第一种导电类型的漏极连通区、氧化层和N+多晶硅分立栅、位于氧化层上方的N+多晶硅栅、位于耐压层上方的第二种掺杂类型的沟道体区、位于第二种掺杂类型的沟道体区上方且重掺杂的第一种掺杂类型的源极欧姆接触区、分别覆盖于源极欧姆接触区、栅氧化层、氧化层、N+多晶硅栅以及N+多晶硅分立栅上的钝化层、设置在沟道体区内并且和源极欧姆接触区接触的重掺杂的第二种掺杂类型的体接触区以及设置在钝化层上的源极金属，
源极金属分别和源极欧姆接触区以及体接触区接触，N+多晶硅栅和半导体区域之间设有栅氧化层，且栅氧化层分别与氧化层、沟道体区、耐压层及源极欧姆接触区相接触，源极金属还和所述多晶硅分立栅接触，钝化层还位于多晶硅栅和源极金属之间，氧化层的外围设置有漏极连通区，漏极连通区的上表面设置有源极欧姆接触区，且位于漏极连通区上表面的源极欧姆接触区的上方设置有漏极金属。
进一步地，耐压层沿其纵向为线性变掺杂，且其掺杂由靠近该器件的表面到衬底线性增大。
进一步地，耐压层沿其纵向为近似线性变掺杂，且其掺杂由靠近该器件的表面到衬底近似线性增大。
本发明还提供了一种超低比导通电阻的分立栅LDMOS器件的制造方法，包括以下步骤：
S1：首先在第一种或者第二种导电类型的起始半导体区进行一次外延，然后进行第一次第一种导电类型的离子注入；
S2：重复S1中外延和第一种导电类型的离子注入直至第N次外延和第N次第一种导电类型的离子注入完成，且N不小于2；
S3：光刻曝光刻槽区域，采用干法刻蚀一部分硅，刻蚀深度在1-2um之间；随后淀积一层薄SiN，并对该SiN进行干法刻蚀，其刻蚀厚度不小于淀积的SiN的厚度，但保留槽侧壁的SiN不被刻蚀；
S4：继续干法刻蚀硅直至刻蚀深度达到第一种或者第二种导电类型的起始半导体区，离子注入第一种导电类型杂质形成第一种导电类型的重掺杂区域；去除光刻胶；然后，光刻曝光，采用斜角离子注入第一种导电类型杂质，在刻蚀出的深槽的一侧壁形成另一个第一种导电类型的重掺杂区域，该区域即为漏极连通区；
S5：通过热氧化形成氧化层，去除掩膜层以及去除侧壁SiN；再进行第二种导电类型的离子注入形成沟道体区，同时，在热氧化过程中S4中重掺杂的第一种导电类型杂质区域扩散覆盖掉原来的起始半导体区，同时另一种重掺杂第一种导电类型区域通过扩散将多次外延的区域变成一个整体的漏极连通区。并且，S2中通过多次离子注入的杂质扩散形成掺杂由表面向下线性或近似线性增加的耐压层；
S6：通过热氧化形成30nm-100nm的牺牲氧化层，然后淀积N+多晶硅分立栅，并刻蚀N+多晶硅分立栅直至牺牲氧化层和氧化层裸露出来；
S7:刻蚀牺牲氧化层，然后热氧形成栅氧化层；淀积N+多晶硅栅，刻蚀N+多晶硅删直至沟道体区表面的栅氧化层裸露出来；随后重掺杂的第一种导电类型的离子注入形成源极欧姆接触区；
S8：淀积钝化层并光刻曝光，分别通过干法刻蚀钝化层、刻蚀栅氧化层及刻蚀硅，刻蚀硅深度0.3-1um，然后重掺杂的第二种导电类型的离子注入形成体接触区；
S9：淀积金属，并和源极欧姆接触区、体接触区以及位于漏极连通区上表面的源极欧姆接触区接触；然后，光刻曝光，刻蚀金属，形成源极金属和漏极金属，退火形成合金。
一种超低比导通电阻的LDMOS器件的制造方法，包括以下步骤：
S1：在第一种导电类型或者第二种的起始半导体区上进行一次外延；
S2：进行N次不同注入能量和剂量的第一种导电类型的离子注入；且第一次注入的能量和剂量到第N次注入的能量和剂量逐渐降低；
S3：光刻曝光刻槽区域，采用干法刻蚀一部分硅，刻蚀深度在1-2um之间；随后淀积一层薄SiN，并对该SiN进行干法刻蚀，其刻蚀厚度不小于淀积的SiN的厚度，但保留槽侧壁的SiN不被刻蚀；
S4：继续干法刻蚀硅直至刻蚀深度达到所述第一种导电类型或者第二种的起始半导体区，离子注入第一种导电类型杂质形成第一种导电类型的重掺杂区域；去除光刻胶；然后，光刻曝光，采用斜角离子注入第一种导电类型杂质，在刻蚀出的深槽的一侧壁形成另一个第一种导电类型的重掺杂区域，该区域即为漏极连通区；
S5：通过热氧化形成氧化层，去除掩膜层以及去除侧壁SiN；再进行第二种导电类型的离子注入形成沟道体区，同时，在热氧化过程中S4中重掺杂的第一种导电类型杂质区域扩散覆盖掉原来的起始半导体区，同时另一种重掺杂第一种导电类型区域通过扩散将多次外延的区域变成一个整体的漏极连通区；并且，S2中通过多次离子注入的杂质扩散形成掺杂由表面向下线性或近似线性增加的耐压层；
S6：通过热氧化形成30nm-100nm的牺牲氧化层，然后淀积N+多晶硅分立栅，并刻蚀N+多晶硅分立栅直至牺牲氧化层和氧化层裸露出来；
S7:刻蚀牺牲氧化层，然后热氧形成栅氧化层；淀积N+多晶硅栅，刻蚀N+多晶硅删直至沟道体区表面的栅氧化层裸露出来；随后重掺杂的第一种导电类型的离子注入形成源极欧姆接触区；
S8：淀积钝化层并光刻曝光，分别通过干法刻蚀钝化层、刻蚀栅氧化层及刻蚀硅，刻蚀硅深度0.3-1um，然后重掺杂的第二种导电类型的离子注入形成体接触区；
S9：淀积金属，并和源极欧姆接触区、体接触区以及位于漏极连通区上表面的源极欧姆接触区接触；然后，光刻曝光，刻蚀金属，形成源极金属和漏极金属，退火形成合金。
本发明具有以下有益效果：本发明所提供的一种超低比导通电阻的LDMOS器件及其制造方法，其结构可靠，制造方便，通过线性变掺杂区域和分立栅形成的纵向场板实现电荷补偿，从而使击穿时电场分布为矩形，提高器件击穿电压，并且将横向耐压完全转换为纵向耐压，器件的横向宽度显著减小，比导通电阻显著降低。可以极大地降低功率器件应用时的导通损耗，提高系统效率等。并且，提供多种不同的实现纵向线性变掺杂的制作方案，大大增加了对具有不同性能要求的器件的制作的灵活度。
附图说明
图1为本发明中LDMOS器件实施例一结构示意图；
图2为本发明中制作实施例一的LDMOS器件的制作方法流程图；
图3为本发明中制作实施例一的LDMOS器件的制作方法流程图；
图4为本发明中制作实施例一的LDMOS的理论比导通电阻和传统硅极限的对比图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
实施例一：如图1所示，一种超低比导通电阻的LDMOS器件，包括绝缘层14、位于绝缘层14上方的重掺杂的第一种掺杂类型的半导体15、分别位于所述半导体15上表面的耐压层2、重掺杂的第一种导电类型的漏极连通区12、氧化层3和N+多晶硅分立栅4、位于氧化层3上方的N+多晶硅栅10、位于耐压层2上方的第二种掺杂类型的沟道体区5、位于第二种掺杂类型的沟道体区5上方且重掺杂的第一种掺杂类型的源极欧姆接触区6、分别覆盖于源极欧姆接触区6、栅氧化层11、部分氧化层3、N+多晶硅栅10以及N+多晶硅分立栅4上的钝化层9、设置在沟道体区5内并且和源极欧姆接触区6接触的重掺杂的第二种掺杂类型的体接触区7以及设置在钝化层上的源极金属8，源极金属8分别和所述源极欧姆接触区6以及所述体接触区7接触，N+多晶硅栅10和半导体区域之间设有栅氧化层11，且栅氧化层11分别与氧化层3、沟道体区5及源极欧姆接触区6相接触，源极金属8还和多晶硅分立栅4接触，钝化层9还位于所述多晶硅栅10和源极金属8之间，氧化层3的外围设置有漏极连通区12，漏极连通区12上表面设置有,源极欧姆接触区6，且位于漏极连通区上表面的源极欧姆接触区6上方设置有漏极金属13。
耐压层2沿其纵向为线性变掺杂或近似线性变掺杂，且其掺杂由靠近该器件的表面到衬底线性或近似线性增大。
实施例二：如图2所示，该实施例提供了一种超低比导通电阻的LDMOS器件的制造方法，采用通过多步外延和多次离子注入方式制作实施例一中的器件结构，包括以下步骤：
S1：首先在第一种或者第二种导电类型的起始半导体区1上进行一次外延，然后进行第一次第一种导电类型的离子注入；
S2：重复S1中外延和第一种导电类型的离子注入直至第N次外延和第N次第一种导电类型的离子注入完成，且N不小于2；
S3：光刻曝光刻槽区域，采用干法刻蚀一部分硅，刻蚀深度在1-2um之间；随后淀积一层薄SiN，并对该SiN进行干法刻蚀，其刻蚀厚度不小于淀积的SiN的厚度，但保留槽侧壁的SiN不被刻蚀；
S4：继续干法刻蚀硅直至刻蚀深度达到起始半导体区1，离子注入第一种导电类型杂质形成重掺杂区域，该区域即为半导体15；去除光刻胶；然后，光刻曝光，采用斜角离子注入第一种导电类型杂质，在刻蚀出的深槽的一侧壁形成第一种导电类型的重掺杂区域，该区域即为漏极连通区12；
S5：通过热氧化形成氧化层3，去除掩膜层以及去除侧壁SiN；再进行第二种导电类型的离子注入形成沟道体区5，同时，在热氧化过程中第一种导电类型杂质区域15扩散覆盖掉原来的起始半导体区1，同时重掺杂区域通过扩散将多次外延的区域变成一个整体的漏极连通区12。并且，S2中通过多次离子注入的杂质扩散形成掺杂由表面向下线性或近似线性增加的耐压层2；
S6：通过热氧化形成30nm-100nm的牺牲氧化层，然后淀积N+多晶硅分立栅4，并刻蚀N+多晶硅分立栅4直至牺牲氧化层和氧化层3裸露出来；
S7:刻蚀牺牲氧化层，然后热氧形成栅氧化层11；淀积N+多晶硅10，刻蚀N+多晶硅10直至体区5表面的栅氧化层11裸露出来；随后重掺杂的第一种导电类型的离子注入形成源极欧姆接触区6；
S8：淀积钝化层9并光刻曝光，分别通过干法刻蚀钝化层9、刻蚀氧化层11及刻蚀硅，刻蚀硅深度0.3-1um，然后重掺杂的第二种导电类型的离子注入形成体接触区7；
S9：淀积金属，并和源极欧姆接触区6、体接触区7以及位于漏极连通区上表面的源极欧姆接触区6接触；然后，光刻曝光，刻蚀金属，形成源极金属8和漏极金属13，退火形成合金。
实施例三：该实施例采用多次不同能量和剂量的离子注入形成实施例一中的器件结构。具体包括以下步骤：
S1：在第一种导电类型或者第二种的起始半导体区1上进行一次外延；
S2：进行N次不同注入能量和剂量的第一种导电类型的离子注入；且第一次注入的能量和剂量到第N次注入的能量和剂量逐渐降低；
S3：光刻曝光刻槽区域，采用干法刻蚀一部分硅，刻蚀深度在1-2um之间；随后淀积一层薄SiN，并对该SiN进行干法刻蚀，其刻蚀厚度不小于淀积的SiN的厚度，但保留槽侧壁的SiN不被刻蚀；
S4：继续干法刻蚀硅直至刻蚀深度达到起始半导体区1，离子注入第一种导电类型杂质形成重掺杂区域，该区域即为半导体15；去除光刻胶；然后，光刻曝光，采用斜角离子注入第一种导电类型杂质，在刻蚀出的深槽的一侧壁形成第一种导电类型的重掺杂区域，该区域即为漏极连通区12；
S5：通过热氧化形成氧化层3，去除掩膜层以及去除侧壁SiN；再进行第二种导电类型的离子注入形成沟道体区5，同时，在热氧化过程中第一种导电类型杂质区域15扩散覆盖掉原来的起始半导体区1，同时重掺杂区域12通过扩散将多次外延的区域变成一个整体的漏极连通区12。并且，S2中通过多次离子注入的杂质扩散形成掺杂由表面向下线性或近似线性增加的耐压层2；
S6：通过热氧化形成30nm-100nm的牺牲氧化层，然后淀积N+多晶硅分立栅4，并刻蚀N+多晶硅分立栅4直至牺牲氧化层和氧化层3裸露出来；
S7:刻蚀牺牲氧化层，然后热氧形成栅氧化层11；淀积N+多晶硅10，刻蚀N+多晶硅10直至体区5表面的栅氧化层11裸露出来；随后重掺杂的第一种导电类型的离子注入形成源极欧姆接触区6；
S8：淀积钝化层9并光刻曝光，分别通过干法刻蚀钝化层9、刻蚀氧化层11及刻蚀硅，刻蚀硅深度0.3-1um，然后重掺杂的第二种导电类型的离子注入形成体接触区7；
S9：淀积金属，并和源极欧姆接触区6、体接触区7以及位于漏极连通区上表面的源极欧姆接触区6接触；然后，光刻曝光，刻蚀金属，形成源极金属8和漏极金属13，退火形成合金。
图4为实施例1在不同氧化层3宽度Tox下通过改变耐压区2的宽度得到的本发明理论比导通电阻Ron,sp和击穿电压BV的关系曲线与硅极限对比图。其中，假设多晶硅分立栅4一半宽度为0.5μm,漏极连通区12宽度为0.5μm。从图可知，本发明的LDMOS的比导通电阻比硅极限显著降低，例如300V时，Ron,sp从17.1mΩcm2降低到1.05mΩcm2，降低了94％。
此外，说明书附图中的图2至图3中所对应的(A)-(I)即为本文中的S1-S9。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种超低比导通电阻的LDMOS器件，其特征在于，包括绝缘层(14)、位于绝缘层(14)上方的重掺杂的第一种掺杂类型的半导体(15)、分别位于所述半导体(15)上表面的耐压层(2)、重掺杂的第一种导电类型的漏极连通区(12)、氧化层(3)和N+多晶硅分立栅(4)、位于所述氧化层(3)上方的N+多晶硅栅(10)、位于所述耐压层(2)上方的第二种掺杂类型的沟道体区(5)、位于所述第二种掺杂类型的沟道体区(5)上方且重掺杂的第一种掺杂类型的源极欧姆接触区(6)、分别覆盖于源极欧姆接触区(6)、栅氧化层(11)、氧化层(3)、N+多晶硅栅(10)以及N+多晶硅分立栅(4)上的钝化层(9)、设置在所述沟道体区(5)内并且和源极欧姆接触区(6)接触的重掺杂的第二种掺杂类型的体接触区(7)以及设置在所述钝化层(9)上的源极金属(8)；
所述源极金属(8)分别和所述源极欧姆接触区(6)以及所述体接触区(7)接触，所述栅氧化层(11)设置在所述N+多晶硅栅(10)和半导体区域之间，且所述栅氧化层(11)分别与所述氧化层(3)、沟道体区(5)、耐压层(2)及源极欧姆接触区(6)相接触，所述源极金属(8)还和所述多晶硅分立栅(4)接触，所述钝化层(9)还位于所述多晶硅栅(10)和源极金属(8)之间，所述氧化层(3)的外围设置有漏极连通区(12)，所述漏极连通区(12)上表面设置有源极欧姆接触区(6)，且位于漏极连通区(12)上表面的源极欧姆接触区(6)的上方设置有漏极金属(13)。
2.根据权利要求1所述的超低比导通电阻的LDMOS器件，其特征在于，所述耐压层(2)沿其纵向为线性变掺杂，且其掺杂由靠近该器件的表面到衬底线性增大。
3.根据权利要求1所述的超低比导通电阻的LDMOS器件，其特征在于，所述耐压层(2)沿其纵向为近似线性变掺杂，且其掺杂由靠近该器件的表面到衬底近似线性增大。
4.根据权利要求1所述的超低比导通电阻的LDMOS器件的制造方法，其特征在于，包括以下步骤：
S1：首先在第一种或者第二种导电类型的起始半导体区(1)上进行一次外延，然后进行第一次第一种导电类型的离子注入；
S2：重复S1中外延和第一种导电类型的离子注入直至第N次外延和第N次第一种导电类型的离子注入完成，且N不小于2；
S3：光刻曝光刻槽区域，采用干法刻蚀一部分硅，刻蚀深度在1-2um之间；随后淀积一层薄SiN，并对该SiN进行干法刻蚀，其刻蚀厚度不小于淀积的SiN的厚度，但保留槽侧壁的SiN不被刻蚀；
S4：继续干法刻蚀硅直至刻蚀深度达到所述第一种或者第二种导电类型的起始半导体区(1)，离子注入第一种导电类型杂质形成重掺杂区域，该区域即为半导体(15)；去除光刻胶；然后，光刻曝光，采用斜角离子注入第一种导电类型杂质，在刻蚀出的深槽的一侧壁形成第一种导电类型的重掺杂区域，该区域即为漏极连通区(12)；
S5：通过热氧化形成氧化层(3)，去除掩膜层以及去除侧壁SiN；再进行第二种导电类型的离子注入形成沟道体区(5)，同时，在热氧化过程中第一种导电类型杂质区域扩散覆盖掉原来的起始半导体区(1)，同时重掺杂区域通过扩散将多次外延的区域变成一个整体的漏极连通区(12)；并且，S2中通过多次离子注入的杂质扩散形成掺杂由表面向下线性或近似线性增加的耐压层(2)；
S6：通过热氧化形成30nm-100nm的牺牲氧化层，然后淀积N+多晶硅分立栅(4)，并刻蚀N+多晶硅分立栅(4)直至牺牲氧化层和氧化层(3)裸露出来；
S7:刻蚀牺牲氧化层，然后热氧形成栅氧化层(11)；淀积N+多晶硅(10)，刻蚀N+多晶硅(10)直至体区(5)表面的栅氧化层(11)裸露出来；随后重掺杂的第一种导电类型的离子注入形成源极欧姆接触区(6)；
S8：淀积钝化层(9)并光刻曝光，分别通过干法刻蚀钝化层(9)、刻蚀氧化层(11)及刻蚀硅，刻蚀硅深度0.3-1um，然后重掺杂的第二种导电类型的离子注入形成体接触区(7)；
S9：淀积金属，并和源极欧姆接触区(6)、体接触区(7)以及位于漏极连通区(12)上表面的源极欧姆接触区(6)接触；然后，光刻曝光，刻蚀金属，形成源极金属(8)和漏极金属(13)，退火形成合金。
5.根据权利要求1所述的超低比导通电阻的LDMOS器件的制造方法，其特征在于，包括以下步骤：
S1：在第一种导电类型或者第二种的起始半导体区(1)上进行一次外延；
S2：进行N次不同注入能量和剂量的第一种导电类型的离子注入；且第一次注入的能量和剂量到第N次注入的能量和剂量逐渐降低；
S3：光刻曝光刻槽区域，采用干法刻蚀一部分硅，刻蚀深度在1-2um之间；随后淀积一层薄SiN，并对该SiN进行干法刻蚀，其刻蚀厚度不小于淀积的SiN的厚度，但保留槽侧壁的SiN不被刻蚀；
S4：继续干法刻蚀硅直至刻蚀深度达到所述第一种导电类型或者第二种的起始半导体区(1)，离子注入第一种导电类型杂质形成重掺杂区域，该区域即为半导体(15)；去除光刻胶；然后，光刻曝光，采用斜角离子注入第一种导电类型杂质，在刻蚀出的深槽的一侧壁形成第一种导电类型的重掺杂区域，该区域即为漏极连通区(12)；
S5：通过热氧化形成氧化层(3)，去除掩膜层以及去除侧壁SiN；再进行第二种导电类型的离子注入形成沟道体区(5)，同时，在热氧化过程中第一种导电类型杂质区域(15)扩散覆盖掉原来的起始半导体区(1)，同时重掺杂区域通过扩散将多次外延的区域变成一个整体的漏极连通区(12)；并且，S2中通过多次离子注入的杂质扩散形成掺杂由表面向下线性或近似线性增加的耐压层(2)；
S6：通过热氧化形成30nm-100nm的牺牲氧化层，然后淀积N+多晶硅分立栅(4)，并刻蚀N+多晶硅分立栅(4)直至牺牲氧化层和氧化层(3)裸露出来；
S7:刻蚀牺牲氧化层，然后热氧形成栅氧化层(11)；淀积N+多晶硅(10)，刻蚀N+多晶硅(10)直至体区(5)表面的栅氧化层(11)裸露出来；随后重掺杂的第一种导电类型的离子注入形成源极欧姆接触区(6)；
S8：淀积钝化层(9)并光刻曝光，分别通过干法刻蚀钝化层(9)、刻蚀氧化层(11)及刻蚀硅，刻蚀硅深度0.3-1um，然后重掺杂的第二种导电类型的离子注入形成体接触区(7)；
S9：淀积金属，并和源极欧姆接触区(6)、体接触区(7)以及位于漏极连通区(12)上表面的源极欧姆接触区(6)接触；然后，光刻曝光，刻蚀金属，形成源极金属(8)和漏极金属(13)，退火形成合金。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110698510.0A CN113394298B (zh) | 2021-06-23 | 2021-06-23 | 一种超低比导通电阻的ldmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110698510.0A CN113394298B (zh) | 2021-06-23 | 2021-06-23 | 一种超低比导通电阻的ldmos器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113394298A true CN113394298A (zh) | 2021-09-14 |
| CN113394298B CN113394298B (zh) | 2023-06-16 |
Family
ID=77623549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110698510.0A Active CN113394298B (zh) | 2021-06-23 | 2021-06-23 | 一种超低比导通电阻的ldmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113394298B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020030237A1 (en) * | 2000-06-30 | 2002-03-14 | Ichiro Omura | Power semiconductor switching element |
| US20020036319A1 (en) * | 1998-10-26 | 2002-03-28 | Baliga Bantval Jayant | Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes and methods of forming same |
| US20030122189A1 (en) * | 2001-12-31 | 2003-07-03 | Blanchard Richard A. | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source |
| US20100237416A1 (en) * | 2009-03-17 | 2010-09-23 | Alpha & Omega Semiconductor Incorporated | Bottom-drain ldmos power mosfet structure having a top drain strap |
| US20120058608A1 (en) * | 2010-07-20 | 2012-03-08 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy | Method of fabricating soi super-junction ldmos structure capable of completely eliminating substrate-assisted depletion effects |
| US20140042534A1 (en) * | 2012-08-13 | 2014-02-13 | Great Power Semiconductor Corp. | Trenched power mosfet with enhanced breakdown voltage and fabrication method thereof |
| US20140057405A1 (en) * | 2012-08-24 | 2014-02-27 | Shanghai Hua Hong Nec Electronics Co., Ltd. | Method of fabricating p-type surface-channel ldmos device with improved in-plane uniformity |
| WO2014204491A1 (en) * | 2013-06-21 | 2014-12-24 | Microsemi Corporation | Low loss sic mosfet |
| CN105140302A (zh) * | 2015-07-14 | 2015-12-09 | 电子科技大学 | 电荷补偿耐压结构垂直氮化镓基异质结场效应管 |
| CN108511527A (zh) * | 2018-04-08 | 2018-09-07 | 西安电子科技大学 | 具有电荷补偿块的垂直双扩散金属氧化物半导体场效应管及其制作方法 |
| CN109148587A (zh) * | 2018-08-23 | 2019-01-04 | 电子科技大学 | 具有低比导通电阻的分离栅vdmos器件及其制造方法 |
| CN110676305A (zh) * | 2019-08-31 | 2020-01-10 | 电子科技大学 | 具有低栅电荷特性的垂直沟道器件及制造方法 |
| CN111785778A (zh) * | 2020-06-30 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型功率mosfet器件及工艺方法 |
| CN111987145A (zh) * | 2020-09-09 | 2020-11-24 | 电子科技大学 | 抗总剂量电离辐射的超结vdmos器件 |
| CN112909095A (zh) * | 2021-01-21 | 2021-06-04 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
-
2021
- 2021-06-23 CN CN202110698510.0A patent/CN113394298B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020036319A1 (en) * | 1998-10-26 | 2002-03-28 | Baliga Bantval Jayant | Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes and methods of forming same |
| US20020030237A1 (en) * | 2000-06-30 | 2002-03-14 | Ichiro Omura | Power semiconductor switching element |
| US20030122189A1 (en) * | 2001-12-31 | 2003-07-03 | Blanchard Richard A. | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source |
| US20100237416A1 (en) * | 2009-03-17 | 2010-09-23 | Alpha & Omega Semiconductor Incorporated | Bottom-drain ldmos power mosfet structure having a top drain strap |
| US20120058608A1 (en) * | 2010-07-20 | 2012-03-08 | Shanghai Institute Of Microsystem And Information Technology, Chinese Academy | Method of fabricating soi super-junction ldmos structure capable of completely eliminating substrate-assisted depletion effects |
| US20140042534A1 (en) * | 2012-08-13 | 2014-02-13 | Great Power Semiconductor Corp. | Trenched power mosfet with enhanced breakdown voltage and fabrication method thereof |
| US20140057405A1 (en) * | 2012-08-24 | 2014-02-27 | Shanghai Hua Hong Nec Electronics Co., Ltd. | Method of fabricating p-type surface-channel ldmos device with improved in-plane uniformity |
| WO2014204491A1 (en) * | 2013-06-21 | 2014-12-24 | Microsemi Corporation | Low loss sic mosfet |
| CN105140302A (zh) * | 2015-07-14 | 2015-12-09 | 电子科技大学 | 电荷补偿耐压结构垂直氮化镓基异质结场效应管 |
| CN108511527A (zh) * | 2018-04-08 | 2018-09-07 | 西安电子科技大学 | 具有电荷补偿块的垂直双扩散金属氧化物半导体场效应管及其制作方法 |
| CN109148587A (zh) * | 2018-08-23 | 2019-01-04 | 电子科技大学 | 具有低比导通电阻的分离栅vdmos器件及其制造方法 |
| CN110676305A (zh) * | 2019-08-31 | 2020-01-10 | 电子科技大学 | 具有低栅电荷特性的垂直沟道器件及制造方法 |
| CN111785778A (zh) * | 2020-06-30 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型功率mosfet器件及工艺方法 |
| CN111987145A (zh) * | 2020-09-09 | 2020-11-24 | 电子科技大学 | 抗总剂量电离辐射的超结vdmos器件 |
| CN112909095A (zh) * | 2021-01-21 | 2021-06-04 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113394298B (zh) | 2023-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112713184B (zh) | 具有屏蔽栅的沟槽栅mosfet及其制造方法 | |
| CN111987166B (zh) | 横向双扩散晶体管的制造方法 | |
| JP2014135494A (ja) | 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法 | |
| CN113410309A (zh) | 一种低比导通电阻的分立栅mosfet器件及其制造方法 | |
| WO2019228069A1 (zh) | 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件 | |
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| CN108447911B (zh) | 一种深浅沟槽半导体功率器件及其制备方法 | |
| CN109244123B (zh) | 耗尽型mosfet器件及其制造方法 | |
| CN114038915A (zh) | 半导体功率器件及其制备方法 | |
| CN115064582B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN114464674B (zh) | Ldmosfet器件、制作方法及芯片 | |
| CN115513297A (zh) | 碳化硅平面mosfet器件及其制造方法 | |
| CN112117332A (zh) | Ldmos器件及工艺方法 | |
| CN113851523A (zh) | 一种屏蔽栅mosfet及制作方法 | |
| CN112133750B (zh) | 深沟槽功率器件及其制备方法 | |
| CN114664934B (zh) | 一种含有场板的dmos晶体管及其制作方法 | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN115831757A (zh) | 半导体结构的制作方法以及半导体结构 | |
| CN110212026A (zh) | 超结mos器件结构及其制备方法 | |
| US20220209004A1 (en) | Semi-SGT MOSFET Device and Method for Making the Same | |
| US11444167B2 (en) | Method of manufacturing trench type semiconductor device | |
| CN115295417A (zh) | 一种横向变掺杂高压ldmos及其制作方法 | |
| CN113394298B (zh) | 一种超低比导通电阻的ldmos器件及其制造方法 | |
| CN112185816B (zh) | 一种高能效屏蔽栅沟槽mosfet及其制造方法 | |
| CN112599600A (zh) | 垂直双扩散晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |