CN113189477A - 一种芯片修调电路及修调方法 - Google Patents
一种芯片修调电路及修调方法 Download PDFInfo
- Publication number
- CN113189477A CN113189477A CN202110623163.5A CN202110623163A CN113189477A CN 113189477 A CN113189477 A CN 113189477A CN 202110623163 A CN202110623163 A CN 202110623163A CN 113189477 A CN113189477 A CN 113189477A
- Authority
- CN
- China
- Prior art keywords
- trimming
- fuse
- control
- enabling
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/74—Testing of fuses
Abstract
本申请涉及一种芯片修调电路及修调方法,包括:1个修调引线端,作为芯片的修调PAD用于输入修调电压;n+1个控制单元,根据使能信号执行输出或不输出修调控制指令C0[n:0]的操作;1个或多个使能单元,当所述修调电压达到阈值后,输出所述使能信号至控制单元;n+1个修调单元,共接同一个所述修调引线端,根据所述修调控制指令C0[n:0]执行熔断或不熔断修调熔丝的操作;n+1个熔丝检测电路,用于检测所述修调熔丝的熔断状态并输出对应的修调熔丝检测信号TRIMOUT[n:0],本申请将多个修调单元共用同一个修调PAD的方式来降低芯片PAD面积,降低制作成本,同时利用使能信号来控制修调开始和结束,以保证修调结果。
Description
技术领域
本申请属于集成电路技术领域,具体涉及一种芯片修调电路及修调方法。
背景技术
集成电路,由于自身分布影响,生产的芯片参数都会有一定的分布,在对参数精度有要求的应用中,需要使用修调的方式减小分布的影响,提高参数精度的一致性,以达到应用要求。目前的修调手段主要有电修调等,电修调原理通过在修调熔丝两端施加电压,电流通过修调熔丝产生热量将修调熔丝烧断进而达到修调目的。传统的修调电路如图1所示,各个修调项的修调PAD相对独立,在CP测试时,将探针卡扎到修调PAD上进行修调。当修调项比较多时,修调PAD的增加将会导致芯片的面积也跟着增加,增大芯片的制作成本,同时也增加测试的成本。
发明内容
本申请的目的在于克服现有技术的不足,提供一种芯片修调电路及修调方法,用于将多个修调单元共用同一个修调PAD的方式来降低芯片PAD面积,降低制作成本,同时利用使能信号来控制修调开始和结束,以保证修调结果。
本申请的目的是通过以下技术方案来实现的:
一种芯片修调电路,包括:
1个修调引线端,作为芯片的修调PAD用于输入修调电压;
n+1个控制单元,在使能信号的控制下,输出修调控制指令C0[n:0]或C0[n:1];
1个或多个使能单元,当所述修调电压达到阈值后,输出所述使能信号至控制单元;
n+1个修调单元,共接同一个所述修调引线端,根据所述修调控制指令C0[n:0]执行熔断或不熔断修调熔丝的操作;
n+1个熔丝检测电路,用于检测所述修调熔丝的熔断状态并输出对应的修调熔丝检测信号TRIMOUT[n:0];
修调结束后,使能信号翻转,所述C0[n:0]或C0[n:1]输出某一固定状态,修调单元始终执行不熔断修调熔丝的操作。
本申请中,将所有修调单元共接同一个修调引线端作为修调PAD,使得芯片用于修调的PAD有且只有一个,从而大幅降低了芯片PAD的占用面积,以实现减小芯片面积的目的。在修调过程中,本申请的方案中提供了二级使能,首先要满足修调电压达到阈值后才能进入修调模式,利用修调电压和阈值的比较作为第一使能,当修调电压达到阈值后,使能信号才能输出至修调控制单元,修调控制单元在使能信号的控制下输出修调控制指令C0[n:0],以此作为二级使能。修调结束后,让使能信号翻转,从而使得控制单元不再输出修调控制指令C0[n:0],以保证修调结果的可靠性。
进一步的,所述控制单元包括控制开关和输出通道1;
所述输出通道1用于接收C[n:0]或C[n:1],并对应的输出修调控制指令C0[n:0]或C0[n:1]至修调单元;
所述控制开关受控于所述使能信号,控制开关控制所述输出通道1的断开和闭合,输出通道1闭合输出对应的修调控制指令C0[n:0]或C0[n:1]至修调单元;
输出通道1断开,C0[n:0]或C0[n:1]输出某一固定状态,使得修调熔丝始终与修调PAD处于断开状态。
输出通道1是一条受控制开关控制的传输通道,其作用是作为信号传输,也可认为是C[n:0]的逻辑处理,其目的是输出C0[n:0]或C0[n:1],输出通道1包括2个状态,1是导通状态,2是截止状态,导通状态下修调控制指令C0[n:0]可以通过输出通道1输出,截止状态下修调控制指令C0[n:0]无法通过输出通道1输出,截止与导通受控于控制开关。而控制开关则受控于使能信号。
进一步的,所述使能单元包括比较模块、使能信号输出模块以及使能开关;
所述使能信号输出模块通过所述使能开关与所述控制单元连接;
所述比较模块用于修调电压和阈值的比较,比较模块的输出信号用于控制所述使能开关的闭合和断开;
使能开关闭合,使能信号输出至所述控制单元。
比较模块作为判定修调电压是否达到阈值的作用,修调电压达到阈值后,比较模块输出相应的控制信号以驱动使能开关的闭合,使能开关闭合,导通使能信号输出模块与控制单元,这样使能信号就能传输至控制单元,也就是控制控制开关,控制开关闭合,输出通道1输出对应的修调控制指令C0[n:0]。反之,输出通道1截止,无法输出修调控制指令C0[n:0]。
进一步的,所述使能信号输出模块包括:
寄存器,用于输出使能信号至所述控制单元;
或;
输出通道2,用于接收某一固定修调熔丝的修调熔丝检测信号TRIMOUT[0]并传输至所述控制单元。
本申请中提供了2种使能的模式,内部使能外部使能,也就是使能信号的来源是外部输入的还是芯片内部产生。如采用外部输入则可以通过寄存器等类似的结构输出使能信号。采用内部使能时,则利用其中一个修调单元的修调熔丝熔断状态作为使能信号,为了保证可靠,该修调单元不参与芯片内部修调,仅做修调功能,或者也参与芯片内部修调,但修调过程中必须熔断且必须是最后熔断,以保证修调熔丝状态反生翻转,从而符合使能控制。
进一步的,所述修调单元包括修调开关和修调熔丝,所述修调开关连接在修调熔丝和修调引线端之间;
所述修调开关受控于所述修调控制指令C0[n:0],修调开关闭合对应的修调熔丝熔断,修调开关断开对应的修调熔丝不熔断。
和传统的修调单元一致,修调单元由修调熔丝和修调开关组成,施加修调电压的情况下,修调开关闭合则有大电流流过,修调熔丝被熔断。
进一步的,所述还包括一个偏置电路,所述偏置电路包括由零号MOS管和一号MOS管组成的第一电流镜,所述一号MOS管漏极接一个二号MOS管,所述零号MOS管和一号MOS管的源极分别通过一个配置修调熔丝接地;
所述熔丝检测电路还包括:
与二号MOS管形成第二电流镜的三号MOS管;
与一号MOS管形成第三电流镜的四号MOS管;
二号MOS管和三号MOS管的源极接电源端,四号MOS管的源极接与所述修调熔丝连接,所述三号MOS管和四号MOS管共漏极连接,三号MOS管和四号MOS管的漏极电压作为修调熔丝的检测电压V0;
所述检测电压V0输入输出通道3,检测电压V0经输出通道3后输出,作为修调熔丝检测信号TRIMOUT[n:0]。
偏置电路是芯片的内置电路,不同的芯片可能存在不同的偏置电路,修调时也包括对地修调和对电源修调,两种不同情况下偏置电路使用的MOS管类型也不同。熔丝检测电路的作用是用于检测修调熔丝对应输出的电平信号。基本本申请中偏置电路的结构,其熔丝检测电路做了相应设计,但本领域技术人员应知晓,在不同芯片中可以使用不同的电压检测电路或电流检测电路去检测修调熔丝的熔断状态。
进一步的,所述控制开关、使能开关、修调开关均由MOS管组成。
进一步的,所述输出通道1、输出通道2、输出通道3主要由反相器、传输门、施密特触发器中的一个或多个组成。
一种芯片修调方法,包括:
将所有修调单元共接在同一个修调PAD上;
给修调PAD施加修调电压TRIM;
当修调电压TRIM达到阈值后,使能信号被接通,在使能信号的控制下修调控制指令C0[n:0]发送到修调单元;
修调单元根据修调控制指令C0[n:0]执行熔断或不熔断修调熔丝的操作;
修调结束后,使能信号翻转,修调控制指令C0[n:0]或C0[n:1]输出某一固定状态使得修调熔丝与修调PAD始终保持断开状态。
进一步的,所述使能信号包括内部使能和外部使能两种方式;
外部使能时,使能信号由外部直接输入;
内部使能时,通过某一固定的修调单元的修调熔丝的熔断状态作为使能信号,修调结束后,该修调熔丝执行熔断操作以实现使能信号翻转。
本申请的有益效果是:和传统一个修调单元对应一个修调PAD的模式相比,本申请中多个修调单元共用同一个修调PAD,大幅降低了芯片的面积,可节约芯片成本。利用二级使能的方式进入修调可保证修调操作的可靠性,避免误操作。同时,修调结束后,可以通过使能信号截断修调控制指令,以保证修调结果不再发生改变。
附图说明
图1为现有技术修调单元结构示意图;
图2为本申请原理图;
图3为一种实施例的电路图;
图4为另一种实施例的电路图。
具体实施方式
下面结合具体实施例进一步详细描述本申请的技术方案,但本申请的保护范围不局限于以下所述。
参考图2所示,其中,m表示[n:0]中第m个,例如C0[m]表示n+1个修调控制指令中的第m个,因此m∈[0:n]。
一种芯片修调电路,包括:
1个修调引线端,作为芯片的修调PAD用于输入修调电压TRIM;
n+1个控制单元,在使能信号的控制下,输出修调控制指令C0[n:0]或C0[n:1];
1个或多个使能单元,当所述修调电压TRIM达到阈值后,输出所述使能信号至控制单元;
n+1个修调单元,共接同一个所述修调引线端,根据所述修调控制指令C0[n:0]执行熔断或不熔断修调熔丝的操作;
n+1个熔丝检测电路,用于检测所述修调熔丝的熔断状态并输出对应的修调熔丝检测信号TRIMOUT[n:0];
修调结束后,使能信号翻转,所述C0[n:0]或C0[n:1]输出某一固定状态,修调单元始终执行不熔断修调熔丝的操作。
本申请提供的方案基于使能信号的来源包括2种情况:
1是使能信号由修调单元以外输入,即外部使能,这种情况下,修调控制指令为C0[n:0],也就是n+1个修调单元参与修调,其对应的控制单元为n+1个相同的控制单元。外部使能时,修调结束后,使能信号翻转,C0[n:0]输出某一固定状态,修调单元始终执行不熔断修调熔丝的操作。
2是使能信号由n+1个修调单元其中一个修调单元的修调熔丝熔断状态决定,也就是内部使能,此时修调控制指令为C0[n:1],也就是n个修调单元参与修调,其对应的控制单元为n个相同的控制单元,另1个控制单元独立设置,以实现对n个控制单元的控制,或者说也是n+1修调单元参与修调,但其中1个修调单元的修调熔丝最后参与修调,且必须熔断。内部使能时,输出C0[n:1]修调以后,再输出C0[0]执行熔断该1个修调单元的修调熔丝,使得使能信号翻转,C0[n:1]输出某一固定状态,修调单元始终执行不熔断修调熔丝的操作。
从图2可看出,本申请的控制逻辑为使能单元控制控制单元,控制单元控制修调单元。其中,使能单元优选为1个使能单元,也就是所有控制单元共用同1个使能单元,但也不排除分开控制的应用场景下,使用不同的使能单元分别控制1个或多个控制单元的情况。
该结构主要组成单元:控制单元,使能单元,修调单元。
控制单元:一般由寄存器提供修调控制指令C[m],C[m]经逻辑处理(即控制单元)后输出修调控制指令C0[m],修调控制指令C0[m]的传输由使能单元控制控制开关S1[m]决定,控制开关S1[m]断开,C[m]无法到达C0[m],修调控制指令C0[m]控制修调开关S2[m];
使能单元:由修调电压TRIM控制使能信号的输入。当TRIM<VDD时,使能开关S断开,使能信号输入信号失效,使S1[m]断开,修调控制指令C[m]信号失效;此时C0[m]为一个固定状态,这个固定状态使得修调开关S2[m]始终处于断开,当TRIM-VDD>Vth(Vth为阈值电压)时,S闭合,使能信号可输入信号控制S1[m]的导通与关断。
修调单元:以修调引线端作为修调PAD,S2[m]导通,修调熔丝烧断,S2[m]断开,修调熔丝不断。熔丝检测电路[m](0≤m≤n)用于检测修调熔丝[m]是否烧断,输出TRIMOUT[m]为数字修调信号,进行阶梯修调电压或者电流。当修调熔丝[m]未烧断时,TRIMOUT[m]为默认电平,当修调熔丝[m]烧断后,TRIMOUT[m]电平翻转。其中,TRIMOUT[0]可以作为使能信号使用。
可选的,在本实施例中,参考图2所示,是针对芯片接地进行修调,本实施例中的修调电压达到阈值是指TRIM-VDD>Vth,其中VDD是芯片电源电源,Vth为阈值电压。除此之外,修调电压TRIM的阈值也可以通过其他类似的方式进行限定或设置,其目的就是为了实现修调电压TRIM必须达到某一值以后才能启动进入修调模式,而不是随便接入一个电压就能进入修调模式。
可选的,在一些实施例中,控制单元包括控制开关S1[m]和输出通道1,输出通道1用于接收修调控制指令C[m]并输出CO[m]并输出至修调单元;控制开关S1[m]受控于使能信号,控制开关S1[m]控制输出通道1的断开和闭合,输出通道1闭合输出对应的修调控制指令C0[m]至修调单元,输出通道1断开,C0[m]输出某一固定状态,使得修调熔丝始终与修调PAD处于断开状态。可以认为,输出通道1闭合时,C0[m]的状态是由C[m]决定的,输出通道1断开后,C0[m]为一个固定状态,不受任何影响,以保证修调结束后维持修调结果不变。
其中,输出通道1的本质是一个信号传输通道,实现的是C[m]的传输以输出CO[m],或认为,输出通道1实现的是一个逻辑控制,可以采用多种实现方式,参考图3和图4所示,输出通道1是通过两个反相器A5和A6串联组成的,控制开关S1[m]用于控制反相器A6的工作状态,反向器A6电源端与修调电压TRIM之间串联控制开关S1[m],控制开关S1[m]断开则反相器A6停止工作,也就是修调控制指令C[m]无法再通过反相器A6输出,实现了修调控制指令C[m]的截止,此时,修调控制指令C0[m]输出一个固定电平,使得修调开关S2[m]始终处于断开状态,其中反向器A5还可以替换为施密特触发器。这里修调控制指令C0[m]输出一个固定电平取决于修调开关S2[m]的类型,当修调开关S2[m]低电平有效(导通)则C0[m]为高电平,反之,当修调开关S2[m]高电平有效(导通)则C0[m]为低电平。
除上述实现方式以外,还可以采用与非门、或非门等数字电路来实现。后续的输出通道2和输出通道3原理与之相同。
在一些实施例中,输出通道1还可以仅仅是一根信号传输线,控制开关S1[m]串联在信号传输线中间。
在一些实施例中,输出通道1还可以是通过传输门来实现,控制开关S1[m]连接在传输门的控制端与修调电压之间。
可选的,在一些实施例中,使能单元包括比较模块、使能信号输出模块以及使能开关S。使能信号输出模块通过使能开关S与控制单元连接;参考图2所示,使能开关S连接在使能信号输出模块和控制单元的控制开关S1[m]之间。其中,比较模块用于修调电压TRIM和阈值的比较,比较模块的输出信号用于控制使能开关S的闭合和断开;使能开关S闭合,使能信号输出至控制单元。
本申请所指的比较模块是用于判定修调电压TRIM是否达到阈值,这里的阈值并不是上文所指的阈值电压Vth,而是指修调电压TRIM达到了某个条件,例如TRIM-VDD>Vth。
参考图3和图4给出了2种不同的比较模块实现方式,如图3所示,比较模块是通过1个比较器和1个反相器A7串联而成的,比较器用于输入修调电压TRIM和芯片电源电压VDD,比较器的比较输出端连接反相器A7,A7输出的信号控制使能开关S。在本实施例中,使能开关S采用的是PMOS管PM4来实现。
参考图4所述,在该实施例中,比较模块是通过2个MOS管实现的,如图4,NMOS管NM6和PMOS管PM4共栅极和共漏极连接,NM6的源极接地,PM4的源极接修调引线端,输入修调电压TRIM,NM6和PM4的栅极共接电源电源VDD,NM6和PM4的共漏极输出至反相器A7,该实施例中使能开关S采用PMOS管PM6。
在另一方面,为了保证使能控制时,控制单元的可靠性,使能单元还包括一个与使能开关S异步动作的MOS管,参考图4所示,还包括一个与使能开关S(PMOS管PM6)相反的NMOS管NM5,反向器A7输出的信号TRIM_ENN输出至NM5,使得使能开关S断开后,NM5闭合,使能开关S闭合则NM5断开,其中NM5连接在控制单元的控制端和地之间,也就是使能开关S闭合后,NM5断开以保证控制单元的输出通道1导通,使能开关S断开后,输出通道1被截断,其对应的CO[m]始终输出某一固定电位,以保证修调熔丝与修调PAD之间始终维持断路状态。以图4为例,就是反相器A6被拉至低电平,致使反相器A6停止工作,从而截断输出通道1,CO[m]持续输出低电平,NM3和PM3则始终处于断开状态,也就是该状态下无法对修调熔丝进行任何操作,保证了修调结果不再改变。
可选的,在一些实施例中,提供了一个使能信号输出模块,包括寄存器,用于输出使能信号至控制开关S1[m],参考图4所示,当使用寄存器或其他类似模块输出使能信号时,可以将该模块输出的使能信号直接传输给控制开关S1[m]进行控制,而无需其他辅助电路。
可选的,在一些实施例中,使能信号输出模块包括输出通道2,用于接收某一固定修调熔丝的修调熔丝检测信号TRIMOUT[0]并传输至所述控制单元。这里的输出通道2就是内部使能时,n+1个控制单元中的1个控制单元,该控制单元独立于n控制单元,其电路结构可以相同也可以不同。参考图3所示,使能信号为TRIMOUT[0],TRIMOUT[0]表示的是第0号修调熔丝的修调状态,或者说是n+1个修调单元中某一固定的修调单元修调熔丝状态,该修调熔丝必须满足修调之前不熔断,修调结束后必须熔断,以保证使能信号的翻转从而出现2种相反的控制状态,以实现控制开关S1[m],也就是图3中PM5的控制。当使用外部使能时,参考图4所示,使能信号可以直接由外部输入到PM5,此时n+1个控制单元完全相同,用于控制C[n:0]的输出。
可选的,在一些实施例中,修调单元包括修调开关S2[m]和修调熔丝,修调开关S2[m]连接在修调熔丝和修调引线端之间,各修调熔丝分别串联一个修调开关S2[m]以组成修调单元,各修调单元全部并联在同一个修调引线端上,这个修调引线端作为修调PAD,接入修调电压。
值得说明的是,本申请中的修调单元应理解为本领域公知常识所使用的所有修调单元形式,本实施例中所列举的仅仅是最简单的修调单元结构,凡是本领域目前惯用的修调单元电路均可通过适应性修改使用于本申请所提出的方案中。
如图2所示,修调开关S2[m]受控于修调控制指令C0[m],修调开关S2[m]闭合对应的修调熔丝熔断,修调开关S2[m]断开对应的修调熔丝不熔断。在一个具体实例中,参考图3所示,修调开关S2[m]是PMOS管PM3来实现控制的,修调控制指令C0[m]通过一个反相器以后接入PM3的栅极,基于PMOS管低电平导通的原理,此时修调控制指令C0[m]为高电平有效,高电平的修调控制指令C0[m]通过反相器以后变为低电平,控制修调开关S2[m](PM3)闭合,修调开关S2[m]闭合后,修调单元被导通,将会有大电流流过修调熔丝,使得修调熔丝熔断。
在另一方面的,本实施例还提供了一个偏置电路,偏置电路包括由零号MOS管和一号MOS管组成的第一电流镜,一号MOS管漏极接一个二号MOS管,零号MOS管和一号MOS管的源极分别通过一个配置修调熔丝接地。
基于这种结构下的偏置电路,熔丝检测电路还包括:
与二号MOS管形成第二电流镜的三号MOS管;
与一号MOS管形成第三电流镜的四号MOS管;
二号MOS管和三号MOS管的源极接电源端,四号MOS管的源极接与修调熔丝连接,三号MOS管和四号MOS管共漏极连接,三号MOS管和四号MOS管的漏极电压作为修调熔丝的检测电压V0;
检测电压V0输入输出通道3,检测电压V0经输出通道3后输出,作为修调熔丝检测信号TRIMOUT[m],其中m∈[0:n]。
偏置电路是基于对芯片的电源测或接地侧修调电路也不同,参考图3和图4,是对芯片接地侧进行修调的电路,零号MOS管为NMOS管NM0,一号MOS管为NMOS管NM1,NM0和NM1组成的第一电流镜。二号MOS管对应的为PMOS管PM1,三号MOS管为PMOS管PM2,四号MOS管为NMOS管NM2。NM2和PM2的漏端电压V0输出至输出通道2,形成修调熔丝检测信号TRIMOUT[n:0]。
其中,PM1、PM2构成电流镜,电流镜像比例为1:1,NM0、NM1、NM2构成电流镜,电流镜像比例为1:1:X,X需设计大于1,使NM2的电流能力大于PM2的电流能力。
修调熔丝[0]未烧断时,VO电位被NM2下拉至低电位,TRIMOUT[0]输出为低电位,PM5导通,NM4断开。TRIM端接正电压,C[0]配置为低电位(即0号修调熔丝不修调),对修调熔丝[n:1]进行修调。C[n:1]经过两级反相器输出至n个修调单元,控制NM3是否导通,进而控制PM3是否导通。PM3不导通时,对应的修调熔丝不做修调,输出信号TRIMOUT[0]保持低电位不变;PM3导通时,将会有大电流流过修调熔丝[m],修调熔丝[m]被烧断,VO电位被PM2上拉至高电位,熔丝检测电路[m]的输出信号TRIMOUT[0]翻转,输出高电位,从而截断了C[n:1],使得CO[n:1]始终输出低电平,PM3始终不导通。
TRIM端接正电压,C[0]配置为高电位,将0号修调熔丝烧断,TRIMOUT[0]输出为高电位,NM4导通,PM5断开,则CO[n:1]为低电位,修调功能关闭,无论C[n:0]如何变化,之前修调的结果均不会变化。
在一方面的,作为对熔丝检测电路的进一步说明,熔丝检测电路并不局限于上述电路结构,熔丝检测电路的目的是检测对应修调单元修调熔丝的熔断状态,基于修调熔丝熔断前后不同的电压/电流特性,熔丝检测电路的本质为一个电压检测电路或电流检测电路,本申请中结合偏置电路,熔丝检测电路的本质是一个电压检测电路,也就是通过检测电压V0的状态作为修调熔丝的修调状态检测。
可选的,在一些实施例中,输出通道1、输出通道2、输出通道3主要由反相器、传输门、施密特触发器中的一个或多个组成。
参考图3所示,输出通道1、输出通道2、输出通道3均由2个反相器串联组成,其中第一个反相器均可替换为施密特触发器。
参考图4所示,输出通道1、输出通道3均由2个反相器串联组成,输出通道2未画出,在该实施例中,输出通道2与输出通道1为同一个输出通道,该情况下,使能信号是由外部输入,也就是寄存器输出的使能信号。
值得说明的是,输出通道1、输出通道2、输出通道3的本质是一个信号传输通道或理解为一个逻辑处理电路,其具体组成电路在本领域而言是多种多样的,并不局限于本实施例所列举的方式,例如还可以通过与非门、或非门等数字电路实现控制。
以图2为例,进行工作原理说明:
原理图信号说明:
控制单元:C[m](0≤m≤n),为寄存器提供的n+1个输入控制信号;
使能单元:TRIM_EN、寄存器输出使能信号,或以其中一个修调单元的修调熔丝状态作为使能信号;
修调单元(包括熔丝检测电路):熔丝检测电路(修调熔丝、NM0-NM2、PM1、PM2);V0为修调控制信号;C0[m]为n+1个修调信号;TRIMOUT[m]代表有n+1个输出修调信号(外部使能情况下,内部使能方式下为n个修调信号),此信号用来控制内部电路实现电压和电流的梯度调节;
输入PIN(TRIM)信号为芯片外部引脚,不使用修调时,接GND或者悬空,使用时给修调熔丝[m]提供熔断电压;
TRIM为修调电压,或者理解为一个引脚用于接修调电位,电位条件:TRIM-VDD>Vth,S闭合,输入信号使S1[m]闭合,C[m]便可传送信号给C0[m],并控制S2[m]是否闭合,TRIM电压便可对修调熔丝[m]进行烧断或不烧断。当S2[m]断开时,修调熔丝[m]不被烧断,熔丝检测电路[m]的输出信号TRIMOUT[m]保持默认电平不变;当S[m]闭合时,将会有大电流流过修调熔丝[m],修调熔丝[m]被烧断,熔丝检测电路[m]的输出信号TRIMOUT[m]翻转,便可对指定电压或者电流进行修调。
一种芯片修调方法,包括:
将所有修调单元共接在同一个修调PAD上;
给修调PAD施加修调电压TRIM;
当修调电压TRIM达到阈值后,使能信号被接通,在使能信号的控制下修调控制指令C0[n:0]发送到修调单元;
修调单元根据修调控制指令C0[n:0]执行熔断或不熔断修调熔丝的操作;
修调结束后,使能信号翻转,修调控制指令C0[n:0]或C0[n:1]输出某一固定状态使得修调熔丝与修调PAD始终保持断开状态。
与芯片修调电路同步的,使用内部使能和外部使能时,修调控制指令表示为C0[n:0]或C0[n:1]输出某一固定状态。
可选的,使能信号包括内部使能和外部使能两种方式;
外部使能时,使能信号由外部直接输入;这里所指的外部,是指使能信号不是由修调单元产生的,而是由其他功能模块产生,例如寄存器,但就整体而言,还是属于整个芯片修调电路。该模式下,修调控制指令表示为C0[n:0],即n+1个修调单元参与修调,且调控制指令C0[n:0]均受使能信号的控制。
内部使能时,通过某一固定的修调单元的修调熔丝的熔断状态作为使能信号,修调结束后,该修调熔丝执行熔断操作以实现使能信号翻转。该模式下,修调控制指令表示为C0[n:1],即n个修调单元参与修调,且调控制指令C0[n:1]间接受C0[0]控制,C0[0]控制对应修调单元执行熔断修调熔丝,修调熔丝的检测信号TRIMOUT[0]翻转,TRIMOUT[0]作为使能信号控制输出通道1截止,也就是C0[n:1]不受C[n:1]控制直接输出一个固定电平,使得修调开关S2[m]始终维持断开状态。
以图4为例,结合具体电路做进一步详细的说明,其中,用[m]表示[n:0]中的某一具体信号,如下:
1.熔丝检测电路:第一电流镜(NM0、NM1、NM2),第二电流镜(PM1、PM2),其中第一电流镜的输入级接入工作电流I0。PM1、PM2电流镜像比例为1:1,NM0、NM1、NM2电流镜像比例为1:1:X,X大于1,使NM2的电流能力大于PM2的电流能力,下拉能力更强,使V0的初始信号为低电平。
2.在控制单元中,由内部寄存器提供的C[m]输入n个信号到C0[m]进行修调控制。A6[m]由VREXT提供电压,而PM5,PM6导通才能将TRIM电压传送给VREXT。且PM5和PM6任意一个管子不导通,VREXT都为低电平,致使C0[m]始终保持低电平,使C[m]信号失效。
3.对于PM6管子,TRIM_EN为低电平,才能使其导通。当TRIM-VDD>Vth时,PM4导通,A信号为TRIM电压,通过A7,使TRIM_EN为低电平,则PM6导通;当TRIM<VDD时,NM6导通,A信号为低电压,通过A7,使TRIM_EN为高电平,PM6断开,此时禁用修调输入信号C[m]。对于PM5管,需要寄存器为低电平,才能使其导通。由上述可知,需要TRIM-VDD>Vth和寄存器输入信号为低电平,才能使PM6,PM5导通,致使VREXT的电压等于TRIM电压,以至于C[m]能够控制修调,我们可以将寄存器和TRIM电压称为使能信号,且寄存器由芯片内部数字信号控制,TRIM由外部引脚控制,故该芯片即可通过内部使能,也可通过外部使能。我们将其使能后,芯片将进入修调模式,C[m]信号可以控制修调信号的正常传输;当其禁用后,芯片将退出修调模式,C0[m]始终输出为低电平。并且该使能信号存在优先级,即TRIM-VDD>Vth时,寄存器信号才可以使能C[m];反之,C[0]信号失效。
4.假设芯片进入修调模式,寄存器提供n个信号C[m]来控制NM3的导通或者关断,进而来控制PM3的导通与否,实现TRIM电压的传输或不传输,来控制修调熔丝[m]上是否产生烧断电流(I=TRIM/修调熔丝[m]的电阻),烧断修调熔丝后,V0信号翻转为高电平,TRIMOUT[m]输出高电平,实现对内部电路电流和电压修调。n个信号(C[m])分段控制不同模块的修调信号,可实现多个修调并行处理。
例如:C[1]为高电平,C0[1]也为高电平,NM3导通,PM3便会跟着导通,并将TRIM电压传送给修调熔丝[1],产生电流I=TRIM/修调熔丝[1]的电阻,将修调熔丝[1]烧断,使VO信号翻转为高电平,TRIMOUT[1]为高电平,进而输出修调信号去调节电压和电流。
C[m]控制信号有n+1组,n+1组信号可通过寄存器并行处理。
通过寄存器控制C[m]每一路TRIM信号,实现对电压和电流的选择,通过内部电路设置电压和电流的调节梯度,实现梯度调节。
通过外部端口(修调PAD)的修调电压TRIM来控制C[m]的使能变化。
在TRIM-VDD>Vth的条件下,通过内部寄存器控制C[m]的使能变化。
本申请的芯片修调方法可在芯片封装后进行修调,所有修调项共用一个修调PAD,修调电路面积小,能有效的降低芯片成本。
以上所述仅是本申请的优选实施方式,应当理解本申请并非局限于本文所披露的形式,不应看作是对其他实施例的排除,而可用于各种其他组合、修改和环境,并能够在本文所述构想范围内,通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围,则都应在本申请所附权利要求的保护范围。
Claims (10)
1.一种芯片修调电路,其特征在于,包括:
1个修调引线端,作为芯片的修调PAD用于输入修调电压;
n+1个控制单元,在使能信号的控制下,输出修调控制指令C0[n:0]或C0[n:1];
1个或多个使能单元,当所述修调电压达到阈值后,输出所述使能信号至控制单元;
n+1个修调单元,共接同一个所述修调引线端,根据所述修调控制指令C0[n:0]执行熔断或不熔断修调熔丝的操作;
n+1个熔丝检测电路,用于检测所述修调熔丝的熔断状态并输出对应的修调熔丝检测信号TRIMOUT[n:0];
修调结束后,使能信号翻转,所述C0[n:0]或C0[n:1]输出某一固定状态,修调单元始终执行不熔断修调熔丝的操作。
2.根据权利要求1所述的一种芯片修调电路,其特征在于,所述控制单元包括控制开关和输出通道1;
所述输出通道1用于接收C[n:0]或C[n:1],并对应的输出修调控制指令C0[n:0]或C0[n:1]至修调单元;
所述控制开关受控于所述使能信号,控制开关控制所述输出通道1的断开和闭合,输出通道1闭合输出对应的修调控制指令C0[n:0]或C0[n:1]至修调单元;
输出通道1断开,C0[n:0]或C0[n:1]输出某一固定状态,使得修调熔丝始终与修调PAD处于断开状态。
3.根据权利要求1或2所述的一种芯片修调电路,其特征在于,所述使能单元包括比较模块、使能信号输出模块以及使能开关;
所述使能信号输出模块通过所述使能开关与所述控制单元连接;
所述比较模块用于修调电压和阈值的比较,比较模块的输出信号用于控制所述使能开关的闭合和断开;
使能开关闭合,使能信号输出至所述控制单元。
4.根据权利要求3所述的一种芯片修调电路,其特征在于,所述使能信号输出模块包括:
寄存器,用于输出使能信号至所述控制单元;
或;
输出通道2,用于接收某一固定修调熔丝的修调熔丝检测信号TRIMOUT[0]并传输至所述控制单元。
5.根据权利要求1-4任一项所述的一种芯片修调电路,其特征在于,所述修调单元包括修调开关和修调熔丝,所述修调开关连接在修调熔丝和修调引线端之间;
所述修调开关受控于所述修调控制指令C0[n:0],修调开关闭合对应的修调熔丝熔断,修调开关断开对应的修调熔丝不熔断。
6.根据权利要求1-5任一项所述的一种芯片修调电路,其特征在于,还包括一个偏置电路,所述偏置电路包括由零号MOS管和一号MOS管组成的第一电流镜,所述一号MOS管漏极接一个二号MOS管,所述零号MOS管和一号MOS管的源极分别通过一个配置修调熔丝接地;
所述熔丝检测电路还包括:
与二号MOS管形成第二电流镜的三号MOS管;
与一号MOS管形成第三电流镜的四号MOS管;
二号MOS管和三号MOS管的源极接电源端,四号MOS管的源极接与所述修调熔丝连接,所述三号MOS管和四号MOS管共漏极连接,三号MOS管和四号MOS管的漏极电压作为修调熔丝的检测电压V0;
所述检测电压V0输入输出通道3,检测电压V0经输出通道3后输出,作为修调熔丝检测信号TRIMOUT[n:0]。
7.根据权利要求6所述的一种芯片修调电路,其特征在于,所述控制开关、使能开关、修调开关均由MOS管组成。
8.根据权利要求7所述的一种芯片修调电路,其特征在于,所述输出通道1、输出通道2、输出通道3主要由反相器、传输门、施密特触发器中的一个或多个组成。
9.一种芯片修调方法,其特征在于,包括:
将所有修调单元共接在同一个修调PAD上;
给修调PAD施加修调电压TRIM;
当修调电压TRIM达到阈值后,使能信号被接通,在使能信号的控制下修调控制指令C0[n:0]发送到修调单元;
修调单元根据修调控制指令C0[n:0]执行熔断或不熔断修调熔丝的操作;
修调结束后,使能信号翻转,修调控制指令C0[n:0]或C0[n:1]输出某一固定状态使得修调熔丝与修调PAD始终保持断开状态。
10.根据权利要求9所述的一种芯片修调电路及修调方法,其特征在于,所述使能信号包括内部使能和外部使能两种方式;
外部使能时,使能信号由外部直接输入;
内部使能时,通过某一固定的修调单元的修调熔丝的熔断状态作为使能信号,修调结束后,该修调熔丝执行熔断操作以实现使能信号翻转。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010914591 | 2020-09-03 | ||
CN2020109145919 | 2020-09-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113189477A true CN113189477A (zh) | 2021-07-30 |
CN113189477B CN113189477B (zh) | 2022-10-28 |
Family
ID=76975979
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110623480.7A Active CN113189478B (zh) | 2020-09-03 | 2021-06-04 | 一种芯片修调电路及修调方法 |
CN202110623163.5A Active CN113189477B (zh) | 2020-09-03 | 2021-06-04 | 一种芯片修调电路及修调方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110623480.7A Active CN113189478B (zh) | 2020-09-03 | 2021-06-04 | 一种芯片修调电路及修调方法 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN113189478B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113740715A (zh) * | 2021-11-05 | 2021-12-03 | 南京宏泰半导体科技有限公司 | 一种cp测试扩展修调的装置 |
CN115273951A (zh) * | 2022-09-26 | 2022-11-01 | 南京浣轩半导体有限公司 | 一种熔丝修调装置及方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115602237B (zh) * | 2022-11-25 | 2023-03-10 | 成都利普芯微电子有限公司 | 一种芯片修调电路、方法及驱动芯片 |
CN117014003B (zh) * | 2023-08-01 | 2024-04-26 | 北京中科格励微科技有限公司 | 低功耗的熔丝状态读取电路以及熔丝状态读取方法 |
CN117293047B (zh) * | 2023-11-23 | 2024-04-16 | 深圳市芯茂微电子有限公司 | 一种电修调方法、装置及芯片 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000236022A (ja) * | 1999-02-12 | 2000-08-29 | Seiko Instruments Inc | フューズトリミング回路 |
US20070164807A1 (en) * | 2005-12-29 | 2007-07-19 | Fortune Semiconductor Corporation | Fuse repair circuit and its operating method |
US20100085107A1 (en) * | 2008-10-03 | 2010-04-08 | Chao-Hsing Huang | Trim fuse circuit capable of disposing trim conducting pads on scribe lines of wafer |
US20110221501A1 (en) * | 2010-03-11 | 2011-09-15 | Himax Analogic, Inc. | Trimming circuit |
CN203675091U (zh) * | 2012-11-15 | 2014-06-25 | 东莞赛微微电子有限公司 | 一种熔丝修调电路 |
CN104656006A (zh) * | 2015-01-20 | 2015-05-27 | 辉芒微电子(深圳)有限公司 | 芯片参数修调电路、修调方法以及包括该修调电路的芯片 |
CN105445648A (zh) * | 2015-12-18 | 2016-03-30 | 浙江大华技术股份有限公司 | 一种测试修调电路及一种集成电路 |
CN105897249A (zh) * | 2016-03-31 | 2016-08-24 | 珠海矽尚科技有限公司 | 一种基于管脚复用的数字修调系统 |
CN108736875A (zh) * | 2018-05-22 | 2018-11-02 | 电子科技大学 | 一种修调码值产生电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0762808B2 (ja) * | 1985-06-10 | 1995-07-05 | カシオ計算機株式会社 | トリミング装置 |
US6472897B1 (en) * | 2000-01-24 | 2002-10-29 | Micro International Limited | Circuit and method for trimming integrated circuits |
CN101740566B (zh) * | 2009-12-21 | 2011-11-02 | 西安电子科技大学 | 基于电流熔断的多晶熔丝电路 |
CN105281747B (zh) * | 2014-05-29 | 2018-07-03 | 中国科学院沈阳自动化研究所 | 一种可输出修调结果的熔丝修调电路及其控制方法 |
CN106128508B (zh) * | 2016-06-22 | 2023-04-07 | 拓尔微电子股份有限公司 | 一种ic参数一次可编程熔丝修调电路 |
CN107276151B (zh) * | 2017-06-14 | 2019-09-13 | 南京中感微电子有限公司 | 一种修调电路和电池保护芯片 |
CN110676241B (zh) * | 2018-07-03 | 2021-03-12 | 华润微集成电路(无锡)有限公司 | 一种复用引线pad的电修调结构及其复用方法 |
-
2021
- 2021-06-04 CN CN202110623480.7A patent/CN113189478B/zh active Active
- 2021-06-04 CN CN202110623163.5A patent/CN113189477B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000236022A (ja) * | 1999-02-12 | 2000-08-29 | Seiko Instruments Inc | フューズトリミング回路 |
US20070164807A1 (en) * | 2005-12-29 | 2007-07-19 | Fortune Semiconductor Corporation | Fuse repair circuit and its operating method |
US20100085107A1 (en) * | 2008-10-03 | 2010-04-08 | Chao-Hsing Huang | Trim fuse circuit capable of disposing trim conducting pads on scribe lines of wafer |
US20110221501A1 (en) * | 2010-03-11 | 2011-09-15 | Himax Analogic, Inc. | Trimming circuit |
CN203675091U (zh) * | 2012-11-15 | 2014-06-25 | 东莞赛微微电子有限公司 | 一种熔丝修调电路 |
CN104656006A (zh) * | 2015-01-20 | 2015-05-27 | 辉芒微电子(深圳)有限公司 | 芯片参数修调电路、修调方法以及包括该修调电路的芯片 |
CN105445648A (zh) * | 2015-12-18 | 2016-03-30 | 浙江大华技术股份有限公司 | 一种测试修调电路及一种集成电路 |
CN105897249A (zh) * | 2016-03-31 | 2016-08-24 | 珠海矽尚科技有限公司 | 一种基于管脚复用的数字修调系统 |
CN108736875A (zh) * | 2018-05-22 | 2018-11-02 | 电子科技大学 | 一种修调码值产生电路 |
Non-Patent Citations (2)
Title |
---|
付英: "一种基于熔丝修调的修调方案设计", 《武夷学院学报》 * |
吴熙文: "一种高效的熔丝并行修调方案", 《电子与封装》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113740715A (zh) * | 2021-11-05 | 2021-12-03 | 南京宏泰半导体科技有限公司 | 一种cp测试扩展修调的装置 |
CN115273951A (zh) * | 2022-09-26 | 2022-11-01 | 南京浣轩半导体有限公司 | 一种熔丝修调装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113189478B (zh) | 2023-10-24 |
CN113189477B (zh) | 2022-10-28 |
CN113189478A (zh) | 2021-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113189477B (zh) | 一种芯片修调电路及修调方法 | |
US4859870A (en) | Two-mode driver circuit | |
KR930008886B1 (ko) | 전기적으로 프로그램 할 수 있는 내부전원 발생회로 | |
EP0141681B1 (en) | Test input multiplexing circuit | |
KR100336953B1 (ko) | 용장 회로를 갖는 반도체 메모리 장치 | |
US20170040049A1 (en) | Output buffer circuit with low sub-threshold leakage current | |
US7449940B2 (en) | Buffer circuit | |
KR101124250B1 (ko) | 퓨즈 회로와 그의 구동 방법 | |
US8193851B2 (en) | Fuse circuit of semiconductor device and method for monitoring fuse state thereof | |
US5166557A (en) | Gate array with built-in programming circuitry | |
KR100410552B1 (ko) | 반도체 메모리의 종단임피던스 정합부 제어장치 및 그 방법 | |
EP0340282A4 (en) | Two-mode driver circuit | |
JP2002123501A (ja) | 半導体集積回路 | |
US7764108B2 (en) | Electrical fuse circuit | |
KR20090037617A (ko) | 스큐 보상 회로 | |
WO1997003498A1 (en) | Output circuit and electronic device using the circuit | |
US8213256B2 (en) | Anti-fuse circuit and semiconductor integrated circuit including the same | |
KR0146544B1 (ko) | 다수개의 스위칭 수단을 가지는 다용도 패드를 구비한 반도체 메모리장치 | |
KR20100124506A (ko) | 반도체 장치의 퓨즈회로 및 퓨즈상태 모니터링 방법 | |
US6448838B1 (en) | Circuit and method for high-speed break-before-make electronic switch | |
KR100530868B1 (ko) | 내부 전원 전압 발생 회로들을 갖는 반도체 장치 | |
KR100546180B1 (ko) | 타이밍 튜닝 장치 | |
KR20020048547A (ko) | 디지털 신호를 아날로그 신호로 변환시키는 변환기에서결함이 있는 스위치들을 검출하는 테스트시간을감소시키는 디코더 | |
KR100238963B1 (ko) | 반도체 메모리 장치의 리페어 회로 | |
US9711244B1 (en) | Memory circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20220829 Address after: 518000 Room 1201, CCIC Building, No. 006, Keji South 12th Road, High-tech Zone, Yuehai Street, Nanshan District, Shenzhen, Guangdong, China Applicant after: Shenzhen lipuxin Microelectronics Co.,Ltd. Address before: 1901, 19 / F, unit 2, building 4, 71 hele 1st Street, hi tech Zone, Chengdu, Sichuan 610000 Applicant before: Chengdu Lipson Microelectronics Co.,Ltd. |
|
TA01 | Transfer of patent application right | ||
GR01 | Patent grant | ||
GR01 | Patent grant |