CN104656006A - 芯片参数修调电路、修调方法以及包括该修调电路的芯片 - Google Patents
芯片参数修调电路、修调方法以及包括该修调电路的芯片 Download PDFInfo
- Publication number
- CN104656006A CN104656006A CN201510028095.2A CN201510028095A CN104656006A CN 104656006 A CN104656006 A CN 104656006A CN 201510028095 A CN201510028095 A CN 201510028095A CN 104656006 A CN104656006 A CN 104656006A
- Authority
- CN
- China
- Prior art keywords
- circuit
- trims
- signal
- group
- trim
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种芯片参数修调电路、修调方法以及包括该修调电路的芯片，修调电路包括控制单元和至少一个修调单元；控制单元用于给每个修调单元发送一组修调信号；每个修调单元用于接收一组修调信号并根据的一组修调信号永久性的输出一组逻辑信号，一组逻辑信号用于对一个参数进行修调控制。本发明在芯片封装后执行参数修调，给每个修调单元发送一组修调信号，每个修调单元根据所述一组修调信号永久性的输出一组逻辑信号，所述的一组逻辑信号实现对一个参数进行修调控制。该方法减少了芯片测试的工序，降低了测试成本，由于该修调方法是在封装之后完成，修调已经包含了封装工艺对参数的影响，所以该方法可极大地提高最终产品的参数精度和良率。
Description
技术领域
本发明涉及大规模集成电路的测试方法，尤其涉及一种芯片参数修调电路、修调方法以及包括该修调电路的芯片。
背景技术
由于芯片在生产过程中存在工艺偏差，芯片的所有参数最终会呈正态分布，从而影响产品参数的精度，其中某些参数会超出产品规格书所要求的范围，从而影响产品的良率。为了提高产品参数精度和良率，通常会在芯片生产完成之后对所有的参数进行测量，然后根据测量结果对其中的关键参数进行修调。
常用的修调方法是在Chip Probe测试阶段进行，在芯片封装之前测量关键参数，然后用激光熔断修调电路中的某些熔丝，从而实现对关键参数的修调。该方法实现过程简单，修调电路面积小，但是增加了Chip Probe测试的工序，增加了测试成本；另外由于该修调方法是在封装之前完成的，后续的封装工艺还会进一步的影响参数的精度，所以该方法对最终产品的参数精度和良率的提高并不十分的理想。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述成本高、参数精度和良率的提升效果较差的试缺陷，提供一种芯片参数修调电路、修调方法以及包括该修调电路的芯片。
本发明解决其技术问题所采用的技术方案是：构造一种芯片参数修调电路，用于对封装后的芯片的参数进行修调，其中，所述修调电路包括控制单元和分别连接至所述控制单元的至少一个修调单元；
所述控制单元用于给每个修调单元发送一组修调信号；每个修调单元用于接收一组修调信号并根据所述的一组修调信号永久性的输出一组逻辑信号，所述的一组逻辑信号用于对一个参数进行修调控制。
本发明所述的芯片参数修调电路，其中，所述的一组修调信号包括多个修调位信号，每个修调单元包括数量与所述多个修调位信号对应的多个开关电路和多个修调位执行电路；每个所述开关电路分别连接至所述控制单元，每个所述修调位执行电路连接至对应的开关电路；
所述开关电路用于获取对应的修调位信号并根据该修调位信号实现导通或关闭；所述修调位执行电路用于在所述开关电路首次导通前输出代表不进行位修调的电平信号、在所述开关电路首次导通后永久性的输出代表进行位修调的电平信号，一个修调单元内的所有的修调位执行电路输出的电平信号组合形成所述的一组逻辑信号。
本发明所述的芯片参数修调电路，其中，所述修调位执行电路包括：低压PMOS管、两个开关器件、下拉电阻、比较器；
所述低压PMOS管的栅极通过所述开关电路连接至芯片内部高压电源，所述低压PMOS管的栅极还通过下拉电阻连接至比较器的反相输入端，且该反相输入端还通过一个开关器件连接至芯片内部低压电源，所述比较器的同相输入端接收预设比较电压，所述比较器的输出端用于输出所述电平信号，所述低压PMOS管的漏极和源极连接后通过另一个开关器件连接至芯片内部接地点。
本发明所述的芯片参数修调电路，其中，所述两个开关器件包括MOS管或三极管。
本发明所述的芯片参数修调电路，其中，所述开关电路包括MOS管或三极管。
本发明所述的芯片参数修调电路，其中，所述控制单元包括依次连接的测试电路、串并行转换电路、电平转换电路；
所述测试电路用于在接收到测试使能信号后进入测试模式并接收串行修调控制信号；所述串并行转换电路用于将所述串行修调控制信号转换为并行修调控制信号；所述电平转换电路用于将该并行修调控制信号进行电压转换得到所述的一组修调信号。
本发明还公开了一种包括所述的芯片参数修调电路的芯片。
本发明还公开了一种基于所述芯片参数修调电路的芯片参数修调方法，其中，包括如下步骤：
S1、控制单元给每个修调单元发送一组修调信号；
S2、每个修调单元接收一组修调信号并根据所述的一组修调信号永久性的输出一组逻辑信号，所述的一组逻辑信号用于对一个参数进行修调控制。
本发明所述的芯片参数修调方法，其中，所述控制单元包括测试电路、串并行转换电路、电平转换电路；所述的一组修调信号包括多个修调位信号，每个修调单元包括数量与所述多个修调位信号对应的多个开关电路和多个修调位执行电路；
所述步骤S1包括如下步骤：
S11、测试电路在接收到测试使能信号后进入测试模式并接收串行修调控制信号；
S12、串并行转换电路将所述串行修调控制信号转换为并行修调控制信号；
S13、电平转换电路将该并行修调控制信号进行电压转换得到所述的一组修调信号。
所述步骤S2包括如下步骤：
S21、开关电路获取对应的修调位信号并根据该修调位信号实现导通或关闭；
S22、修调位执行电路在所述开关电路首次导通前输出代表不进行位修调的电平信号、在所述开关电路首次导通后永久性的输出代表进行位修调的电平信号；
S23、一个修调单元内的所有的修调位执行电路输出的电平信号组合形成所述的一组逻辑信号。
本发明所述的芯片参数修调方法，其中，所述修调位执行电路包括低压PMOS管和比较器，在所述步骤S22中，
在所述开关电路首次导通前，所述低压PMOS管的栅氧将所述低压PMOS管的栅极与源极、漏极隔离，所述比较器的反相输入端连接至芯片内部低压电源，所述比较器输出代表不进行位修调的低电平信号；
在所述开关电路首次导通后，所述低压PMOS管的栅极经由所述开关电路连接至内部高压电源，所述低压PMOS管的栅氧在所述内部高压电源的作用下被击穿且不可恢复，所述比较器的反相输入端经所述PMOS管接地，所述比较器输出代表进行位修调的高电平信号。
实施本发明的芯片参数修调电路、修调方法以及包括该修调电路的芯片，具有以下有益效果：本发明在芯片封装后执行参数修调，给每个修调单元发送一组修调信号，每个修调单元根据所述一组修调信号永久性的输出一组逻辑信号，所述的一组逻辑信号实现对一个参数进行修调控制。该方法减少了ChipProbe测试的工序，降低了测试成本，另外由于该修调方法是在封装之后完成的，修调已经包含了封装工艺对参数的影响，所以该方法可以极大地提高最终产品的参数精度和良率。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1是本发明芯片参数修调电路的结构示意图；
图2是本发明芯片参数修调电路的较佳实施例的电路原理图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的具体实施方式。
图1是本发明芯片参数修调电路的较佳实施例的电路结构示意图；
本发明的芯片参数修调电路，用于对封装后的芯片的参数进行修调，所述修调电路包括控制单元10和分别连接至所述控制单元10的至少一个修调单元20；
所述控制单元10用于给每个修调单元20发送一组修调信号；每个修调单元20用于接收一组修调信号并根据所述的一组修调信号永久性的输出一组逻辑信号，所述的一组逻辑信号用于对一个参数进行修调控制。
所述的一组修调信号包括多个修调位信号，参考图2，具体的：每个修调单元20包括数量与所述多个修调位信号对应的多个开关电路21和多个修调位执行电路22；每个所述开关电路21分别连接至所述控制单元10，每个所述修调位执行电路22连接至对应的开关电路21；
所述开关电路21用于获取对应的修调位信号并根据该修调位信号实现导通或关闭；所述修调位执行电路22用于在所述开关电路21首次导通前输出代表不进行位修调的电平信号、在所述开关电路21首次导通后永久性的输出代表进行位修调的电平信号，一个修调单元20内的所有的修调位执行电路22输出的电平信号组合形成所述的一组逻辑信号。
例如，一般控制一个特定参数的修调的一组逻辑信号包括8位电平信号，本发明即是将该8位的电平信号分拆由8个修调位执行电路22进行设置。为保证每个修调单元20在首次接受到一组修调信号后能永久性的输出该一组逻辑信号，本发明中在修调位执行电路22中选取低压PMOS管M2实现硬件上的不可恢复的状态改变。
具体的，如图2：
所述控制单元10包括依次连接的测试电路11、串并行转换电路12、电平转换电路13；修调位执行电路22包括：低压PMOS管M2、PMOS管M1和M3、下拉电阻R1、比较器U1，开关电路21包括高压PMOS管M4。
图中VDD代表芯片内部低压电源，其值一般为5V；HV代表芯片内部高压电源，其值一般为20V，如果芯片内部无高压电源，则该电源须从外部输入；GND代表芯片内部接地点。IN为芯片的与修调相关的控制信号的输入端，包括测试使能信号、串行修调控制信号。与修调相关的控制信号在芯片封装好之后由外部输入，其输入端口一般与芯片的其他功能端口复用，接收到测试使能信号进入测试模式后，串行修调控制信号从该端口输入，选择需要修调的修调位并进行修调。TB是修调控制输出端，修调之前其输出为低电平，修调之后其输出为高电平，用TB电平的变化控制关键参数的修调。
具体的，高压PMOS管M4的栅极连接至电平转换电路13，高压PMOS管M4的源极连接至芯片内部高压电源，高压PMOS管M4的漏极连接至低压PMOS管M2的栅极，所述低压PMOS管M2的栅极还通过下拉电阻R1连接至比较器U1的反相输入端和PMOS管M1的漏极，PMOS管M1的源极连接至芯片内部低压电源，比较器U1的同相输入端接收预设比较电压，此处为3V，比较器U1的输出端用于输出所述电平信号，所述低压PMOS管M2的漏极和源极连接后连接至PMOS管M3的漏极，PMOS管M3的源极连接至芯片内部接地点，PMOS管M1和PMOS管M3的栅极分别接收芯片的主控电路部分输出的控制信号。
需要明确的是，较佳实施例中的PMOS管M1、M3、M4，还可以用其他开关元器件替代，只要能实现开关功能即可，PMOS管M2也可以用NMOS管替代，这些都在本发明的保护范围之内。
测试电路11的IN端口通常会与其他功能端口复用，在正常情况下IN端口是作为芯片的功能端口使用的，此时其输入信号是不能被后续的修调相关的电路接受的。测试测试电路11通过检测IN端口的测试使能信号判断是否进入测试模式。只有进入了测试模式，IN端口才会作为与修调相关的控制信号的输入端口使用，此时其串行修调控制信号才会被后续的修调相关的电路接受。
所述串并行转换电路12用于将由IN端口输入的所述串行修调控制信号转换为并行修调控制信号；所述电平转换电路13用于将该并行修调控制信号进行电压转换。由于从串并行转换电路12输出的信号是VDD电平，需要将其转换成HV电平来控制高压PMOS管M4的开关，转换后的并行修调控制信号即为所述的一组修调信号，上述提到一组修调信号包括多个修调位信号，如果某一修调位信号为低电平，即E点为低电平，则M4开启，表示该位无需进行修调；反之如果某一修调位信号为高电平，即E点为高电平，则M4关断，表示该位需要进行修调。
低压PMOS管M2的栅氧击穿特性使得其扮演“熔丝”的角色，正常情况下M2的栅氧将A、B两点隔离，A、B相当于断路，若在M2的栅极施加一高于20V的电压，M2的栅氧将被击穿，其击穿后的特性表现为一阻值极低的电阻，此时A、B两点相当于短路，该击穿是不可恢复的，即一次击穿后其特性永远表现为一阻值极低的电阻。因此，当M4首次开启时，高压电源HV被施加到PMOS管M2的栅极，PMOS管M2的栅氧被永久击穿，表示该修调位已被修调。
优选的，下拉电阻R1是一阻值较大的电阻，为400kΩ，其作用是在A点被施加高压时对低压部分的PMOS管M1和比较器U1进行保护，防止被高压击穿损坏。PMOS管M1相当于一微电流源，当M2的栅氧没有被击穿时，M1将C点上拉至VDD；当M2的栅氧已被击穿时，C点被下拉至GND。
比较器U1是用来判断M2的栅氧是否已被击穿，当M2的栅氧没有被击穿，C点为高电平，比较器U1输出低电平；当M2的栅氧已被击穿，C点为低电平，比较器U1输出高电平，比较器U1的输出用来控制关键参数的修调。
在芯片封装后，Final Test阶段对芯片的所有参数进行测量，根据测量结果决定对某些关键参数进行修调，并且决定哪些修调位需要被修调。从IN端口输入有效的使能信号，通过测试电路11检测后，芯片进入测试模式，继续从IN端口输入串行修调控制信号，通过串并行转换后选择需要进行修调的修调位，被选择的修调位的M4会开启，将高压电源HV施加到M2的栅极，使M2的栅氧永久击穿，从而完成对该修调位的修调；没有被选择的修调位的M4会一直保持关断状态，M2的栅氧不会被击穿。IN端口的串行修调控制信号输入结束后，完成对该颗芯片的修调程序。
芯片退出测试模式，在芯片正常工作时，此时修调相关的电路不会工作，但比较器U1会一直保持工作，检测C点的电压，若某一修调位的M2的栅氧被击穿，则该修调位的比较器U1输出高电平；若某一修调位的M2的栅氧没有被击穿，则该修调位的比较器U1输出低电平。因此，一组修调信号控制一个修调单元20内的所有的比较器U1输出的电平，并且该电平因电路结构的不可恢复的改变而保持不变，这些电平信号组合形成一组逻辑信号，该组逻辑信号控制一个关键参数的取值。
本发明还公开了一种包括所述的芯片参数修调电路的芯片。
本发明还公开一种基于所述的芯片参数修调电路的芯片参数修调方法，包括如下步骤：
S1、控制单元10给每个修调单元20发送一组修调信号；
S2、每个修调单元20接收一组修调信号并根据所述的一组修调信号永久性的输出一组逻辑信号，所述的一组逻辑信号用于对一个参数进行修调控制。
其中，所述步骤S1具体包括如下步骤：
S11、测试电路11在接收到测试使能信号后进入测试模式并接收串行修调控制信号；
S12、串并行转换电路12将所述串行修调控制信号转换为并行修调控制信号；
S13、电平转换电路13将该并行修调控制信号进行电压转换得到所述的一组修调信号。
其中，所述步骤S2具体包括如下步骤：
S21、开关电路21获取对应的修调位信号并根据该修调位信号实现导通或关闭。
S22、修调位执行电路22在所述开关电路21首次导通前输出代表不进行位修调的电平信号、在所述开关电路21首次导通后永久性的输出代表进行位修调的电平信号。具体表现为：在所述开关电路21首次导通前，所述低压PMOS管M2的栅氧将所述低压PMOS管M2的栅极与源极、漏极隔离，所述比较器U1的反相输入端连接至芯片内部低压电源，所述比较器U1输出代表不进行位修调的低电平信号；在所述开关电路21首次导通后，所述低压PMOS管M2的栅极经由所述开关电路21连接至内部高压电源，所述低压PMOS管M2的栅氧在所述内部高压电源的作用下被击穿且不可恢复，所述比较器U1的反相输入端经所述PMOS管M2接地，所述比较器U1输出代表进行位修调的高电平信号。
S23、一个修调单元20内的所有的修调位执行电路22输出的电平信号组合形成所述的一组逻辑信号。
综上所述，本发明在芯片封装后执行参数修调，给每个修调单元发送一组修调信号，每个修调单元根据所述一组修调信号永久性的输出一组逻辑信号，所述的一组逻辑信号实现对一个参数进行修调控制。该方法减少了Chip Probe测试的工序，降低了测试成本，另外由于该修调方法是在封装之后完成的，修调已经包含了封装工艺对参数的影响，所以该方法可以极大地提高最终产品的参数精度和良率。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。
Claims (10)
1.一种芯片参数修调电路，用于对封装后的芯片的参数进行修调，其特征在于，所述修调电路包括控制单元(10)和分别连接至所述控制单元(10)的至少一个修调单元(20)；
所述控制单元(10)用于给每个修调单元(20)发送一组修调信号；每个修调单元(20)用于接收一组修调信号并根据所述的一组修调信号永久性的输出一组逻辑信号，所述的一组逻辑信号用于对一个参数进行修调控制。
2.根据权利要求1所述的芯片参数修调电路，其特征在于，所述的一组修调信号包括多个修调位信号，每个修调单元(20)包括数量与所述多个修调位信号对应的多个开关电路(21)和多个修调位执行电路(22)；每个所述开关电路(21)分别连接至所述控制单元(10)，每个所述修调位执行电路(22)连接至对应的开关电路(21)；
所述开关电路(21)用于获取对应的修调位信号并根据该修调位信号实现导通或关闭；所述修调位执行电路(22)用于在所述开关电路(21)首次导通前输出代表不进行位修调的电平信号、在所述开关电路(21)首次导通后永久性的输出代表进行位修调的电平信号，一个修调单元(20)内的所有的修调位执行电路(22)输出的电平信号组合形成所述的一组逻辑信号。
3.根据权利要求2所述的芯片参数修调电路，其特征在于，所述修调位执行电路(22)包括：低压PMOS管(M2)、两个开关器件、下拉电阻(R1)、比较器(U1)；
所述低压PMOS管(M2)的栅极通过所述开关电路(21)连接至芯片内部高压电源，所述低压PMOS管(M2)的栅极还通过下拉电阻(R1)连接至比较器(U1)的反相输入端，且该反相输入端还通过一个开关器件连接至芯片内部低压电源，所述比较器(U1)的同相输入端接收预设比较电压，所述比较器(U1)的输出端用于输出所述电平信号，所述低压PMOS管(M2)的漏极和源极连接后通过另一个开关器件连接至芯片内部接地点。
4.根据权利要求3所述的芯片参数修调电路，其特征在于，所述两个开关器件包括MOS管或三极管。
5.根据权利要求2所述的芯片参数修调电路，其特征在于，所述开关电路(21)包括MOS管或三极管。
6.根据权利要求1所述的芯片参数修调电路，其特征在于，所述控制单元(10)包括依次连接的测试电路(11)、串并行转换电路(12)、电平转换电路(13)；
所述测试电路(11)用于在接收到测试使能信号后进入测试模式并接收串行修调控制信号；所述串并行转换电路(12)用于将所述串行修调控制信号转换为并行修调控制信号；所述电平转换电路(13)用于将该并行修调控制信号进行电压转换得到所述的一组修调信号。
7.一种芯片，其特征在于，包括如权利要求1-6任一项所述的芯片参数修调电路。
8.一种基于权利要求1所述的芯片参数修调电路的芯片参数修调方法，其特征在于，包括如下步骤：
S1、控制单元(10)给每个修调单元(20)发送一组修调信号；
S2、每个修调单元(20)接收一组修调信号并根据所述的一组修调信号永久性的输出一组逻辑信号，所述的一组逻辑信号用于对一个参数进行修调控制。
9.一种基于权利要求8所述的芯片参数修调方法，其特征在于，所述控制单元(10)包括测试电路(11)、串并行转换电路(12)、电平转换电路(13)；所述的一组修调信号包括多个修调位信号，每个修调单元(20)包括数量与所述多个修调位信号对应的多个开关电路(21)和多个修调位执行电路(22)；
所述步骤S1包括如下步骤：
S11、测试电路(11)在接收到测试使能信号后进入测试模式并接收串行修调控制信号；
S12、串并行转换电路(12)将所述串行修调控制信号转换为并行修调控制信号；
S13、电平转换电路(13)将该并行修调控制信号进行电压转换得到所述的一组修调信号。
所述步骤S2包括如下步骤：
S21、开关电路(21)获取对应的修调位信号并根据该修调位信号实现导通或关闭；
S22、修调位执行电路(22)在所述开关电路(21)首次导通前输出代表不进行位修调的电平信号、在所述开关电路(21)首次导通后永久性的输出代表进行位修调的电平信号；
S23、一个修调单元(20)内的所有的修调位执行电路(22)输出的电平信号组合形成所述的一组逻辑信号。
10.根据权利要求9所述的芯片参数修调方法，其特征在于，所述修调位执行电路(22)包括低压PMOS管(M2)和比较器(U1)，在所述步骤S22中，
在所述开关电路(21)首次导通前，所述低压PMOS管(M2)的栅氧将所述低压PMOS管(M2)的栅极与源极、漏极隔离，所述比较器(U1)的反相输入端连接至芯片内部低压电源，所述比较器(U1)输出代表不进行位修调的低电平信号；
在所述开关电路(21)首次导通后，所述低压PMOS管(M2)的栅极经由所述开关电路(21)连接至内部高压电源，所述低压PMOS管(M2)的栅氧在所述内部高压电源的作用下被击穿且不可恢复，所述比较器(U1)的反相输入端经所述PMOS管(M2)接地，所述比较器(U1)输出代表进行位修调的高电平信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510028095.2A CN104656006B (zh) | 2015-01-20 | 2015-01-20 | 芯片参数修调电路、修调方法以及包括该修调电路的芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510028095.2A CN104656006B (zh) | 2015-01-20 | 2015-01-20 | 芯片参数修调电路、修调方法以及包括该修调电路的芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104656006A true CN104656006A (zh) | 2015-05-27 |
| CN104656006B CN104656006B (zh) | 2017-09-29 |
Family
ID=53247367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510028095.2A Active CN104656006B (zh) | 2015-01-20 | 2015-01-20 | 芯片参数修调电路、修调方法以及包括该修调电路的芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104656006B (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105445648A (zh) * | 2015-12-18 | 2016-03-30 | 浙江大华技术股份有限公司 | 一种测试修调电路及一种集成电路 |
| CN106093755A (zh) * | 2016-08-12 | 2016-11-09 | 上海宝司芯微电子有限公司 | 一种电源管理芯片的修调测试电路以及电源管理芯片 |
| CN106330175A (zh) * | 2016-08-30 | 2017-01-11 | 厦门安斯通微电子技术有限公司 | 一种复用芯片输出端口的可编程修调电路 |
| CN106370998A (zh) * | 2016-08-30 | 2017-02-01 | 厦门安斯通微电子技术有限公司 | 一种具有复用可编程修调端口的霍尔传感器芯片 |
| CN109687859A (zh) * | 2019-02-14 | 2019-04-26 | 苏州力生美半导体有限公司 | 可自动测试与修调的光电感应驱动电路及其设计方法 |
| CN112147488A (zh) * | 2020-09-25 | 2020-12-29 | 杰华特微电子（杭州）有限公司 | 芯片参数的测试及校准方法 |
| CN112583077A (zh) * | 2020-12-17 | 2021-03-30 | 深圳市创芯微微电子有限公司 | 一种修调电路及电池保护电路 |
| CN112820340A (zh) * | 2021-02-05 | 2021-05-18 | 上海华虹宏力半导体制造有限公司 | 一种嵌入式存储器的参数测试的分类筛选方法 |
| CN113014238A (zh) * | 2021-02-19 | 2021-06-22 | 苏州赛芯电子科技股份有限公司 | 一种修调电路和集成芯片 |
| CN113162605A (zh) * | 2020-09-03 | 2021-07-23 | 成都利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
| CN113189477A (zh) * | 2020-09-03 | 2021-07-30 | 成都利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
| CN113873184A (zh) * | 2021-10-29 | 2021-12-31 | 西安微电子技术研究所 | 一种图像传感器芯片级adc修调系统 |
| US11329612B2 (en) | 2019-11-27 | 2022-05-10 | Analog Devices International Unlimited Company | Interface cell for circuit adjustment |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030090274A1 (en) * | 2001-11-15 | 2003-05-15 | Mitsubishi Denki Kabushiki Kaisha | Laser-trimming fuse detecting circuit and method for semiconductor integrated circuit |
| CN201845252U (zh) * | 2010-11-23 | 2011-05-25 | 安肯(北京)微电子技术有限公司 | 一种高精度带隙基准电压源芯片的修调电路 |
| CN102323845A (zh) * | 2011-06-07 | 2012-01-18 | 无锡中星微电子有限公司 | 修调控制电路 |
| CN202758882U (zh) * | 2012-08-09 | 2013-02-27 | 成都国微电子有限公司 | 一种模拟/数模混合信号处理芯片的修调装置 |
| CN103473390A (zh) * | 2013-08-13 | 2013-12-25 | 深圳市天微电子有限公司 | 集成电路参数修调电路及其修调模块、集成电路参数修调方法 |
-
2015
- 2015-01-20 CN CN201510028095.2A patent/CN104656006B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030090274A1 (en) * | 2001-11-15 | 2003-05-15 | Mitsubishi Denki Kabushiki Kaisha | Laser-trimming fuse detecting circuit and method for semiconductor integrated circuit |
| CN201845252U (zh) * | 2010-11-23 | 2011-05-25 | 安肯(北京)微电子技术有限公司 | 一种高精度带隙基准电压源芯片的修调电路 |
| CN102323845A (zh) * | 2011-06-07 | 2012-01-18 | 无锡中星微电子有限公司 | 修调控制电路 |
| CN202758882U (zh) * | 2012-08-09 | 2013-02-27 | 成都国微电子有限公司 | 一种模拟/数模混合信号处理芯片的修调装置 |
| CN103473390A (zh) * | 2013-08-13 | 2013-12-25 | 深圳市天微电子有限公司 | 集成电路参数修调电路及其修调模块、集成电路参数修调方法 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105445648A (zh) * | 2015-12-18 | 2016-03-30 | 浙江大华技术股份有限公司 | 一种测试修调电路及一种集成电路 |
| CN105445648B (zh) * | 2015-12-18 | 2020-04-03 | 浙江大华技术股份有限公司 | 一种测试修调电路及一种集成电路 |
| CN106093755A (zh) * | 2016-08-12 | 2016-11-09 | 上海宝司芯微电子有限公司 | 一种电源管理芯片的修调测试电路以及电源管理芯片 |
| CN106330175A (zh) * | 2016-08-30 | 2017-01-11 | 厦门安斯通微电子技术有限公司 | 一种复用芯片输出端口的可编程修调电路 |
| CN106370998A (zh) * | 2016-08-30 | 2017-02-01 | 厦门安斯通微电子技术有限公司 | 一种具有复用可编程修调端口的霍尔传感器芯片 |
| CN106370998B (zh) * | 2016-08-30 | 2018-12-07 | 厦门安斯通微电子技术有限公司 | 一种具有复用可编程修调端口的霍尔传感器芯片 |
| CN109687859A (zh) * | 2019-02-14 | 2019-04-26 | 苏州力生美半导体有限公司 | 可自动测试与修调的光电感应驱动电路及其设计方法 |
| CN109687859B (zh) * | 2019-02-14 | 2023-09-26 | 苏州力生美半导体有限公司 | 可自动测试与修调的光电感应驱动电路及其设计方法 |
| US11329612B2 (en) | 2019-11-27 | 2022-05-10 | Analog Devices International Unlimited Company | Interface cell for circuit adjustment |
| CN113189477A (zh) * | 2020-09-03 | 2021-07-30 | 成都利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
| CN113162605A (zh) * | 2020-09-03 | 2021-07-23 | 成都利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
| CN112147488A (zh) * | 2020-09-25 | 2020-12-29 | 杰华特微电子（杭州）有限公司 | 芯片参数的测试及校准方法 |
| CN112583077A (zh) * | 2020-12-17 | 2021-03-30 | 深圳市创芯微微电子有限公司 | 一种修调电路及电池保护电路 |
| CN112820340A (zh) * | 2021-02-05 | 2021-05-18 | 上海华虹宏力半导体制造有限公司 | 一种嵌入式存储器的参数测试的分类筛选方法 |
| CN112820340B (zh) * | 2021-02-05 | 2024-04-16 | 上海华虹宏力半导体制造有限公司 | 一种嵌入式存储器的参数测试的分类筛选方法 |
| CN113014238A (zh) * | 2021-02-19 | 2021-06-22 | 苏州赛芯电子科技股份有限公司 | 一种修调电路和集成芯片 |
| CN113014238B (zh) * | 2021-02-19 | 2023-11-24 | 苏州赛芯电子科技股份有限公司 | 一种修调电路和集成芯片 |
| CN113873184A (zh) * | 2021-10-29 | 2021-12-31 | 西安微电子技术研究所 | 一种图像传感器芯片级adc修调系统 |
| CN113873184B (zh) * | 2021-10-29 | 2023-10-17 | 西安微电子技术研究所 | 一种图像传感器芯片级adc修调系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104656006B (zh) | 2017-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104656006A (zh) | 芯片参数修调电路、修调方法以及包括该修调电路的芯片 | |
| CN105445648B (zh) | 一种测试修调电路及一种集成电路 | |
| CN105116317B (zh) | 集成电路测试系统与方法 | |
| CN106291330B (zh) | 霍尔感应芯片和霍尔感应芯片校准方法 | |
| CN104931863B (zh) | 用于电缆局部放电测试的同步信号发生器 | |
| CN103472386B (zh) | 基于fpga的芯片测试装置及方法 | |
| CN102158216A (zh) | 接收电路 | |
| CN205861854U (zh) | 一种电源管理芯片的修调测试电路以及电源管理芯片 | |
| CN102043100A (zh) | 老化测试系统 | |
| CN106550391A (zh) | 一种天线在位检测装置、方法及基站 | |
| CN106325900A (zh) | 用于反熔丝fpga的烧录器设计 | |
| CN106093755A (zh) | 一种电源管理芯片的修调测试电路以及电源管理芯片 | |
| CN105575436A (zh) | 可编程控制多晶熔丝电路及包含该电路的集成电路 | |
| US6922071B2 (en) | Setting multiple chip parameters using one IC terminal | |
| US20150137845A1 (en) | Methods and Devices for Testing Segmented Electronic Assemblies | |
| CN103178483B (zh) | 一种具有反向保护功能的射频信号源及反向保护方法 | |
| CN106207976B (zh) | 电源供应器的过电流保护芯片及过电流保护电路 | |
| CN208849440U (zh) | 一种多路输出过压保护电路 | |
| CN106680566A (zh) | 一种火花间隙绝缘恢复电压检测装置及其检测方法 | |
| US9977071B2 (en) | Test device for testing plurality of samples and operating method thereof | |
| CN215932065U (zh) | 测试电路和设备 | |
| Rodríguez-Blanco et al. | Fault detection methodology for the IGBT based on measurement of collector transient current | |
| US10965247B2 (en) | Apparatus and method for measuring one or more characteristics of one or more photovoltaic cells | |
| CN108051737A (zh) | 一种开关器件筛选系统及方法 | |
| CN206773055U (zh) | 一种用于并行通道的输出极值检测电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518057, room 10, building 5-8, Changhong science and technology building, twelve South tech Road, Nanshan District Science Park, Shenzhen, Guangdong Patentee after: Huimang Microelectronics (Shenzhen) Co.,Ltd. Address before: 518057, room 10, building 5-8, Changhong science and technology building, twelve South tech Road, Nanshan District Science Park, Shenzhen, Guangdong Patentee before: FREMONT MICRO DEVICES (SZ) Ltd. |
|
| CP01 | Change in the name or title of a patent holder |