CN105445648B - 一种测试修调电路及一种集成电路 - Google Patents

一种测试修调电路及一种集成电路 Download PDF

Info

Publication number
CN105445648B
CN105445648B CN201510962778.5A CN201510962778A CN105445648B CN 105445648 B CN105445648 B CN 105445648B CN 201510962778 A CN201510962778 A CN 201510962778A CN 105445648 B CN105445648 B CN 105445648B
Authority
CN
China
Prior art keywords
trimming
test
module
circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510962778.5A
Other languages
English (en)
Other versions
CN105445648A (zh
Inventor
王晨皓
江旭明
李龙弟
朱海刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Xinsheng Electronic Technology Co Ltd
Original Assignee
Zhejiang Dahua Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Dahua Technology Co Ltd filed Critical Zhejiang Dahua Technology Co Ltd
Priority to CN201510962778.5A priority Critical patent/CN105445648B/zh
Publication of CN105445648A publication Critical patent/CN105445648A/zh
Application granted granted Critical
Publication of CN105445648B publication Critical patent/CN105445648B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种测试修调电路及一种集成电路。该测试修调电路包括：模式选择模块、分别与模式选择模块连接的测试模块和修调模块，模式选择模块与集成电路的第一管脚连接，测试模块与集成电路的第二管脚连接；模式选择模块接收通过第一管脚输入的触发信号，根据触发信号的电平值输出第一模式选择信号到测试模块和/或输出第二模式选择信号到修调模块；测试模块被第一模式选择信号使能后对集成电路测试位进行测试，并通过第二管脚输出测试信息；修调模块被第二模式选择信号使能后对集成电路修调位进行修调。本发明根据触发信号的电平值，控制测试修调电路对集成电路进行测试或修调，无需时延，实现了在一个时钟序列内完成对集成电路的测试和修调。

Description

一种测试修调电路及一种集成电路
技术领域
本发明涉及电路控制领域，尤其涉及一种测试修调电路及一种集成电路。
背景技术
高精度输出的集成电路，通常需要在生产出来后进行精确的修调。修调是根据测试到的参数选择并固化集成电路设计时集成的多个选项之一。修调通常是在晶圆分割、封装前进行。在晶圆分割、封装前进行精确的测试和修调需要使用昂贵的机台，并花费较长时间进行步进测试和参数调整，成本较高。修调后的晶圆在封装时，切割和封装过程都会对集成电路的物理特性产生影响，可能导致修调好的参数产生漂移。
为保证每一颗集成电路都能达到较高的精度要求，集成电路封装之后的测试与修调显得尤为重要。为了方便集成电路参数测试，通常会将重要的线路节点封出管脚来进行测试，或者通过集成电路内部集成的测试模式设定电路，将集成电路设置成测试模式后，对部分参数进行测试。无论是通过封出管脚测试还是进入测试模式，都不能影响到集成电路的正常应用。
在现有技术中，一种包括模式触发电路和脉宽检测电路的测试模式设定电路，如图1所示，进行测试模式设定时，在集成电路的输出电压端口施加模式触发信号，该信号与基准信号进行比较以产生脉冲信号，脉宽检测电路接收脉冲信号，并检测脉冲信号的脉宽，输出脉宽检测信号，所述测试模式设定电路根据脉宽检测信号进入相应的测试模式，该测试模式设定电路各信号工作时的波形如图2所示。然而，脉宽检测电路无疑增加了设计难度和线路面积；而且对脉宽分档首先需要输入信号产生不同的脉宽信号，再通过内部检测电路加以分档，不仅影响效率也对脉宽检测精度有较高的要求。
一种包括开关控制模块、修调值载入模块、熔丝熔断控制模块以及修调模块的熔丝修调电路，能够在晶圆封装好后再进行修调。然而在该电路中，修调值载入模块需要延时输入具有上升沿的TTL脉冲信号至CP端口，且延时时间会受到制造工艺偏差和封装应力等影响。
还有一种芯片参数修调电路，用于在芯片封装后执行参数修调。具体修调时，给每个修调单元发送一组修调信号，每个修调单元根据这一组修调信号永久性的输出一组逻辑信号，该组逻辑信号实现对一个参数进行修调控制。然而在该电路中，无法在触发信号的一个时钟序列内同时完成集成电路的参数测试与修调，控制信号需要多个时钟序列才能完成测试和修调。
发明内容
本发明的实施例提供了一种测试修调电路，用以实现在一个时钟序列内完成对集成电路的测试和修调。
本发明的一个实施例提供的测试修调电路，设置在集成电路内部，包括：
模式选择模块，以及分别与所述模式选择模块电性连接的测试模块和修调模块，所述模式选择模块与所述集成电路的第一管脚连接，所述测试模块与所述集成电路的第二管脚连接；
所述模式选择模块接收通过所述第一管脚输入的触发信号，根据所述触发信号的电平值输出第一模式选择信号到所述测试模块和/或输出第二模式选择信号到所述修调模块；
所述测试模块被所述第一模式选择信号使能后对集成电路测试位进行测试，并通过所述第二管脚输出测试信息；
所述修调模块被所述第二模式选择信号使能后对集成电路修调位进行修调。
优选地，所述修调电路还包括：时钟模块、与所述时钟模块电性连接的选通模块，所述选通模块分别与所述测试模块和所述修调模块连接；所述时钟模块与所述第一管脚连接；
所述时钟模块接收通过所述第一管脚输入的触发信号，输出对应的时钟信号，所述时钟信号的相位与触发信号一致；
所述选通模块根据接收到的时钟信号的脉冲以及脉冲数量对应的集成电路的测试位，向所述测试模块输出对应测试位的选通信号，和/或根据接收到的时钟信号的脉冲以及脉冲数量对应的集成电路的修调位，向所述修调模块输出对应修调位的选通信号；其中，时钟信号的脉冲数量与集成电路测试位和/或修调位的对应关系被预先配置在所述选通模块中；
所述测试模块根据接收到的选通信号，在被使能的情况下，对所述选通信号所对应的集成电路的测试位进行测试；
所述修调模块根据接收到的选通信号，在被使能的情况下，对所述选通信号所对应的集成电路的修调位进行修调。
具体地，所述选通模块具体用于：通过N路地址线将选通信号发送给所述测试模块，通过M路地址线将选通信号发送给所述修调模块，其中，在同一时刻，所述N路地址线和所述M路地址线中只有一条地址线上传输高电平信号，其余地址线上传输低电平信号。
具体地，所述选通模块包括：计数电路和译码电路；
所述计数电路，用于对接收到的时钟信号的上升沿进行计数，输出当前计数值对应的二进制序列给所述译码电路；
所述译码电路，用于将接收到的二进制序列转换为对应的集成电路的测试位或修调位的选通信号并通过N路与测试模块连接的地址线和M路与修调模块连接的地址线输出；其中，每个二进制序列对应一个集成电路的测试位或修调位，所述N路地址线和M路地址线输出的信号构成一个集成电路测试位或修调位的选通信号。
具体地，所述时钟信号的相位和脉宽与接收到的触发信号一致；一路地址线上的选通信号的相位和脉宽与对应的时钟信号的相位和脉宽一致。
具体地，所述修调模块包括M个逻辑固化电路，每个逻辑固化电路用于对一个集成电路的修调位进行修调；每个逻辑固化电路通过一个开关与M路地址线中的一路地址线连接，当一路地址线上传输有选通信号时，该地址线连接的开关闭合，该开关连接的逻辑固化电路对相应的集成电路修调位进行修调。
进一步地，所述修调模块，还包括电源选择电路，用于在接收到所述第二模式选择信号时选择使用第一电源为逻辑固化电路供电，否则选择使用第二电源为逻辑固化电路供电；所述第一电源为逻辑固化电路供电时，所述逻辑固化电路中的熔丝上的电流大于该熔丝的熔断电流，所述逻辑固化电路对相应的集成电路修调位进行修调；所述第二电源为逻辑固化电路供电时，所述逻辑固化电路中的熔丝上的电流小于熔丝的熔断电流。
具体地，所述模式选择模块具体用于将所述触发信号的电平值分别与第一基准电平值和第二基准电平值进行比较；其中，所述第一基准电平值和所述第二基准电平值由所述集成电路的电源电平与不同的金属氧化物半导体晶体管导通电压阈值叠加产生，所述第二基准电平值大于所述第一基准电平值；
若所述触发信号的电平值大于所述第一基准电平值，则输出第一模式选择信号；若所述触发信号的电平值大于所述第二基准电平值，则输出第二模式选择信号。
具体地，所述第一模式选择信号的相位和脉宽与触发信号的相位和脉宽一致；所述第二模式选择信号的相位和脉宽与触发信号的相位和脉宽一致。
本发明实施例还提供了一种集成电路，所述集成电路包括上测试修调电路，以及第一管脚和第二管脚。
本发明的上述实例中，根据第一管脚输入的触发信号的电平大小，输出第一触发信号或第二触发信号控制测试修调电路对集成电路测试位或修调位进行测试或者修调，因此，能够通过改变触发信号的电平大小，完成测试、修调的转换，进而使得测试修调电路能够在一个时钟序列内完成对集成电路的测试和修调。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的一种测试模式设定电路的结构框图；
图2为现有技术中测试模式设定电路的信号波形示意图；
图3为本发明实施例提供的一种测试修调电路的原理框图；
图4为本发明实施例提供的另一种测试修调电路的原理框图；
图5为本发明实施例提供的信号波形示意图；
图6为本发明实施例提供的一种模式选择模块原理示意图；
图7为本发明实施例提供的一种简化的模式选择模块原理示意图；
图8为本发明实施例提供的模式选择模块简化后的信号波形示意图；
图9为本发明实施例提供的一种测试修调电路的具体实施例的工作流程示意图；
图10为本发明实施例提供的具体实施例的信号波形示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
参见图3，为本发明实施例提供的一种测试修调电路的原理框图，如图所示，该测试修调电路包括：模式选择模块、测试模块、修调模块。
该测试修调电路设置在集成电路的内部，把集成电路的使能管脚(集成电路的第一管脚)复用于测试修调电路的使能管脚，把集成电路的输出管脚(集成电路的第二管脚)复用于测试修调电路的输出管脚。
模式选择模块分别与集成电路第一管脚、测试模块和修调模块电性相连，测试模块与集成电路的第二管脚电性相连。
模式选择模块接收通过第一管脚输入的触发信号EN，根据触发信号EN的电平值输出第一模式选择信号EN_TEST到测试模块、或者输出第二模式选择信号EN_TRIM到修调模块、或者输出第一模式选择信号EN_TEST到测试模块并输出第二模式选择信号EN_TRIM到修调模块。
测试模块被第一模式选择信号EN_TEST使能后对被选择的集成电路测试位进行测试，并通过第二管脚输出测试信息。其中，测试位是指预先设置在集成电路中的测试点，集成电路中可预先设置一个或多个测试点(即测试位)。通过对测试位的测试，可以得到该测试位上的集成电路参数，比如电压值，基于此可判断集成电路参数是否满足精度要求。
修调模块被第二模式选择信号EN_TRIM使能后对被选择的集成电路修调位进行修调。其中，修调位是指预先设置在集成电路中的修调点，集成电路中可预先设置一个或多个修调点(即修调位)。修调位上通常设置有熔丝，通过对该熔丝进行熔断可改变集成电路局部结构，以达到对相应的集成电路参数进行修调的目的。
具体地，模式选择模块，将触发信号EN的电平值分别与第一基准电平值V1和第二基准电平值V2进行比较：若触发信号EN的电平值大于第一基准电平值V1，则输出第一模式选择信号EN_TEST；若触发信号EN的电平值大于第二基准电平值V2，则输出第二模式选择信号EN_TRIM。其中，第二基准电平值V2大于所述第一基准电平值V1；第一基准电平值V1和第二具体基准电平值V2由集成电路的电源电平与不同的金属氧化物半导体晶体管导通电压阈值叠加产生。
进一步地，该测试修调电路还可以包括时钟模块和选通模块，如图4所示，时钟模块与选通模块、第一管脚电性连接，选通模块与测试模块之间存在N路连接、与修调模块之间存在M路连接；进一步地，模式选择模块还可以与时钟模块和选通模块电性连接。其中，M和N均为大于1的整数，比如，M+N＝8。
时钟模块接收通过第一管脚输入的触发信号EN，输出对应的时钟信号CLK，时钟信号CLK的相位与触发信号EN的相位一致，即上升沿一致。
选通模块根据接收到的时钟信号CLK的脉冲以及脉冲数量对应的集成电路的测试位或修调位，通过上述N路连接和M路连接输出对应的选通信号，用以选择对应的集成电路的测试位或修调位。具体地，可以通过上述选通模块与测试模块之间的N路连接即N路地址线输出集成电路测试位的选通信号，以使测试模块根据该选通信号对相应的集成电路测试位进行测试；可以通过上述选通模块与修调模块之间的M路连接即M路地址线输出集成电路修调位的选通信号，以使修调模块根据该选通信号对相应的集成电路修调位进行修调。
其中，时钟信号的脉冲数量与集成电路测试位或修调位的对应关系被预先配置在所述选通模块中。例如：可预先配置若接收到的时钟信号CLK的脉冲数量为1时，对集成电路测试位A进行测试；若接收到的时钟信号CLK的脉冲数量为2时，则对集成电路测试位B进行测试，若接收到的时钟信号CLK的脉冲数量为3时，则对集成电路修调位C进行修调。相应地，若选通模块接收到的时钟信号CLK的脉冲数量为1时，则通过上述N路连接中对应测试A的连接发送选通信号；若选通模块接收到的时钟信号CLK的脉冲数量为2时，则通过上述N路连接中对应测试位B的连接发送选通信号；若选通模块接收到的时钟信号CLK的脉冲数量为3时，则通过上述M路连接中对应修调位C的连接发送选通信号。
测试模块根据接收到的选通信号，在被使能的情况下，即接收到第一模式选择信号EN_TEST的情况下，对选通信号所对应的集成电路测试位进行测试。具体地，测试模块在接收到选通信号后，从待测点信号中获取与选通信号对应的集成电路测试位的待测信号，并进行测试，测试结果通过第二管脚输出。该测试结果可以是与测试位对应的集成电路参数的参数值，也可以是通过运算处理能够得到集成电路参数值的电压值或电流值。
例如：测试模块接收到对应测试位A的选通信号，测试位A用于测试集成电路参数A，则获取待测信号点中对应测试位A的待测信号，并对该待测信号进行测试，将测试结果通过第二管脚输出。通常情况下，测试模块通过第二管脚输出的为电压值，若参数A为电压参数，则可以直接输出相应的电压值；若参数A为其他类型的参数，将其转换为相应的电压值，该转换过程可以由测试模块实现，也可以在生成待测信号时完成。
修调模块根据接收到的选通信号，在被使能的情况下，即接收到第二模式选择信号EN_TRIM的情况下，对选通信号所对应的集成电路修调位进行修调。
本发明上述实施例提供的测试修调电路，其工作时各输出信号的波形如图5所示。当触发信号EN的电平值VEN小于V3时，集成电路正常工作，测试修调电路不工作。当触发信号EN的电平值VEN大于V3时，集成电路退出正常工作模式，信号EN_WORK由低电平变为高电平，测试修调电路进入准备工作状态。当触发信号EN的电平值VEN大于V1时，EN的每个脉冲的上升沿触发时钟模块输出的时钟信号CLK产生脉冲，时钟信号CLK的上升沿和脉宽与触发信号EN的上升沿和脉宽一致；同时，第一模式选择信号EN_TEST由低电平变为高电平，且EN_TEST的上升沿、脉宽与时钟信号CLK的上升沿、脉宽一致。当触发信号EN的电平值VEN大于V2时，时钟信号CLK的上升沿和脉宽仍与触发信号EN的上升沿和脉宽一致；而第二模式选择信号EN_TRIM由低电平变为高电平，且EN_TRIM的上升沿、脉宽与EN的上升沿、脉宽一致，此时EN_TEST的上升沿、脉宽仍与时钟信号CLK的上升沿、脉宽一致。而选通模块对CLK的上升沿进行计数，当接收到第一个CLK的脉冲时，选通信号TEST/TRIM_1由低电平变为高电平，且脉宽与EN_TEST的脉宽一致，此时EN_TEST为高电平，EN_TRIM为低电平，因此测试模块对TEST/TRIM_1所对应的集成电路测试位进行测试；当接收到第五个CLK的脉冲时，选通信号TEST/TRIM_5由低电平变为高电平，且脉宽与EN_TEST的脉宽一致，此时EN_TEST和EN_TRIM均为高电平，因此修调模块对TEST/TRIM_5所对应的集成电路修调位进行修调。
本发明实施例提供了一种具体的模式选择模块原理示意图，如图6所示，可实现产生第一基准电平V1和第二基准电平V2并将其与触发信号EN进行比较。
如图6所示的模式选择模块包括：电阻R1、电阻R2，P型金属氧化物半导体晶体管M1(MOS管M1)、P型金属氧化物半导体晶体管M2(MOS管M2)、P型金属氧化物半导体晶体管M3(MOS管M3)、P型金属氧化物半导体晶体管M4(MOS管M4)、P型金属氧化物半导体晶体管M5(MOS管M5)，电流镜I1、电流镜I2、电流镜I3、电流镜I4，开关S1、开关S2。用VIN表示集成电路电源IN的电平值；VEN表示触发信号EN的电平值；VRi表示电阻Ri两端的电平差值，i＝1或2；VTHj表示MOS管Mj的导通电压阈值，|VTHj|表示VTHj的绝对值，j＝1，2，3，4，5。
MOS管M1的源极经过电阻R1与集成电路的电源IN相连，栅极和漏极短接后，与MOS管M2的源极相连；MOS管M2的栅极和漏极短接后，经过电流镜I1与地相连。因此，MOS管M1与MOS管M2处于导通状态，节点B的电平为VIN-VR1-|VTH1|-|VTH2|。
MOS管M3的源极经过电阻R2与触发信号EN相连，栅极与MOS管M2的漏极相连，漏极经过电流镜I2与地相连。因此，节点C的电平为VEN-VR2，若MOS管M3的源极与栅极之间的电平差大于MOS管M3的导通电压阈值的绝对值，即(VEN-VR2)-(VIN-VR1-|VTH1|-|VTH2|)>|VTH3|，也就是VEN>VIN-VR1-|VTH1|-|VTH2|+VR2+|VTH3|，则MOS管M3导通，导通后节点D上输出的信号WORK由低电平变为高电平，信号WORK的上升沿将触发EN_WORK由低电平变为高电平，且信号EN_WORK能够一直保持高电平直到触发信号EN电平变为零，信号WORK和EN_WORK的波形可如图6所示。当信号EN_WORK为高电平时，开关S1和开关S2闭合。
MOS管M4的源极经过电阻R2与触发信号EN相连，栅极与MOS管M2的源极相连，漏极经过开关S1、电流镜I3与地相连。当开关S1闭合且MOS管M4未导通时，节点E上输出的信号EN_TEST为低电平。若MOS管M4的源极与栅极之间的电平差大于MOS管M4的导通电压阈值的绝对值，即(VEN-VR2)-(VIN-VR1-|VTH1|)>|VTH4|，也就是VEN>VIN-VR1-|VTH1|+VR2+|VTH4|，则MOS管M4导通。当开关S1闭合且MOS管M4导通时，节点E上输出的信号EN_TEST为高电平。
MOS管M5的源极经过电阻R2与触发信号EN相连，栅极与节点A相连，漏极经过开关S2、电流镜I4与地相连。当开关S2闭合且MOS管M5未导通时，节点F上输出的信号EN_TRIM为低电平。若MOS管M5的源极与栅极之间的电平差大于MOS管M5的导通电压阈值的绝对值，即(VEN-VR2)-(VIN-VR1)>|VTH5|，也就是VEN>VIN-VR1+VR2+|VTH5|，则MOS管M5导通。当开关S2闭合且MOS管M5导通时，节点F上输出的信号EN_TRIM为高电平。
令V3＝VIN-VR1-|VTH1|-|VTH2|+VR2+|VTH3|，V1＝VIN-VR1-|VTH1|+VR2+|VTH4|，V2＝VIN-VR1+VR2+|VTH5|，当VEN>V3时，MOS管M3导通，输出信号WORK由低电平变为高电平，使得EN_WORK变为高电平，从而使得开关S1和开关S2闭合，进而使得MOS管M4和MOS管M5所在的支路能够正常工作；当VEN>V1时，MOS管M4导通，输出信号EN_TEST由低电平变为高电平，使测试模块正常工作；当VEN>V2时，MOS管M5导通，输出信号EN_TRIM由低电平变为高电平，使修调模块正常工作。
其中，V2>V1≥V3>VIN；当VIN一定时，若忽略电阻R1和电阻R2两端的电平差值，那么，阈值V1、V2、V3的大小仅与金属氧化物半导体晶体管的导通电压阈值的绝对值|VTH|有关。因此，可以通过引入额外的P型金属氧化物半导体晶体管，实现调整阈值V1、V2、V3的大小。
传统的逻辑控制模块通过检测触发信号的脉宽以实现测试与修调模式的选择，脉宽检测模块需要引入较为复杂的检测线路，且受到工艺偏差和封装带来的参数漂移影响，脉宽的检测标准的一致性存在较大偏差，这就给触发信号的设置带来了不便；若采用比较器方法对触发信号进行检测，比较器的使用同样会引入较为复杂的检测线路，产生额外的功耗。而在本发明的上述实施例中，模式选择模块将触发信号EN的电平值与阈值V1、V2、V3进行比较，从而生成使能测试模块的信号EN_TEST和使能修调模块的信号EN_TRIM，其中阈值V1、V2、V3，由集成电路的电源电平与不同的金属氧化物半导体晶体管导通电压阈值叠加产生，无需引入额外的基准产生电路、比较器等，避免复杂的线路产生较大的功耗。
可选地，若令阈值V1＝V3，则可以对上述模式选择模块的电路进行简化，如图7所示。简化后的模式选择模块包括电阻R1、电阻R2，P型金属氧化物半导体晶体管M1(MOS管M1)、P型金属氧化物半导体晶体管M2(MOS管M2)、P型金属氧化物半导体晶体管M3(MOS管M3)、P型金属氧化物半导体晶体管M4(MOS管M4)，电流镜I1、电流镜I2、电流镜I3，开关S1。
MOS管M1的源极经过电阻R1与集成电路的电源IN相连，栅极和漏极短接后，与MOS管M2的源极相连；MOS管M2的栅极和漏极短接后，经过电流镜I1与地相连。因此，MOS管M1与MOS管M2处于导通状态，节点B的电平为VIN-VR1-|VTH1|-|VTH2|。
MOS管M3的源极经过电阻R2与触发信号EN相连，栅极与MOS管M2的漏极相连，漏极经过电流镜I2与地相连。因此，节点C的电平为VEN-VR2，若MOS管M3的源极与栅极之间的电平差大于MOS管M3的导通电压阈值的绝对值，即(VEN-VR2)-(VIN-VR1-|VTH1|-|VTH2|)>|VTH3|，也就是VEN>VIN-VR1-|VTH1|-|VTH2|+VR2+|VTH3|，则MOS管M3导通，导通后节点D上输出的信号EN_TEST由低电平变为高电平，信号EN_TEST的上升沿将触发EN_WORK由低电平变为高电平，且信号EN_WORK能够一直保持高电平直到触发信号EN电平变为零。当信号EN_WORK为高电平时，开关S1闭合。
MOS管M4的源极经过电阻R2与触发信号EN相连，栅极与MOS管M1的源极相连，漏极经过开关S1、电流镜I3与地相连。当开关S1闭合且MOS管M4未导通时，节点E上输出的信号EN_TRIM为低电平。若MOS管M4的源极与栅极之间的电平差大于MOS管M4的导通电压阈值的绝对值，即(VEN-VR2)-(VIN-VR1)>|VTH4|，也就是VEN>VIN-VR1+VR2+|VTH4|，则MOS管M4导通。当开关S1闭合且MOS管M4导通时，节点E上输出的信号EN_TRIM为高电平。
假设V1＝V3＝VIN-VR1-|VTH1|-|VTH2|+VR2+|VTH3|，V2＝VIN-VR1+VR2+|VTH4|。综上所述，当VEN>V1时，MOS管M3导通，输出信号EN_TEST由低电平变为高电平，使测试模块正常工作，又使得EN_WORK变为高电平，从而使得开关S1闭合，进而使得MOS管M4所在的支路能够正常工作；当VEN>V2时，MOS管M4导通，输出信号EN_TRIM由低电平变为高电平，使修调模块正常工作。
其中，V2>V1＝V2>VIN；当VIN一定时，若忽略电阻R1和电阻R2两端的电平差值，那么，阈值V1、V2、V3的大小仅与金属氧化物半导体晶体管的导通电压阈值的绝对值|VTH|有关。因此，可以通过引入额外的P型金属氧化物半导体晶体管或删除部分P型金属氧化物半导体晶体管，实现调整阈值V1、V2、V3的大小。本发明上述实施例能够简化触发信号EN的设置过程。
若阈值V1＝V3，测试修调电路工作时各输出信号的波形如图8所示。在V1＝V3的情况下，测试修调电路省去了准备工作阶段，当VEN大于V1时，测试修调电路就开始对集成电路测试位进行测试，当VEN大于V2时，测试修调电路开始对集成电路修调位进行修调。
具体地，时钟信号CLK的产生电路可以与如图6中所示的信号WORK的产生电路一致。因此在VEN>V1的情况下，由此获得的时钟信号CLK与触发信号EN的相位一致，即时钟信号CLK的上升沿与触发信号EN的上升沿一致，且每个脉冲宽度也与触发信号EN一致。此外，还可以通过其他电路产生与触发信号EN相位一致的时钟信号CLK，时钟信号CLK的每个脉冲宽度可以与触发信号EN的脉冲宽度一致，也可以不一致。
如图5或图8所示，若VEN>V2，则输出的信号EN_TEST和信号EN_TRIM均为高电平，即模式选择模块向测试模块发送第一模式选择信号EN_TEST，同时向修调模块发送第二模式选择信号EN_TRIM。优选地，在同一时刻，上述N路地址线和上述M路地址线中只有一条地址线上传输高电平信号，其余地址线上传输低电平信号，由此避免发生测试模块对集成电路测试位进行测试的同时修调模块对集成电路修调位进行修调的情况。此外，N路地址线和M路地址线中也可以同时有多条地址线为高电平，本发明对此不做限制。
优选地，选通模块还可以包括计数电路和译码电路。
计数电路，用于对接收到的时钟信号CLK的上升沿进行计数，输出当前计数值对应的二进制序列给译码电路。以选通模块与测试模块和修调模块之间共有8路连接为例，当计数电路接收到时钟信号CLK的第一个脉冲，则该脉冲的上升沿触发计数电路计数，输出二进制序列001给译码电路；当计数电路接收到时钟信号CLK的第二个脉冲时，该脉冲的上升沿触发计数电路所计的数加1，输出二进制序列010给译码器。
译码电路，用于将接收到的二进制序列转换为对应的集成电路测试位或修调位的选通信号并通过N路与测试模块连接的地址线和M路与修调模块连接的地址线输出；其中，每个二进制序列对应一个集成电路测试位或修调位，上述N路和M路地址线输出的信号构成一个集成电路测试位或修调位的选通信号。以选通模块与测试模块和修调模块之间共有8路连接的地址线为例，译码电路可以通过38译码器或其他译码器实现，将计数电路输出的三位二进制系列分别输入到38译码器的三个输入端口，根据输入的二进制序列进行译码，8个输出端口中仅有一个端口输出高电平，该端口对应一个集成电路测试位或修调位的地址线。
当VEN>V1时，地址线上开始输出选通信号，触发信号EN每发出一个脉冲，时钟信号CLK上则发出一个脉冲，对应的地址线上输出一个脉冲，该脉冲的上升沿和脉宽与时钟信号CLK的上升沿和脉宽一致。
传统的选通模块不仅要实现触发信号的计数功能，还要针对计数信号的脉宽进行检测以确定是测试计数器计数还是修调计数器计数；还有的选通模块将测试档和修调档分开集中设置，当触发信号触发计数器计数时，选通模块会逐一选通所有测试档位，当各测试档位全部依次选通后，再逐次选通修调档位。第一种选通模块的检测方式较为复杂，且引入了多个计数线路和译码线路；第二种选通模块针对修调项会有相互影响的情况，需要输入多个触发序列才能完成所有数据的测试和修调，由于计数线路是连续计数的，无法直接跳过某个或某几个已经测试或修调过的参数进行重复无用的测试或修调，从而导致时间成本的浪费。而在本发明的上述实施例中，测试修调电路可以通过选通模块，实现先对无修调项的参数进行测试，再对有修调项的参数进行测试或修调；对影响范围广的参数先修调，最重要的参数后修调；测试和修调过程可以交叉进行，完成一个参数的测试和修调后，再对下个参数进行测试和修调；而且在确定是否对集成电路参数进行测试或修调时，将选通信号和EN_TEST、EN_TRIM结合后做出判断，可以通过控制EN_TEST、EN_TRIM的电平大小避免对已经测试或修调过的参数进行重复测试或修调。
具体地，修调模块包括M个逻辑固化电路，每个逻辑固化电路用于对一个集成电路修调位进行修调。每个逻辑固化电路通过一个开关与M路地址线中的一路地址线连接，当一路地址线上传输有选通信号时，该地址线连接的开关闭合，该开关连接的逻辑固化电路对相应的集成电路修调位进行修调。
其中，每个逻辑固化电路包括修调支路和逻辑固化支路。修调支路包括熔丝和开关，接收到选通信号时开关闭合。逻辑固化支路包括电流偏置电路和正反馈锁定电路，用于输出对应的集成电路修调位的修调状态。电流偏置电路可以包括电流源和电流漏，正反馈锁定电路可以包括施密特触发器和带有是能控制的反相器。当熔丝熔断时，逻辑固化支路的输出信号由低电平变为高电平，用于表示该逻辑固化电路上的熔丝被熔断。
进一步地，修调模块还可以包括电源选择电路，用于在接收到第二模式选择信号EN_TRIM时选择使用第一电源为逻辑固化电路供电(集成电路电源IN)，否则选择使用第二电源(集成电路内部电源VDD源)为逻辑固化电路供电。当修调模块接收到第二模式选择信号EN_TRIM时，逻辑固化电路改由电源IN供电，此时熔丝上的电流大于熔丝的熔断电流，会使熔丝熔断，即该逻辑固化电路对相应的集成电路修调位进行修调；当修调模块未接收到信号EN_TRIM时，逻辑固化电路由内部电源VDD供电，此时即使开关闭合，熔丝上的电流小于熔丝的熔断电流，也不会使熔丝熔断。
根据测试修调的经验，延长修调时VTEST电平持续的时间，可以提高测试精度；提高触发信号EN的电平值、延长修调时VTRIM电平持续的时间，可以提高修调成功率；缩短非测试或非修调对应的VCLK持续时间和间隔时间，可以节省测试时间、提高测试效率。
为了方便理解上述实施例，下面以一个具体应用场景为例，详细说明本发明实施例提供的测试修调电路的工作流程。
集成电路的参数A只需进行测试，无需进行修调；参数B和参数C需要进行测试和修调。但由于对参数C的修调会影响参数B的数值，那么，在该集成电路的测试修调过程中，需要先对参数A进行测试，然后对参数C进行测试、修调，最后对参数B进行测试、修调。采用简化的测试修调电路完成上述工作流程，即令阈值V1＝V3。测试修调电路的选通模块共有8路连接，其中第1路连接控制测试模块对测试位A进行测试，用于测试参数A；第2路连接控制测试模块对测试位C进行测试，用于测试参数C，第3、4路连接控制修调模块对修调位C1、修调位C2进行修调，用于修调参数C；第5路连接控制测试模块对测试位B进行测试，用于测试参数B，第6、7路连接控制修调模块对修调位B1、修调位B2进行修调，用于修调参数B；第8路连接控制测试模块对测试位B进行测试，用于测试参数B。测试修调电路完成上述测试、修调的流程示意图如图9所示，该过程中各输出信号波形如图10所示。
步骤901：输入触发信号EN。
步骤902：对测试位A进行测试。当VEN>V1时，EN_WORK变为高电平，CLK和EN_TEST的脉冲的上升沿、脉宽与EN一致，CLK输出第一个脉冲时，第1路连接上输出有选通信号，因此对测试位A进行测试。
步骤903：判断测试结果是否满足精度要求，若满足，则转入步骤904，否则结束流程。
步骤904：对测试位C进行测试。CLK输出第二个脉冲时，第2路连接上输出有选通信号，因此对测试位C进行测试。
步骤905：判断测试结果是否满足精度要求，若满足，则转入步骤907，否则转入步骤906。
步骤906：对修调位C1和/或修调位C2进行修调。若参数C不满足精度要求，则根据测试结果查表确定需要对修调位C1、或者修调位C2、或者修调位C1和修调位C2进行修调，当选通信号选择到该路连接时，令VEN>V2，通过对修调位C1和/或修调位C2进行修调以达到修调参数C的作用。
步骤907：对测试位B进行测试。CLK输出第五个脉冲时，第5路连接上输出有选通信号，因此对测试位B进行测试。
步骤908：判断测试结果是否满足精度要求，若满足，则结束流程，否则转入步骤909。
步骤909：对修调位B1和/或修调位B2进行修调。若参数B不满足精度要求，则根据测试结果查表确定需要对修调位B1、或者修调位B2、或者修调位B1和修调位B2进行修调，当选通信号选择到该路连接时，令VEN>V2，通过对修调位B1和/或修调位B2进行修调以达到修调参数B的作用。
步骤910：对测试位B进行测试。再次对测试位B进行测试，以检测参数B在经过修调后是否满足精度要求。
本发明的上述实例中，将集成电路的使能管脚作为测试修调电路的触发信号输入管脚，将集成电路的输出管脚作为测试修调电路的输出管脚，无需引入额外的输入输出管脚，不必考虑额外的管脚对集成电路性能的影响，降低了设计难度也降低了风险。通过输入不同幅值的触发信号，输出第一模式选择信号或第二模式选择信号，控制测试修调电路对集成电路的测试位或修调位进行测试或修调，而且能够实现测试、修调交叉进行，无需时延，能够在一个时钟序列内完成对集成电路的测试和修调过程，节省时间成本。触发信号的阈值由集成电路电源和金属氧化物半导体晶体管的导通阈值叠加产生，无需引入基准产生电路、比较器等复杂线路，减小了功耗、提高了可靠性。
基于上述技术构思，本发明还提供了一种集成电路，用于对集成电路进行测试、修调，该集成电路包括上述实施例提供的测试修调电路。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种测试修调电路，设置在集成电路内部，其特征在于，包括：模式选择模块，以及分别与所述模式选择模块电性连接的测试模块和修调模块，所述模式选择模块与所述集成电路的第一管脚连接，所述测试模块与所述集成电路的第二管脚连接；
所述模式选择模块接收通过所述第一管脚输入的触发信号，根据所述触发信号的电平值输出第一模式选择信号到所述测试模块和/或输出第二模式选择信号到所述修调模块；
所述测试模块被所述第一模式选择信号使能后对集成电路测试位进行测试，并通过所述第二管脚输出测试信息；
所述修调模块被所述第二模式选择信号使能后对集成电路修调位进行修调；
所述测试修调电路还包括：时钟模块、与所述时钟模块电性连接的选通模块，所述选通模块分别与所述测试模块和所述修调模块连接；所述时钟模块与所述第一管脚连接；
所述时钟模块接收通过所述第一管脚输入的触发信号，输出对应的时钟信号，所述时钟信号的相位与触发信号一致；
所述选通模块根据接收到的时钟信号的脉冲以及脉冲数量对应的集成电路的测试位，向所述测试模块输出对应测试位的选通信号，和/或根据接收到的时钟信号的脉冲以及脉冲数量对应的集成电路的修调位，向所述修调模块输出对应修调位的选通信号；其中，时钟信号的脉冲数量与集成电路测试位和/或修调位的对应关系被预先配置在所述选通模块中；
所述测试模块根据接收到的选通信号，在被使能的情况下，对所述选通信号所对应的集成电路的测试位进行测试；
所述修调模块根据接收到的选通信号，在被使能的情况下，对所述选通信号所对应的集成电路的修调位进行修调。
2.如权利要求1所述的测试修调电路，其特征在于，所述选通模块，具体用于：通过N路地址线将选通信号发送给所述测试模块，通过M路地址线将选通信号发送给所述修调模块，其中，在同一时刻，所述N路地址线和所述M路地址线中只有一条地址线上传输高电平信号，其余地址线上传输低电平信号。
3.如权利要求1所述的测试修调电路，其特征在于，所述选通模块包括：计数电路和译码电路；
所述计数电路，用于对接收到的时钟信号的上升沿进行计数，输出当前计数值对应的二进制序列给所述译码电路；
所述译码电路，用于将接收到的二进制序列转换为对应的集成电路的测试位或修调位的选通信号并通过N路与测试模块连接的地址线和M路与修调模块连接的地址线输出；其中，每个二进制序列对应一个集成电路的测试位或修调位，所述N路地址线和M路地址线输出的信号构成一个集成电路测试位或修调位的选通信号。
4.如权利要求2或3所述的测试修调电路，其特征在于，所述时钟信号的相位和脉宽与接收到的触发信号一致；
一路地址线上的选通信号的相位和脉宽与对应的时钟信号的相位和脉宽一致。
5.如权利要求2或3所述的测试修调电路，其特征在于，所述修调模块包括：M个逻辑固化电路，每个逻辑固化电路用于对一个集成电路的修调位进行修调；
每个逻辑固化电路通过一个开关与M路地址线中的一路地址线连接，当一路地址线上传输有选通信号时，该地址线连接的开关闭合，该开关连接的逻辑固化电路对相应的集成电路修调位进行修调。
6.如权利要求5所述的测试修调电路，其特征在于，所述修调模块，还包括：
电源选择电路，用于在接收到所述第二模式选择信号时选择使用第一电源为逻辑固化电路供电，否则选择使用第二电源为逻辑固化电路供电；所述第一电源为逻辑固化电路供电时，所述逻辑固化电路中的熔丝上的电流大于该熔丝的熔断电流，所述逻辑固化电路对相应的集成电路修调位进行修调；所述第二电源为逻辑固化电路供电时，所述逻辑固化电路中的熔丝上的电流小于熔丝的熔断电流。
7.如权利要求1所述的测试修调电路，其特征在于，所述模式选择模块，具体用于：
将所述触发信号的电平值分别与第一基准电平值和第二基准电平值进行比较；其中，所述第一基准电平值和所述第二基准电平值由所述集成电路的电源电平与不同的金属氧化物半导体晶体管导通电压阈值叠加产生，所述第二基准电平值大于所述第一基准电平值；
若所述触发信号的电平值大于所述第一基准电平值，则输出第一模式选择信号；若所述触发信号的电平值大于所述第二基准电平值，则输出第一模式选择信号和第二模式选择信号。
8.如权利要求7所述的测试修调电路，其特征在于，所述第一模式选择信号的相位和脉宽与触发信号的相位和脉宽一致；所述第二模式选择信号的相位和脉宽与触发信号的相位和脉宽一致。
9.一种集成电路，其特征在于，包括如权利要求1至8中任意一项所述的测试修调电路，以及第一管脚和第二管脚。
CN201510962778.5A 2015-12-18 2015-12-18 一种测试修调电路及一种集成电路 Active CN105445648B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510962778.5A CN105445648B (zh) 2015-12-18 2015-12-18 一种测试修调电路及一种集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510962778.5A CN105445648B (zh) 2015-12-18 2015-12-18 一种测试修调电路及一种集成电路

Publications (2)

Publication Number Publication Date
CN105445648A CN105445648A (zh) 2016-03-30
CN105445648B true CN105445648B (zh) 2020-04-03

Family

ID=55556075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510962778.5A Active CN105445648B (zh) 2015-12-18 2015-12-18 一种测试修调电路及一种集成电路

Country Status (1)

Country Link
CN (1) CN105445648B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057783B (zh) * 2016-05-27 2019-07-12 上海路虹电子科技有限公司 一种熔断电路
CN106093755A (zh) * 2016-08-12 2016-11-09 上海宝司芯微电子有限公司 一种电源管理芯片的修调测试电路以及电源管理芯片
CN108169657B (zh) * 2017-11-14 2020-10-20 珠海格力电器股份有限公司 智能功率模块和智能功率模块的测试方法
CN108878306B (zh) * 2018-08-02 2024-05-28 江苏七维测试技术有限公司 一种多工位集成电路熔丝修调测试系统及其修调方法
CN110308380A (zh) * 2019-05-29 2019-10-08 深圳市紫光同创电子有限公司 一种fpga电路测试方法和装置
CN111273154A (zh) * 2020-01-21 2020-06-12 浙江大华技术股份有限公司 管脚复用的测试修调系统、方法、计算机设备和存储介质
CN111880082B (zh) * 2020-08-08 2023-05-23 苏州喻芯半导体有限公司 一种电源舱芯片测试方法
CN113189478B (zh) * 2020-09-03 2023-10-24 成都利普芯微电子有限公司 一种芯片修调电路及修调方法
CN112345923B (zh) * 2020-10-26 2022-09-20 无锡靖芯科技有限公司 一种精确修调芯片电参数的方法
CN113504457B (zh) * 2021-07-08 2024-05-28 中颖电子股份有限公司 提升检测精度的电路测试装置和方法
CN113900468B (zh) * 2021-09-02 2022-09-16 深圳市迪浦电子有限公司 一种修调电路及集成电路
CN113938125B (zh) * 2021-10-19 2023-02-24 浙江大学 多通道可配置可测试与修调的数字信号隔离器
CN114264867B (zh) * 2021-12-15 2024-01-19 江苏纵帆微电子有限公司 一种电子设备运行模式与生产测试模式的切换方法
CN114325348A (zh) * 2022-01-13 2022-04-12 苏州博创集成电路设计有限公司 通道间匹配性测试电路
CN116520136B (zh) * 2023-06-07 2023-09-22 盈力半导体(上海)有限公司 一种防误触发测试模式的控制电路、方法及芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102831927A (zh) * 2011-06-14 2012-12-19 芯成半导体（上海）有限公司 进入asram芯片内部测试模式的电路
CN103473390A (zh) * 2013-08-13 2013-12-25 深圳市天微电子有限公司 集成电路参数修调电路及其修调模块、集成电路参数修调方法
CN103995169A (zh) * 2014-04-25 2014-08-20 嘉兴泰鼎光电集成电路有限公司 芯片内部节点电压的测试电路
CN104614662A (zh) * 2015-01-21 2015-05-13 矽力杰半导体技术(杭州)有限公司 测试模式设定电路及设定方法
CN104656006A (zh) * 2015-01-20 2015-05-27 辉芒微电子（深圳）有限公司 芯片参数修调电路、修调方法以及包括该修调电路的芯片

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7295057B2 (en) * 2005-01-18 2007-11-13 International Business Machines Corporation Methods and apparatus for characterizing electronic fuses used to personalize an integrated circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102831927A (zh) * 2011-06-14 2012-12-19 芯成半导体（上海）有限公司 进入asram芯片内部测试模式的电路
CN103473390A (zh) * 2013-08-13 2013-12-25 深圳市天微电子有限公司 集成电路参数修调电路及其修调模块、集成电路参数修调方法
CN103995169A (zh) * 2014-04-25 2014-08-20 嘉兴泰鼎光电集成电路有限公司 芯片内部节点电压的测试电路
CN104656006A (zh) * 2015-01-20 2015-05-27 辉芒微电子（深圳）有限公司 芯片参数修调电路、修调方法以及包括该修调电路的芯片
CN104614662A (zh) * 2015-01-21 2015-05-13 矽力杰半导体技术(杭州)有限公司 测试模式设定电路及设定方法

Also Published As

Publication number Publication date
CN105445648A (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
CN105445648B (zh) 一种测试修调电路及一种集成电路
CN105897249B (zh) 一种基于管脚复用的数字修调系统
JP4833214B2 (ja) 差異感知技術による低電圧プログラマブルｅＦＵＳＥ
US7295057B2 (en) Methods and apparatus for characterizing electronic fuses used to personalize an integrated circuit
CN111273154A (zh) 管脚复用的测试修调系统、方法、计算机设备和存储介质
KR20050012820A (ko) 전자 회로 및 전자 회로 테스트 방법
US20080282122A1 (en) Single scan clock in a multi-clock domain
US20160349318A1 (en) Dynamic Clock Chain Bypass
CN107743035B (zh) 一种芯片修调电路及修调方法
US9239360B2 (en) DFT approach to enable faster scan chain diagnosis
US4385275A (en) Method and apparatus for testing an integrated circuit
US8531196B1 (en) Delay test circuitry
CN114882934A (zh) 测试电路
KR100656461B1 (ko) 반도체 메모리의 온 다이 터미네이션 장치 및 방법
US20150155056A1 (en) Circuit and method for controlling internal test mode entry of an asram chip
KR102603571B1 (ko) 임피던스 조정 회로, 반도체 장치 및 반도체 장치의 임피던스 조정 방법
CN103441791A (zh) 一种星载数据传输发射装置及其输入信号的选择方法
RU2649244C1 (ru) Устройство для определения нагрузочной способности микросхем
CN104422869A (zh) 半导体装置和测试方法
US7795918B2 (en) Adjusting output buffer timing based on drive strength
KR102233516B1 (ko) 스몰핀 패키지용 오티피 메모리 제어 시스템, 오티피 메모리의 프로그래밍 및 읽기 회로
KR102454581B1 (ko) 회로 스크리닝 시스템 및 회로 스크리닝 방법
RU2723968C1 (ru) Устройство для определения нагрузочной способности микросхем
KR20100029947A (ko) 테스트 모드 신호 생성회로 및 이를 이용하는 테스트 장치
CN110376504B (zh) 一种关于ic高压损伤模拟系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200927

Address after: Room 1201, building a, 1181 Bin'an Road, Changhe street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee after: Zhejiang Xinsheng Electronic Technology Co., Ltd

Address before: Hangzhou City, Zhejiang province Binjiang District 310053 shore road 1187

Patentee before: ZHEJIANG DAHUA TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right