RU2723968C1 - Устройство для определения нагрузочной способности микросхем - Google Patents
Устройство для определения нагрузочной способности микросхем Download PDFInfo
- Publication number
- RU2723968C1 RU2723968C1 RU2019120860A RU2019120860A RU2723968C1 RU 2723968 C1 RU2723968 C1 RU 2723968C1 RU 2019120860 A RU2019120860 A RU 2019120860A RU 2019120860 A RU2019120860 A RU 2019120860A RU 2723968 C1 RU2723968 C1 RU 2723968C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- microcircuits
- comparator
- load capacity
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31915—In-circuit Testers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
Устройство для определения нагрузочной способности микросхем относится к области микроминиатюризации и технологии радиоэлектронной аппаратуры и может быть использовано для контроля параметров микросхем при их производстве. Устройство для определения нагрузочной способности микросхем содержит источник опорного напряжения 1, генератор прямоугольного напряжения 2, испытуемую микросхему 3, повторитель 4, компаратор 5, элемент И 6, одновибратор 7, элементы нагрузки 8-1…8-k, коммутатор 9, реверсивный счетчик импульсов 10, дешифратор 11 и индикатор 12. Техническим результатом при реализации заявленного решения является повышение точности и достоверность определения нагрузочной способности микросхем. 1 ил.
Description
Изобретение относится к области микроминиатюризации и технологии радиоэлектронной аппаратуры и может быть использовано для контроля параметров микросхем при их производстве.
Известно устройство для определения нагрузочной способности дискретных схем (авторское свидетельство СССР №836606, МПК G01R 31/28, опубл. 07.06.81. Бюл. №21), содержащее коммутатор, три генератора, триггер, усилитель, индикатор, дифференцирующий элемент, элемент И и блок памяти.
Недостатками устройства являются низкие точность и достоверность определения нагрузочной способности.
Наиболее близким к предлагаемому изобретению является устройство для определения нагрузочной способности микросхем (патент на изобретение РФ №2649244, МПК G01R 31/28, опубл. 30.03.18. Бюл. №10), содержащее источник опорного напряжения, генератор прямоугольного напряжения, повторитель, компаратор, элемент И, одновибратор, элементы нагрузки, коммутатор, счетчик импульсов, реверсивный счетчик импульсов, дешифратор и индикатор.
Недостатками устройства являются сложность, а также низкие точность и достоверность определения нагрузочной способности.
В основу изобретения поставлена задача упростить устройство, а также повысить точность и достоверность определения нагрузочной способности микросхем.
Данная задача решается в устройстве для определения нагрузочной способности микросхем, которое содержит элементы нагрузки, коммутатор, каждый из выходов которого подключен к входу одноименного элемента нагрузки, реверсивный счетчик импульсов, индикатор, последовательно соединенные генератор прямоугольного напряжения и элемент И, повторитель, вход которого и сигнальный вход коммутатора объединены и подключены к выходной клемме испытуемой микросхемы, последовательно соединенные источник опорного напряжения и компаратор, второй вход которого подключен к выходу повторителя, а выход - ко второму входу элемента И, одновибратор, вход которого также подключен к выходу компаратора, а выход - к вычитающему входу реверсивного счетчика импульсов, суммирующий вход которого подключен к выходу элемента И, дешифратор, каждый из входов которого подключен к одноименному выходу реверсивного счетчика импульсов, каждый из выходов дешифратора подключен к одноименному входу индикатора, согласно изобретению в нем источник опорного напряжения выполнен управляемым, а также связанным своим управляющим входом с выходом компаратора, а каждый из входов коммутатора подключен к одноименному выходу реверсивного счетчика импульсов.
Это упрощает устройство, а также дает повышение точности и достоверности определения нагрузочной способности микросхем.
На чертеже представлена блок-схема предлагаемого устройства.
Устройство содержит источник опорного напряжения 1, генератор прямоугольного напряжения 2, испытуемую микросхему 3, повторитель 4, компаратор 5, элемент И 6, одновибратор 7, элементы нагрузки 8-1…8-k, коммутатор 9, реверсивный счетчик импульсов 10, дешифраторы и индикатор 12.
В устройстве последовательно соединены генератор прямоугольного напряжения 2 и элемент И 6, а также источник опорного напряжения 1 и компаратор 5, выход которого подключен к управляющему входу источника опорного напряжения 1 и ко второму входу элемента И 6.
Вход повторителя 4 и сигнальный вход коммутатора 9 объединены и подключены к выходной клемме испытуемой микросхемы 3. Выход повторителя 4 связан со вторым входом компаратора 5.
Вход одновибратора 7 подключен также к выходу компаратора 5, а выход - к вычитающему входу реверсивного счетчика импульсов 10, суммирующий вход которого подключен к выходу элемента И 6.
Каждый из выходов реверсивного счетчика импульсов 10 подключен к одноименным входам коммутатора 9 и дешифратора 11. Каждый из выходов коммутатора 9 подключен к входу одноименного элемента нагрузки 8-1…8-k. Каждый из выходов дешифратора 11 подключен к одноименному входу индикатора 12.
Устройство позволяет определять нагрузочную способность испытуемой микросхемы 3 по изменению высокого уровня (первый режим) и по изменению низкого уровня (второй режим) ее выходного сигнала.
В соответствии с первым режимом устройство работает следующим образом. Выходное напряжение испытуемой микросхемы 3 поступает на вход повторителя 4 и сигнальный вход коммутатора 9. Последний первоначально находится в состоянии, когда элементы нагрузки 8-1…8-k отключены от выхода испытуемой микросхемы 3. Компаратор 5 сравнивает выходное напряжение повторителя 4 (оно практически совпадает с выходным напряжением испытуемой микросхемы 3) с выходным напряжением источника опорного напряжения 1. Последнее совпадает с минимально допустимым значением напряжения высокого уровня (логической «1») выходного сигнала испытуемой микросхемы 3. На выходе компаратора 5 формируется логическая «1», если первое из сравниваемых напряжений превышает второе, в противном случае - логический «0».
В случае использования исправной испытуемой микросхемы 3, при первоначальном состоянии коммутатора 9, выходное напряжение повторителя 4 превышает напряжение источника опорного напряжения 1 и на выходе компаратора 5 формируется логическая «1». Она поступает на второй вход элемента И 6, разрешая прохождение с его первого входа на выход импульсов высокого уровня генератора прямоугольного напряжения 2. Выходные импульсы элемента И 6 поступают на вход реверсивного счетчика импульсов 10. На его выходах формируются цифровые сигналы, код которых несет информацию о числе этих импульсов. «Вес» каждого разряда реверсивного счетчика импульсов 10, начиная со второго, в два раза выше предыдущего. Сигнал с каждого из выходов реверсивного счетчика импульсов 10 поступает на одноименный вход коммутатора 9.
Коммутатор 9, в соответствии с меняющимся кодом его входных сигналов, подключает элементы нагрузки 8-1…8-k к выходу испытуемой микросхемы 3, равномерно наращивая нагрузку. «Весовые» соотношения элементов нагрузки 8-1…8-k совпадают с «весовыми» соотношениями одноименных разрядов реверсивного счетчика импульсов 10.
При этом, с каждым новым переключением коммутатора 9, значение напряжения высокого уровня выходного сигнала испытуемой микросхемы 3, в связи с уменьшением сопротивления нагрузки (и возрастанием ее тока), уменьшается. До тех пор, пока это напряжение остается больше выходного напряжения источника опорного напряжения 1 (в течении всех рабочих циклов) на выходе компаратора 5 сохраняется логическая «1», поддерживающая процесс вычисления нагрузочной способности.
В противном случае на выходе компаратора 5 формируется логический «0», свидетельствующий о том, что значение выходного напряжения исследуемой микросхемы 3 вышло за пределы нормы и значение нагрузочной способности, зафиксированное реверсивным счетчиком импульсов 10 в последнем рабочем цикле, должно быть уменьшено на единицу. Для выполнения этого с выхода компаратора 5 на управляющий вход источника опорного напряжения 1 и вход одновибратора 7 поступает логический перепад с высокого уровня («1») на низкий («0»).
При этом выходное напряжение источника опорного напряжения 1 возрастает и фиксируется на большем (от первоначального значения) уровне. Его значение зависит от типа логики испытуемой микросхемы.
Это исключает в дальнейшем повторное (ложное) поступления импульса на вход реверсивного счетчика импульсов 10 в последнем рабочем цикле.
Одновременно с этим на выходе одновибратора 7 формируется импульс высокого уровня. Он поступает на инвертирующий вход реверсивного счетчика импульсов 10, уменьшая записанное в нем число на единицу.
Реверсивный счетчик импульсов 10 формирует код, который дешифратор 11 преобразует во входной код индикатора 12, производя тем самым запись числа n1, определяющего нагрузочную способность по первому режиму.
Для обеспечения второго режима работы устройства, позволяющего определять нагрузочную способность испытуемой микросхемы 3 по изменению низкого уровня ее выходного сигнала, необходимо:
- первый вход компаратора 5 подключить к выходу повторителя 4, а второй вход - к выходу источника опорного напряжения 1,
- значение выходного напряжения источника опорного напряжения 1 установить равным максимально допустимому значению напряжения низкого уровня (логического «0») выходного сигнала испытуемой микросхемы 3.
При этом, с каждым новым переключением коммутатора 9, значение напряжения низкого уровня выходного сигнала испытуемой микросхемы 3 увеличивается. До тех пор, пока это напряжение остается меньше выходного напряжения источника опорного напряжения 1 (в течение всех рабочих циклов) сохраняется процесс вычисления нагрузочной способности. Также выполняется ее коррекция на единицу. Выходное напряжение источника опорного напряжения 1 при этом убывает и фиксируется на меньшем (от первоначального значения) уровне.
Индикатор 12 отображает число n2, определяющее нагрузочную способность по второму режиму. В остальном работа всех блоков устройства в обоих режимах одинакова.
Кроме этого, преимуществами устройства по сравнению с прототипом являются: возможность работы с микросхемами ТТЛ, ТТЛШ и МОП - серий, определение нагрузочной способности микросхем в двух режимах работы не меняя состав его блоков, обеспечение автоматического режима работы и адаптированность к смене испытуемых микросхем 3 и элементов нагрузки 8-1…8-k.
Claims (1)
- Устройство для определения нагрузочной способности микросхем, содержащее элементы нагрузки, коммутатор, каждый из выходов которого подключен к входу одноименного элемента нагрузки, реверсивный счетчик импульсов, индикатор, последовательно соединенные генератор прямоугольного напряжения и элемент И, повторитель, вход которого и сигнальный вход коммутатора объединены и подключены к выходной клемме испытуемой микросхемы, последовательно соединенные источник опорного напряжения и компаратор, второй вход которого подключен к выходу повторителя, а выход - ко второму входу элемента И, одновибратор, вход которого также подключен к выходу компаратора, а выход - к вычитающему входу реверсивного счетчика импульсов, суммирующий вход которого подключен к выходу элемента И, дешифратор, каждый из входов которого подключен к одноименному выходу реверсивного счетчика импульсов, каждый из выходов дешифратора подключен к одноименному входу индикатора, отличающееся тем, что в нем источник опорного напряжения выполнен управляемым, а также связанным своим управляющим входом с выходом компаратора, а каждый из входов коммутатора подключен к одноименному выходу реверсивного счетчика импульсов.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2019120860A RU2723968C1 (ru) | 2019-07-02 | 2019-07-02 | Устройство для определения нагрузочной способности микросхем |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2019120860A RU2723968C1 (ru) | 2019-07-02 | 2019-07-02 | Устройство для определения нагрузочной способности микросхем |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2723968C1 true RU2723968C1 (ru) | 2020-06-18 |
Family
ID=71096006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2019120860A RU2723968C1 (ru) | 2019-07-02 | 2019-07-02 | Устройство для определения нагрузочной способности микросхем |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2723968C1 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2819099C1 (ru) * | 2023-09-19 | 2024-05-14 | Федеральное Государственное Автономное Образовательное Учреждение Высшего Образования "Самарский Национальный Исследовательский Университет Имени Академика С.П. Королева" (Самарский Университет) | Устройство для определения нагрузочной способности микросхем |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4439858A (en) * | 1981-05-28 | 1984-03-27 | Zehntel, Inc. | Digital in-circuit tester |
| DE102007004555A1 (de) * | 2007-01-30 | 2008-07-31 | Qimonda Ag | Verfahren und System zum Testen einer integrierten Schaltung |
| RU2613573C1 (ru) * | 2015-10-28 | 2017-03-17 | Государственное образовательное учреждение высшего профессионального образования "Самарский государственный аэрокосмический университет имени академика С.П. Королева (национальный исследовательский университет)" (СГАУ) | Устройство для определения нагрузочной способности микросхем |
| RU2613568C1 (ru) * | 2015-12-14 | 2017-03-17 | федеральное государственное автономное образовательное учреждение высшего образования "Самарский государственный аэрокосмический университет имени академика С.П. Королева (национальный исследовательский университет)" (СГАУ) | Устройство для определения нагрузочной способности микросхем |
| RU2649244C9 (ru) * | 2017-02-09 | 2018-06-22 | федеральное государственное автономное образовательное учреждение высшего образования "Самарский национальный исследовательский университет имени академика С.П. Королёва" | Устройство для определения нагрузочной способности микросхем |
-
2019
- 2019-07-02 RU RU2019120860A patent/RU2723968C1/ru active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4439858A (en) * | 1981-05-28 | 1984-03-27 | Zehntel, Inc. | Digital in-circuit tester |
| DE102007004555A1 (de) * | 2007-01-30 | 2008-07-31 | Qimonda Ag | Verfahren und System zum Testen einer integrierten Schaltung |
| RU2613573C1 (ru) * | 2015-10-28 | 2017-03-17 | Государственное образовательное учреждение высшего профессионального образования "Самарский государственный аэрокосмический университет имени академика С.П. Королева (национальный исследовательский университет)" (СГАУ) | Устройство для определения нагрузочной способности микросхем |
| RU2613568C1 (ru) * | 2015-12-14 | 2017-03-17 | федеральное государственное автономное образовательное учреждение высшего образования "Самарский государственный аэрокосмический университет имени академика С.П. Королева (национальный исследовательский университет)" (СГАУ) | Устройство для определения нагрузочной способности микросхем |
| RU2649244C9 (ru) * | 2017-02-09 | 2018-06-22 | федеральное государственное автономное образовательное учреждение высшего образования "Самарский национальный исследовательский университет имени академика С.П. Королёва" | Устройство для определения нагрузочной способности микросхем |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2819099C1 (ru) * | 2023-09-19 | 2024-05-14 | Федеральное Государственное Автономное Образовательное Учреждение Высшего Образования "Самарский Национальный Исследовательский Университет Имени Академика С.П. Королева" (Самарский Университет) | Устройство для определения нагрузочной способности микросхем |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230122803A1 (en) | On-chip oscilloscope | |
| KR100269704B1 (ko) | 지연 소자 시험 장치 및 시험 기능을 갖는 집적 회로 | |
| US7978109B1 (en) | Output apparatus and test apparatus | |
| EP0273196A2 (en) | Multi-level pattern detector for a single signal | |
| US20090206864A1 (en) | On-chip servo loop integrated circuit system test circuitry and method | |
| RU2723968C1 (ru) | Устройство для определения нагрузочной способности микросхем | |
| EP0318575A1 (en) | Programmable level shifting interface device | |
| RU2649244C9 (ru) | Устройство для определения нагрузочной способности микросхем | |
| JPH05215791A (ja) | 電圧低下検出回路 | |
| EP0098399A2 (en) | Test circuitry for determining turn-on and turn-off delays of logic circuits | |
| KR101009333B1 (ko) | 직류 고전압 전원 발생장치 및 임펄스 측정기의 응답특성 평가를 위한 고압 교정 파형 발생장치. | |
| RU2613573C1 (ru) | Устройство для определения нагрузочной способности микросхем | |
| JPH03211471A (ja) | ディジタルマルチメータの測定レンジ自動選択回路 | |
| US8013593B2 (en) | Voltage measuring apparatus for semiconductor integrated circuit and voltage measuring system having the same | |
| RU2613568C1 (ru) | Устройство для определения нагрузочной способности микросхем | |
| US20030123309A1 (en) | Semiconductor integrated circuit | |
| RU2793145C1 (ru) | Устройство для определения нагрузочной способности микросхем | |
| US6313656B1 (en) | Method of testing leakage current at a contact-making point in an integrated circuit by determining a potential at the contact-making point | |
| RU2388006C1 (ru) | Устройство для отбраковки диодов | |
| KR101725868B1 (ko) | 저장소자를 초기화하기 위한 신호를 생성하는 방법 및 그 장치 | |
| RU2071072C1 (ru) | Устройство для измерения напряженности электрических полей | |
| CN106841855B (zh) | 一种大功率三相桥式驱动器的阈值参数测试方法 | |
| JP7231490B2 (ja) | データ伝送方法及びデータ転送装置 | |
| RU2187126C1 (ru) | Устройство для отбраковки цифровых интегральных микросхем | |
| SU1104448A1 (ru) | Устройство дл проверки электронных блоков |