DE102007004555A1

DE102007004555A1 - Verfahren und System zum Testen einer integrierten Schaltung

Info

Publication number: DE102007004555A1
Application number: DE102007004555A
Authority: DE
Inventors: Martin Versen; Klaus Nierle; Jörg Kliewer
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2007-01-30
Filing date: 2007-01-30
Publication date: 2008-07-31
Also published as: US20080205173A1; US7729186B2

Abstract

Integrierte Schaltung (1), wobei zum Testen der integrierten Schaltung (1) in einem Testbetriebsmodus (TB) ein Betriebszustand von mindestens einem integrierten Spannungsgenerator (2) zum Erzeugen einer Lastspannung (U<SUB>LAST</SUB>) für eine zugehörige integrierte Last (7) in Abhängigkeit von einem externen (CKE<SUB>EXT</SUB>) Steuersignal einstellbar ist.

Description

Die Erfindung schafft ein Verfahren und ein Testsystem für eine integrierte Schaltung, in dem integrierte Spannungsgeneratoren zu Testzwecken zwischen unterschiedlichen Betriebszuständen umgeschaltet werden.
Integrierte Schaltungen, beispielsweise integrierte Speicherchips, weisen interne bzw. integrierte Spannungsgeneratoren für verschiedene Baugruppen innerhalb der integrierten Schaltung auf. Ein integrierter Spannungsgenerator erzeugt, beispielsweise eine Spannung, die an eine Wortleitung WL eines Speicherzellenfeldes innerhalb der integrierten Schaltung angelegt wird.
1A zeigt eine Anordnung nach dem Stand der Technik, bei der ein interner Spannungsgenerator in Abhängigkeit von einer externen Versorgungsspannung VDD und von einer durch eine Referenzspannungsquelle erzeugten Referenzspannung eine Spannung generiert, die durch einen Schalter S an eine kapazitive Last, die als Parallelwert eines Widerstandes R_L in einer Kapazität C_L dargestellt ist, schaltet. Herkömmliche interne Spannungsgeneratoren sind zwischen einem Aktiv-Betriebsmodus und einem Standby-Betriebsmodus umschaltbar. In dem Standby-Betriebsmodus benötigt der Spannungsgenerator einen geringeren Versorgungsstrom I_DD als im Aktiv-Betriebsmodus, sodass die integrierte Schaltung insgesamt einen geringeren Stromverbrauch aufweist und die Wärmeerzeugung vermindert wird.
Der interne Spannungsgenerator wird durch ein internes Steuersignal CRTL, welches durch eine interne Steuereinheit der integrierten Schaltung zwischen einem aktiven und einem Standby-Betriebszustand geschaltet, wobei das interne Steuersignal über einen Steuersignalpfad und gegebenenfalls zusätzliche interne Logikschaltkreise an den internen Spannungsgenerator angelegt wird. Auch der interne Schalter S wird durch das interne Steuersignal CRTL angesteuert.
Falls der Schalter S geöffnet wird, ist der Lastwiderstand R_LAST sehr hoch bzw. unendlich und sinkt beim Schließen zu einem Schaltzeitpunkt t_S auf einen geringen Lastwiderstand ab, wie in 1B dargestellt ist. Gleichzeitig wird der interne Spannungsgenerator zum Schaltzeitpunkt t_S von dem Standby-Betriebsmodus in einen aktiven Betriebsmodus umgeschaltet, um die notwendige Lastspannung U_LAST zu liefern. Während des Umschaltvorgangs von dem Standby-Betriebsmodus vor dem Schaltzeitpunkt t_S in den Aktiv-Betriebszustand während einer Schaltdauer ΔtS kommt es zu einer Spannungsabsenkung der Lastspannung U_LAST um einem Spannungswert ΔU, wie in 1C dargestellt ist. Das Absinken der Lastspannung U_LAST um die Spannung ΔU während des Schaltvorgangs kann beispielsweise bei einem integrierten Speicherchip zu einer unspezifischen Fehlfunktion in einem Speicherzellenfeld führen, wenn der interne Spannungsgenerator eine Schaltspannung für eine Wortleitung innerhalb des Speicherzellenfeldes liefert.
Ein Nachteil der in 1A dargestellten Schaltanordnung nach dem Stand der Technik besteht darin, dass der Schaltzeitpunkt t_S zum Schalten des Schalters S nicht unabhängig von dem Steuerbefehl zum Umschalten des internen Spannungsgenerators zwischen einem Standby-Betriebszustand und einem Aktiv-Betriebszustand einstellbar ist. Bei einer herkömmlichen Schaltungsanordnung gemäß 1A besteht somit nicht die Möglichkeit, den in der 1C dargestellten Spannungseinbruch ΔU der Lastspannung zu Testzwecken einzustellen, da der Betriebszustand des internen Spannungsgenerators nicht unabhängig von dem Schaltzustand des Schalters S einstellbar ist.
Es ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren und ein Testsystem zu schaffen, bei dem die Auswirkung einer Änderung der Lastspannung, die durch einen integrierten Spannungsgenerator erzeugt wird, auf die Funktionsfähigkeit der integrierten Schaltung testbar ist.
Diese Aufgabe der erfindungsgemäßen integrierten Schaltung wird mit den im Patentanspruch 1 angegebenen Merkmalen gelöst.
Die Erfindung schafft eine integrierte Schaltung, wobei zum Testen der integrierten Schaltung in einem Testbetriebsmodus ein Betriebszustand von mindestens einem integrierten Spannungsgenerator zum Erzeugen einer Lastspannung für eine zugehörige integrierte Last in Abhängigkeit von einem externen Steuersignal einstellbar ist.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung ist die durch den integrierten Spannungsgenerator erzeugte Lastspannung durch ein internes Steuerschaltsignal an die integrierte Last schaltbar.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung ist eine an den Spannungsgenerator angeschlossene integrierte Spannungsgenerator-/Testlogik vorgesehen, durch die der integrierte Spannungsgenerator zwischen einem Aktiv-Betriebszustand und einem Standby-Betriebszustand umschaltbar ist.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung stellt die Spannungsgenerator-Testlogik in dem Testbetriebsmodus den Betriebszustand des integrierten Spannungsgenerators in Abhängigkeit von dem externen Steuersignal ein.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung stellt die Spannungsgenerator-Testlogik in dem Testbetriebsmodus den Betriebszustand des Spannungsgenerators unabhängig von dem zugehörigen internen Steuerschaltsignal ein.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung ist ein zeitlicher Spannungsverlauf der Lastspan nung zum Schalten des integrierten Spannungsgenerators an die zugehörige integrierte Last durch das vorbestimmte externe Steuersignal einstellbar.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung ist für jeden integrierten Spannungsgenerator eine zugehörige integrierte Spannungsgenerator-Testlogik vorgesehen.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung erzeugt jeder Spannungsgenerator eine zugehörige Lastspannung, die durch ein zugehöriges internes Steuersignal über einen internen Last-Schalter an die zu dem jeweiligen Spannungsgenerator zugehörige integrierte Last schaltbar ist.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung ist eine integrierte Steuereinheit zur Erzeugung der internen Steuerschaltsignale zur Ansteuerung der Last-Schalter vorgesehen.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung schaltet die integrierte Steuereinheit die jeweilige Spannungsgenerator-Testlogik zwischen dem Testbetriebsmodus und einem Normalbetriebsmodus in Abhängigkeit von weiteren externen Steuersignalen um.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung stellt die Spannungsgenerator-Testlogik in dem Normalbetriebsmodus bei einem ersten logischen Signalpegel des externen Steuersignals den Betriebszustand des zugehörigen Spannungsgenerators in Abhängigkeit von dem zugehörigen internen Steuersignal ein und bei einem zweiten logischen Signalpegel des externen Steuersignals als Betriebszustand des zugehörigen integrierten Spannungsgenerators den Standby-Betriebszustand ein.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung stellt die Spannungsgenerator-Testlogik in dem Normalbetriebsmodus bei einem ersten logischen Signalpegel des externen Steuersignals als Betriebszustand des integrierten Spannungsgenerators den Aktiv-Betriebszustand ein, wenn das interne Steuersignal den integrierten Spannungsgenerator an die zugehörige Last schaltet, und als Betriebszustand des Spannungsgenerators den Standby-Betriebszustand, wenn das interne Steuersignal den integrierten Spannungsgenerator von der Last trennt.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung ist der Spannungsgenerator an einen Kondensator zum Speichern einer Schaltladung angeschlossen.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung ist der Spannungsgenerator mit einer Referenzspannungsquelle verbunden.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung ist die integrierte Schaltung ein Speicherchip.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung erzeugt der Spannungsgenerator eine Lastspannung für mindestens eine Wortleitung eines Speicherzellenfeldes des Speicherchips.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung ist ein integrierter Spannungsgenerator durch einen externen Code selektierbar.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung wird das externe Steuersignal durch ein Clock-Enable-Signal gebildet.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung weist der integrierte Spannungsgenerator zwei Betriebszustände auf.
Bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung wird mindestens ein integrierter Spannungsgenerator durch einen VBLH-Spannungsgenerator gebildet.
Bei einer weiteren Ausführungsform der erfindungsgemäßen integrierten Schaltung wird mindestens einer der integrierten Spannungsgeneratoren durch einen VBLEQ-Spannungsgenerator gebildet.
Bei einer weiteren Ausführungsform der erfindungsgemäßen integrierten Schaltung wird mindestens einer der integrierten Spannungsgeneratoren durch einen V_INT-Generator gebildet.
Die Erfindung schafft ferner ein Verfahren zum Testen einer integrierten Schaltung, wobei in einem Testbetriebsmodus ein Betriebszustand eines in der integrierten Schaltung enthaltenen Spannungsgenerators in Abhängigkeit von einem externen Steuersignal eingestellt wird.
Bei einer Ausführungsform des erfindungsgemäßen Verfahrens ist die zu testende integrierte Schaltung ein Speicherchip.
Bei einer Ausführungsform des erfindungsgemäßen Verfahrens wird ein zu testender integrierter Spannungsgenerator durch einen externen Code selektiert.
Bei einer Ausführungsform des erfindungsgemäßen Verfahrens wird das externe Steuersignal durch ein Clock-Enable-Signal gebildet.
Bei einer Ausführungsform des erfindungsgemäßen Verfahrens erzeugt der integrierte Spannungsgenerator eine Lastspannung, die an eine zugehörige integrierte Last der integrierten Schaltung geschaltet wird.
Bei einer Ausführungsform des erfindungsgemäßen Verfahrens wird der Spannungsverlauf der Lastspannung beim Schalten des integrierten Spannungsgenerators an die zugehörige integrierte Last durch das externe Steuersignal eingestellt.
Die Erfindung schafft ferner ein Testsystem zum Testen von mindestens einer integrierten Schaltung, welche integrierte Spannungsgeneratoren mit jeweils mehreren Betriebszuständen aufweist, wobei nach Umschalten der zu testenden integrierten Schaltung von einem Normalbetriebsmodus in einen Testbetriebsmodus ein Betriebszustand eines durch einen externen Steuersignalcode selektierten integrierten Spannungsgenerators in Abhängigkeit von einem externen Steuersignal eingestellt wird.
Im Weiteren werden bevorzugte Ausführungsformen der erfindungsgemäßen integrierten Schaltung sowie des erfindungsgemäßen Verfahrens unter Bezugnahme auf die beigefügten Figuren zur Erläuterung erfindungswesentlicher Merkmale beschrieben.
Es zeigen:
1A: eine Schaltungsanordnung nach dem Stand der Technik;
1B: den Verlauf eines Lastwiderstandes bei der in 1A dargestellten herkömmlichen Schaltungsanordnung;
1C: den Verlauf einer Lastspannung bei der in 1A dargestellten herkömmlichen Schaltungsanordnung;
2: ein Blockschaltbild einer Ausführungsform der erfindungsgemäßen integrierten Schaltung;
3: einen Lastspannungsverlauf bei einer Ausführungsform der erfindungsgemäßen integrierten Schaltung.
Wie man aus 2 erkennen kann, weist die integrierte Schaltung 1 gemäß einer Ausführungsform der Erfindung mindestens einen internen Spannungsgenerator 2 auf zur Erzeugung einer internen Spannung für eine integrierte Baugruppe innerhalb der integrierten Schaltung 1. Bei der integrierten Schaltung 1 kann es sich um eine beliebige integrierte Schaltung handeln, beispielsweise um einen beliebigen Speicherchip. Der interne Spannungsgenerator 2, ist beispielsweise ein Spannungsgenerator zur Erzeugung einer Schaltspannung an eine Wortleitung WL eines Speicherzellenfeldes innerhalb eines integrierten Speicherchips. Der interne Spannungsgenerator 2 erzeugt in Abhängigkeit von einer externen Versorgungsspannung V_DD, die an einer in einem Pad 3 der integrierten Schaltung 1 angelegt wird, und in Abhängigkeit von einer Referenzspannung V_REF, die vorzugsweise durch eine interne Referenzspannungsquelle 4 der integrierten Schaltung 1 erzeugt wird, eine Spannung V_GEN. Der interne Spannungsgenerator 2 weist mindestens zwei Zustände auf, nämlich einen Aktiv-Betriebszustand AZ und einen Standby-Betriebszustand SZ. In dem Standby-Betriebszustand SZ verbraucht der interne Spannungsgenerator 2 einen geringeren Versorgungsstrom I_DD als im Aktiv-Betriebszustand AZ. Die von dem integrierten Spannungsgenerator 2 erzeugte Generatorspannung V_GEN ist bei einer Ausführungsform ein Vielfaches der von der Referenzspannungsquelle 4 erzeugten Referenzspannung V_REF: VGEN = k·VREF,wobei k eine Proportionalitätskonstante ist.
Die Referenzspannungsquelle 4 erzeugt eine konstante Referenzspannung V_REF, die vorzugsweise temperaturkompensiert ist. Bei der in 2 dargestellten Ausführungsform ist der integrierte Spannungsgenerator 2 ausgangsseitig an eine soge nannte Stützkapazität 5 zum Speichern einer Schaltladung angeschlossen. Die Generatorspannung V_GEN wird über einen Last-Schalter 6 an eine integrierte Last 7 geschaltet, bei der es sich um eine beliebige Baugruppe innerhalb der integrierten Schaltung 1 handeln kann. Die integrierte Last 7 weist einen komplexen Widerstand Z_L auf, der beispielsweise aus einer kapazitiven Last C_L und einer ohmschen Last R_L besteht. Die durch den integrierten Spannungsgenerator 2 erzeugte Lastspannung ist durch ein internes Steuerschaltsignal CRTL_S zur Steuerung des Last-Schalters 6 an die integrierte Last 7 schaltbar. Dieses interne Steuerschaltsignal CRTL_S wird von einer internen Steuereinheit 8 erzeugt. Die interne Steuereinheit 8 ist an Steuersignalpads 9-1 bis 9-N der integrierten Schaltung 1 angeschlossen. In Abhängigkeit von den externen Steuersignalen, die an den Pads 9-i angelegt werden, generiert die interne Steuereinheit 8 das Steuerschaltsignal CRTL_S für den Last-Schalter 6. Ferner kann in Abhängigkeit von den externen Steuersignalen CRTL_EXT die integrierte Schaltung 1 zwischen einem Testbetriebsmodus TB und einem Normalbetriebsmodus NB umgeschaltet werden. Weist die integrierte Schaltung 1 mehrere interne Spannungsgeneratoren 2 auf, welche über zugehörige Last-Schalter 6 und über jeweilige zugehörige interne Baugruppen schaltbar sind, erzeugt die integrierte Steuereinheit 8 die jeweiligen internen Steuerschaltsignale CRTL_S für die jeweiligen Last-Schalter 6.
Das interne Steuerschaltsignal CRTL_S wird über eine Steuersignalpfad-Logik 10, die beispielsweise Verzögerungselemente enthält, an eine Spannungsgenerator-Testlogik 11 für den integrierten Spannungsgenerator 2 angelegt. Bei einer möglichen Ausführungsform der integrierten Schaltung 1 weist jeder interne bzw. integrierte Spannungsgenerator 2 eine zugehörige Spannungsgenerator-Testlogik 11 auf. Bei einer alternativen Ausführungsform weist die integrierte Schaltung 1 eine gemeinsame Spannungsgenerator-Testlogik 11 für alle internen Spannungsgeneratoren 2 auf. Die Spannungsgenerator-Testlogik 11 schaltet den Spannungsgenerator 2 zwischen verschiedenen Betriebszuständen um. Bei der in 2 dargestellten Ausführungsform ist der integrierte Spannungsgenerator 2 zwischen einem Aktiv-Betriebszustand AZ und einem Standby-Betriebszustand SZ umschaltbar. Wird die integrierte Schaltung 1 aus einem Normalbetriebsmodus NB mit Hilfe der externen Steuersignale, die an den Signalpads 9-1 angelegt werden, in einen Testbetriebsmodus geschaltet, schaltet die Spannungsgenerator-Testlogik 11 den zugehörigen internen Spannungsgenerator 2 in Abhängigkeit von einem externen Steuersignal CKE_EXT, welche der Spannungsgenerator-Testlogik 11 über eine interne Steuerleitung 12 von einem Signalpad 13 von außen zugeführt wird. Bei dem externen Steuersignal CKE_EXT handelt es sich vorzugsweise um ein Steuersignal eines im Testbetrieb nicht verwendeten Pin bzw. Signalpads, beispielsweise um ein Clock-Enable-Steuersignal CKE. Zum Testen der integrierten Schaltung 1 wird somit im Testbetriebsmodus TB ein Betriebszustand des integrierten Spannungsgenerators 2 zum Erzeugen der Lastspannung für die zugehörige integrierte Last 7 in Abhängigkeit von dem externen Steuersignal CKE_EXT, welches an dem Pad bzw. Pin 13 angelegt, eingestellt. Bei der in 2 dargestellten Ausführungsform schaltet die Spannungsgenerator-Testlogik 11 den internen Spannungsgenerator 2 in dem Testbetriebsmodus TB zwischen einem Aktiv-Betriebszustand AZ und einem Standby-Betriebszustand SZ um. Die Spannungsgenerator-Testlogik 11 ist ferner über eine Steuerleitung 14 an die interne Steuereinheit 8 angeschlossen und gibt das empfangene externe Steuersignal CEK_EXT an die interne Steuereinheit 8 ab.
Wie man aus 2 erkennen kann, ist es mit der Spannungsgenerator-Testlogik 11 möglich, in den Testbetriebsmodus TB den Betriebszustand des Spannungsgenerators 2 unabhängig von dem zugehörigen internen Steuersignal CRTL_S umzustellen. Dadurch wird ein zeitlicher Spannungsverlauf der Lastspannung U_LAST zum Schalten des integrierten Spannungsgenerators 2 an die zugehörige integrierte Last 7 durch das externe Steuersignal CKE_EXT in dem Testbetriebsmodus TB einstellbar.
Die Spannungsgenerator-Testlogik 11 stellt bei einer möglichen Ausführungsform in dem Normalbetriebsmodus NB der integrierten Schaltung einem ersten logischen Signalpegel des externen Steuersignals, beispielsweise CKE_EXT = 1, den Betriebszustand des zugehörigen Spannungsgenerators 2 in Abhängigkeit von dem zugehörigen internen Steuersignal CRTL_S ein, welches über die Steuersignalpfadlogik 10 von der internen Steuereinheit 8 geliefert wird. Bei einem zweiten logischen Signalpegel des externen Steuersignals, beispielsweise CKE_EXT = 0, stellt die Spannungsgenerator-Testlogik 11 in dem Normalbetriebsmodus NB als Betriebszustand des zugehörigen Spannungsgenerators 2 den Standby-Betriebsmodus SZ ein.
Die Spannungsgenerator-Testlogik 11 stellt in dem Normal-Betriebsmodus NB bei dem ersten logischen Signalpegel des externen Steuersignals (CKE_EXT = 1) als Betriebszustand des Spannungsgenerators 2 den Aktiv-Betriebszustand AZ ein, wenn das interne Steuersignal CRTL_S den Spannungsgenerator 2 die zugehörige Last 7 schaltet. Umgekehrt stellt die Spannungsgenerator-Testlogik 11 in dem Normal-Betriebszustand NB bei dem ersten logischen Signalpegel des externen Steuersignals (CKE_EXT = 1) als Betriebszustand des Spannungsgenerators 2 den Standby-Betriebszustand SZ ein, wenn das interne Steuersignal CRTL_S den Spannungsgenerator 2 von der zugehörigen Last 7 trennt.
Die integrierte Schaltung 1 kann verschiedene integrierte Spannungsgeneratoren 2 aufweisen, beispielsweise einen VBLH-Spannungsgenerator, einen VBELQ-Spannungsgenerator oder einen V_INT-Spannungsgenerator. Dabei ist der jeweils zu testende integrierte Spannungsgenerator vorzugsweise durch einen externen TM-Code selektierbar.

Zu schaltender Generator TM CODE

VBLH 001

VINT 010

VBLEQ 100

Bei einer möglichen Ausführungsform kann durch den TM-Code auch eincodiert werden, welche der Spannungsgeneratoren sich in einem Standby-Betriebszustand SZ oder in einem Aktiv-Betriebszustand AZ befindet, beispielsweise:

TM CODE = 001; CKE = low	– VBLH standby, VINT, VBLEQ active Generator sind eingeschaltet
TM CODE = 001; CKE = high	– VBLH, VINT, VBLEQ active Generator sind eingeschaltet
TM CODE = 010; CKE = low	– VINT standby, VBLH, VBLEQ active Generator sind eingeschaltet
TM CODE = 111, CKE = low	– VBLH, VINT, VBLEQ standby Generatoren sind eingeschaltet

Ein mögliches Prüfmuster einer integrierten Schaltung 1 ist beispielsweise:

CKE low	(standby Generatoren eingeschaltet)
IDLE
ACT x	(hier erfolgt eine Aktivierung mit standby Generator)
IDLE
READ	(hier erfolgt ein Lesen mit standby Generator)
CKE high	(active Generatoren eingeschaltet für andere Chipfunktionen, z. B. refresh)
IDLE mit Wartezeit
CKE low	(standby Generatoren eingeschaltet)
PRE	(hier erfolgt ein Precharge mit standby Generator)

3 zeigt den Spannungsverlauf einer Lastspannung U_LAST bei einer möglichen Ausführungsform der erfindungsgemäßen integrierten Schaltung 1.
Zu einem Schaltzeitpunkt t_S1 wird beispielsweise der Schalter 6 durch das interne Steuersignal CRTL_S von einer offenen Schaltstellung in eine geschlossene Schalterstellung umgeschaltet, d. h. der interne Spannungsgenerator 2 wird an die interne Last 7 der integrierten Schaltung 1 geschaltet, wobei sich der integrierte Spannungsgenerator 2 zu diesem Zeitpunkt noch in dem Standby-Betriebszustand SZ befindet. Dementsprechend sinkt die Lastspannung U_LAST an der internen Last 7 ab. Zum Schaltzeitpunkt t_S2 wird durch externe Ansteuerung der integrierten Spannungsgenerator-Testlogik 11 des internen Spannungsgenerators 2 dieser von dem Standby-Betriebszustand SZ in den Aktiv-Betriebszustand AZ umgeschaltet, sodass die Lastspannung U_LAST an der Last 7 ansteigt. Durch Verschiebung des Schaltkreispunkts t_S2 auf den Schaltzeitpunkt t_S2' wird der Verlauf der Lastspannung U_LAST zu Testzwecken eingestellt, wie dies in 3 dargestellt ist. Beispielsweise kann getestet werden, wie sich eine Änderung eines Schaltspannungsverlaufs für eine Wortleitung WL innerhalb eines integrierten Speicherchips 1 auf die Funktionalität des Speicherchips 1 auswirkt. Die in 3 dargestellte Spannungsabsenkung kann mit der erfindungsgemäßen Testschaltungsanordnung eingestellt werden, da der Schalter 6 unabhängig von dem Betriebszustand des Generators 2 ansteuerbar ist.
Bei dem erfindungsgemäßen Verfahren wird in einem Testbetriebsmodus TB der Zustand des in der integrierten Schaltung 1 enthaltenen Spannungsgenerators 2 in Abhängigkeit von dem externen Steuersignal CKE_EXT eingestellt. Dabei eignet sich das erfindungsgemäße Verfahren einerseits zum Testen von fertigen integrierten Schaltungen bzw. Speicherchips und andererseits zum Testen von Prototypen in einer Verifikationsphase. Der in 3 dargestellte Spannungseinbruch bzw. die Absenkung im Spannungsverlauf, die zu Testzwecken eingestellt werden kann, erlaubt Toleranzen von Bauelementen bzw. Baugruppen ohne Beeinträchtigung der Funktionalität der integrierten Schaltung festzustellen. Zum Testen eines fertig hergestellten Chips bzw. einer fertig hergestellten inte grierten Schaltung 1 wird die in 3 dargestellte Spannungsabsenkung derart eingestellt, wie man sie in einer normalen Applikation erwartet und prüft anschließend die integrierte Schaltung 1 auf ihre Funktionalität hin. Führt die eingestellte Spannungsabsenkung in 3 zu einer Fehlfunktion der integrierten Schaltung 1, kann die integrierte Schaltung 1 nicht ausgeliefert werden.
Das erfindungsgemäße Testverfahren eignet sich auch zum Testen von Prototypen von integrierten Schaltungen 1, da in einer Verifikationsphase die in 3 dargestellte Spannungsabsenkung gemäß einem Worst-Case-Szenario eingestellt und anschließend die von der Spannungsquelle 2 versorgten Baugruppen der integrierten Schaltung 1 derart ausgelegt werden, dass sie auch bei einem derartigen Spannungseinbruch bzw. einer derartigen Spannungsabsenkung fehlerfrei arbeiten, d. h. das Design der integrierten Schaltung 1 wird entsprechend robust ausgelegt.
Im Weiteren werden Anwendungsbeispiele für das erfindungsgemäße Testverfahren gegeben.
Bei dem integrierten Spannungsgenerator 2 kann es sich um einen VBLH-Spannungsgenerator handeln. Nach Aktivierung der integrierten Schaltung 1 bzw. Speicherchips werden durch ein Activate-Kommando die in Speicherzellen enthaltenden Informationsdaten durch Sense-Amplifier verstärkt. Der dazu benötigte Strom bzw. die dazu benötigte Spannung wird durch die Bitline-Spannung(VBLH)-Active Spannungsgeneratoren zur Verfügung gestellt. Diese Spannungsgeneratoren werden nach einer bestimmten Zeit abgeschaltet. Der Übergang erfolgt nach ca. 250 nsec. Werden in dem sogenannten VBLH-Standby-Betriebsmodus die Bitleitungen BL für eine lange Zeit, d. h. für einige msec., gesetzt gehalten, reicht üblicherweise der durch den VBLH-Standby-Spannungsgenerator zur Verfügung gestellte Strom aus. Im Fehlerfall hingegen bricht die Spannung ein und beim Schließen der Wortleitung WL wird die eingebro chene Spannung in die Speicherzellen eingeschrieben. Bei dem erfindungsgemäßen Verfahren kann in dem Testbetriebsmodus TB der Standby-Spannungsgenerator bereits nach der Aktivierung, beispielsweise durch ein Umschreiben der gespeicherten Zellinformationen, getestet werden. Dies führt zu einer erheblichen Zeitersparnis, da dieser Vorgang einige nsec. und keine msec. dauert.
Handelt es sich bei dem internen Spannungsgenerator 2 um einen VBLH-Generator verhindert der oben beschriebene Übergang in den Standby-Betriebszustand einen anderen Testvorgang mit dem Leckpfad zwischen den Bitleitungen BL abgetestet werden. In diesem Testvorgang wird das Sense-Timing der Leseverstärker bzw. Sense-Amplifier verzögert. Diese zeitliche Verzögerung ist größer als diejenige Zeitdauer, die verstreichen muss, bis der aktive Spannungsgenerator abgeschaltet wird und es tritt ein erzwungener Fehlerfall ein. Der Standby-Spannungsgenerator kann nicht für alle Leseverstärker gleichzeitig die nötige Spannung bzw. Leistung zur Verfügung stellen. Durch diesen Testvorgang wird die Verwendung des aktiven Spannungsgenerators erzwungen, sodass das Sense-Timing ein beliebig verzögert werden kann.
Handelt es sich in einem weiteren Anwendungsbeispiel bei dem Spannungsgenerator 2 um einen VBLEQ-Spannungsgenerator, der eine VBLEQ-Spannung erzeugt, die für das Equalize- und Precharge-Spannungsniveau der Speicherzellen vorgesehen ist, wird die Höhe des auszulesenden Signalpegels beeinflusst. Die VBLEQ-Active-Spannungsgeneratoren liegen typischerweise auf einem höheren Spannungsniveau, sodass Pausen vorgesehen sind, um ein niedrigeres Standby-Spannungsniveau zu erreichen. Dieses niedrige Spannungsniveau stellt eine kritische Bedingung für das Auslesen der Speicherinformationen dar. Daher erlaubt eine externe Auswahl des Spannungsgenerators eine Reduzierung der Wartezeit und das Vorsehen einer kritischen Testbedingung, ohne dass durch ein generelles Absinken des Spannungsniveaus ein ungewolltes Testen anderer Zellen erfolgt.
Handelt es sich in einem weiteren Anwendungsbeispiel um einen V_INT-Spannungsgenerator, der in einem V_INT-Generatorsystem enthalten ist, welches bei einer möglichen Implementierung über zwei Standby-Spannungsgeneratoren und insgesamt sechs Aktiv-Spannungsgeneratoren verfügt, kann es zu einem falschen Speed-Sorting kommen, wenn keine Pausen vor dem Lesen implementiert sind, da die Geschwindigkeit eines DRAM-Datensignalpfades von der V_INT-Spannung abhängt, die durch den V_INT-Spannungsgenerator erzeugt wird. Wird der V_INT-Standby-Spannungsgenerator gezielt für das Lesen eingeschaltet, kann hierdurch der Vorhalt verbessert werden.
Das erfindungsgemäße Verfahren eignet sich für einen Applikationstest und für einen Self-Refresh-Test. Bei einem Self-Refresh-Test werden dynamisch Spannungen gewechselt, damit für einen Self-Refresh-Entry eine andere V_INT-Spannung verwendet wird als beim Self-Refresh-Exit. Dies ist mit Hilfe des erfindungsgemäßen Testverfahren möglich.

Claims

Integrierte Schaltung (1), wobei zum Testen der integrierten Schaltung (1) in einem Testbetriebsmodus (TB) ein Betriebszustand von mindestens einem integrierten Spannungsgenerator (2) zum Erzeugen einer Lastspannung (U_LAST) für eine zugehörige integrierte Last (7) in Abhängigkeit von einem externen (CKE_EXT) Steuersignal einstellbar ist.
Integrierte Schaltung nach Anspruch 1, wobei die durch den integrierten Spannungsgenerator (2) erzeugte Lastspannung (U_LAST) durch ein internes Steuerschaltsignal (CRTL_S) an die integrierte Last (7) schaltbar ist.
Integrierte Schaltung nach Anspruch 1, wobei eine an den Spannungsgenerator (2) angeschlossene integrierte Spannungsgenerator-Testlogik (11) vorgesehen ist, durch die der integrierte Spannungsgenerator (2) zwischen einem Aktiv-Betriebszustand (AZ) und einem Standby-Betriebszustand (SZ) umschaltbar ist.
Integrierte Schaltung nach Anspruch 3, wobei die Spannungsgenerator-Testlogik (11) in dem Testbetriebsmodus (TB) den Betriebszustand des integrierten Spannungsgenerators (2) in Abhängigkeit von dem externen Steuersignal (CKE_EXT) einstellt.
Integrierte Schaltung nach Anspruch 4, wobei die Spannungsgenerator-Testlogik (11) in dem Testbetriebsmodus (TB) den Betriebszustand des Spannungsgenerators (2) unabhängig von dem zugehörigen internen Steuerschaltsignal (CRTL_S) einstellt.
Integrierte Schaltung nach Anspruch 3, wobei ein zeitlicher Spannungsverlauf der Lastspannung (U_LAST) zum Schalten des integrierten Spannungsgenerators (2) an die zugehörige integrierte Last (7) durch das vorbestimmte externe Steuersignal (CKE_EXT) einstellbar ist.
Integrierte Schaltung nach Anspruch 1, wobei für jeden integrierten Spannungsgenerator (2) eine zugehörige integrierte Spannungsgenerator-Testlogik (11) vorgesehen ist.
Integrierte Schaltung nach Anspruch 7, wobei jeder integrierte Spannungsgenerator (2) eine Lastspannung (U_LAST) erzeugt, die durch ein zugehöriges internes Steuersignal (CRTL_S) über einen internen Last-Schalter (6) an die zu dem jeweiligen Spannungsgenerator (2) zugehörige integrierte Last (7) schaltbar ist.
Integrierte Schaltung nach Anspruch 8, wobei eine integrierte Steuereinheit (8) zur Erzeugung der internen Steuerschaltsignale zur Ansteuerung der Last-Schalter (6) vorgesehen ist.
Integrierte Schaltung nach Anspruch 9, wobei die integrierte Steuereinheit (8) die jeweilige Spannungsgenerator-Testlogik (11) zwischen dem Testbetriebsmodus (TB) und einem Normalbetriebsmodus (NB) in Abhängigkeit von weiteren externen Signalen umschaltet.
Integrierte Schaltung nach Anspruch 10, wobei die Spannungsgenerator-Testlogik (11) in dem Normalbetriebsmodus (NB) bei einem ersten logischen Signalpegel des externen Steuersignals (CKE_EXT=1) den Betriebszustand des zugehörigen integrierten Spannungsgenerators (2) in Abhängigkeit von dem zugehörigen internen Steuerschaltsignal (CRTL_S) einstellt und bei einem zweiten logischen Signalpegel des externen Steuersignals (CKE_EXT=0) als Betriebszustand des zugehörigen integrierten Spannungsgenerators (2) den Standby-Betriebszustand (SZ) einstellt.
Integrierte Schaltung nach Anspruch 11, wobei die Spannungsgenerator-Testlogik (11) in dem Normalbetriebsmodus (NB) bei dem ersten logischen Signalpegel des externen Steuersignals (CKE_EXT=1) als Betriebszustand des integrierten Spannungsgenerators (2) den Aktiv-Betriebszustand (AZ) einstellt, wenn das interne Steuersignal (CRTL_S) den integrierten Spannungsgenerator (2) an die zugehörige Last (7) schaltet, und als Betriebszustand des integrierten Spannungsgenerators (2) den Standby-Betriebszustand (SZ) einstellt, wenn das interne Steuersignal (CRTL_S) den integrierten Spannungsgenerator (2) von der Last (7) trennt.
Integrierte Schaltung nach Anspruch 1, wobei der integrierte Spannungsgenerator (2) an einen Kondensator (5) zum Speichern einer Schaltladung angeschlossen ist.
Integrierte Schaltung nach Anspruch 1, wobei der integrierte Spannungsgenerator (2) mit einer Referenzspannungsquelle (4) verbunden ist.
Integrierte Schaltung nach Anspruch 1, wobei die integrierte Schaltung (1) ein Speicherchip ist.
Integrierte Schaltung nach Anspruch 15, wobei der integrierte Spannungsgenerator (2) eine Lastspannung (U_LAST) für mindestens eine Wortleitung (WL) eines Speicherzellenfeldes des Speicherchips erzeugt.
Integrierte Schaltung nach Anspruch 1, wobei ein integrierter Spannungsgenerator (2) durch einen externen Code selektierbar ist.
Integrierte Schaltung nach Anspruch 1, wobei das externe Steuersignal durch ein Clock-Enable-Signal (CKE) gebildet wird.
Integrierte Schaltung nach Anspruch 1, wobei der integrierte Spannungsgenerator (2) zwei Betriebszustände aufweist.
Integrierte Schaltung nach Anspruch 19, wobei der integrierte Spannungsgenerator (2) ein VBLH-Generator ist.
Integrierte Schaltung nach Anspruch 19, wobei der integrierte Spannungsgenerator (2) ein VBLEQ-Generator ist.
Integrierte Schaltung nach Anspruch 19, wobei der integrierte Spannungsgenerator (2) ein V_INT-Generator ist.
Verfahren zum Testen einer integrierten Schaltung, wobei in einem Testbetriebsmodus (TB) ein Betriebszustand eines in der integrierten Schaltung (1) enthaltenen Spannungsgenerators (2) in Abhängigkeit von einem externen Steuersignal (CKE_EXT) eingestellt wird.
Verfahren nach Anspruch 23, wobei die integrierte Schaltung (1) ein Speicherchip ist.
Verfahren nach Anspruch 24, wobei ein zu testender integrierter Spannungsgenerator (2) durch einen externen TM-Code selektiert wird.
Verfahren nach Anspruch 23, wobei das externe Steuersignal (CKE_EXT) durch ein Clock-Enable-Signal gebildet wird.
Verfahren nach Anspruch 23, wobei der integrierte Spannungsgenerator (2) eine Lastspannung (U_LAST) erzeugt, die an eine zugehörige integrierte Last (7) der integrierten Schaltung (1) geschaltet wird.
Verfahren nach Anspruch 27, wobei der Spannungsverlauf der Lastspannung (U_LAST) beim Schalten des integrierten Spannungsgenerators (2) an die zugehörige integrierte Last (7) durch das externe Steuersignal (CKE_EXT) eingestellt wird.
Testsystem zum Testen von mindestens einer integrierten Schaltung (1), welche integrierte Spannungsgeneratoren (2) mit jeweils mehreren Betriebszuständen aufweist, wobei nach Umschalten der zu testenden integrierten Schaltung (1) von einem Normalbetriebsmodus (NB) in einen Testbetriebsmodus (TB) ein Betriebszustand eines durch einen externen Steuersignalcode selektierten integrierten Spannungsgenerators (2) in Abhängigkeit von einem externen Steuersignal (CKE_EXT) eingestellt wird.