JPH03211471A - ディジタルマルチメータの測定レンジ自動選択回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） この発明は被測定体の抵抗値、電流量、電圧量などを測
定することのできるディジタルマルチメータに係り、さ
らに詳細には被測定体を測定する時自動的に測定レンジ
を選択した後、測定されたアナログ信号をディジタル信
号に変換させてカウントされるようにしたディジタルマ
ルチメータの測定レンジ自動選択回路に関するものであ
る。

（従来の技術） 一般に、テスタのような測定機器において、被測定体を
測定する場合には、先ず測定可能なレンジに選択した後
、測定を開始するようにしているので測定する時毎に手
動で測定可能なレンジ（範囲）を選択しなければならな
い複雑さが生じていた。従って、ディジタルマルチメー
タのような？＋１Ｊ定機器では、測定の時測定レンジが
自動的に選択された後、測定が開始されるようにしてい
る。

第３図は従来のディジタルマルチメータを示す回路図で
あって、この回路はディジタルカウンティングされた値
で測定レンジを選択する方式を示している。

このようなディジタルマルチメータは被測定体の測定電
圧Ｖｉｎを減衰させる減衰部１と、上記減衰部１の出力
をディジタル信号へ変換させるアナログディジタルコン
バータ２と、アナログディジタルコンバータ２のディジ
タル信号を受けてカウントするカウンタ３と、上記アナ
ログディジタルコンバータ２及びカウンタ３に制御信号
を印加し上記アナログディジタルコンバータ２及びカウ
ンタ３の出力を受けて減衰部１の減衰比率を制御するコ
ントロール論理及び測定レンジ選択部４とから構成され
る。

従って、被測定体を測定した入力電圧Ｖｉｎが減衰部１
を通ってアナログディジタルコンバータ２へ入力として
印加されると、アナログ信号はディジタル信号に変換さ
れる。このように変換されたディジタル信号はカウンタ
３へ入力されて測定値をカウントするようになる。この
時、入力カウント数が現在の測定レンジのフルスケール
カウント数を超過する場合に、コントロール論理及び測
定レンジ選択部４を次の測定レンジに変更するために減
衰部１を制御して測定電圧Ｖｉｎを１／１０に下降させ
入力されるようにする。従って、最低測定レンジから最
高測定レンジへの変換が行われるような大きな測定電圧
Ｖｉｎが供給される場合に多大の時間が測定レンジを選
択するのに必要となる。

例えば、入力電圧Ｖｉｎが３０Ｖである場合、自動レン
ジ選択動作により最下位２００．０ｍＶレンジから変換
が開始され２Ｖ、２０Ｖ、２００Ｖレンジまで変換され
ることによって、“３０゜Ｏｖ゛の測定値が表示される
ものであり、レンジが１回麦換されるに要する時間が４
００　ｍ　ｓ　ｅ　ｃである場合には１．６ｓｅｃが必
要とされる。

第４図は従来のディジタルマルチメータの動作を示すフ
ローチャートであって、上記第３図の駆動状態を順次示
している。

このステップなどによれば、初期Ｎ−０である場合にア
ナログディジタルコンバータ２に入力される出力電圧Ｖ
ｘをステップＳ３の測定入力電圧Ｖｉｎにて算出し、ス
テップＳ４．Ｓ５を通って設定されたレンジ内で測定値
を判断する場合、現在の測定レンジに属するのでステッ
プＳ８にて電圧値を表示するようにする。そして、測定
値が現在の測定レンジの最大電圧より大きな場合には、
ステップＳｌｌにて測定レンジを増加させ、上記のよう
な動作を反復し、−力測定レンジが許容可能な最大値を
超過してしまう大きな測定値に対してはステップ５１０
を通ってオーバーロードであることを表示する。

第５図は従来のディジタルマルチメータの他の実施回路
図を示している。

この回路は高速カウンタ及び低速カウンタで分離して測
定レンジを選択する方式であり、このようなディジタル
マルチメータは被測定体の測定電圧Ｖｉｎを減衰させる
減衰部１と、上記減衰部１の出力電圧Ｖｘをディジタル
信号に変換させる低速アナログディジタルコンバータ５
及び高速アナログディジタルコンバータ６と、上記低速
アナログディジタルコンバータ５に連結されてディジタ
ル出力をカウントする低速カウンタ７と、上記高速アナ
ログディジタルコンバータ６に連結されてディジタル出
力をカウントする高速カウンタ８と、上記高速及び低速
アナログディジタルコンバータ５．６と高速及び低速カ
ウンタ７．８に論理的な制御信号を印加し、上記高速及
び低速カウンタ７゜８の出力を受けて減衰部１の減衰比
率を制御するコントロール論理及び測定レンジ選択部４
とから構成される。

従って、被測定体を測定した測定電圧Ｖｉｎが減衰部１
を通って低速アナログディジタルコンバータ５及び高速
アナログディジタルコンバータ６へ印加されて各々のア
ナログ信号がディジタル信号に変換される。

低速アナログディジタルコンバータ５のディジタル出力
は低速カウンタ７にてカウントされ、高速アナログディ
ジタルコンバータ６のディジタル出力は高速カウンタ８
にてカウントされる。

この時、低速カウンタ７では１，２．３・・・順でカウ
ントが行われるに反し、高速カウンタ８では１０進数で
１０．２０．３０・・・順てカウントが行われる。

従って、高速カウンタは５〜１０倍程度に速くカウント
してコントロール論理及び測定レンジ選択部４へ入力さ
れ、減衰部１が制御されて所望の測定レンジを選択する
ことができるが、この方式でも一回以上変換された測定
モードに対しカウントするため、多大な時間が必要とな
り、特に高速アナログディジタルコンバータ６の時定数
によって制御を受けるので変換時間はｍ５ｅｃ単位にな
る。

また、高速アナログディジタルコンバータ６が抵抗及び
コンデンサから形成される場合、多くのチップサイズ及
び外部素子が必要となる欠点がある。

（発明が解決しようとする課題） このように従来の自動レンジ選択方式では、ディジタル
カウンティングされた値に測定レンジを選択する方式と
高速カウンタ及び低速カウンタを分離して測定レンジを
選択する方式などが使用されている。前者の場合には、
被測定体から測定されたアナログ値をディジタル値に変
換した後カウントし、このカウント値がそのレンジのフ
ルスケールカウント数を超過する場合、次のレンジに変
換しながら測定をするため、最低レンジから最高レンジ
まで変換する場合に多くの時間が消費される欠点があっ
た。

また、後者の場合にはより高い正確度を要する測定値の
数字表示には低速カウンタを使用し、測定レンジを選択
する時のように、より正確性を要求しない機能には高速
カウンタを使用してもつと速く時間内に測定レンジが選
択されるようにするが、レンジが一回以上変換される時
間が必要となり、この変換時間はアナログディジタルコ
ンバータの時定数によって制限を受けているので多いチ
ップサイズと外部素子等が必要となる問題点があった。

この発明はこのような問題点を解決するためのもので、
この発明の目的は、被測定体を測定する時、−回以上変
換される自動レンジの選択時間を大きく短縮することの
できるディジタルマルチメタの測定レンジ自動選択回路
を提供することにある。

このような目的は並列アナログディジタルコンバータを
使用して減衰部の測定電圧を内部の基準電圧と比較した
後、エンコーダを通って出力されるディジタル信号で測
定レンジが選択されるようにして達成することができる
。

〔発明の構成〕

（課題を解決するための手段） 上記課題を解決するための本発明は、被測定体の測定電
圧を減衰させる減衰部と、上記減衰部の出力をディジタ
ル信号に変換させるアナログディジタルコンバータと、
上記アナログディジタルコンバータのディジタル出力を
受けてカウントするカウンタを含むディジタルマルチメ
ータにおいて、 上記減衰部の出力電圧を受けて内部の基準電圧と比較し
て並列ディジタル出力を発生させる並列アナログディジ
タルコンバータと、上記並列アナログディジタルコンバ
ータのディジタル出力を受けて減衰部の出力電圧を制御
するコントロール論理及び測定レンジ選択部とに構成さ
れたことを特徴とする。

（実施例） 以下、この発明の実施例を添付図面によって詳細に説明
する。

第１図はこの発明によるディジタルマルチメータのブロ
ックダイヤグラム図を示すものであって、被測定体にて
、測定された測定電圧Ｖｉｎを一定の単位に減衰させる
減衰部１と上記減衰部１の出力電圧Ｖｘを受けてディジ
タル信号に変換させるアナログディジタルコンバータ２
と、上記アナログディジタルコンバータ２のディジタル
出力をカウントしてラッチ及びデイスプレィへ出力させ
るカウンタ３とから構成される。

そして、上記減衰部ｌの出力電圧Ｖｘを受けて３ビット
のディジタル出力を発生する並列アナログディジタルコ
ンバータ１０と、上記３ビット並列アナログディジタル
コンバータの出力を受けて測定レンジを選択するコント
ロール論理及び測定レンジ選択部４とから構成される。

ここで、上記コントロール論理及び測定レンジ選択部４
は減衰部１を制御して測定電圧Ｖｉｎを一定の単位に減
衰させる。

上記コントロール論理及び測定レンジ選択部４のコント
ロール論理は、論理信号を発生させてアナログディジタ
ルコンバータ２及びカウンタ３の動作を制御すると共に
３ビット並列アナログディジタルコンバータ１０の駆動
を制御する。

第２図はこの発明による自動レンジ選択のための３ビッ
ト並列アナログディジタルコンバータ１０の実施回路図
を示している。

この回路図にて、減衰部１の出力電圧Ｖｘと電源Ｖｃｃ
の基準電圧とを比較する比較部１２は、分配電圧を分配
するための抵抗Ｒ１乃至Ｒ６に各々の基準電圧子ｇ、＋
ｂ、−ｂ、−ａが設定され、各々の比較器ＣＰ１〜ＣＰ
５の非反転入力端子（＋）に所定の電圧が印加されて構
成される。

更に、比較器ＣＰＩ乃至ＣＰ５の反転入力端子（−）に
は上記出力電圧Ｖｘが印加されて比較されるように構成
した後、各々の比較器ＣＰＩ乃至ＣＰ５の出力がエンコ
ーダＥＮを通って並列ディジタル出力が発生されるよう
に構成したものである。

このように構成されたこの発明において、被測定体を測
定する場合に測定電圧Ｖｔｎは減衰部１にて減衰された
出力電圧Ｖｘとして供給され、上記減衰部１はスイッチ
ング制御によって抵抗により分配した電圧を出力する。

そして、上記出力電圧Ｖｘは測定レンジの選択をするた
めの３ビット並列アナログディジタルコンバータ１０へ
入力されると共にアナログディジタルコンバータ２へ入
力される。

また、３ビット並列アナログディジタルコンバータ１０
に入力された測定電圧ｖｘは、内部回路内の各々の比較
器にて比較された後３ビットのディジタル信号として出
力されコントロール論理及び測定レンジ選択部４の測定
レンジ選択部にて減衰部１を制御して測定レンジに属す
る出力電圧Ｖｘとして出力される。

この時、３ビット並列アナログディジタルコンバータ１
０は出力電圧Ｖｘと基準電圧±ａＶ、　±ｂｖ、ｏｖと
の間の電圧を各々の比較器で比較して３ビット並列ディ
ジタル出力を発生する。

ここで、コントロール論理にて被測定体の測定電圧Ｖｉ
ｎが現在測定することのできないレンジ範囲の最大電圧
より大きな入力であると判断されると、測定レンジ選択
部にて減衰部１をスイッチング制御して入力電圧を１／
１０に降下し、出力電圧Ｖｘが１／１０に降下され出力
されるようにする。このような方法を反復して適当なレ
ンジを選択するものであり、例えば最低測定レンジから
最高測定レンジまで４又は５回上記のような測定順序を
反復しても並列に変換される時間は非常に短いため、出
力にて“オーバーロード゛による時間消費を除去するこ
とができ、レンジの選択はアナログディジタルインバー
タ２の自動ゼロ領域にて終了される。

３ビット並列アナログディジタルコンバータ１０の動作
を第２図を参照して説明すると、減衰部１の出力電圧Ｖ
ｘが比較器ＣＰＩ乃至ＣＰ５の反転入力端子（−）に印
加され、比較器ＣＰＩ乃至ＣＰ５の非反転入力端子（＋
）には抵抗Ｒ１乃至Ｒ６として分配された基準電圧＋ａ
、＋ｂ、Ｑ。

−ｂ、−ａが印加されるので、この出力電圧Ｖｘを比較
してエンコーダＥＮへ入力することによって３ビット並
列ディジタル出力が発生される。

この時基準電圧が＋８以上である場合にはレンジ超過て
あり、基準電圧が＝ｂ以下である場合にはレンジに達し
ていない。

また、エンコーダＥＮでは５つの比較器ＣＰＩ乃至ＣＰ
５から発生することのできる６種類の場合、数を３ビッ
トとしてエンコードして３ビット並列ディジタル出力を
コントロール論理及び測定レンジ選択部４へ印加し、次
いて減衰部１をスイッチングすることによって所望の測
定レベルが選択される。そして、積分用アナログディジ
タルコンバータ２に入力される出力電圧Ｖｘは、非常に
短い時間内にその最終の測定レンジが選択され、その測
定レンジを選択する時に変換される出力電圧Ｖｘの値は
アナログディジタルコンバータ２の自動ゼロ領域内にだ
け存在し、最終のレンジが選択された出力電圧Ｖｘをデ
ィジタル信号に変換してカウンタ３にてカウントされた
値を読み出力としてカウントする。

従って、アナログディジタルコンバータ２にて一度変換
された値が出力されて短時間にＭ１定することができる
。

また、上記の実施例にて説明した並列アナログディジタ
ルコンバータは３ビットだけに限定されることがなく、
自在に変形可能である。

〔発明の効果〕

以上のようにこの発明によれば、自動レンジを選択する
時並列アナログディジタルコンバータにて測定レンジが
区別されてエンコーダを通って３ビットの並列ディジタ
ル信号に出力され、この信号などをコントロール論理又
はマイコンへ印加して減衰部をスイッチング制御させた
後最終的に選択された測定レンジにて供給される測定電
圧がディジタル信号に変換されて表示されるので、被測
定体を測定するための自動レンジを選択する時、−回置
上変換しなければならないロスタイムを減少して測定時
間を大きく短縮させることのできる効果がある。

【図面の簡単な説明】

第１図はこの発明によるディジタルマルチメータのブロ
ックダイヤグラム図、 第２図はこの発明による自動レンジ選択のための並列ア
ナログディジタルコンバータの実施回路図、 第３図は従来のディジタルマルチメータを示す回路図、 第４図は従来のディジタルマルチメータの動作を示すフ
ローチャート、 第５図は従来のディジタルマルチメータの他の実施回路
図である。 １：減衰部 ２：アナログディジタルコンバータ ３：カウンタ ４：コントロール論理及び測定レンジ選択部５：低速ア
ナログディジタルコンバータ６：高速アナログディジタ
ルコンバータ７：低速カウンタ ８：高速カウンタ １０：並列アナログディジタルコンバータＥＮ・エンコ
ーダ ＣＰＩ。 ＣＦ２、 ＣＦ２・・・比較器 Ｒ１゜ Ｒ２゜ Ｒ３・・・抵抗 ｘ 出力電圧 Ｖｉｎ：測定電圧

Claims (2)

【特許請求の範囲】
1. （１）被測定体の測定電圧Ｖｉｎを減衰させる減衰部１
   と、上記減衰部１の出力をディジタル信号に変換させる
   アナログディジタルコンバータ２と、上記アナログディ
   ジタルコンバータ２のディジタル出力を受けてカウント
   するカウンタ３を含むディジタルマルチメータにおいて
   、 前記減衰部１の出力電圧Ｖｘを受けて内部の基準電圧と
   比較して並列ディジタル出力を発生させる３ビット並列
   アナログディジタルコンバータ１０と、 前記３ビット並列アナログディジタルコンバータ１０の
   ディジタル出力を受けて減衰部１の出力電圧Ｖｘを制御
   するコントロール論理及び測定レンジ選択部４とから構
   成されたことを特徴とするディジタルマルチメータの測
   定レンジ自動選択回路。
2. （２）３ビット並列アナログディジタルコンバータ１０
   は、電源Ｖｃｃを分配して各々の基準電圧を発生させる
   ための抵抗Ｒ１乃至Ｒ６と、減衰部１の出力電圧Ｖｘ及
   び上記各々の基準電圧を比較するための比較器ＣＰ１乃
   至ＣＰ５と、上記比較器ＣＰ１乃至ＣＰ５の出力側に連
   結されて３ビットのディジタル出力を発生させるための
   エンコーダＥＮとから構成されたことを特徴とする請求
   項（１）記載のディジタルマルチメータの測定レンジ自
   動選択回路。