CN104614662A - 测试模式设定电路及设定方法 - Google Patents
测试模式设定电路及设定方法 Download PDFInfo
- Publication number
- CN104614662A CN104614662A CN201510029076.1A CN201510029076A CN104614662A CN 104614662 A CN104614662 A CN 104614662A CN 201510029076 A CN201510029076 A CN 201510029076A CN 104614662 A CN104614662 A CN 104614662A
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- pulse
- test mode
- mode setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种测试模式设定电路及方法，应用于带有输出电压端口的集成电路，包括模式触发电路和脉宽检测电路，所述的模式触发电路的第一输入端与输出电压端口电连接，其第二输入端接收基准信号，模式触发电路的输出端与脉宽检测电路连接；进行测试模式设定时，在集成电路的输出电压端口施加模式触发信号，所述的模式触发信号与基准信号进行比较以产生脉冲信号，所述的脉宽检测电路接收脉冲信号，并检测脉冲信号的脉宽，输出脉宽检测信号，所述测试模式设定电路根据所述脉宽检测信号进入相应的测试模式。本发明能够满足端口数较少的芯片的测试模式的设定，无需增设专用端口，降低了芯片的封装尺寸和生产成本。
Description
技术领域
本发明涉及集成电路测试技术领域，具体涉及一种用于集成电路的测试模式设定电路及设定方法。
背景技术
芯片在封装过程中，由于封装应力等因素，可能造成芯片各项特性参数的漂移，故在芯片封装之后，需要进行测试和调试，以保证每一颗芯片都能达到产品规格的要求。为了便于芯片的测试，会在芯片内集成测试模式设定电路，在芯片进入测试模式后能对芯片进行测试。测试模式设定电路要求不能影响芯片的正常应用，不会对芯片造成寄生效应。
一般情况下，测试时，通过对芯片的相应端口加入特定的信号，从而激活内置的测试模式设定电路，以进入测试模式。现有技术中，除了电源端口，地线之外，还需要信号端口和复位端口等额外端口。以上述现有技术为例，对于设置信号端口和复位端口的半导体芯片，通过在芯片这两个端口加入信号，在信号端口进入周期性的高低电平，来计数测试模式的数量，经过一个高低电平，内部计数器加一，实现计数。计数多少次,就可以产生多少个独立的测试模式。在复位端口输入作为芯片进入测试模式的复位信号，以在测试模式下进行复位，以便进行其他参数的测试或调试。
对于一些集成电路而言，有时并未设置上述的部分端口，难以使用传统测试模式设定电路和方法进行测试操作，例如，对于仅有电源端口，地线端口以及输出电压端口的3端口半导体芯片等。对于这样的半导体芯片来说，如果利用现有技术的测试模式设定电路，则面临端口数目不够的问题，因此为了设定测试模式，而需要增加端口，则造成芯片封装尺寸的增大和成本的提高。
发明内容
有鉴于此，本发明的目的在于提供一种测试模式设定电路及设定方法，以解决现有技术中存在的进入测试模式所需端口数较多的技术问题。
本发明的技术解决方案是，提供一种以下结构的测试模式设定电路，应用于带有输出电压端口的集成电路，包括模式触发电路和脉宽检测电路，所述的模式触发电路的第一输入端与输出电压端口电连接，其第二输入端接收基准信号，模式触发电路的输出端与脉宽检测电路连接；
进行测试模式设定时，在集成电路的输出电压端口施加模式触发信号，所述的模式触发信号与基准信号进行比较以产生脉冲信号，所述的脉宽检测电路接收脉冲信号，并检测脉冲信号的脉宽，输出脉宽检测信号，所述测试模式设定电路根据所述脉宽检测信号进入相应的测试模式。
优选地，所述的测试模式设定电路还包括计数电路、烧写判断电路和熔丝烧写电路，设定计数脉宽范围和烧写脉宽范围，所述的计数电路和烧写判断电路分别接收脉宽检测电路输出的脉宽检测信号，所述脉冲信号落入计数脉宽范围时，则由计数电路对测试模式进行计数，所述的脉冲信号落入烧写脉宽范围时，则由烧写判断电路判断后进入修调测试模式，所述熔丝烧写电路根据此时计数电路的计数值选择相应位的熔丝进行烧断。
优选地，所述的脉宽检测电路对脉冲信号的上升沿作延时处理后得到延时信号，将所述延时信号与所述脉冲信号相与，以产生所述的脉宽检测信号。
优选地，所述的测试模式设定电路还包括复位电路，设定复位脉宽范围，所述脉冲信号落入复位脉宽范围时，则由复位电路对测试模式复位，计数电路清零。
优选地，所述的集成电路包括功率级电路，所述的功率级电路包括主功率开关管，所述的模式触发信号为高低电压信号，模式触发信号的最低值大于功率级电路的正常输出电压。
本发明的另一技术解决方案是，提供一种以下的测试模式设定方法，应用于带有输出电压端口的集成电路，进行测试模式设定时，在集成电路的输出电压端口施加模式触发信号，将所述的模式触发信号与基准信号进行比较以产生脉冲信号，并检测脉冲信号的脉宽，得到脉宽检测信号，根据表征脉冲信号脉宽范围的脉宽检测信号，进入相应的测试模式。
本发明的又一技术解决方案是，提供一种以下的集成电路，包括输入端口、输出电压端口和接地端口，所述集成电路还包括上述任意一种测试模式设定电路。
采用本发明的结构和方法，与现有技术相比，具有以下优点：本发明针对端口较少的芯片，利用有限的端口数来进行测试模式的设定，在集成电路的输出电压端口施加模式触发信号，将所述的模式触发信号与基准信号进行比较以产生脉冲信号，并检测脉冲信号的脉宽，得到脉宽检测信号，根据表征脉冲信号脉宽范围的脉宽检测信号，进入相应的测试模式。因此，本发明能够满足端口数较少的芯片的测试模式的设定，无需增设专用端口，降低了芯片的封装尺寸和生产成本。
附图说明
图1为本发明测试模式设定电路的结构示意图；
图2为本发明的工作波形图；
图3为集成电路的结构示意图。
具体实施方式
下面将结合示意图对本发明作更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以在此描述基础上，在权利要求的范围内对本发明具体电路进行变换和替换，而仍然实现本发明的有利效果。下列描述并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。需说明的是，附图均采用较为简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的基本解决方案在于，提供一种测试模式设定电路，应用于带有输出电压端口的集成电路，包括模式触发电路和脉宽检测电路，所述的模式触发电路的第一输入端与输出电压端口电连接，其第二输入端接收基准信号，模式触发电路的输出端与脉宽检测电路连接；
进行测试模式设定时，在集成电路的输出电压端口施加模式触发信号，所述的模式触发信号与基准信号进行比较以产生脉冲信号，所述的脉宽检测电路接收脉冲信号，并检测脉冲信号的脉宽，输出脉宽检测信号，所述测试模式设定电路根据所述脉宽检测信号进入相应的测试模式。
参考图1所示，示意了测试模式设定电路的原理框图。测试模式设定电路集成于集成电路内。OUT为集成电路的输出电压端口，模式触发电路的第一输入端连接在集成电路的输出电压端口OUT，在该端口输入模式触发信号Vout，所述的模式触发信号Vout为高低电压信号(需要说明的是，本处所指的高低电压并非通常意义上的高低电压，而是就信号本身存在的高电压和低电压相对而言的。实际上所述的高低电压信号在最低值处也是大于集成电路输出电压端口的输出电压的)，REF作为基准信号输入模式触发电路的，为恒定直流信号，基准信号REF的大小介于模式触发信号Vout的高低电压之间，二者在模式触发电路中进行比较，以判断模式触发信号Vout处于高电压还是低电压状态。模式触发电路可以采用比较器COMP实现，但不限于这一实施方式，比较器COMP输出表征模式触发信号Vout电压状态的脉冲信号Pulse，所述脉冲信号Pulse为高电平时，则可知模式触发信号Vout为高电压，脉冲信号Pulse为低电平时，则可知模式触发信号Vout为低电压。脉冲信号Pulse的脉冲宽度能够表征模式触发信号Vout相应高低电压的宽度。
由脉宽检测电路接收脉冲信号Pulse，并检测脉冲信号Pulse的脉宽，输出脉宽检测信号，根据所述脉宽检测信号进入相应的测试模式。所述的脉宽检测电路对脉冲信号的上升沿作延时处理后得到延时信号CLK，将所述延时信号CLK与所述脉冲信号Pulse相与，以产生所述的脉宽检测信号，例如，当脉冲信号Pulse的脉宽高电平宽度低于200μs，则由于时间太短无法完成测试，故将其屏蔽掉，计数电路不计数；当脉冲信号Pulse的脉宽高电平宽度低于200μs-1ms之间，则计数电路检测到上升沿，进入测试模式，计数电路加一，对测试模式进行计数；当高电平宽度大于1ms时，由烧写判断电路判断后进入修调测试模式，所述熔丝烧写电路根据此时计数电路的计数值选择相应位的熔丝进行烧断。此外，可以通过断电对测试模式设定电路进行复位，无需设置复位电路。
参考图2所示，示意了本发明的工作波形图。该工作波形图示意了脉冲信号Pulse、延时信号CLK1和延时信号CLK2的一种具体波形，延时信号CLK1和延时信号CLK2的不同在于对脉冲信号Pulse上升沿的延时时间的不同。图中可以看出，延时信号CLK2的延时时间较长，从而能将脉冲信号Pulse脉宽较窄部分“滤除”。延时信号CLK1与脉冲信号Pulse相与用于判断脉冲信号Pulse是否落入计数脉宽范围；延时信号CLK2与脉冲信号Pulse相与用于判断脉冲信号Pulse是否落入烧写脉宽范围。延时信号CLK1和延时信号CLK2的不同在于延时的时间不同，延时信号CLK2较延时信号CLK1长。
参考图3所示，示意了将发明应用于集成电路的具体结构。所述的集成电路包括输入端IN、输出电压端OUT和接地端GND三个端口，测试模式设定电路集成封装于集成电路内，测试模式设定电路的模式触发电路与输出电压端OUT连接，测试时在输出电压端OUT输入模式触发信号Vout。
本发明的测试模式设定电路应用于集成电路，所述的集成电路包括功率级电路(例如，线性稳压器)，所述的功率级电路包括主功率开关管，所述的模式触发信号Vout为高低电压信号，模式触发信号Vout的最低值大于功率级电路的正常输出电压，因此，由于功率级电路自身的反馈环路因输出电压端口电压过大而关闭主功率开关管，避免主功率开关管导通大电流而影响测试模式设定电路的正常工作。
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。
Claims (6)
1.一种测试模式设定电路，应用于带有输出电压端口的集成电路，其特征在于：包括模式触发电路和脉宽检测电路，所述的模式触发电路的第一输入端与输出电压端口电连接，其第二输入端接收基准信号，模式触发电路的输出端与脉宽检测电路连接；
进行测试模式设定时，在集成电路的输出电压端口施加模式触发信号，所述的模式触发信号与基准信号进行比较以产生脉冲信号，所述的脉宽检测电路接收脉冲信号，并检测脉冲信号的脉宽，输出脉宽检测信号，所述测试模式设定电路根据所述脉宽检测信号进入相应的测试模式。
2.根据权利要求1所述的测试模式设定电路，其特征在于：所述的测试模式设定电路还包括计数电路、烧写判断电路和熔丝烧写电路，设定计数脉宽范围和烧写脉宽范围，所述的计数电路和烧写判断电路分别接收脉宽检测电路输出的脉宽检测信号，所述脉冲信号落入计数脉宽范围时，则由计数电路对测试模式进行计数，所述的脉冲信号落入烧写脉宽范围时，则由烧写判断电路判断后进入修调测试模式，所述熔丝烧写电路根据此时计数电路的计数值选择相应位的熔丝进行烧断。
3.根据权利要求2所述的测试模式设定电路，其特征在于：所述的脉宽检测电路对脉冲信号的上升沿作延时处理后得到延时信号，将所述延时信号与所述脉冲信号相与，以产生所述的脉宽检测信号。
4.根据权利要求1-3的任意一项所述的测试模式设定电路，其特征在于：所述的集成电路包括功率级电路，所述的功率级电路包括主功率开关管，所述的模式触发信号为高低电压信号，模式触发信号的最低值大于功率级电路的正常输出电压。
5.一种测试模式设定方法，应用于带有输出电压端口的集成电路，其特征在于：进行测试模式设定时，在集成电路的输出电压端口施加模式触发信号，将所述的模式触发信号与基准信号进行比较以产生脉冲信号，并检测脉冲信号的脉宽，得到脉宽检测信号，根据表征脉冲信号脉宽范围的脉宽检测信号，进入相应的测试模式。
6.一种集成电路，包括输入端口、输出电压端口和接地端口，其特征在于：所述集成电路还包括权利要求1-4任意一种测试模式设定电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510029076.1A CN104614662B (zh) | 2015-01-21 | 2015-01-21 | 测试模式设定电路及设定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510029076.1A CN104614662B (zh) | 2015-01-21 | 2015-01-21 | 测试模式设定电路及设定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104614662A true CN104614662A (zh) | 2015-05-13 |
| CN104614662B CN104614662B (zh) | 2017-05-24 |
Family
ID=53149197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510029076.1A Active CN104614662B (zh) | 2015-01-21 | 2015-01-21 | 测试模式设定电路及设定方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104614662B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105445648A (zh) * | 2015-12-18 | 2016-03-30 | 浙江大华技术股份有限公司 | 一种测试修调电路及一种集成电路 |
| CN109406986A (zh) * | 2018-10-11 | 2019-03-01 | 深圳忆联信息系统有限公司 | 测试模式复位控制方法、装置、计算机设备和存储介质 |
| CN111175645A (zh) * | 2020-03-12 | 2020-05-19 | 杭州芯耘光电科技有限公司 | 一种测试电路 |
| CN111682867A (zh) * | 2020-06-19 | 2020-09-18 | 深圳市麦积电子科技有限公司 | 一种触发电路 |
| CN113504457A (zh) * | 2021-07-08 | 2021-10-15 | 中颖电子股份有限公司 | 提升检测精度的电路测试装置和方法 |
| CN116520136A (zh) * | 2023-06-07 | 2023-08-01 | 盈力半导体(上海)有限公司 | 一种防误触发测试模式的控制电路、方法及芯片 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6703885B1 (en) * | 2002-09-18 | 2004-03-09 | Richtek Technology Corp. | Trimmer method and device for circuits |
| CN1689159A (zh) * | 2003-03-31 | 2005-10-26 | 富士通株式会社 | 半导体集成电路装置及半导体集成电路装置的控制方法 |
| US20060053319A1 (en) * | 1999-09-28 | 2006-03-09 | Balu Balakrishnan | Method and apparatus providing final test and trimming for a power supply controller |
| CN101320077A (zh) * | 2008-07-18 | 2008-12-10 | 无锡芯朋微电子有限公司 | 一种用于集成电路测试的简便方法及其测试电路 |
| CN201417297Y (zh) * | 2009-04-29 | 2010-03-03 | 深圳安博电子有限公司 | 一种电源管理芯片测试装置 |
-
2015
- 2015-01-21 CN CN201510029076.1A patent/CN104614662B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060053319A1 (en) * | 1999-09-28 | 2006-03-09 | Balu Balakrishnan | Method and apparatus providing final test and trimming for a power supply controller |
| US6703885B1 (en) * | 2002-09-18 | 2004-03-09 | Richtek Technology Corp. | Trimmer method and device for circuits |
| CN1689159A (zh) * | 2003-03-31 | 2005-10-26 | 富士通株式会社 | 半导体集成电路装置及半导体集成电路装置的控制方法 |
| CN101320077A (zh) * | 2008-07-18 | 2008-12-10 | 无锡芯朋微电子有限公司 | 一种用于集成电路测试的简便方法及其测试电路 |
| CN201417297Y (zh) * | 2009-04-29 | 2010-03-03 | 深圳安博电子有限公司 | 一种电源管理芯片测试装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105445648A (zh) * | 2015-12-18 | 2016-03-30 | 浙江大华技术股份有限公司 | 一种测试修调电路及一种集成电路 |
| CN105445648B (zh) * | 2015-12-18 | 2020-04-03 | 浙江大华技术股份有限公司 | 一种测试修调电路及一种集成电路 |
| CN109406986A (zh) * | 2018-10-11 | 2019-03-01 | 深圳忆联信息系统有限公司 | 测试模式复位控制方法、装置、计算机设备和存储介质 |
| CN111175645A (zh) * | 2020-03-12 | 2020-05-19 | 杭州芯耘光电科技有限公司 | 一种测试电路 |
| CN111682867A (zh) * | 2020-06-19 | 2020-09-18 | 深圳市麦积电子科技有限公司 | 一种触发电路 |
| CN113504457A (zh) * | 2021-07-08 | 2021-10-15 | 中颖电子股份有限公司 | 提升检测精度的电路测试装置和方法 |
| CN113504457B (zh) * | 2021-07-08 | 2024-05-28 | 中颖电子股份有限公司 | 提升检测精度的电路测试装置和方法 |
| CN116520136A (zh) * | 2023-06-07 | 2023-08-01 | 盈力半导体(上海)有限公司 | 一种防误触发测试模式的控制电路、方法及芯片 |
| CN116520136B (zh) * | 2023-06-07 | 2023-09-22 | 盈力半导体(上海)有限公司 | 一种防误触发测试模式的控制电路、方法及芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104614662B (zh) | 2017-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104614662A (zh) | 测试模式设定电路及设定方法 | |
| US9473034B2 (en) | Isolated power converter and switching power supply using the same | |
| CN103780064B (zh) | 具备副边反馈电流检测的开关电源控制电路 | |
| CN107272797B (zh) | Ldo上下电次序控制电路及供电装置 | |
| US10110221B1 (en) | Power transistor control signal gating | |
| WO2016044474A1 (en) | GaN CIRCUIT DRIVERS FOR GaN CIRCUIT LOADS | |
| US10075152B2 (en) | Integrated circuit with multiplexed pin and pin multiplexing method | |
| CN104393761A (zh) | 控制电路、集成电路和应用其的开关型变换器 | |
| US7782102B2 (en) | Power-on reset circuit and electronic device using the same | |
| CN107769519A (zh) | 功率变换器的控制电路和控制方法 | |
| TWI543505B (zh) | Application of the input voltage detection circuit with parameter setting function in the power converter and its parameter setting and circuit protection method | |
| CN108933529A (zh) | 电源控制装置及电源控制系统 | |
| US20170244315A1 (en) | Regulator circuit and method of operating regulator circuit | |
| CN105158674A (zh) | 利用寄生效应的硬件木马检测方法和系统 | |
| CN203084461U (zh) | 用于芯片的测试控制电路 | |
| CN103997334A (zh) | 电平转换电路 | |
| US10170987B2 (en) | Control circuit of power converter with internal signal generator and related method | |
| US7924070B2 (en) | Power-on reset circuit and electronic device using the same | |
| CN102158219B (zh) | 一种信号处理系统 | |
| CN203537356U (zh) | 上电复位电路 | |
| CN108153366A (zh) | 一种过压保护电路 | |
| CN104793680A (zh) | 一种电压信号解调电路 | |
| CN106200846B (zh) | 上电掉电复位电路及芯片 | |
| US20160294287A1 (en) | Multiphase DC-To-DC Switching Power Converter with Leading Edge and Cross Channel Blanking | |
| CN106571815A (zh) | 电平式高阻型数字鉴相器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 310051 No. 6 Lianhui Street, Xixing Street, Binjiang District, Hangzhou City, Zhejiang Province Patentee after: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd. Address before: 310012 Wensanlu Road, Hangzhou Province, No. 90 East Software Park, science and technology building A1501 Patentee before: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd. |