CN113504457A - 提升检测精度的电路测试装置和方法 - Google Patents

提升检测精度的电路测试装置和方法 Download PDF

Info

Publication number
CN113504457A
CN113504457A CN202110772693.6A CN202110772693A CN113504457A CN 113504457 A CN113504457 A CN 113504457A CN 202110772693 A CN202110772693 A CN 202110772693A CN 113504457 A CN113504457 A CN 113504457A
Authority
CN
China
Prior art keywords
reference signal
module
detection
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110772693.6A
Other languages
English (en)
Other versions
CN113504457B (zh
Inventor
成杨
王一鹏
张树晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sino Wealth Microelectronics Co ltd
Original Assignee
Sino Wealth Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino Wealth Microelectronics Co ltd filed Critical Sino Wealth Microelectronics Co ltd
Priority to CN202110772693.6A priority Critical patent/CN113504457B/zh
Publication of CN113504457A publication Critical patent/CN113504457A/zh
Application granted granted Critical
Publication of CN113504457B publication Critical patent/CN113504457B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了提升检测精度的电路测试装置和方法。晶圆测试接口通过一控制信号来控制测试模式控制逻辑模块；测试模式控制逻辑模块根据控制信号控制切换模块选择将基准信号还是检测模块的输出传送到检测输出端；在初始晶圆测试时，切换模块选择将基准信号传到检测输出端进行测试；若基准信号与零温度点基准信号有误差，则对基准信号进行档位调节，直至调节为零温度点基准信号，随后控制切换模块选择将检测模块的输出与检测输出端连接；检测模块将待测信号与经档位调节后所得到的零温度点基准信号进行比较，测得检测阈值的初始值；其中，对所述基准信号的档位调节以及对所述检测阈值的初始值的修调通过单次烧写熔丝同时实现。

Description

提升检测精度的电路测试装置和方法
技术领域
本发明涉及IC设计领域，尤其涉及提升IC检测精度的方法。
背景技术
集成电路中经常需要对电压或电流进行检测。出于低成本、低功耗的考虑，某些应用无法采用模数转换(ADC)做检测，也无法采用flash、MTP、OTP等调节检测阈值。比如，在锂电池保护应用中，过压保护的实现方式一般是将电池电压直接与片内的参考电压进行比较，因此参考电压的温度系数决定了过压保护阈值的全温度精度，而过压保护阈值的调节则通过烧写熔丝(fuse)完成。实际量产时为了避免多次烧写熔丝带来的产能限制以及测试成本的增加，锂电池保护一般只会对过压保护阈值进行烧写熔丝修调，不会对参考电压的零温度点进行修调。所以，当工艺发生工艺角(Corner)变异或者电路器件的随机失配变大时，不修调零温度点就会导致参考电压的温度系数变差，从而降低过压保护阈值的全温度精度。
发明内容
本发明公开了一种提升检测精度的低成本设计与测试方法，适用于任何采用熔丝烧写来修调检测阈值的系统，解决了单次熔丝烧写无法进一步提升检测精度的问题，增加的晶圆与测试成本几乎可以忽略。
本发明提供了一种提升检测精度的电路测试装置，所述电路测试装置包括待测信号输入端、检测输出端、晶圆测试接口(CP PAD)、测试模式控制逻辑模块、基准信号产生模块、检测模块、切换模块。
所述晶圆测试接口被配置成通过一控制信号来控制所述测试模式控制逻辑模块。
所述测试模式控制逻辑模块根据所述控制信号控制所述切换模块选择将所述基准信号产生模块的输出还是所述检测模块的输出传送到所述检测输出端；在初始晶圆测试时，所述测试模式控制逻辑模块控制所述切换模块选择将所述基准信号产生模块的输出传到所述检测输出端进行测试，以判断是否需要对所述基准信号产生模块输出的基准信号进行档位调节；若所述基准信号与零温度点基准信号有误差，则所述测试模式控制逻辑模块受来自所述晶圆测试接口的控制信号的控制，对所述基准信号产生模块的基准信号进行档位调节直至输出的基准信号为零温度点基准信号，并随后控制所述切换模块选择将所述检测模块的输出与所述检测输出端连接。
所述待测信号输入端向所述检测模块输入待测信号。
所述检测模块将所述待测信号与所述基准信号产生模块所输出的经档位调节后所得到的零温度点基准信号进行比较，测得检测阈值的初始值。
其中，对所述基准信号的档位调节以及对所述检测阈值的初始值的修调通过单次烧写熔丝同时实现。
在一个实施例中，所述测试模式控制逻辑模块被配置成在烧写熔丝结束后失效。
在一个实施例中，所述切换模块在所述测试模式控制逻辑模块失效后固定切换成将所述检测模块的输出与所述检测输出端连接。
在一个实施例中，所述单次烧写熔丝包括将所述基准信号的档位通过烧写熔丝固定到所述基准信号产生模块中，并同时对所述检测模块的检测阈值的初始值通过该次烧写熔丝进行修调。
在一个实施例中，所述晶圆测试接口只是在晶圆测试阶段所引入的端口，最终不封装成芯片引脚。
在一个实施例中，所述控制信号包括电平、方波脉冲或者时钟频率信号。
本发明还提供了一种提升检测精度的电路测试方法，所述方法包括以下步骤：
通过晶圆测试接口提供控制信号，并输入至测试模式控制逻辑模块；
在初始晶圆测试时，所述晶圆测试接口通过所述测试模式控制逻辑模块控制切换模块选择将基准信号产生模块的输出传送到检测输出端进行测试；
若所述基准信号产生模块输出的基准信号与零温度点基准信号有误差，则所述测试模式控制逻辑模块受晶圆测试接口控制对所述基准信号产生模块所输出的基准信号进行档位调节直至输出的基准信号为零温度点基准信号；
在档位调节至所述零温度点基准信号后，所述晶圆测试接口通过所述测试模式控制逻辑模块控制所述切换模块选择将检测模块的输出与所述检测输出端相连；
所述检测模块将待测信号与所述零温度点基准信号进行比较，从而测得检测阈值的初始值；
通过单次烧写熔丝实现同时对所述基准信号的档位调节以及对所述检测阈值的初始值的修调。
在一个实施例中，本发明方法还包括：在烧写熔丝结束后，令所述测试模式控制逻辑模块失效。
在一个实施例中，本发明方法还包括：在所述测试模式控制逻辑模块失效后，所述切换模块固定切换成将所述检测模块的输出与所述检测输出端连接。
在一个实施例中，所述单次烧写熔丝包括将所述基准信号的档位通过烧写熔丝固定到所述基准信号产生模块中，并同时对所述检测模块的检测阈值的初始值通过该次烧写熔丝进行修调。
在一个实施例中，所述晶圆测试接口只是在晶圆测试阶段所引入的端口，最终不封装成芯片引脚。
在一个实施例中，所述控制信号包括电平、方波脉冲或者时钟频率信号。
相比现有技术中只修调检测阈值，本发明提供的电路测试装置和方法所增加的成本只有晶圆测试接口(CP PAD)、测试模式控制逻辑模块与调节基准信号产生模块档位的测试时间，所增加的成本有限几乎可以忽略，但带来了进一步提升检测精度的好处。
附图说明
本发明的以上发明内容以及下面的具体实施方式在结合附图阅读时会得到更好的理解。需要说明的是，附图仅作为所请求保护的发明的示例。在附图中，相同的附图标记代表相同或类似的元素。
图1示出根据本发明一实施例的提升检测精度的电路测试装置；
图2示出根据本发明一实施例的提升检测精度的电路测试方法流程图。
具体实施方式
以下在具体实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所揭露的说明书、权利要求及附图，本领域技术人员可轻易地理解本发明相关的目的及优点。
图1示出了本发明一实施例的提升检测精度的电路测试装置。如图1所示，该电路测试装置包括待测信号输入端101、检测输出端102、晶圆测试接口(CP PAD)103、测试模式控制逻辑模块104、基准信号产生模块105、检测模块106、切换模块107。
本发明的晶圆测试接口(CP PAD)103不会最终封装成引脚，晶圆测试接口(CPPAD)103只是在晶圆测试阶段所引入的端口。该晶圆测试接口(CP PAD)103被配置成通过电平、方波(Pulse)数或者时钟频率等控制信号控制测试模式控制逻辑模块104。
测试模式控制逻辑模块104控制切换模块107选择将基准信号产生模块105的输出还是检测模块106的输出传到检测输出端102。在初始晶圆测试时，测试模式控制逻辑模块104控制切换模块107选择将基准信号产生模块105的输出传到检测输出端102进行测试，以判断是否需要对基准信号进行档位调节。若所测得的基准信号与零温度点信号有误差，则测试模式控制逻辑模块104受来自晶圆测试接口103的控制信号控制对基准信号产生模块105的基准信号进行档位调节直至输出的基准信号为经调节后的零温度点基准信号。
在基准信号的档位调节至对应零温度点信号时，测试模式控制逻辑模控制切换模块107选择检测模块106的输出传到检测输出端102。
待测信号输入端101向电路测试装置输入待测信号。
检测模块106将待测信号与基准信号产生模块105输出的经调节后的零温度点基准信号进行比较，得到检测阈值的初始值(即待测信号的初始值)。
本发明提供的提升检测精度的电路测试装置仅需单次烧写熔丝即可实现对待测信号的精确修调。具体而言，初始晶圆测试后，将所测基准信号的档位通过烧写熔丝固定到基准信号产生模块105中，并同时对检测模块106的检测阈值通过烧写熔丝进行修调。这样只需要烧写一次熔丝便既能修调基准信号至零温度点，又能修调检测阈值。烧写熔丝操作结束后，测试模式控制逻辑模块104失效，切换模块107固定切换为检测模块106的输出。
图2示出根据本发明一实施例的提升检测精度的电路测试方法流程图。所述方法包括以下步骤。
步骤201：提供晶圆测试接口(CP PAD)一控制信号，并输入至测试模式控制逻辑模块。
步骤202：在初始晶圆测试时，晶圆测试接口(CP PAD)通过测试模式控制逻辑模块控制切换模块选择将基准信号产生模块的输出传送到检测输出端进行测试。
步骤203：若基准信号产生模块的输出与基准信号零温度点有误差，则测试模式控制逻辑模块受晶圆测试接口控制对基准信号产生模块的输出信号进行档位调节直至输出零温度点基准信号。
步骤204：在基准信号产生模块的输出信号的档位被调节直至输出零温度点基准信号后，晶圆测试接口(CP PAD)通过测试模式控制逻辑模块控制切换模块选择将检测模块的输出与检测输出端相连。
步骤205：检测模块将待测信号与零温度点基准信号进行比较，从而测得检测阈值的初始值。
步骤206：通过单次烧写熔丝实现同时对所述基准信号的档位调节以及对所述检测阈值的初始值的修调。具体而言，将所测的基准信号的档位通过烧写熔丝固定到基准信号产生模块中，并同时对检测模块所得的检测阈值通过烧写熔丝进行修调。这样只需要烧写一次熔丝便既能将基准信号修调至零温度点，又能修调检测阈值。
步骤207：烧写熔丝操作结束后，令测试模式控制逻辑模块失效，以防止后续干扰，并且切换模块固定切换至将检测模块的输出与检测输出端相连。
在一个实施例中，本发明的待测信号可以是待测电压，也可以是待测电流。
在一个实施例中，所述控制信号包括电平、方波脉冲或者时钟频率信号。
在一个实施例中，该晶圆测试接口仅在晶圆测试中使用，不会最终封装出来。
对于本发明中的电路，相比只修调检测阈值，增加的成本有晶圆测试接口(CPPAD)、测试模式控制逻辑模块与调节基准信号产生模块档位的测试时间，所增加的成本有限几乎可以忽略，但带来了进一步提升检测精度的好处。
这里采用的术语和表述方式只是用于描述，本发明并不应局限于这些术语和表述。使用这些术语和表述并不意味着排除任何示意和描述(或其中部分)的等效特征，应认识到可能存在的各种修改也应包含在权利要求范围内。其他修改、变化和替换也可能存在。相应的，权利要求应视为覆盖所有这些等效物。
此外，除非权利要求中明确说明，本申请所述处理元素和序列的顺序、数字字母的使用、或其他名称的使用，并非用于限定本申请流程和方法的顺序。尽管上述披露中通过各种示例讨论了一些目前认为有用的发明实施例，但应当理解的是，该类细节仅起到说明的目的，附加的权利要求并不仅限于披露的实施例，相反，权利要求旨在覆盖所有符合本申请实施例实质和范围的修正和等价组合。例如，虽然以上所描述的系统组件可以通过硬件设备实现，但是也可以只通过软件的解决方案得以实现，如在现有的服务器或移动设备上安装所描述的系统。
同理，应当注意的是，为了简化本申请披露的表述，从而帮助对一个或多个发明实施例的理解，前文对本申请实施例的描述中，有时会将多种特征归并至一个实施例、附图或对其的描述中。但是，这种披露方法并不意味着本申请对象所需要的特征比权利要求中提及的特征多。实际上，实施例的特征要少于上述披露的单个实施例的全部特征。
同样，需要指出的是，虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可做出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (12)

1.一种提升检测精度的电路测试装置，其特征在于，所述电路测试装置包括待测信号输入端、检测输出端、晶圆测试接口(CP PAD)、测试模式控制逻辑模块、基准信号产生模块、检测模块、切换模块；
所述晶圆测试接口被配置成通过一控制信号来控制所述测试模式控制逻辑模块；
所述测试模式控制逻辑模块根据所述控制信号控制所述切换模块选择将所述基准信号产生模块的输出还是所述检测模块的输出传送到所述检测输出端；在初始晶圆测试时，所述测试模式控制逻辑模块控制所述切换模块选择将所述基准信号产生模块的输出传到所述检测输出端进行测试，以判断是否需要对所述基准信号产生模块输出的基准信号进行档位调节；若所述基准信号与零温度点基准信号有误差，则所述测试模式控制逻辑模块受来自所述晶圆测试接口的控制信号的控制，对所述基准信号产生模块的基准信号进行档位调节直至输出的基准信号为零温度点基准信号，并随后控制所述切换模块选择将所述检测模块的输出与所述检测输出端连接；
所述待测信号输入端向所述检测模块输入待测信号；
所述检测模块将所述待测信号与所述基准信号产生模块所输出的经档位调节后所得到的零温度点基准信号进行比较，测得检测阈值的初始值；
其中，对所述基准信号的档位调节以及对所述检测阈值的初始值的修调通过单次烧写熔丝同时实现。
2.如权利要求1所述的提升检测精度的电路测试装置，其特征在于，所述测试模式控制逻辑模块被配置成在烧写熔丝结束后失效。
3.如权利要求2所述的提升检测精度的电路测试装置，其特征在于，所述切换模块在所述测试模式控制逻辑模块失效后固定切换成将所述检测模块的输出与所述检测输出端连接。
4.如权利要求1所述的提升检测精度的电路测试装置，其特征在于，所述单次烧写熔丝包括将所述基准信号的档位通过烧写熔丝固定到所述基准信号产生模块中，并同时对所述检测模块的检测阈值的初始值通过该次烧写熔丝进行修调。
5.如权利要求1所述的提升检测精度的电路测试装置，其特征在于，所述晶圆测试接口只是在晶圆测试阶段所引入的端口，最终不封装成芯片引脚。
6.如权利要求1所述的提升检测精度的电路测试装置，其特征在于，所述控制信号包括电平、方波脉冲或者时钟频率信号。
7.一种提升检测精度的电路测试方法，其特征在于，所述方法包括：
通过晶圆测试接口(CP PAD)提供控制信号，并输入至测试模式控制逻辑模块；
在初始晶圆测试时，所述晶圆测试接口通过所述测试模式控制逻辑模块控制切换模块选择将基准信号产生模块的输出传送到检测输出端进行测试；
若所述基准信号产生模块输出的基准信号与零温度点基准信号有误差，则所述测试模式控制逻辑模块受晶圆测试接口控制对所述基准信号产生模块所输出的基准信号进行档位调节直至输出的基准信号为零温度点基准信号；
在档位调节至所述零温度点基准信号后，所述晶圆测试接口通过所述测试模式控制逻辑模块控制所述切换模块选择将检测模块的输出与所述检测输出端相连；
所述检测模块将待测信号与所述零温度点基准信号进行比较，从而测得检测阈值的初始值；
通过单次烧写熔丝实现同时对所述基准信号的档位调节以及对所述检测阈值的初始值的修调。
8.如权利要求7所述的提升检测精度的电路测试方法，其特征在于，还包括：
在烧写熔丝结束后，令所述测试模式控制逻辑模块失效。
9.如权利要求8所述的提升检测精度的电路测试方法，其特征在于，还包括：
在所述测试模式控制逻辑模块失效后，所述切换模块固定切换成将所述检测模块的输出与所述检测输出端连接。
10.如权利要求7所述的提升检测精度的电路测试方法，其特征在于，所述单次烧写熔丝包括将所述基准信号的档位通过烧写熔丝固定到所述基准信号产生模块中，并同时对所述检测模块的检测阈值的初始值通过该次烧写熔丝进行修调。
11.如权利要求7所述的提升检测精度的电路测试方法，其特征在于，所述晶圆测试接口只是在晶圆测试阶段所引入的端口，最终不封装成芯片引脚。
12.如权利要求7所述的提升检测精度的电路测试方法，其特征在于，所述控制信号包括电平、方波脉冲或者时钟频率信号。
CN202110772693.6A 2021-07-08 2021-07-08 提升检测精度的电路测试装置和方法 Active CN113504457B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110772693.6A CN113504457B (zh) 2021-07-08 2021-07-08 提升检测精度的电路测试装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110772693.6A CN113504457B (zh) 2021-07-08 2021-07-08 提升检测精度的电路测试装置和方法

Publications (2)

Publication Number Publication Date
CN113504457A true CN113504457A (zh) 2021-10-15
CN113504457B CN113504457B (zh) 2024-05-28

Family

ID=78012333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110772693.6A Active CN113504457B (zh) 2021-07-08 2021-07-08 提升检测精度的电路测试装置和方法

Country Status (1)

Country Link
CN (1) CN113504457B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100008160A1 (en) * 2008-07-09 2010-01-14 Hynix Semiconductor Inc. Temperature sensor capable of reducing test mode time
CN104614662A (zh) * 2015-01-21 2015-05-13 矽力杰半导体技术(杭州)有限公司 测试模式设定电路及设定方法
CN105445648A (zh) * 2015-12-18 2016-03-30 浙江大华技术股份有限公司 一种测试修调电路及一种集成电路
CN111130546A (zh) * 2019-12-31 2020-05-08 无锡矽杰微电子有限公司 基于硬件二分法的adc自动校准方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100008160A1 (en) * 2008-07-09 2010-01-14 Hynix Semiconductor Inc. Temperature sensor capable of reducing test mode time
CN104614662A (zh) * 2015-01-21 2015-05-13 矽力杰半导体技术(杭州)有限公司 测试模式设定电路及设定方法
CN105445648A (zh) * 2015-12-18 2016-03-30 浙江大华技术股份有限公司 一种测试修调电路及一种集成电路
CN111130546A (zh) * 2019-12-31 2020-05-08 无锡矽杰微电子有限公司 基于硬件二分法的adc自动校准方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李晶;汪西虎;许建蓉;: "一种单引脚修调电路的设计", 半导体技术, no. 11, 30 October 2020 (2020-10-30) *

Also Published As

Publication number Publication date
CN113504457B (zh) 2024-05-28

Similar Documents

Publication Publication Date Title
US8018362B2 (en) A/D conversion circuit and test method
EP2253966B1 (en) Self-trim and self-test of on-chip values
US20170256324A1 (en) Device inspection method, probe card, interposer, and inspection apparatus
US20030234659A1 (en) Electrical isolation between pins sharing the same tester channel
CN113504457A (zh) 提升检测精度的电路测试装置和方法
US11067619B2 (en) Integrated circuit having trim function for component
CN106952839A (zh) 一种测试电路及芯片
US6259267B1 (en) Power-current measuring circuit in burn-in tester
US9625520B2 (en) Latch-up test device and method for testing wafer under test
US11658649B2 (en) Pin state configuration circuit and configuration method, and electronic device
CN116027165A (zh) 一种针对宽带半导体的动态高温反偏测试电路和方法
KR20210121681A (ko) 반도체 테스트 시스템
CN117517769B (zh) 调试电路、调试电路的控制方法及射频功率检测电路
CN110658477A (zh) 一种汽车的电源测试系统
CN117310453B (zh) 芯片测试机的自动校准方法及装置
EP4224180A1 (en) Dft architecture for analog circuits
US20090055699A1 (en) Semiconductor test apparatus
US11955943B1 (en) Semiconductor device including on-die resistor and method of calibrating on-die resistor
KR102233516B1 (ko) 스몰핀 패키지용 오티피 메모리 제어 시스템, 오티피 메모리의 프로그래밍 및 읽기 회로
CN114138701B (zh) 一种i2c信号调整方法、装置、设备及可读存储介质
CN117767469A (zh) 一种电池管理电路
EP4124872A1 (en) Differential input receiver circuit testing with a loopback circuit
JP2008122310A (ja) デバイステスタ、タイミング校正方法
JP2001296334A (ja) 集積回路および故障検出方法
CN115932538A (zh) 一种精度更高的集成电路测试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant