CN110676241B - 一种复用引线pad的电修调结构及其复用方法 - Google Patents
一种复用引线pad的电修调结构及其复用方法 Download PDFInfo
- Publication number
- CN110676241B CN110676241B CN201810720699.7A CN201810720699A CN110676241B CN 110676241 B CN110676241 B CN 110676241B CN 201810720699 A CN201810720699 A CN 201810720699A CN 110676241 B CN110676241 B CN 110676241B
- Authority
- CN
- China
- Prior art keywords
- trimming
- pad
- circuit
- chip
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009966 trimming Methods 0.000 title claims abstract description 268
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000005520 cutting process Methods 0.000 claims abstract description 42
- 238000012360 testing method Methods 0.000 claims description 8
- 238000004806 packaging method and process Methods 0.000 claims description 6
- 238000007664 blowing Methods 0.000 claims description 3
- 230000002596 correlated effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000008439 repair process Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 102100031577 High affinity copper uptake protein 1 Human genes 0.000 description 6
- 101710196315 High affinity copper uptake protein 1 Proteins 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 101000590281 Homo sapiens 26S proteasome non-ATPase regulatory subunit 14 Proteins 0.000 description 5
- 101001114059 Homo sapiens Protein-arginine deiminase type-1 Proteins 0.000 description 5
- 102100023222 Protein-arginine deiminase type-1 Human genes 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供一种复用引线PAD的电修调结构及复用方法，电修调结构包括横向设于切割道两侧的第一、第二芯片；第一芯片包括第一功能电路，设于第一功能电路远离切割道一侧的第一引线PAD，及设于第一功能电路靠近切割道一侧的第一修调电路；第二芯片包括第二功能电路及设于第二功能电路靠近切割道一侧的第二引线PAD；其中，第一修调电路中的第一修调熔丝通过横跨切割道导线与第二引线PAD连接，并在修调阶段，通过第二引线PAD向第一修调电路提供熔断电压，实现通过熔断第一修调熔丝来调节接入第一功能电路的第一修调电路，从而对第一功能电路的参数精度进行修调。通过本发明解决了现有结构因修调PAD占用面积大导致生产成本高的问题。
Description
技术领域
本发明涉及芯片参数精度的修调，特别是涉及一种复用引线PAD的电修调结构及其复用方法。
背景技术
集成电路领域，由于工艺自身分布影响，生产的芯片参数都会有一定的分布，在对参数精度有要求的应用中，就需要使用修调的方法减小分布的影响，提高参数精度的一致性，以达到应用要求。如图1和图2所示，在修调前参数值分布很宽，而在修调后参数值分布集中度大大提高。
目前已知的修调手段主要有电修调、激光修调、eFuse或者EEROM写码修调，电修调原理通过在修调熔丝两端施加电压，电流通过修调熔丝产生热量将修调熔丝烧断进而达到修调的目的；激光修调靠激光的能量将修调熔丝烧断进而达到修调的目的，而eFuse和EEROM则主要是通过写码的方式进行修调。其中，电修调是成本较低的一种修调方案，被绝大多数需要修调的芯片所采用；但是在电修调中，每个修调熔丝都需要至少一个修调PAD用以施加电压，修调PAD的面积虽然比引线PAD面积小，但是一旦熔丝数量增加，修调PAD也随之增加。
目前常用的电修调结构有三种：第一种是将修调PAD放在芯片内部，具体结构如图3所示，通过在修调PAD上加电压，电流通过修调PAD—修调熔丝—芯片地构成电流通路，烧断修调熔丝达到修调的目的，此种修调PAD的摆放方式为传统电修调PAD的摆放方式。
随着系统对精度要求越来越高，修调熔丝数量不断增加，如图3所示的传统电修调PAD的摆放方式会占用大量芯片面积，导致芯片的生产成本上升，故第二种电修调结构应运而生，其具体如图4所示，将修调PAD放在芯片划片槽内，芯片上只保留修调熔丝，相比于第一种结构，节省了修调PAD的面积，但放在划片槽中的修调PAD占据了晶圆厂放在划片槽中用于监控工艺参数的测试图形，致使必须在光罩中扣除部分芯片位置以用于放置测试图形，变相地增加了芯片的生产成本。
而第三种电修调结构如图5所示，通过开关阵列控制修调熔丝的通断，开关打开烧断修调熔丝，开关关闭修调熔丝保留，实现只需保留为烧断修调熔丝提供能量的电源端和接地端两个修调PAD；虽然该种结构省去了大量的修调PAD，但是由于烧断修调熔丝的电源需要多植针以降低接触电阻，故两个修调PAD的面积比传统修调PAD大很多，使得占用面积减少有限。
鉴于此，有必要设计一种新的复用引线PAD的电修调结构及其复用方法用以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种复用引线PAD的电修调结构及其复用方法，用于解决现有电修调结构中因修调PAD占用面积大导致生产成本较高的问题。
为实现上述目的及其他相关目的，本发明提供一种复用引线PAD的电修调结构，所述电修调结构包括横向设于晶圆切割道两侧的第一芯片及第二芯片；其中，所述第一芯片包括：
第一功能电路；
第一引线PAD，所述第一引线PAD与所述第一功能电路连接，且设于所述第一功能电路远离所述切割道的一侧；
第一修调电路，所述第一修调电路与所述第一功能电路连接，且设于所述第一功能电路靠近所述切割道的一侧；
所述第二芯片包括：
第二功能电路；
第二引线PAD，所述第二引线PAD与所述第二功能电路连接，且设于所述第二功能电路靠近所述切割道的一侧；
其中，所述第一修调电路中的第一修调熔丝通过横跨切割道的导线与所述第二引线PAD连接，并在修调阶段，通过所述第二引线PAD向所述第一修调电路提供熔断电压，实现通过熔断所述第一修调熔丝来调节接入所述第一功能电路的所述第一修调电路，从而对所述第一功能电路的参数精度进行修调。
优选地，所述第二芯片还包括：第二修调电路，所述第二修调电路与所述第二功能电路连接，且设于所述第二功能电路远离所述切割道的一侧。
优选地，所述第一芯片和所述第二芯片相同，且对齐设于所述切割道的两侧。
优选地，当所述第一修调电路中所述第一修调熔丝的数量不大于所述第二引线PAD的数量时，各所述第一修调熔丝均通过导线与所述第二引线PAD一一对应连接。
优选地，当所述第一修调电路中所述第一修调熔丝的数量大于所述第二引线PAD的数量时，各所述第一修调熔丝的一端通过开关阵列进行连接，其另一端并联以引出一电源端，所述电源端通过导线与所述第二引线PAD进行连接。
优选地，各所述修调熔丝还通过开关阵列引出一接地端，所述电源端通过导线与一组并联的所述第二引线PAD连接，所述接地端通过导线与另一组并联的所述第二引线PAD连接，其中，两组所述第二引线PAD的数量相同。
优选地，每组所述第二引线PAD的数量与熔断电流正相关。
优选地，所述导线的宽度不大于所述切割道宽度的一半。
优选地，所述电修调结构还包括：设于所述切割道上、且位于所述导线下方的测试图形。
本发明还提供了一种利用如上所述复用引线PAD的电修调结构进行复用的方法，所述方法包括：
在修调阶段，通过所述第二引线PAD向所述第一修调电路提供熔断电压，实现通过熔断所述第一修调熔丝来调节接入所述第一功能电路的所述第一修调电路，从而对所述第一功能电路的参数精度进行修调；
在修调结束后，通过封装划片切断连接于所述第一修调电路和所述第二引线PAD之间的导线，永久固定所述第二引线PAD的引线功能。
优选地，所述方法还包括：在所述第一芯片修调结束后，对所述第一芯片下电以恢复所述第二引线PAD的引线功能，以对所述第二芯片进行修调。
如上所述，本发明的一种复用引线PAD的电修调结构及其复用方法，具有以下有益效果：
本发明所述电修调结构通过复用引线PAD作为修调PAD，省去了修调PAD的设计，不仅节省了芯片面积，降低了生产成本；而且在芯片修调结束后，通过封装划片切断连接于所述第一修调熔丝和所述第二引线PAD之间的导线，永久固定所述第二引线PAD的引线功能，不影响芯片的后续使用；而且对于多芯片(即芯片数量大于2时)的情况，本发明所述电修调结构仍然适用。
附图说明
图1显示为芯片修调前参数值分布示意图。
图2显示为芯片修调后参数值分布示意图。
图3显示为现有第一种电修调结构的结构示意图。
图4显示为现有第二种电修调结构的结构示意图。
图5显示为现有第三种电修调结构的结构示意图。
图6显示为本发明实施例一所述电修调结构的结构示意图。
图7显示为本发明实施例一中修调电路的一种结构示意图。
图8显示为本发明实施例一中修调电路中另一种结构示意图。
图9显示为本发明实施例二所述电修调结构的结构示意图。
元件标号说明
100’、200’ 芯片
101’ 修调熔丝
102’ 金属线
103’ 修调PAD
104’ 开关阵列
300’ 切割道
100 第一芯片
101 第一功能电路
102 第一引线PAD
103 第一修调电路
200 第二芯片
201 第二功能电路
202 第二引线PAD
203 第二修调电路
300 切割道
400 测试图形
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图6所示，本实施例提供一种复用引线PAD的电修调结构，所述电修调结构包括横向设于晶圆切割道300两侧的第一芯片100及第二芯片200；其中，所述第一芯片100包括：
第一功能电路101，用于实现所述第一芯片100的功能；
第一引线PAD 102，所述第一引线PAD 102与所述第一功能电路101连接，且设于所述第一功能电路101远离所述切割道300的一侧，用于引出所述第一功能电路101的信号；
第一修调电路103，所述第一修调电路103与所述第一功能电路101连接，且设于所述第一功能电路101靠近所述切割道300的一侧，用于对所述第一功能电路101进行参数精度修调；
所述第二芯片200包括：
第二功能电路201，用于实现所述第二芯片200的功能；
第二引线PAD 202，所述第二引线PAD 202与所述第二功能电路201连接，且设于所述第二功能电路201靠近所述切割道300的一侧，用于引出所述第二功能电路201的信号；
其中，所述第一修调电路103中的第一修调熔丝通过横跨切割道的导线与所述第二引线PAD 202连接，并在修调阶段，通过所述第二引线PAD 202向所述第一修调电路103提供熔断电压Vin，实现通过熔断所述第一修调熔丝来调节接入所述第一功能电路101的所述第一修调电路103，从而对所述第一功能电路101的参数精度进行修调。
需要说明的是，所述第一芯片和所述第二芯片可以相同也可以不同，需要注意的是，此处所说相同是指所述第一芯片和所述第二芯片的功能结构完全相同，此处所说的不同是指所述第一芯片和所述第二芯片的功能结构不同。当所述第一芯片和所述第二芯片相同时，所述第二芯片的所述第二修调电路同样通过横跨另一切割道的导线与位于该切割道另一侧的芯片中的引线PAD连接，以实现对所述第二芯片的参数精度进行修调。当所述第一芯片和所述第二芯片不同时，所述第二芯片可以为需要参数精度修调的芯片也可以为不需参数精度修调的芯片；当所述第二芯片为需要参数精度修调的芯片时，所述第二芯片的所述第二修调电路同样通过横跨另一切割道的导线与位于该切割道另一侧的芯片中的引线PAD连接，以实现对所述第二芯片的参数精度进行修调。
进一步需要说明的是，由于在晶圆制造过程中，晶圆边界的芯片通常会因功能或其它问题而废弃，故本实施例所述电修调结构扩展至对整个晶圆中的若干芯片进行修调时，无需担心晶圆边界芯片无法进行参数精度修调的问题。
优选地，如图6所示，所述第二芯片200为需要参数精度修调的芯片，故所述第二芯片200还包括：第二修调电路203，所述第二修调电路203与所述第二功能电路201连接，且设于所述第二功能电路201远离所述切割道300的一侧。进一步优选地，在本实施例中，所述第一芯片100和所述第二芯片200相同(即本实施例中所述第一功能电路101和所述第二功能电路201相同，所述第一引线PAD和所述第二引线PAD的数量位置及数量相同，所述第一修调电路103和所述第二修调电路203相同)，且对齐设于所述切割道300的两侧。
作为示例，如图6所示，由于本实施例中所述第一修调电路103中所述第一修调熔丝的数量不大于所述第二引线PAD 202的数量，故本实施例中所述电修调结构中各所述第一修调熔丝均通过导线与所述第二引线PAD一一对应连接，实现通过所述第二引线PAD向所述第一修调电路提供熔断电压Vin。需要注意的是，所述第一修调电路中的修调控制单元根据需要将所述第一修调熔丝进行熔融操作，从而改变所述第一修调电路的结构，实现对所述第一功能电路的参数精度进行修调。
具体的，所述修调电路包括共地和不共地两种方式；共地方式一般为修调熔丝(FS1至FSn)一端并联接参考地，且每个修调熔丝的另一端均与一修调控制单元(CTR1至CTRn)串联，具体如图7所示；在进行修调时，所述修调电路通过引线PAD(PAD1至PADn)向所述修调熔丝(FS1至FSn)输入熔断电压Vin，所述修调控制单元(CTR1至CTRn)控制熔断电压Vin与修调熔丝(FS1至FSn)形成通路，电流通过修调熔丝产生热量以将修调熔丝熔断，从而改变修调电路的结构，以实现参数精度修调；在不进行修调时，修调控制单元(CTR1至CTRn)断开，将引线PAD(PAD1至PADn)与修调熔丝(FS1至FSn)断开，使引线PAD恢复其电路引线功能。不共地方式一般是修调熔丝(FS1至FSn)和修调控制单元(CTR1至CTRn)首尾相连形成串行结构后再与修调结构并联，其中，所述修调结构可以为电阻结构、电容结构或电阻和电容的混连结构，具体如图8所示；在进行修调时，所述修调电路通过引线PAD(PAD1至PADn)向所述修调熔丝(FS1至FSn)输入熔断电压Vin，所述修调控制单元(CTR1至CTRn)控制熔断电压Vin与修调熔丝(FS1至FSn)形成通路，电流通过修调熔丝产生热量以将修调熔丝熔断，从而改变修调电路的结构，以实现参数精度修调；在不进行修调时，修调控制单元(CTR1至CTRn)断开，将引线PAD(PAD1至PADn)与修调熔丝(FS1至FSn)断开，使引线PAD恢复其电路引线功能。
需要注意的是，根据不同芯片的功能及应用场合，对芯片的参数类型或参数精度要求不同，从而使得修调电路的具体结构不同，而本实施例所述第一修调电路和第二修调电路可根据芯片的功能及应用场合进行相应调整，如将电阻更换为电容或电阻和电容混连的形式、或改变串并联修调熔丝的数量等。
作为示例，如图6所示，所述电修调结构还包括：设于所述切割道300上、且位于所述导线下方的测试图形400；解决了现有于切割道中设置修调PAD时，修调PAD占用测试图形位置的问题。
本实施例提供了一种利用如上所述复用引线PAD的电修调结构进行复用的方法，所述方法包括：
在修调阶段，通过所述第二引线PAD向所述第一修调电路提供熔断电压，实现通过熔断所述第一修调熔丝来调节接入所述第一功能电路的所述第一修调电路，从而对所述第一功能电路的参数精度进行修调；
在修调结束后，通过封装划片切断连接于所述第一修调电路和所述第二引线PAD之间的导线，永久固定所述第二引线PAD的引线功能。
作为示例，所述方法还包括：在所述第一芯片修调结束后，对所述第一芯片下电以恢复所述第二引线PAD的引线功能，以对所述第二芯片进行修调。
需要说明的是，所述方法还可以扩展至对整个晶圆中若干芯片进行修调，修调方法均如上所述，此处就不再赘述。
实施例二
如图9所示，本实施例提供一种复用引线PAD的电修调结构，所述电修调结构包括横向设于晶圆切割道300两侧的第一芯片100及第二芯片200；其中，所述第一芯片100包括：
第一功能电路101，用于实现所述第一芯片100的功能；
第一引线PAD 102，所述第一引线PAD 102与所述第一功能电路101连接，且设于所述第一功能电路101远离所述切割道300的一侧，用于引出所述第一功能电路101的信号；
第一修调电路103，所述第一修调电路103与所述第一功能电路101连接，且设于所述第一功能电路101靠近所述切割道300的一侧，用于对所述第一功能电路101进行参数精度修调；
所述第二芯片200包括：
第二功能电路201，用于实现所述第二芯片200的功能；
第二引线PAD 202，所述第二引线PAD 202与所述第二功能电路201连接，且设于所述第二功能电路201靠近所述切割道300的一侧，用于引出所述第二功能电路201的信号；
其中，所述第一修调电路103中的第一修调熔丝通过横跨切割道的导线与所述第二引线PAD 202连接，并在修调阶段，通过所述第二引线PAD 202向所述第一修调电路103提供熔断电压Vin，实现通过熔断所述第一修调熔丝来调节接入所述第一功能电路101的所述第一修调电路103，从而对所述第一功能电路101的参数精度进行修调。
需要说明的是，所述第一芯片和所述第二芯片可以相同也可以不同，需要注意的是，此处所说相同是指所述第一芯片和所述第二芯片的功能结构完全相同，此处所说的不同是指所述第一芯片和所述第二芯片的功能结构不同。当所述第一芯片和所述第二芯片相同时，所述第二芯片的所述第二修调电路同样通过横跨另一切割道的导线与位于该切割道另一侧的芯片中的引线PAD连接，以实现对所述第二芯片的参数精度进行修调。当所述第一芯片和所述第二芯片不同时，所述第二芯片可以为需要参数精度修调的芯片也可以为不需参数精度修调的芯片；当所述第二芯片为需要参数精度修调的芯片时，所述第二芯片的所述第二修调电路同样通过横跨另一切割道的导线与位于该切割道另一侧的芯片中的引线PAD连接，以实现对所述第二芯片的参数精度进行修调。
进一步需要说明的是，由于在晶圆制造过程中，晶圆边界的芯片通常会因功能或其它问题而废弃，故本实施例所述电修调结构扩展至对整个晶圆中的若干芯片进行修调时，无需担心晶圆边界芯片无法进行参数精度修调的问题。
优选地，如图9所示，所述第二芯片200为需要参数精度修调的芯片，故所述第二芯片200还包括：第二修调电路203，所述第二修调电路203与所述第二功能电路201连接，且设于所述第二功能电路201远离所述切割道300的一侧。进一步优选地，在本实施例中，所述第一芯片100和所述第二芯片200相同(即本实施例中所述第一功能电路101和所述第二功能电路201相同，所述第一引线PAD和所述第二引线PAD的数量位置及数量相同，所述第一修调电路103和所述第二修调电路203相同)，且对齐设于所述切割道300的两侧。
作为示例，如图9所示，由于本实施例所述第一修调电路103中所述第一修调熔丝的数量大于所述第二引线PAD 202的数量，故本实施例所述电修调结构中各所述第一修调熔丝(FS1至FSn)的一端通过开关阵列(K1至Kn)进行连接，其另一端并联以引出一电源端，所述电源端通过导线与所述第二引线PAD(PAD1至PADn)进行连接；实现通过使能信号(EN1至ENn)控制开关阵列(K1至Kn)导通和关闭，从而控制所述第一修调熔丝(FS1至FSn)的熔断与否，以控制是否将修调读入电路(FR1至FRN)读入第一功能电路以进行修调。
优选地，在本实施例中，所述修调电路为共地方式；第一修调熔丝(FS1至FSn)与开关阵列中的开关(K1至Kn)首尾相连形成串行结构后再并联，开关另一端共地连接，所有第一修调熔丝另一端共接电源端连接，并通过导线将所述电源端及修调控制单元CTR与所述第二引线PAD 202进行连接，其中，所述第一修调熔丝的另一端还与修调读入电路(FR1至FRn)连接，具体如图9所示；实现通过使能信号(EN1至ENn)控制开关阵列(K1至Kn)导通和关闭，从而控制所述第一修调熔丝(FS1至FSn)的熔断与否，以控制是否将修调读入电路(FR1至FRN)读入第一功能电路以进行修调。
需要说明的是，当所述第一修调电路中所述第一修调熔丝的数量不大于所述第二引线PAD的数量，也可采用上述方式将各所述第一修调熔丝通过开关阵列进行连接，以引出一电源端，并通过导线将所述电源端与一所述第二引线PAD进行连接。
作为示例，各所述修调熔丝还通过开关阵列引出一接地端，所述电源端通过导线与一组并联的所述第二引线PAD连接，所述接地端通过导线与另一组并联的所述第二引线PAD连接，其中，两组所述第二引线PAD的数量相同。每组所述第二引线PAD的数量与熔断电流正相关，即所述熔断电流越大，每组所述第二引线PAD的数量越多；所述熔断电流越小，每组所述第二引线PAD的数量越少。
具体的，所述导线的宽度不大于所述切割道宽度的一半，以保证划片切割过程中，连接于所述第一修调熔丝和所述第二引线PAD之间的导线被切断。
作为示例，如图9所示，所述电修调结构还包括：设于所述切割道300上、且位于所述导线下方的测试图形400。
本实施例提供了一种利用如上所述复用引线PAD的电修调结构进行复用的方法，所述方法包括：
在修调阶段，通过所述第二引线PAD向所述第一修调电路提供熔断电压，实现通过熔断所述第一修调熔丝来调节接入所述第一功能电路的所述第一修调电路，从而对所述第一功能电路的参数精度进行修调；
在修调结束后，通过封装划片切断连接于所述第一修调电路和所述第二引线PAD之间的导线，永久固定所述第二引线PAD的引线功能。
作为示例，所述方法还包括：在所述第一芯片修调结束后，对所述第一芯片下电以恢复所述第二引线PAD的引线功能，以对所述第二芯片进行修调。
需要说明的是，所述方法还可以扩展至对整个晶圆中若干芯片进行修调，修调方法均如上所述，此处就不再赘述；需要注意的是，在对整个晶圆上的若干芯片进行修调时，直至全部芯片修调结束后，才通过封装划片切断导线，以永久固定引线PAD的引线功能。
综上所述，本发明的一种复用引线PAD的电修调结构及其复用方法，具有以下有益效果：
本发明所述电修调结构通过复用引线PAD作为修调PAD，省去了修调PAD的设计，不仅节省了芯片面积，降低了生产成本；而且在芯片修调结束后，通过封装划片切断连接于所述第一修调熔丝和所述第二引线PAD之间的导线，永久固定所述第二引线PAD的引线功能，不影响芯片的后续使用；而且对于多芯片(即芯片数量大于2时)的情况，本发明所述电修调结构仍然适用。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (11)
1.一种复用引线PAD的电修调结构，其特征在于，所述电修调结构包括横向设于晶圆切割道两侧的第一芯片及第二芯片；其中，所述第一芯片包括：
第一功能电路；
第一引线PAD，所述第一引线PAD与所述第一功能电路连接，且设于所述第一功能电路远离所述切割道的一侧；
第一修调电路，所述第一修调电路与所述第一功能电路连接，且设于所述第一功能电路靠近所述切割道的一侧；
所述第二芯片包括：
第二功能电路；
第二引线PAD，所述第二引线PAD与所述第二功能电路连接，且设于所述第二功能电路靠近所述切割道的一侧；
其中，所述第一修调电路中的第一修调熔丝通过横跨切割道的导线与所述第二引线PAD连接，并在修调阶段，通过所述第二引线PAD向所述第一修调电路提供熔断电压，实现通过熔断所述第一修调熔丝来调节接入所述第一功能电路的所述第一修调电路，从而对所述第一功能电路的参数精度进行修调。
2.根据权利要求1所述的复用引线PAD的电修调结构，其特征在于，所述第二芯片还包括：第二修调电路，所述第二修调电路与所述第二功能电路连接，且设于所述第二功能电路远离所述切割道的一侧。
3.根据权利要求2所述的复用引线PAD的电修调结构，其特征在于，所述第一芯片和所述第二芯片相同，且对齐设于所述切割道的两侧。
4.根据权利要求1、2或3所述的复用引线PAD的电修调结构，其特征在于，当所述第一修调电路中所述第一修调熔丝的数量不大于所述第二引线PAD的数量时，各所述第一修调熔丝均通过导线与所述第二引线PAD一一对应连接。
5.根据权利要求1、2或3所述的复用引线PAD的电修调结构，其特征在于，当所述第一修调电路中所述第一修调熔丝的数量大于所述第二引线PAD的数量时，各所述第一修调熔丝的一端通过开关阵列进行连接，其另一端并联以引出一电源端，所述电源端通过导线与所述第二引线PAD进行连接。
6.根据权利要求5所述的复用引线PAD的电修调结构，其特征在于，各所述第一修调熔丝还通过开关阵列引出一接地端，所述电源端通过导线与一组并联的所述第二引线PAD连接，所述接地端通过导线与另一组并联的所述第二引线PAD连接，其中，两组所述第二引线PAD的数量相同。
7.根据权利要求6所述的复用引线PAD的电修调结构，其特征在于，每组所述第二引线PAD的数量与熔断电流正相关。
8.根据权利要求6所述的复用引线PAD的电修调结构，其特征在于，所述导线的宽度不大于所述切割道宽度的一半。
9.根据权利要求1所述的复用引线PAD的电修调结构，其特征在于，所述电修调结构还包括：设于所述切割道上、且位于所述导线下方的测试图形。
10.一种利用如权利要求1至9任一项所述复用引线PAD的电修调结构进行复用的方法，其特征在于，所述方法包括：
在修调阶段，通过所述第二引线PAD向所述第一修调电路提供熔断电压，实现通过熔断所述第一修调熔丝来调节接入所述第一功能电路的所述第一修调电路，从而对所述第一功能电路的参数精度进行修调；
在修调结束后，通过封装划片切断连接于所述第一修调电路和所述第二引线PAD之间的导线，永久固定所述第二引线PAD的引线功能。
11.根据权利要求10所述的利用复用引线PAD的电修调结构进行复用的方法，其特征在于，所述方法还包括：在所述第一芯片修调结束后，对所述第一芯片下电以恢复所述第二引线PAD的引线功能，以对所述第二芯片进行修调。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810720699.7A CN110676241B (zh) | 2018-07-03 | 2018-07-03 | 一种复用引线pad的电修调结构及其复用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810720699.7A CN110676241B (zh) | 2018-07-03 | 2018-07-03 | 一种复用引线pad的电修调结构及其复用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110676241A CN110676241A (zh) | 2020-01-10 |
| CN110676241B true CN110676241B (zh) | 2021-03-12 |
Family
ID=69065767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810720699.7A Active CN110676241B (zh) | 2018-07-03 | 2018-07-03 | 一种复用引线pad的电修调结构及其复用方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110676241B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113189478B (zh) * | 2020-09-03 | 2023-10-24 | 成都利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
| CN113162605B (zh) * | 2020-09-03 | 2022-11-01 | 深圳利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
| CN114489211A (zh) * | 2022-01-20 | 2022-05-13 | 深圳市单源半导体有限公司 | 一种复用开关的熔丝熔断方法及其电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001035924A (ja) * | 1999-07-22 | 2001-02-09 | Mitsumi Electric Co Ltd | 半導体装置及びトリミング方法 |
| CN101510520A (zh) * | 2009-03-18 | 2009-08-19 | 上海华岭集成电路技术有限责任公司 | 一种抗干扰异步修调晶圆测试方法 |
| CN203675091U (zh) * | 2012-11-15 | 2014-06-25 | 东莞赛微微电子有限公司 | 一种熔丝修调电路 |
| CN106960822A (zh) * | 2017-03-30 | 2017-07-18 | 中国电子科技集团公司第二十四研究所 | 一种基于熔丝修调技术的集成电路自毁电路及方法 |
| CN107195619A (zh) * | 2017-05-10 | 2017-09-22 | 南京中感微电子有限公司 | 一种修调电路 |
-
2018
- 2018-07-03 CN CN201810720699.7A patent/CN110676241B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001035924A (ja) * | 1999-07-22 | 2001-02-09 | Mitsumi Electric Co Ltd | 半導体装置及びトリミング方法 |
| CN101510520A (zh) * | 2009-03-18 | 2009-08-19 | 上海华岭集成电路技术有限责任公司 | 一种抗干扰异步修调晶圆测试方法 |
| CN203675091U (zh) * | 2012-11-15 | 2014-06-25 | 东莞赛微微电子有限公司 | 一种熔丝修调电路 |
| CN106960822A (zh) * | 2017-03-30 | 2017-07-18 | 中国电子科技集团公司第二十四研究所 | 一种基于熔丝修调技术的集成电路自毁电路及方法 |
| CN107195619A (zh) * | 2017-05-10 | 2017-09-22 | 南京中感微电子有限公司 | 一种修调电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110676241A (zh) | 2020-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110676241B (zh) | 一种复用引线pad的电修调结构及其复用方法 | |
| EP0858032A3 (en) | Circuit for repairing defective bit in semiconductor memory device and repairing method | |
| JP3689154B2 (ja) | 電子回路の製造方法、半導体材料ウエハー及び集積回路 | |
| CN102074271B (zh) | 一种电流熔断型多晶熔丝电路 | |
| CN107732870B (zh) | 一种应用于开关电源的可配置过温保护电路 | |
| CN108878306A (zh) | 一种多工位集成电路熔丝修调测试系统及其修调方法 | |
| KR100904827B1 (ko) | 퓨즈 테스트 장치 | |
| US20140132163A1 (en) | High-voltage led multichip module and method for adjusting an led multichip module | |
| CN107195619B (zh) | 一种修调电路 | |
| CN205092236U (zh) | 内置可编程电路的芯片 | |
| CN209233811U (zh) | 一种修调电路 | |
| JP2015225990A (ja) | 半導体装置及びその評価方法 | |
| CN113162605A (zh) | 一种芯片修调电路及修调方法 | |
| CN207321230U (zh) | 一种用于熔断熔丝的电路和装置 | |
| CN214174523U (zh) | 电容测试结构 | |
| CN107251433A (zh) | 半导体器件驱动电路 | |
| JPH01307243A (ja) | 半導体集積回路装置 | |
| CN219268835U (zh) | 元器件选择电路和电子设备 | |
| CN106158042B (zh) | 熔丝单元电路 | |
| JP2010175368A (ja) | 半導体デバイス及び半導体デバイスの製造方法 | |
| US8253476B2 (en) | Trimmer circuit and method | |
| CN111294002B (zh) | 能同时制备多种通道高精度运算放大器的集成电路 | |
| CN217443457U (zh) | 一种sg2803j驱动器阵列老炼板 | |
| JPH11297837A (ja) | 半導体装置 | |
| CN109166841B (zh) | 电可编程的多晶硅熔丝器件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210108 Address after: 214135 -6, Linghu Avenue, Wuxi Taihu international science and Technology Park, Wuxi, Jiangsu, China, 180 Applicant after: China Resources micro integrated circuit (Wuxi) Co.,Ltd. Address before: 200040 2nd floor, No.11 and 12, Lane 299, Wenshui Road, Jing'an District, Shanghai Applicant before: CHINA RESOURCES POWTECH (SHANGHAI) Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: An Electrical Adjustment Structure and Reuse Method for Multiplexing Lead PADs Effective date of registration: 20231008 Granted publication date: 20210312 Pledgee: Bank of China Limited Wuxi Branch Pledgor: China Resources micro integrated circuit (Wuxi) Co.,Ltd. Registration number: Y2023980060027 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |