CN113161242A - 芯片封装工艺 - Google Patents

芯片封装工艺 Download PDF

Info

Publication number
CN113161242A
CN113161242A CN202110202756.4A CN202110202756A CN113161242A CN 113161242 A CN113161242 A CN 113161242A CN 202110202756 A CN202110202756 A CN 202110202756A CN 113161242 A CN113161242 A CN 113161242A
Authority
CN
China
Prior art keywords
adhesive layer
conductive adhesive
chip
conductive
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110202756.4A
Other languages
English (en)
Other versions
CN113161242B (zh
Inventor
于上家
蒋忠华
苏明华
王俊惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Microelectronic Research Institute Co ltd
Original Assignee
Qingdao Goertek Microelectronic Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Microelectronic Research Institute Co ltd filed Critical Qingdao Goertek Microelectronic Research Institute Co ltd
Priority to CN202110202756.4A priority Critical patent/CN113161242B/zh
Publication of CN113161242A publication Critical patent/CN113161242A/zh
Priority to PCT/CN2021/143037 priority patent/WO2022179296A1/zh
Application granted granted Critical
Publication of CN113161242B publication Critical patent/CN113161242B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

本发明公开一种芯片封装工艺，包括步骤：提供一晶圆模组，晶圆模组包括晶圆和第一贴膜，晶圆具有多个芯片，芯片的背面粘接在第一贴膜上，芯片的正面设置有多个间隔布置的凸点；提供一胶膜，胶膜具有层叠设置的导电胶层和非导电胶层，将胶膜贴设于芯片的正面，并将凸点嵌设于非导电胶层内，以使凸点与导电胶层接触；分离各芯片，并对应凸点将各芯片上的导电胶层断开；将各芯片贴装于基板上，以使导电胶层与基板的焊盘连接形成导电结构，非导电胶层将导电结构封装。本发明利用具有导电胶层和非导电胶层胶膜即可实现芯片与基板之间的互联，大大简化了封装工序，加快生产速度，提高生产效率。

Description

芯片封装工艺
技术领域
本发明涉及半导体技术领域，特别涉及一种芯片封装工艺。
背景技术
电子产品的迅猛发展是当今封装技术进化的主要驱动力，小型化、高密度、高频高速、高性能、高可靠性和低成本成为当前先进封装的主流发展方向。
目前，实现芯片与基板之间的互联主要有芯片贴装后焊线以及芯片倒装这两种方式，其中，芯片贴装后焊线的方式是：通过环氧树脂、银浆、DAF胶膜等粘结材料将芯片固定后，再通过焊线实现芯片与基板之间的互联；芯片倒装方式是将芯片贴装与焊线相结合，一次性实现互联。但是，芯片贴装后焊线以及芯片倒装的方式工序较为繁琐，生产速度慢，生产效率低，比如，芯片倒装涉及芯片倒装、回流焊、Flux清洗、烘烤、等离子清洗、底部填充(Underfill)、压力烘烤等辅助站别，工序较为繁琐，且封装过程中涉及封装设备较多，封装设备成本高。
发明内容
本发明的主要目的是提出一种芯片封装工艺，旨在解决现有技术中芯片与基板之间的实现互联的方式工序繁琐以及生产效率低的技术问题。
为实现上述目的，本发明提出一种芯片封装工艺，所述芯片封装工艺包括如下步骤：
提供一晶圆模组，所述晶圆模组包括晶圆和第一贴膜，所述晶圆具有多个芯片，所述芯片的背面粘接在所述第一贴膜上，所述芯片的正面设置有多个间隔布置的凸点；
提供一胶膜，所述胶膜具有层叠设置的导电胶层和非导电胶层，将所述胶膜贴设于所述芯片的正面，并将所述凸点嵌设于所述非导电胶层内，以使所述凸点与所述导电胶层接触，以使所述凸点与所述导电胶层接触；
分离各所述芯片，并对应所述凸点将各所述芯片上的所述导电胶层断开；
将各所述芯片贴装于基板上，以使所述导电胶层与所述基板的焊盘连接形成导电结构，所述非导电胶层将所述导电结构封装。
优选地，所述提供一胶膜，所述胶膜具有层叠设置的导电胶层和非导电胶层，将所述胶膜贴设于所述芯片的正面，并将所述凸点嵌设于所述非导电胶层内，以使所述凸点与所述导电胶层接触的步骤包括：
以所述非导电胶层面向所述凸点的方向将所述胶膜贴设于所述芯片的正面；
对所述晶圆进行加热，所述非导电胶层受热后流动至任意相邻的两个所述凸点之间的间隙内；
压合所述胶膜与所述晶圆，以使所述凸点嵌设于所述非导电胶层内并与所述导电胶层接触。
优选地，所述对对所述晶圆进行加热，所述非导电胶层受热后流动至任意相邻的两个所述凸点之间的间隙内的步骤包括：
在50℃～150℃的温度下对所述晶圆持续加热10s～100s，所述非导电胶层受热后流动至任意相邻的两个所述凸点之间的间隙内并将所述间隙填满。
优选地，所述胶膜还包括第一离型膜层和第二离型膜层，所述第一离型膜层贴设于所述非导电胶层背离所述导电胶层的一面，所述第二离型膜层贴设于所述导电胶层背离所述非导电胶层的一面；
在所述以所述非导电胶层面向所述凸点的方向将所述胶膜贴设于所述芯片的正面的步骤之前，还包括：
将所述第一离型膜层从所述非导电胶层上撕下。
优选地，在所述分离各所述芯片，并对应所述凸点将各所述芯片上的所述导电胶层断开的步骤之后，还包括：
在所述第二离型膜层背离所述导电胶层的一面贴设第二贴膜；
撕下第一贴膜，使得芯片的背面外露；
从所述芯片的背面吸取所述芯片，以使所述芯片上的所述导电胶层与所述第二离型膜层脱离，所述第二离型膜层留在所述第二贴膜上。
优选地，所述分离各所述芯片，并对应所述凸点将各所述芯片上的所述导电胶层断开的步骤包括：
切割所述晶圆，以分离各所述芯片；
切割所述导电胶层，以使所述导电胶层断开形成多个间隔布置的导电块，各所述凸点对应设置有一个所述导电块。
优选地，所述切割所述晶圆，以分离各所述芯片的步骤包括：
从所述芯片的正面对所述晶圆进行切割，以使任意相邻的两个所述芯片之间形成第一切缝，所述第一切缝贯穿所述晶圆并延伸至所述第一贴膜内；
所述切割所述导电胶层，以使所述导电胶层断开形成多个间隔布置的导电块，各所述凸点对应设置有一个所述导电块的步骤包括：
从所述芯片的正面对所述导电胶层进行切割，以在任意相邻的两个导电块之间形成第二切缝，所述第二切缝贯穿所述导电胶层并延伸至所述导电胶层与所述非导电胶层连接处或延伸至所述非导电胶层内。
优选地，所述基板具有多个间隔布置的焊盘；
所述将各所述芯片贴装于基板上，以使所述导电胶层与所述基板的焊盘连接形成导电结构，所述非导电胶层将所述导电结构封装的步骤包括：
将各所述芯片贴装于基板上，以使多个所述导电块与多个所述焊盘一一对应连接形成多个导电结构，任意相邻的两个所述导电结构之间具有空隙；
对所述基板进行烘烤，以使所述非导电胶层受热后流动至所述空隙内将所述导电结构封装。
优选地，所述对所述基板进行烘烤，以使所述非导电胶层受热后流动至所述空隙内将所述导电结构封装的步骤包括：
在90℃～170℃的温度下对所述基板持续烘烤0.5h～2h，以使所述非导电胶层受热后流动至所述空隙内并将所述空隙填满，以将所述导电结构封装。
优选地，所述提供一晶圆模组，所述晶圆模组包括晶圆和第一贴膜，所述晶圆具有多个芯片，所述芯片的背面粘接在所述第一贴膜上，所述芯片的正面设置有多个间隔布置的凸点的步骤包括：
提供具有多个所述芯片的所述晶圆，并将所述晶圆的正面粘接在第三贴膜上；
对所述晶圆的背面进行研磨，以使各所述芯片的背面减薄至预设厚度，且各芯片的背面处于同一平面上；
将所述芯片的背面粘贴在所述第一贴膜上，形成所述晶圆模组；
提供一胶膜，所述胶膜具有层叠设置的导电胶层和非导电胶层，将所述胶膜贴设于所述芯片的正面，并将所述凸点嵌设于所述非导电胶层内，以使所述凸点与所述导电胶层接触的步骤之前，还包括：
撕下所述第三贴膜，使得芯片的正面外露。
本发明芯片封装工艺利用具有导电胶层和非导电胶层的胶膜，首先将该胶膜贴设于晶圆模组中芯片的正面，并将凸点嵌设于非导电胶层内，然后将芯片分离以及将导电胶层断开，最后将分离的芯片贴装于基板上，并使非导电胶层将导电结构封装即可实现芯片与基板之间的互联，大大简化了封装工序，加快生产速度，提高生产效率，并可大大缩减封装设备成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明芯片封装工艺第一实施例的流程示意图；
图2为本发明芯片封装工艺第二实施例的流程示意图；
图3为本发明芯片封装工艺第三实施例的流程示意图；
图4为本发明胶膜的结构示意图；
图5为本发明晶圆模组中芯片和凸点的结构示意图；
图6为本发明晶圆模组研磨时的结构示意图；
图7为本发明晶圆模组中第一贴膜粘接在晶圆上的结构示意图；
图8为本发明晶圆模组撕下第三贴膜的结构示意图；
图9为本发明胶膜将晶圆模组中凸点封装的结构示意图；
图10为本发明切割晶圆后的结构示意图；
图11为本发明切割导电胶层后的结构示意图；
图12为图11粘接第二贴膜后的结构示意图；
图13为图12撕下第一贴膜的结构示意图；
图14为本发明吸嘴吸取芯片时的结构示意图；
图15为本发明将芯片贴装于基板上的结构示意图；
图16为本发明对基板烘烤后的结构示意图。
附图标号说明：
标号 名称 标号 名称
10 第一贴膜 52 凸点
20 第二贴膜 53 第一切缝
30 第三贴膜 54 第二切缝
40 胶膜 55 间隙
41 导电胶层 60 基板
411 导电块 61 焊盘
42 非导电胶层 70 导电结构
43 第一离型膜层 80 空隙
44 第二离型膜层 90 研磨轮
50 晶圆 91 吸嘴
51 芯片
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提出一种芯片封装工艺。
参照图1，为本发明芯片封装工艺第一实施例的流程示意图，该方法包括以下步骤：
步骤S10，提供一晶圆模组，所述晶圆模组包括晶圆和第一贴膜，所述晶圆具有多个芯片，所述芯片的背面粘接在所述第一贴膜上，所述芯片的正面设置有多个间隔布置的凸点；
参照图8，晶圆模组包括晶圆50和第一贴膜10，第一贴膜10可采用现有技术中的切割蓝膜(Dicing Tape)，整个晶圆50的背面粘接在第一贴膜10上，实现晶圆50的贴片。第一贴膜10可保证在后续切割工序中，晶圆50上的芯片51不会散落。可以理解地，晶圆50具有成百上千，甚至上万个芯片51。由于第一贴膜10覆盖整个晶圆50的背面，使得各芯片51的背面均粘接在第一贴膜10上，各芯片51的正面均设置有多个间隔布置的凸点52，凸点52可为锡球。
步骤S20，提供一胶膜，所述胶膜具有层叠设置的导电胶层和非导电胶层，将所述胶膜贴设于所述芯片的正面，并将所述凸点嵌设于所述非导电胶层内，以使所述凸点与所述导电胶层接触，以使所述凸点与所述导电胶层接触；
提供一胶膜40，该胶膜40具有导电胶层41和非导电胶层42，导电胶层41和非导电胶层42层叠设置。可以理解地，本实施例的胶膜40具有导电胶层41和非导电胶层42，相对于传统的只具有单一导电性功能的导电胶膜40或只具有单一非导电性功能的而言，本实施例胶膜40兼具导电功能和非导电功能。参照图4和图9，将导电胶层41和非导电胶层42上下层叠设置，导电胶层41位于非导电胶层42的上方。将胶膜40贴设于芯片51的正面，非导电胶层42面向芯片51的正面，并将凸点52嵌设在非导电胶层42内，完成对凸点52的封装，且嵌设在非导电胶层42内的凸点52与导电胶层42接触，可实现凸点52与导电胶层41的导通。
步骤S30，分离各所述芯片，并对应所述凸点将各所述芯片上的所述导电胶层断开；
参照图10至图16，将晶圆50上的各芯片51分离，分离出芯片51单体。各芯片51上具有多个凸点52，为了防止短路，需将导电胶层41断开，具体地，对应凸点52的位置，通过切割方式将导电胶层41断开，从而使得任意相邻的两个凸点52各自对应的导电胶层41呈断开设置。
步骤S40，将各所述芯片贴装于基板上，以使所述导电胶层与所述基板的焊盘连接形成导电结构，所述非导电胶层将所述导电结构封装。
将分离后的各芯片51依次贴装在基板60上，使得导电胶层41与基板60上的焊盘61连接形成导电结构70，且非导电胶层42可将导电结构70封装，完成芯片51与基板60之间的互联。
本实施例芯片51封装工艺利用具有导电胶层41和非导电胶层42的胶膜40，首先将该胶膜40贴设于晶圆模组中芯片51的正面，并将凸点52嵌设于非导电胶层42内，然后将芯片51分离以及将导电胶层41断开，最后将分离的芯片51贴装于基板60上，并使非导电胶层42将导电结构70封装即可实现芯片51与基板60之间的互联，大大简化了封装工序，加快生产速度，提高生产效率，并可大大缩减封装设备成本。
参照图2，为本发明芯片封装工艺第二实施例的流程示意图，基于上述第一实施例，所述步骤S20包括：
步骤S201，以所述非导电胶层面向所述凸点的方向将所述胶膜贴设于所述芯片的正面；
参照图9，在贴胶膜40时，将晶圆50置于胶膜40下方，晶圆50的正面朝上设置。以非导电胶层42向下的方向将胶膜40贴设在芯片51的正面。可以理解地，胶膜40贴在芯片51的正面，胶膜40则与芯片51的正面粘接。
步骤S202，对所述晶圆进行加热，所述非导电胶层受热后流动至任意相邻的两个所述凸点之间的间隙内；
对晶圆50进行加热，由于非导电胶层42具有一定的流动性，可在受热后流动至任意相邻的两个凸点52之间的间隙55内，即，任意相邻的两个凸点52之间的间隙55填充有非导电胶，从而将各凸点52之间绝缘。非导电胶层42流动至任意相邻的两个凸点52之间的间隙55内后，相当于将凸点52嵌设在非导电胶层42内。
步骤S203，压合所述胶膜与所述晶圆，以使所述凸点嵌设于所述非导电胶层内并与所述导电胶层接触。
将胶膜40压合在晶圆50的正面，胶膜40与晶圆50的正面贴紧，从而使得凸点52完全嵌设于非导电胶层42内，保证对凸点52封装的有效性。
本实施例利用胶膜40中非导电胶层42受热后的流动性，可通过加热晶圆50将凸点52嵌设于胶膜40的非导电胶层42内，使得凸点52与导电胶层41接触，简单方便，并可保证对凸点52封装的有效性。
进一步的，所述步骤S202包括：
步骤S2021，在50℃～150℃的温度下对所述晶圆持续加热10s～100s，所述非导电胶层受热后流动至任意相邻的两个所述凸点之间的间隙内并将所述间隙填满。
在50℃～150℃的温度下对所述晶圆50持续加热10s～100s，可发挥非导电胶层42较佳的流动性作用，使得非导电胶层42将任意相邻的两个凸点52之间的间隙55完全填满，进一步保证对凸点52封装的有效性。
参照图4至图7，本实施例的胶膜40还包括第一离型膜层43和第二离型膜层44，第一离型膜层43贴设于非导电胶层42背离导电胶层41的一面，第二离型膜层44贴设于导电胶层41背离非导电胶层42的一面；在步骤S201之前，还包括：
步骤S200，将所述第一离型膜层从所述非导电胶层上撕下。
在步骤S30之后，还包括：
步骤S31，在所述第二离型膜层背离所述导电胶层的一面贴设第二贴膜；
步骤S32，撕下第一贴膜，使得芯片的背面外露；
步骤S33，从所述芯片的背面吸取所述芯片，以使所述芯片上的所述导电胶层与所述第二离型膜层脱离，所述第二离型膜层留在所述第二贴膜上。
胶膜40的两个表面分别贴有第一离型膜层43和第二离型膜层44，其中，第一离型膜层43可为现有技术中的Liner，贴设在非导电胶层42背离导电胶层41的一面。第二离型膜层44可为现有技术中的Film(PO)，贴设在导电胶层41背离非导电胶层42的一面。第一离型膜层43和第二离型膜层44的设置，可对胶膜40的两个表面进行保护，且方便后续撕拉离型，简单方便。
在将胶膜40贴设在芯片51的正面之前，先将贴设在非导电胶层42上的第一离型膜层43撕下，从而使得非导电胶层42外露，方便粘接在芯片51的正面。为了方便后续去除胶膜40的第二离型膜层44，在分离各所述芯片51，并对应所述凸点52将各所述芯片51上的所述导电胶层41断开之后，可在第二离型膜层44背离导电胶层41的一面贴设第二贴膜20，使得第二离型膜层44背离导电胶层的一面与第二贴膜20粘接，第二贴膜20可采用现有技术中的普通胶膜40或蓝膜，成本低且易于取材。然后撕下芯片51背面的第一贴膜10，使得芯片51的背面外露。将芯片51的背面朝上设置，通过顶针从芯片51下方将芯片51向上顶起，再通过吸嘴91从芯片51的上方吸取芯片51，从而使得芯片51的导电胶层41与第二离型膜层44脱离，以方便后续将芯片51贴装在基板60上。吸取芯片51后，第二离型膜层44则留在第二贴膜20上。
参照图3，为本发明芯片封装工艺第三实施例的流程示意图，基于上述第一实施例，所述步骤S30包括：
步骤S301，切割所述晶圆，以分离各所述芯片；
步骤S302，切割所述导电胶层，以使所述导电胶层断开形成多个间隔布置的导电块，各所述凸点对应设置有一个所述导电块。
参照图10至图16，采用刀片对晶圆50进行切割，从而将晶圆50的多个芯片51分离为芯片51单体，再对各芯片51的导电胶层41进行切割，从而将导电胶层41切割成多个间隔布置的导电块411，多个导电块411与多个凸点52一一对应设置。
进一步的，步骤S301包括：
步骤S3011，从所述芯片的正面对所述晶圆进行切割，以使任意相邻的两个所述芯片之间形成第一切缝，所述第一切缝贯穿所述晶圆并延伸至所述第一贴膜内；
具体地，采用刀片以5mm/s～10mm/s的切割速度从芯片51的正面对晶圆50进行切割，使得任意相邻的两个芯片51之间形成第一切缝53，第一切缝53的宽度可为20um～200um，且第一切缝53贯穿晶圆50并向下延伸至第一贴膜10内，以将芯片51分离彻底，防止芯片51之间粘连。本实施例胶膜40中非导电胶层42厚度为100um～500um，导电胶层41厚度为20um～200um。第一切缝53的深度则稍大于非导电胶层42的厚度，以使得第一切缝53将晶圆50完全贯穿并向下延伸至第一贴膜10内。
步骤S302包括：
步骤S3021，从所述芯片的正面对所述导电胶层进行切割，以在任意相邻的两个导电块之间形成第二切缝，所述第二切缝贯穿所述导电胶层并延伸至所述导电胶层与所述非导电胶层连接处或延伸至所述非导电胶层内。
具体地，采用刀片以5mm/s～10mm/s的切割速度从芯片51的正面对导电胶层41进行切割，以在任意相邻的两个导电块411之间形成第二切缝54，第二切缝54的宽度可为20um～200um，且第二切缝54贯穿导电胶层41并延伸至导电胶层41与非导电胶层42连接处或延伸至非导电胶层42内。在一实施例中，第二切缝54的深度可与导电胶层41的厚度相同，即，第二切缝54的深度可为20um～200um，从而使得第二切缝54贯穿导电胶层41并延伸至导电胶层41与非导电胶层42连接处。在另一实施例中，第二切缝54的深度可稍大于导电胶层41的厚度，使得第二切缝54贯穿导电胶层41并延伸至非导电胶层42内，从而将导电胶层41彻底断开。
进一步的，所述基板60具有多个间隔布置的焊盘61；所述步骤S40包括：
步骤S401，将各所述芯片贴装于基板上，以使多个所述导电块与多个所述焊盘一一对应连接形成多个导电结构，任意相邻的两个所述导电结构之间具有空隙；
芯片51的型号与基板60的型号匹配，各芯片51上具有多个间隔布置的凸点52，各凸点52对应设置有一个导电块411，即，芯片51的正面具有多个间隔布置的导电块411，且与基板60上焊盘61的数量一致。将各芯片51贴装在基板60上后，多个导电块411与多个焊盘61一一对应连接，形成多个间隔设置的导电结构70，实现芯片51与基板60之间的互联。任意相邻的两个导电结构70之间具有空隙80，方便后续封胶。
步骤S402，对所述基板进行烘烤，以使所述非导电胶层受热后流动至所述空隙内将所述导电结构封装。
由于非导电胶层42受热后具有一定的流动性，将芯片51贴装在基板60上后，对基板60进行烘烤，使得非导电胶膜40受热后流动至空隙80内将导电结构70进行封胶处理，实现对导电结构70的封装，进而实现芯片51的封装。
进一步的，所述步骤S402包括：
步骤S4021，在90℃～170℃的温度下对所述基板持续烘烤0.5h～2h，以使所述非导电胶层受热后流动至所述空隙内并将所述空隙填满，以将所述导电结构封装。
具体地，在氮气环境下，并在90℃～170℃的温度下对所述基板60持续烘烤0.5h～2h，可发挥非导电胶层42最大的流动性作用，使得非导电胶层42将任意相邻的两个导电结构70之间的空隙80完全填满，实现对导电结构70的封胶处理。可以理解地，在烘烤完成后，可通过对基板60进行冷却降温实现封胶的固化，提高对导电结构70封胶处理的可靠性和有效性。
进一步的，步骤S10包括：
步骤S101，提供具有多个所述芯片的所述晶圆，并将所述晶圆的正面粘接在第三贴膜上；
参照图5至图8，本实施例的第三贴膜30可采用现有技术中的研磨胶膜(BG Tape)，将来料晶圆50的正面粘接在第三贴膜30上，第三贴膜30可保证在后续研磨工序中，晶圆50上的芯片51不会散落。
步骤S102，对所述晶圆的背面进行研磨，以使各所述芯片的背面减薄至预设厚度，且各芯片的背面处于同一平面上；
来料晶圆50的厚度为300um～1000um，采用研磨轮90对晶圆50的背面进行研磨，使得芯片51的背面减薄至预设厚度，预设厚度可为40um～200um，满足使用需求。对晶圆50的背面进行研磨后，各芯片51的背面则处于同一平面上，保证芯片51制作的一致性，并方便后续贴设第一贴膜10。
步骤S103，将所述芯片的背面粘贴在所述第一贴膜上，形成所述晶圆模组；
在步骤S20之前，还包括：
步骤S11，撕下所述第三贴膜，使得芯片的正面外露。
研磨结束后，则将芯片51背面粘接在第一贴膜10上，形成晶圆50膜组。然后撕下粘接在芯片51正面的第三贴膜30，使得芯片51的正面外露，以便后续粘贴胶膜40。
本实施例芯片51封装工艺首先主要经过研磨工序获得晶圆模组，并利用具有导电胶层41和非导电胶层42的胶膜40对凸点52完成初步封装，然后通过两道切割工序对芯片51进行分离及断开导电胶层41，再通过贴装工序将芯片51贴装于基板60上，最后通过烘烤工序完成对芯片51的封装，实现芯片51与基板60之间的互联，从而大大简化了封装工序，加快生产速度，提高生产效率，并可大大缩减封装设备成本。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种芯片封装工艺，其特征在于，所述芯片封装工艺包括如下步骤：
提供一晶圆模组，所述晶圆模组包括晶圆和第一贴膜，所述晶圆具有多个芯片，所述芯片的背面粘接在所述第一贴膜上，所述芯片的正面设置有多个间隔布置的凸点；
提供一胶膜，所述胶膜具有层叠设置的导电胶层和非导电胶层，将所述胶膜贴设于所述芯片的正面，并将所述凸点嵌设于所述非导电胶层内，以使所述凸点与所述导电胶层接触；
分离各所述芯片，并对应所述凸点将各所述芯片上的所述导电胶层断开；
将各所述芯片贴装于基板上，以使所述导电胶层与所述基板的焊盘连接形成导电结构，所述非导电胶层将所述导电结构封装。
2.如权利要求1所述的芯片封装工艺，其特征在于，所述提供一胶膜，所述胶膜具有层叠设置的导电胶层和非导电胶层，将所述胶膜贴设于所述芯片的正面，并将所述凸点嵌设于所述非导电胶层内，以使所述凸点与所述导电胶层接触的步骤包括：
以所述非导电胶层面向所述凸点的方向将所述胶膜贴设于所述芯片的正面；
对所述晶圆进行加热，所述非导电胶层受热后流动至任意相邻的两个所述凸点之间的间隙内；
压合所述胶膜与所述晶圆，以使所述凸点嵌设于所述非导电胶层内并与所述导电胶层接触。
3.如权利要求2所述的芯片封装工艺，其特征在于，所述对对所述晶圆进行加热，所述非导电胶层受热后流动至任意相邻的两个所述凸点之间的间隙内的步骤包括：
在50℃～150℃的温度下对所述晶圆持续加热10s～100s，所述非导电胶层受热后流动至任意相邻的两个所述凸点之间的间隙内并将所述间隙填满。
4.如权利要求2所述的芯片封装工艺，其特征在于，所述胶膜还包括第一离型膜层和第二离型膜层，所述第一离型膜层贴设于所述非导电胶层背离所述导电胶层的一面，所述第二离型膜层贴设于所述导电胶层背离所述非导电胶层的一面；
在所述以所述非导电胶层面向所述凸点的方向将所述胶膜贴设于所述芯片的正面的步骤之前，还包括：
将所述第一离型膜层从所述非导电胶层上撕下。
5.如权利要求4所述的芯片封装工艺，其特征在于，在所述分离各所述芯片，并对应所述凸点将各所述芯片上的所述导电胶层断开的步骤之后，还包括：
在所述第二离型膜层背离所述导电胶层的一面贴设第二贴膜；
撕下第一贴膜，使得芯片的背面外露；
从所述芯片的背面吸取所述芯片，以使所述芯片上的所述导电胶层与所述第二离型膜层脱离，所述第二离型膜层留在所述第二贴膜上。
6.如权利要求1-5中任一项所述的芯片封装工艺，其特征在于，所述分离各所述芯片，并对应所述凸点将各所述芯片上的所述导电胶层断开的步骤包括：
切割所述晶圆，以分离各所述芯片；
切割所述导电胶层，以使所述导电胶层断开形成多个间隔布置的导电块，各所述凸点对应设置有一个所述导电块。
7.如权利要求6所述的芯片封装工艺，其特征在于，所述切割所述晶圆，以分离各所述芯片的步骤包括：
从所述芯片的正面对所述晶圆进行切割，以使任意相邻的两个所述芯片之间形成第一切缝，所述第一切缝贯穿所述晶圆并延伸至所述第一贴膜内；
所述切割所述导电胶层，以使所述导电胶层断开形成多个间隔布置的导电块，各所述凸点对应设置有一个所述导电块的步骤包括：
从所述芯片的正面对所述导电胶层进行切割，以在任意相邻的两个导电块之间形成第二切缝，所述第二切缝贯穿所述导电胶层并延伸至所述导电胶层与所述非导电胶层连接处或延伸至所述非导电胶层内。
8.如权利要求6所述的芯片封装工艺，其特征在于，所述基板具有多个间隔布置的焊盘；
所述将各所述芯片贴装于基板上，以使所述导电胶层与所述基板的焊盘连接形成导电结构，所述非导电胶层将所述导电结构封装的步骤包括：
将各所述芯片贴装于基板上，以使多个所述导电块与多个所述焊盘一一对应连接形成多个导电结构，任意相邻的两个所述导电结构之间具有空隙；
对所述基板进行烘烤，以使所述非导电胶层受热后流动至所述空隙内将所述导电结构封装。
9.如权利要求6所述的芯片封装工艺，其特征在于，所述对所述基板进行烘烤，以使所述非导电胶层受热后流动至所述空隙内将所述导电结构封装的步骤包括：
在90℃～170℃的温度下对所述基板持续烘烤0.5h～2h，以使所述非导电胶层受热后流动至所述空隙内并将所述空隙填满，以将所述导电结构封装。
10.如权利要求1-5中任一项所述的芯片封装工艺，其特征在于，所述提供一晶圆模组，所述晶圆模组包括晶圆和第一贴膜，所述晶圆具有多个芯片，所述芯片的背面粘接在所述第一贴膜上，所述芯片的正面设置有多个间隔布置的凸点的步骤包括：
提供具有多个所述芯片的所述晶圆，并将所述晶圆的正面粘接在第三贴膜上；
对所述晶圆的背面进行研磨，以使各所述芯片的背面减薄至预设厚度，且各芯片的背面处于同一平面上；
将所述芯片的背面粘贴在所述第一贴膜上，形成所述晶圆模组；
所述提供一胶膜，所述胶膜具有层叠设置的导电胶层和非导电胶层，将所述胶膜贴设于所述芯片的正面，并将所述凸点嵌设于所述非导电胶层内，以使所述凸点与所述导电胶层接触的步骤之前，还包括：
撕下所述第三贴膜，使得芯片的正面外露。
CN202110202756.4A 2021-02-23 2021-02-23 芯片封装工艺 Active CN113161242B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110202756.4A CN113161242B (zh) 2021-02-23 2021-02-23 芯片封装工艺
PCT/CN2021/143037 WO2022179296A1 (zh) 2021-02-23 2021-12-30 芯片封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110202756.4A CN113161242B (zh) 2021-02-23 2021-02-23 芯片封装工艺

Publications (2)

Publication Number Publication Date
CN113161242A true CN113161242A (zh) 2021-07-23
CN113161242B CN113161242B (zh) 2022-03-25

Family

ID=76883596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110202756.4A Active CN113161242B (zh) 2021-02-23 2021-02-23 芯片封装工艺

Country Status (2)

Country Link
CN (1) CN113161242B (zh)
WO (1) WO2022179296A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022179296A1 (zh) * 2021-02-23 2022-09-01 青岛歌尔微电子研究院有限公司 芯片封装工艺
WO2023092509A1 (zh) * 2021-11-26 2023-06-01 京东方科技集团股份有限公司 导电胶膜及其制作方法、电子设备及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518097B1 (en) * 2000-08-29 2003-02-11 Korea Advanced Institute Of Science And Technology Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
CN101083238A (zh) * 2007-02-01 2007-12-05 上海交通大学 带有弹性导电凸块的微电子元件及其制造方法
CN101882586A (zh) * 2010-07-21 2010-11-10 中山汉仁智能卡有限公司 一种集成电路芯片的贴装方法
US20130065362A1 (en) * 2011-09-14 2013-03-14 Ableprint Technology Co., Ltd. Flip chip package manufacturing method
CN103137611A (zh) * 2013-01-22 2013-06-05 日月光半导体制造股份有限公司 晶片堆迭构造及其制造方法
CN111384005A (zh) * 2020-03-23 2020-07-07 甬矽电子(宁波)股份有限公司 微电子封装体、倒装工艺及其应用、微电子器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100317155A1 (en) * 2007-02-09 2010-12-16 Byoung-Un Kang Multifunctional die attachment film and semiconductor packaging using the same
TWI361482B (en) * 2007-05-10 2012-04-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package structure and package substrate applicable thereto
CN113161242B (zh) * 2021-02-23 2022-03-25 青岛歌尔微电子研究院有限公司 芯片封装工艺

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518097B1 (en) * 2000-08-29 2003-02-11 Korea Advanced Institute Of Science And Technology Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive
CN101083238A (zh) * 2007-02-01 2007-12-05 上海交通大学 带有弹性导电凸块的微电子元件及其制造方法
CN101882586A (zh) * 2010-07-21 2010-11-10 中山汉仁智能卡有限公司 一种集成电路芯片的贴装方法
US20130065362A1 (en) * 2011-09-14 2013-03-14 Ableprint Technology Co., Ltd. Flip chip package manufacturing method
CN103137611A (zh) * 2013-01-22 2013-06-05 日月光半导体制造股份有限公司 晶片堆迭构造及其制造方法
CN111384005A (zh) * 2020-03-23 2020-07-07 甬矽电子(宁波)股份有限公司 微电子封装体、倒装工艺及其应用、微电子器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022179296A1 (zh) * 2021-02-23 2022-09-01 青岛歌尔微电子研究院有限公司 芯片封装工艺
WO2023092509A1 (zh) * 2021-11-26 2023-06-01 京东方科技集团股份有限公司 导电胶膜及其制作方法、电子设备及其制作方法

Also Published As

Publication number Publication date
CN113161242B (zh) 2022-03-25
WO2022179296A1 (zh) 2022-09-01

Similar Documents

Publication Publication Date Title
JP3597754B2 (ja) 半導体装置及びその製造方法
US7598121B2 (en) Method of manufacturing a semiconductor device
JP4757398B2 (ja) 半導体装置の製造方法
US7238548B2 (en) Flip-chip type semiconductor device, production process for manufacturing such flip-chip type semiconductor device, and production process for manufacturing electronic product using such flip-chip type semiconductor device
JP4663184B2 (ja) 半導体装置の製造方法
US20040245652A1 (en) Semiconductor device, electronic device, electronic appliance, and method of manufacturing a semiconductor device
CN113161242B (zh) 芯片封装工艺
JP2003115560A (ja) 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法
JP2005064362A5 (zh)
US9425177B2 (en) Method of manufacturing semiconductor device including grinding semiconductor wafer
TW200531188A (en) Land grid array packaged device and method of forming same
JP2003060118A (ja) 半導体装置の製造方法
US20130214427A1 (en) Semiconductor device having plural semiconductor chips stacked with each other
US20090246918A1 (en) Method of manufacturing semiconductor device
JP3892359B2 (ja) 半導体チップの実装方法
JP5333056B2 (ja) 半導体装置の製造方法
JP4515129B2 (ja) 半導体装置の製造方法
JP3718190B2 (ja) 面実装構造体の形成方法および面実装構造体
JP4195541B2 (ja) 半導体チップをプリント配線基板に装着する方法及びその方法の実施に用いる装着用シート
JP2007294575A (ja) 半導体装置の製造方法
JP4778667B2 (ja) アンダーフィル用シート材、半導体チップのアンダーフィル方法および半導体チップの実装方法
TWI394240B (zh) 免用凸塊之覆晶封裝構造及其中介板
TWI240392B (en) Process for packaging and stacking multiple chips with the same size
TW502344B (en) Chip scale package structure and its manufacturing method
JP2004311603A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant