CN113113319A - 引线框架及其制作方法 - Google Patents

引线框架及其制作方法 Download PDF

Info

Publication number
CN113113319A
CN113113319A CN202110310254.3A CN202110310254A CN113113319A CN 113113319 A CN113113319 A CN 113113319A CN 202110310254 A CN202110310254 A CN 202110310254A CN 113113319 A CN113113319 A CN 113113319A
Authority
CN
China
Prior art keywords
layer
sacrificial layer
forming
base
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110310254.3A
Other languages
English (en)
Other versions
CN113113319B (zh
Inventor
谢重教
张礼冠
揭海欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Xinfei New Material Co ltd
Original Assignee
Jiangxi Huiguang Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Huiguang Microelectronics Co ltd filed Critical Jiangxi Huiguang Microelectronics Co ltd
Priority to CN202110310254.3A priority Critical patent/CN113113319B/zh
Publication of CN113113319A publication Critical patent/CN113113319A/zh
Application granted granted Critical
Publication of CN113113319B publication Critical patent/CN113113319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种引线框架及其制作方法，制作方法包括：在承载膜上形成第一牺牲层，图案化第一牺牲层，以形成引脚凹槽；向引脚凹槽填充导电材料，以形成引脚；去除所述第一牺牲层并在所述第一牺牲层原先的位置形成绝缘层；在绝缘层上形成底座，底座与引脚间隔设置，底座用于承载芯片，引脚通过引线与芯片电连接。通过在承载膜上做加法工艺，由于无需蚀刻、无需加强筋的连接以及无需冲切，能够有效避免蚀刻和冲切导致的缺陷，以及具有更高的集成程度和排版利用率，可以制作数量更多的多排引脚以及适用于更薄的设计以及多脚位IC封装。

Description

引线框架及其制作方法
技术领域
本发明属于半导体技术领域，尤其涉及一种引线框架及其制作方法。
背景技术
引线框架(Lead frame)作为集成电路的芯片载体，是一种借助键合材料(金丝、铝丝、铜丝)实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用，绝大部分的半导体集成块中都需要使用引线框架，是电子信息产业中重要的基础材料。
引线框架的传统制造工艺采用减法的半蚀刻技术：取铜卷材，在铜卷材进行双面压膜，依次进行曝光、显影和蚀刻，经过蚀刻或者半蚀刻制作出引线框架图形，再通过冲切形成一个个引线框架。
传统方案具有以下弊端：
1、制程流程复杂，且材料浪费较为严重；
2、蚀刻出来的是四周单排引脚，I/O通道少，而且面积大，集成程度低；
3、通过蚀刻把铜材黏连处断裂，因蚀刻制程不稳定，不容易蚀刻断，线路不平整；
4、通过冲切分离引线框架，容易产生毛刺、披锋及损伤，可靠性较差；
5、半蚀刻工艺不适应用于超薄设计、多脚位IC封装；
6、需要有加强筋的连接，排版利用率低。
发明内容
本发明的目的是提供一种引线框架及其制作方法，能够克服传统方案的上述弊端的至少其中之一。
为实现本发明的目的，本发明提供了如下的技术方案：
第一方面，本发明提供了一种引线框架的制作方法，制作方法包括：在承载膜上形成第一牺牲层，图案化所述第一牺牲层，以形成引脚凹槽；向所述引脚凹槽填充导电材料，以形成引脚；去除所述第一牺牲层并在所述第一牺牲层原先的位置形成绝缘层；在所述绝缘层上形成底座，所述底座与所述引脚间隔设置，所述底座用于承载芯片，所述引脚通过引线与所述芯片电连接。
通过在承载膜上做加法工艺，由于无需蚀刻，制程较为简单，以及能够节约材料，且引脚的形成不受空间限制，能够制作出数量更多的多排引脚、更多I/O通道、更细的线路以及更小的芯片体积，具有更高的集成程度，能够适用于更薄的设计以及多脚位IC封装。同时，无需蚀刻还可避免产生穿刻、不平整、尺寸偏差等问题，线路更加平整。另外，由于无需加强筋的连接，排版利用率更高，由于无需冲切，可避免毛刺、披锋及损伤，可靠性较高。
一种实施方式中，所述在承载膜上形成第一牺牲层，包括：在所述承载膜上形成过渡层，图案化所述过渡层，以形成第一凹槽；在所述过渡层上形成所述第一牺牲层，在所述第一牺牲层上形成与所述第一凹槽对应的所述引脚凹槽。通过在形成第一牺牲层之前形成过渡层，以便于在第一牺牲层被绝缘层替换后，通过过渡层将承载膜剥离，同时也有利于线路的制作。
一种实施方式中，所述在所述绝缘层上形成底座之后，包括：剥离所述承载膜和所述过渡层，以使所述引脚突出于所述绝缘层背向所述底座的表面。通过剥离承载膜和过渡层，使得引脚突出于绝缘层的表面，有利于芯片通过引脚与外部导线电连接以形成电气回路。同时，剥离承载膜和过渡层即可形成多个引线框架，从而无需传统工艺中的冲切，能够有效避免毛刺、披锋及损伤，有利于提高可靠性。另外，承载膜能够重复利用，有利于降低制作成本。
一种实施方式中，所述第一牺牲层为正性光刻胶，所述过渡层为负性光刻胶；或，所述第一牺牲层为负性光刻胶，所述过渡层为正性光刻胶。通过设置第一牺牲层和过渡层为相性不同的光刻胶，以便于在形成绝缘层之前，能够利用曝光显影去除第一牺牲层而保留过渡层，避免过渡层提前被去除而导致后续剥离承载膜困难。
一种实施方式中，所述第一牺牲层和所述过渡层曝光所需的光照强度和光照时间不同，和/或，所述第一牺牲层和所述过渡层显影所需的显影液浓度和显影时间不同。通过控制曝光的光照强度和光照时间，和/或，显影的显影液溶度和显影时间，以便于在形成绝缘层之前，能够利用曝光显影去除第一牺牲层的同时保留过渡层，避免过渡层提前被去除而导致后续剥离承载膜困难。
一种实施方式中，所述去除所述第一牺牲层并在所述第一牺牲层原先的位置形成绝缘层，包括：通过剥膜去掉所述第一牺牲层；在原来的所述第一牺牲层的位置填充绝缘材料，以形成包围所述引脚的绝缘层。通过形成包围引脚的绝缘层，绝缘层能够绝缘多个引脚，避免产生短接，同时，绝缘层能够作为支撑在形成底座，并使得底座与引脚绝缘，有利于提高电可靠性。
一种实施方式中，所述在所述绝缘层上形成底座的同时，包括：在所述引脚上形成电极，所述引脚通过所述电极与所述引线连接。通过上述设置，在同一行程制作电极和底座，有利于缩短工时，以降低制作成本。同时，电极和底座具有同一高度，以便于底座上的芯片进行打线。
一种实施方式中，所述在所述绝缘层上形成底座，包括：在所述绝缘层上形成第二牺牲层，图案化所述第二牺牲层，以形成第二凹槽；向所述第二凹槽填充导电材料，以形成所述底座。通过利用第二牺牲层形成底座，底座的形成不受空间限制，可以有效降低底座的面积，以便于设计更小的芯片体积，有利于设计更多I/O通道和更细的线路，从而提高集成化程度。
一种实施方式中，所述向所述第二凹槽填充导电材料，以形成所述底座之后，包括：通过曝光显影去掉所述第二牺牲层。通过曝光显影将第二牺牲层去掉，以便于后续对芯片、底座和电极的封装。
一种实施方式中，所述在所述绝缘层上形成底座之后，包括：在所述绝缘层上形成封装层，并使所述封装层覆盖所述底座和所述引脚。通过在绝缘层上形成覆盖底座和引脚的封装层，以便于底座上的芯片与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。同时，实现了引线框架的制作与IC封装的一体化，降低了工序的数目，有利于提高制作效率以及降低了制作成本。
第二方面，本发明还提供了一种引线框架，引线框架采用本发明提供的制作方法制成。通过本发明提供的制作方法制成的引线框架，由于制成简单，成本较低，而且具有多排引脚结构，I/O通道多，而且面积小，集成程度高，线路平整，不会产生毛刺、披锋及损伤等缺陷，可靠性高，较薄且能够适用于多脚位IC封装。
附图说明
为了更清楚地说明本发明实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a是本发明实施例提供的引线框架的制作方法的流程图；
图1b是图1a的步骤S104a的子流程图；
图2至图12为本发明实施例的引线框架的制作过程中对应的引线框架及其周围膜层的结构示意图。
具体实施方式
下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
请参阅图1a以及图2至图8，本发明实施例提供了一种引线框架的制作方法，制作方法包括：
S101：在承载膜10上形成第一牺牲层20，图案化第一牺牲层20，以形成引脚凹槽201；
S102：向引脚凹槽201填充导电材料，以形成引脚30；
S103：去除第一牺牲层20并在第一牺牲层20原先的位置形成绝缘层40；
S104a：在绝缘层40上形成底座50，底座50与引脚30间隔设置，底座50用于承载芯片，引脚30通过引线与芯片电连接。
具体的，承载膜10的材质可选为塑料、金属和玻璃等。引脚凹槽201的数量一般为多个，引脚凹槽201的分布和尺寸为根据产品的布线情况来设计，以使引脚凹槽201与设计的线路图形吻合。向引脚凹槽201填充的导电材料可选为铜、银和金等金属材料，优选为成本较低的铜。底座50形成于绝缘层40背向承载膜10的一侧，且底座50与引脚30具有间隔距离以保证底座50与引脚30无接触，提高电可靠性。
可以理解的是，填充手段优选为电镀，相对于传统减法工艺中的蚀刻，一方面，电镀对于空间的限制较小，成本方面也更具有优势，在相同的空间，电镀形成的引脚30的数目远远大于传统工艺形成的引脚的数目(传统工艺仅能形成单排引脚，而本发明中电镀能够形成三排、四排或更多排的引脚30，其数目一般为单排引脚的数倍，甚至可以设置多个芯片来形成多层结构，使得引脚30数目高达500)。另一方面，蚀刻要求铜材具有一定的厚度，因此难以实现超薄设计，而电镀对于铜材的厚度要求较低，能够实现超薄设计。又一方面，加法工艺(电镀)不会造成材料的浪费，材料利用率较高，且不会产生变形、溢胶和bonding(绑定)工艺良率问题。
通过在承载膜10上做加法工艺，由于无需蚀刻，制程较为简单，以及能够节约材料，且引脚30的形成不受空间限制，能够制作出数量更多的多排引脚30、更多I/O通道、更细的线路以及更小的芯片体积，具有更高的集成程度，能够适用于更薄的设计以及多脚位IC封装。同时，无需蚀刻还可避免产生穿刻、不平整、尺寸偏差等问题，线路更加平整。另外，由于无需加强筋的连接，排版利用率更高，由于无需冲切，可避免毛刺、披锋及损伤，可靠性较高。
一种实施方式中，请参阅图1a、图2、图3和图4，S101：在承载膜10上形成第一牺牲层20，包括：
S1011：在承载膜10上形成过渡层60，图案化过渡层60，以形成第一凹槽601；
S1012：在过渡层60上形成第一牺牲层20，在第一牺牲层20上形成与第一凹槽601对应的引脚凹槽201。
具体的，第一牺牲层20的第一凹槽601贯穿至承载膜10，过渡层60的引脚凹槽201贯穿至与第一凹槽601连通，第一凹槽601和引脚凹槽201的形状相同，使得填充的导电材料能够填满第一凹槽601和引脚凹槽201。优选的，过渡层60的厚度小于第一牺牲层20的厚度。第一牺牲层20通过曝光显影以形成引脚凹槽201，同样的，过渡层60通过曝光显影以形成第一凹槽601。
通过在形成第一牺牲层20之前形成过渡层60，以便于在第一牺牲层20被绝缘层40替换后，通过过渡层60将承载膜10剥离，同时也有利于线路的制作。
一种实施方式中，请参阅图1a、图11和图12，S104a：在绝缘层40上形成底座50之后，包括：
S106：剥离承载膜10和过渡层60，以使引脚30突出于绝缘层40背向底座50的表面。
具体的，可通过剥膜将过渡层60去除，以使得承载膜10顺利脱落。也可以通过向承载膜10施加拉力，使得承载膜10分离，再通过剥膜将停留在第一牺牲层20上的过渡层60去除。
通过剥离承载膜10和过渡层60，使得引脚30突出于绝缘层40的表面，有利于芯片90通过引脚30与外部导线电连接以形成电气回路。同时，剥离承载膜10和过渡层60即可形成多个引线框架，从而无需传统工艺中的冲切，能够有效避免毛刺、披锋及损伤，有利于提高可靠性。另外，承载膜10能够重复利用，有利于降低制作成本。
一种实施方式中，请参阅图4和图5，第一牺牲层20为正性光刻胶，过渡层60为负性光刻胶；或，第一牺牲层20为负性光刻胶，过渡层60为正性光刻胶。具体的，负性光刻胶在能量束(光束、电束、离子束等)的照射下，以交联反应为主。正性光刻胶在能量束(光束、电束、离子束等)的照射下，以降解反应为主。即使用同样一块掩膜版，负性光刻胶和正性光刻胶曝光显影后图形是相反的。
本实施例中，第一牺牲层20为正性光刻胶，过渡层60为负性光刻胶，如此设置，在曝光显影第一牺牲层20的时候，使得第一牺牲层20降解在显影液的同时，过渡层60会发生交联反应而不会溶于显影液，使得第一牺牲层20去掉而过渡层60保留。通过设置第一牺牲层20和过渡层60为相性不同的光刻胶，以便于在形成绝缘层40之前，能够利用曝光显影去除第一牺牲层20而保留过渡层60，避免过渡层60提前被去除而导致后续剥离承载膜10困难。
一种实施方式中，请参阅图4和图5，第一牺牲层20和过渡层60曝光所需的光照强度和光照时间不同，和/或，第一牺牲层20和过渡层60显影所需的显影液浓度和显影时间不同。具体的，可设置第一牺牲层20曝光所需的光照强度和光照时间均小于过渡层60曝光所需的光照强度和光照时间，使得在以第一牺牲层20所需的光照强度和光照时间进行曝光显影时，过渡层60不会降解在显影液中。同样的，也可设置第一牺牲层20显影所需的显影液浓度和显影时间均小于过渡层60显影所需的显影液浓度和显影时间，使得在以第一牺牲层20所需的显影液浓度和显影时间进行曝光显影时，过渡层60不会降解在显影液中。上述两种手段可同时采用或者仅采用其一，均可达到单独去除第一牺牲层20的目的。
通过控制曝光的光照强度和光照时间，和/或，显影的显影液溶度和显影时间，以便于在形成绝缘层40之前，能够利用曝光显影去除第一牺牲层20的同时保留过渡层60，避免过渡层60提前被去除而导致后续剥离承载膜10困难。
一种实施方式中，请参阅图1a、图4、图5和图6，S103：去除第一牺牲层20并在第一牺牲层20原先的位置形成绝缘层40，包括：
S1031：通过剥膜去掉第一牺牲层20；
S1032：在原来的第一牺牲层20的位置填充绝缘材料，以形成包围引脚30的绝缘层40。
具体的，绝缘材料优选为热稳定性较高且成本较低的树脂。通过形成包围引脚30的绝缘层40，绝缘层40能够绝缘多个引脚30，避免产生短接，同时，绝缘层40能够作为支撑在形成底座50，并使得底座50与引脚30绝缘，有利于提高电可靠性。
一种实施方式中，请参阅图7和图8，S104a：在绝缘层40上形成底座50的同时，包括：
S104b：在引脚30上形成电极70，引脚30通过电极70与引线100连接。
具体的，电极70和底座50所采用的材料均与引脚30的材料相同，其优选为铜。电极70和底座50均通过在第二凹槽电镀形成。电极覆盖部分绝缘层40和全部引脚30。通过上述设置，在同一行程制作电极70和底座50，有利于缩短工时，以降低制作成本。同时，电极70和底座50具有同一高度，以便于底座50上的芯片90进行打线。
一种实施方式中，请参阅图1b、图7和图8，S104a：在绝缘层40上形成底座50，包括：
S104a1：在绝缘层40上形成第二牺牲层80，图案化第二牺牲层80，以形成第二凹槽801；
S104a2：向第二凹槽801填充导电材料，以形成底座50。
具体的，第二牺牲层80的材料优选为正性光刻胶或负性光刻胶。通过利用第二牺牲层80形成底座50，底座50的形成不受空间限制，可以有效降低底座50的面积，以便于设计更小的芯片90体积，有利于设计更多I/O通道和更细的线路，从而提高集成化程度。
一种实施方式中，请参阅图1b、图8和图9，S104a2：向第二凹槽801填充导电材料，以形成底座50之后，包括：
S104a3：通过剥膜去掉第二牺牲层80。
通过剥膜将第二牺牲层80去掉，以便于后续对芯片90、底座50和电极70的封装。
一种实施方式中，请参阅图10和图11，S104a：在绝缘层40上形成底座50之后，包括：
S105：在绝缘层40上形成封装层110，并使封装层110覆盖底座50和引脚30。
具体的，在执行S105之前，需要在支座50上安装芯片90以及进行打线，使得芯片90通过引线100与对应的电极70电连接之后，在形成封装层110对芯片90、支座50、电极70和引线100进行封装。执行S105之后再执行S106(剥离承载膜10和过渡层60，以使引脚30突出于绝缘层40的表面)通过在绝缘层40上形成覆盖底座50和引脚30的封装层110，以便于底座50上的芯片90与外界隔离，以防止空气中的杂质对芯片90电路的腐蚀而造成电气性能下降。
请依次参阅图2至图12，本发明优选实施例的引线框架的制作流程如下：
在承载膜10上形成过渡层60，曝光显影过渡层60以形成第一凹槽601；
在过渡层60上形成第一牺牲层20，曝光显影第一牺牲层20以形成与第一凹槽601对应的引脚凹槽201；
在引脚凹槽201电镀导电材料(铜)，以使导电材料填满第一凹槽601和引脚凹槽201，从而形成引脚；
通过剥膜去掉第一牺牲层20并保留过渡层60；
在原来的第一牺牲层20的位置填充绝缘材料，以形成包围引脚30的绝缘层40；
在绝缘层40上形成第二牺牲层80，曝光显影第二牺牲层80以形成第二凹槽801；
向第二凹槽801填充导电材料，以形成绝缘层40上的底座50和引脚30上的电极70；
通过剥膜去掉第二牺牲层80；
在底座50上制作芯片90以及打线使得芯片90通过引线100电连接至电极70；
在绝缘层40上形成封装层110，并使封装层110覆盖底座50和引脚30；
剥离承载膜10和过渡层60，以使引脚30突出于绝缘层40的表面，并获得多个引向框架。
请参阅图12，本发明实施例还提供了一种引线框架，引线框架可应用于智能手机、照相机和平板电脑等各种电子产品，也可应用于指纹模组和摄像头模组等各种模块模组。引线框架采用本发明提供的制作方法制成。通过本发明提供的制作方法制成的引线框架，由于制成简单，成本较低，而且具有多排引脚结构，I/O通道多，而且面积小，集成程度高，线路平整，不会产生毛刺、披锋及损伤等缺陷，可靠性高，较薄且能够适用于多脚位IC封装。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于本发明所涵盖的范围。

Claims (10)

1.一种引线框架的制作方法，其特征在于，包括：
在承载膜上形成第一牺牲层，图案化所述第一牺牲层，以形成引脚凹槽；
向所述引脚凹槽填充导电材料，以形成引脚；
去除所述第一牺牲层并在所述第一牺牲层原先的位置形成绝缘层；
在所述绝缘层上形成底座，所述底座与所述引脚间隔设置，所述底座用于承载芯片，所述引脚通过引线与所述芯片电连接。
2.如权利要求1所述的制作方法，其特征在于，所述在承载膜上形成第一牺牲层，包括：
在所述承载膜上形成过渡层，图案化所述过渡层，以形成第一凹槽；
在所述过渡层上形成所述第一牺牲层，在所述第一牺牲层上形成与所述第一凹槽对应的所述引脚凹槽。
3.如权利要求2所述的制作方法，其特征在于，所述第一牺牲层为正性光刻胶，所述过渡层为负性光刻胶；或，所述第一牺牲层为负性光刻胶，所述过渡层为正性光刻胶。
4.如权利要求2所述的制作方法，其特征在于，所述第一牺牲层和所述过渡层曝光所需的光照强度和光照时间不同，和/或，所述第一牺牲层和所述过渡层显影所需的显影液浓度和显影时间不同。
5.如权利要求2所述的制作方法，其特征在于，在所述绝缘层上形成所述底座之后，包括：
剥离所述承载膜和所述过渡层，以使所述引脚突出于所述绝缘层背向所述底座的表面。
6.如权利要求1所述的制作方法，其特征在于，使用去除所述第一牺牲层并在所述第一牺牲层原先的位置形成绝缘层，包括：
通过剥膜去掉所述第一牺牲层；
在原来的所述第一牺牲层的位置填充绝缘材料，以形成包围所述引脚的所述绝缘层。
7.如权利要求1所述的制作方法，其特征在于，在所述绝缘层上形成所述底座的同时，包括：
在所述引脚上形成电极，所述引脚通过所述电极与所述引线连接。
8.如权利要求1所述的制作方法，其特征在于，在所述绝缘层上形成所述底座，包括：
在所述绝缘层上形成第二牺牲层，图案化所述第二牺牲层，以形成第二凹槽；
向所述第二凹槽填充导电材料，以形成所述底座。
9.如权利要求1所述的制作方法，其特征在于，所述制作方法还包括：
在所述绝缘层上形成封装层，并使所述封装层覆盖所述底座和所述引脚。
10.一种引线框架，其特征在于，所述引线框架采用如权利要求1-9中任一项所述的制作方法制成。
CN202110310254.3A 2021-03-23 2021-03-23 引线框架及其制作方法 Active CN113113319B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110310254.3A CN113113319B (zh) 2021-03-23 2021-03-23 引线框架及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110310254.3A CN113113319B (zh) 2021-03-23 2021-03-23 引线框架及其制作方法

Publications (2)

Publication Number Publication Date
CN113113319A true CN113113319A (zh) 2021-07-13
CN113113319B CN113113319B (zh) 2023-02-10

Family

ID=76710536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110310254.3A Active CN113113319B (zh) 2021-03-23 2021-03-23 引线框架及其制作方法

Country Status (1)

Country Link
CN (1) CN113113319B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782453A (zh) * 2021-11-12 2021-12-10 深圳中科四合科技有限公司 一种引线框架的制作方法和引线框架结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050151246A1 (en) * 2002-08-01 2005-07-14 Frank Daeche Multilayer circuit carrier, panel, electronic device, and method for producing a multilayer circuit carrier
US20050287701A1 (en) * 2004-06-29 2005-12-29 Advanced Semiconductor Engineering, Inc. Leadframe for a multi-chip package and method for manufacturing the same
CN101226918A (zh) * 2007-01-17 2008-07-23 台湾应解股份有限公司 芯片封装基板及其封装结构
US20110267789A1 (en) * 2010-04-28 2011-11-03 Advanpack Solutions Pte Ltd. Etch-back type semiconductor package, substrate and manufacturing method thereof
US20150179555A1 (en) * 2013-12-20 2015-06-25 Sung Soo Kim Integrated circuit packaging system with vialess substrate and method of manufacture thereof
CN104916599A (zh) * 2015-05-28 2015-09-16 矽力杰半导体技术(杭州)有限公司 芯片封装方法和芯片封装结构
US20160218050A1 (en) * 2013-10-07 2016-07-28 Rohm Co., Ltd. Power module and fabrication method for the same
CN105957854A (zh) * 2013-03-25 2016-09-21 日月光半导体制造股份有限公司 半导体封装件及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050151246A1 (en) * 2002-08-01 2005-07-14 Frank Daeche Multilayer circuit carrier, panel, electronic device, and method for producing a multilayer circuit carrier
US20050287701A1 (en) * 2004-06-29 2005-12-29 Advanced Semiconductor Engineering, Inc. Leadframe for a multi-chip package and method for manufacturing the same
CN101226918A (zh) * 2007-01-17 2008-07-23 台湾应解股份有限公司 芯片封装基板及其封装结构
US20110267789A1 (en) * 2010-04-28 2011-11-03 Advanpack Solutions Pte Ltd. Etch-back type semiconductor package, substrate and manufacturing method thereof
CN105957854A (zh) * 2013-03-25 2016-09-21 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US20160218050A1 (en) * 2013-10-07 2016-07-28 Rohm Co., Ltd. Power module and fabrication method for the same
US20150179555A1 (en) * 2013-12-20 2015-06-25 Sung Soo Kim Integrated circuit packaging system with vialess substrate and method of manufacture thereof
CN104916599A (zh) * 2015-05-28 2015-09-16 矽力杰半导体技术(杭州)有限公司 芯片封装方法和芯片封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782453A (zh) * 2021-11-12 2021-12-10 深圳中科四合科技有限公司 一种引线框架的制作方法和引线框架结构
WO2023083360A1 (zh) * 2021-11-12 2023-05-19 深圳中科四合科技有限公司 一种引线框架的制作方法和引线框架结构

Also Published As

Publication number Publication date
CN113113319B (zh) 2023-02-10

Similar Documents

Publication Publication Date Title
KR100297464B1 (ko) 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
CN1309283C (zh) 电路装置的制造方法
CN105097571A (zh) 芯片封装方法及封装组件
CN102768960B (zh) 封装结构及其制作方法
CN112151466B (zh) 芯片封装结构及其制作方法
US11764075B2 (en) Package assembly for plating with selective molding
TWI221027B (en) Method for the manufacture of an electrical leadframe and a surface mountable semiconductor component
CN113113319B (zh) 引线框架及其制作方法
TWI403234B (zh) 安裝基板及使用該基板之薄型發光裝置的製造方法
JP2012124248A (ja) Ｌｅｄチップ搭載用リードフレーム基板及びその製造方法並びにｌｅｄパッケージ
CN101292330B (zh) 化学增强的封装单分方法
JP2000150702A (ja) 半導体装置の製造方法
JP2008263205A (ja) 回路基板を用いた大電流表面実装型発光ダイオードランプ｛ＶｅｒｙＨｉｇｈＣｕｒｒｅｎｔＳＭＤＬＥＤＬａｍｐＵｓｉｎｇＰＣＢ｝
US20160307831A1 (en) Method of making a qfn package
US20130329386A1 (en) Package carrier and manufacturing method thereof
CN116259546A (zh) 一种多脚数引线框架及其制作方法
KR20120138984A (ko) 전력 모듈 패키지 및 그 제조방법
JPH11251504A (ja) 電子部品及びその製造方法
KR101677063B1 (ko) 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
JP3214619B2 (ja) 半導体パッケージの製造方法
CN210467822U (zh) 一种双面芯片封装结构
US20230230948A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
KR101333001B1 (ko) 반도체 패키지용 리드프레임 및 이를 이용한 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220507

Address after: Room 1020, 2nd floor, Yangke Road, Xinchang District, Xinjiang District, Jiangxi Province

Applicant after: Jiangxi Xinfei New Material Co.,Ltd.

Address before: 330096 no.1404, Tianxiang North Avenue, Nanchang hi tech Industrial Development Zone, Nanchang City, Jiangxi Province

Applicant before: Jiangxi Huiguang Microelectronics Co.,Ltd.

GR01 Patent grant
GR01 Patent grant