CN113078116B - 半导体结构的制备方法及半导体结构 - Google Patents
半导体结构的制备方法及半导体结构 Download PDFInfo
- Publication number
- CN113078116B CN113078116B CN202110332437.5A CN202110332437A CN113078116B CN 113078116 B CN113078116 B CN 113078116B CN 202110332437 A CN202110332437 A CN 202110332437A CN 113078116 B CN113078116 B CN 113078116B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- transistor
- bit line
- transistor structure
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title abstract description 11
- 239000003990 capacitor Substances 0.000 claims abstract description 151
- 230000005669 field effect Effects 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 106
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000002210 silicon-based material Substances 0.000 claims 8
- 230000015654 memory Effects 0.000 abstract description 9
- 238000002360 preparation method Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 97
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 239000011241 protective layer Substances 0.000 description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 13
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 239000011888 foil Substances 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Abstract
本发明提供一种半导体结构的制备方法及半导体结构。所述方法包括：提供基底；在所述基底上形成第一电容结构；在所述第一电容结构上形成第一晶体管结构，所述第一晶体管结构的源极或漏极与所述第一电容结构电连接；在所述第一晶体管结构上形成位线结构，所述位线结构与所述第一晶体管结构的漏极或源极电连接；在所述位线结构上形成第二晶体管结构，所述第二晶体管结构的漏极或源极与所述位线结构电连接；在所述第二晶体管结构上形成第二电容结构，所述第二电容结构与所述第二晶体管结构的源极或漏极电连接。本发明采用垂直环栅场效应晶体管，缩小半导体结构的体积，实现相同单位面积得到更多的存储单元，提高动态随机存取存储器的单位密度。
Description
技术领域
本发明涉及半导体存储器领域，尤其涉及一种半导体结构的制备方法及半导体结构。
背景技术
由于动态随机存取存储器优秀的性价比和扩展性，作为一种常见的易失性存储器，广泛应用于计算主存，即计算机最主要的存储器中。而在现有技术动态随机存取存储器的构造流程中，利用晶体管控制数位信号储存是应用于动态随机存取内存的常见方式。
如今，随着半导体尺寸微缩，相同单位面积内存储容量越来越大，提高动态随机存取存储器(DRAM)的单位密度是各个世代产品技术一直努力的方向。由于摩尔定律，更大的集成度以及相对更小的动态随机存取存储器单元也一直是行业内常见的优化方向。在现有技术中，动态随机存取存储器的阵列区传统布局是在同一平面上堆叠单元器件，使用更小的关键尺寸实现相同单位面积得到更多的存储单元。
附图1所示为现有技术中一种动态随机存取存储器单元的电路图。在所述电路图中，动态随机存取存储器单元的位线连接第一场效应晶体管和第二场效应晶体管；第一场效应晶体管连接到第一电容的第一端，第一电容的第二端接地；第二场效应晶体管连接到第二电容的第一端，第二电容的第二端接地。
但是，现有技术中对动态随机存取存储器单元的尺寸优化已经遇到了瓶颈。下面参考附图2A和附图2B说明现有技术中常见的动态随机存取存储器单元结构。
附图2A-2B所示为现有技术中动态随机存取存储器单元的结构示意图。附图2A所示是现有技术中动态随机存取存储器单元一种结构，包括基底201；位于基底201上的第一场效应晶体管202和第二场效应晶体管203；连接第一场效应晶体管202和第二场效应晶体管203的位线204；连接位线204的第一电容205和第二电容206。所述第一电容205和第二电容206为柱状电容。在附图2A所示的动态随机存取存储器单元结构中，两组电容和场效应晶体管水平排列，占空间较大，堆叠形成动态随机存取存储器后体积较大，造成很大的空间浪费，并且缺乏继续压缩动态随机存取存储器体积的空间。
附图2B所示是现有技术中动态随机存取存储器单元又一种结构，包括基底211；位于基底211上的第一场效应晶体管212和第二场效应晶体管213；连接第一场效应晶体管212和第二场效应晶体管213的位线214；连接位线214的第一电容215和第二电容216。所述第一电容215和第二电容216为柱状电容。在附图2B所示的动态随机存取存储器单元结构中，虽然两组电容和场效应晶体管交替排列，占空间稍有减小，但仍属于水平的排列方式，堆叠形成动态随机存取存储器后体积依然较大，依然会造成很大的空间浪费，并且缺乏继续压缩动态随机存取存储器体积的空间。
发明内容
本发明所要解决的技术问题是减小半导体结构的体积，实现相同单位面积得到更多的存储单元，提高动态随机存取存储器的单位密度，提供一种半导体结构的制备方法及半导体结构。
为了解决上述问题，本发明提供了一种半导体结构的制备方法，包括：提供基底；在所述基底上形成第一电容结构；在所述第一电容结构上形成第一晶体管结构，所述第一晶体管结构的源极或漏极与所述第一电容结构电连接；在所述第一晶体管结构上形成位线结构，所述位线结构与所述第一晶体管结构的漏极或源极电连接；在所述位线结构上形成第二晶体管结构，所述第二晶体管结构的漏极或源极与所述位线结构电连接；在所述第二晶体管结构上形成第二电容结构，所述第二电容结构与所述第二晶体管结构的源极或漏极电连接。
为了解决上述问题，本发明提供了一种半导体结构，包括：第一电容结构；第一晶体管结构，所述第一晶体管结构位于所述第一电容结构上，所述第一晶体管结构的源极或漏极与所述第一电容结构电连接；位线结构，所述位线结构位于所述第一晶体管结构上，所述位线结构与所述第一晶体管结构的漏极或源极电连接；第二晶体管结构，所述第二晶体管结构位于所述位线结构上，所述第二晶体管结构的漏极或源极与所述位线结构电连接；第二电容结构，所述第二电容结构位于所述第二晶体管结构上，所述第二电容结构与所述第二晶体管结构的源极或漏极电连接。
本发明采用垂直环栅场效应晶体管，缩小了半导体结构的体积，实现相同单位面积得到更多的存储单元，提高了动态随机存取存储器的单位密度。
附图说明
附图1所示为现有技术中一种动态随机存取存储器单元的电路图。
附图2A-2B所示为现有技术中动态随机存取存储器单元的结构示意图。
附图3所示是本发明一具体实施方式所述半导体结构的制备方法的步骤示意图。
附图4A-4H所示是附图3中步骤S30-S35工艺示意图。
附图5所示是本发明一具体实施方式所述半导体结构的结构示意图。
附图6所示是本发明一具体实施方式所述半导体结构的立体结构示意图。
附图7A-7G所示是本发明一具体实施方式所述半导体结构不同位置的剖面示意图。
具体实施方式
下面结合附图对本发明提供的的具体实施方式做详细说明。
附图3所示是本发明一具体实施方式所述半导体结构的制备方法的步骤示意图，包括：步骤S30，提供基底；步骤S31，在所述基底上形成第一电容结构；步骤S32，在所述第一电容结构上形成第一晶体管结构，所述第一晶体管结构的源极或漏极与所述第一电容结构电连接；步骤S33，在所述第一晶体管结构上形成位线结构，所述位线结构与所述第一晶体管结构的漏极或源极电连接；步骤S34，在所述位线结构上形成第二晶体管结构，所述第二晶体管结构的漏极或源极与所述位线结构电连接；步骤S35，在所述第二晶体管结构上形成第二电容结构，所述第二电容结构与所述第二晶体管结构的源极或漏极电连接。
附图4A所示，参考步骤S30，提供基底401。在本发明的一个具体实施方式中，所述基底为Si衬底。在本发明的其他具体实施方式中，所述基底材料还可以选用金刚石、硅晶体、以及锗晶体。
附图4B所示，参考步骤S31，在所述基底401上形成第一电容结构41。在本发明的一个具体实施方式中，所述第一电容结构41为柱状电容。在本发明的一个具体实施方式中，所述第一电容结构41的结构包括第一电极板403和第一介电层404。所述第一电极板403的材料为TiN材料层，所述第一介电层404的材料为ZrO和Al2O3的复合材料层。在本发明的其他具体实施方式中，第一介电层404也可以采用单一的ZrO材料层或Al2O3材料层。第一导线402采用SiGe材料。所述第一电容结构还包括第一支撑层431和第二支撑层405，所述第一支撑层431和所述第二支撑层405用于支撑所述第一电容结构41。所述第一支撑层431和第二支撑层405采用含氮材料，在本发明的一个具体实施方式中，所述第一支撑层431和第二支撑层405采用SiCN材料。在本发明的其他具体实施方式中，所述柱状电容不局限于圆柱状电容，还可以是方形电容以及其他形状的柱状电容。在本发明的其他具体实施方式中，所述柱状电容还可以选择铝箔作为电极板材料。在本发明的其他具体实施方式中，所述ZrO材料还可以替换为其他介电常数高于SiO2介电常数的材料。
附图4C所示，在所述第一电容结构41上形成后续步骤中所述第一晶体管结构408的步骤之前，还包括：形成第一电容接触结构406，所述第一电容接触结构406位于所述第一电容结构41与所述第一晶体管结构408之间，所述第一电容接触结构406用于连接所述第一电容结构41与所述第一晶体管结构408。在本发明的一个具体实施方式中，所述第一电容接触结构406采用保护层432包裹金属芯407的导线，所述保护层432采用TiN材料，所述金属芯407采用金属W材料。
附图4D所示，参考步骤S32，在所述第一电容结构41上形成第一晶体管结构408，所述第一晶体管结构408的源极或漏极与所述第一电容结构41电连接。所述第一晶体管结构408为垂直环栅场效应晶体管，包括源极441、漏极442、位于所述源极441、漏极442中间的导电沟道451、依次环绕导电沟道451设置的介电层452、栅电极453、以及支撑层454；所述源极441和漏极442采用多晶硅材料。在本发明的一个具体实施方式中，所述导电沟道451采用Si材料，所述介电层452采用SiO2材料，所述栅电极453采用W材料，所述支撑层454采用SiN材料。在本发明的一个具体实施方式中，包裹所述垂直环栅场效应晶体管的介电材料443采用SiO2材料。
附图4E所示，参考步骤S33，在所述第一晶体管结构408上形成位线结构409，所述位线结构409与所述第一晶体管结构408的漏极或源极电连接。在本发明的一个具体实施方式中，所述位线结构409采用保护层433包裹金属芯434的导线，所述保护层采433用TiN材料，所述金属芯434采用金属W材料。在本发明的其他具体实施方式中，所述位线结构409的材料还可以选择金属Cu。
在某些实施例中，在所述第一晶体管结构408上形成位线结构409的步骤之前，还包括：形成第一位线接触结构(图4E未示出)，所述第一位线接触结构位于所述第一晶体管结构408与所述位线结构409之间，所述第一位线接触结构用于连接所述第一晶体管结构408与所述位线结构409。
附图4F所示，参考步骤S34，在所述位线结构409上形成第二晶体管结构410，所述第二晶体管结构410的漏极或源极与所述位线结构409电连接。在本发明的一个具体实施方式中，所述第二晶体管结构410为垂直环栅场效应晶体管，包括漏极443、源极444、位于所述漏极443、源极444中间的导电沟道455、依次环绕导电沟道455设置的介电层456、栅电极457、以及支撑层458：所述漏极443和源极444采用多晶硅材料。在本发明的一个具体实施方式中，所述第二晶体管结构410的源极444与所述位线结构409电学连接。在本发明的一个具体实施方式中，所述导电沟道455采用Si材料，所述介电层456采用SiO2材料，所述栅电极457采用W材料，所述支撑层458采用SiN材料。在本发明的一个具体实施方式中，包裹所述垂直环栅场效应晶体管的介电材料435采用SiO2材料。在本发明的一个具体实施方式中，所述第二晶体管结构410与所述第一晶体管结构408采用相同的垂直环栅场效应晶体管。
在某些实施例中，在所述位线结构409上形成第二晶体管结构410的步骤之前，还包括：形成第二位线接触结构(图4F未示出)，所述第二位线接触结构位于所述位线结构409与所述第二晶体管结构410之间，所述第二位线接触结构用于连接所述位线结构409与所述第二晶体管结构410。
附图4G所示，在所述第二晶体管结构410上形成后续步骤中所述第二电容结构42的步骤之前，还包括：形成第二电容接触结构411，所述第二电容接触结构411位于所述第二晶体管结构410与所述第二电容结构42之间，所述第二电容接触结构411用于连接所述第二晶体管结构410与所述第二电容结构42。在本发明的一个具体实施方式中，所述第二电容接触结构411采用保护层436包裹金属芯437的导线，所述保护层436采用TiN材料，所述金属芯437采用金属W材料。在本发明的其他具体实施方式中，所述第二电容接触结构411的材料还可以选择金属Cu。
附图4H所示，参考步骤S35，在所述第二晶体管结构410上形成第二电容结构42，所述第二电容结构42与所述第二晶体管结构410的源极或漏极电连接。在本发明的一个具体实施方式中，所述第二电容结构42为柱状电容。在本发明的一个具体实施方式中，所述第二电容结构42的结构包括第二电极板413和第二介电层414。所述第二电极板413的材料为TiN材料层，所述第二介电层414的材料为ZrO和Al2O3的复合材料层。在本发明的其他具体实施方式中，第二介电层414也可以采用单一的ZrO材料层或Al2O3材料层。第二导线412采用SiGe材料。所述第二电容结构还包括第三支撑层438和第四支撑层415，所述第三支撑层438和所述第四支撑层415用于支撑所述第二电容结构42。所述第三支撑层438和第四支撑层415采用含氮材料，在本发明的一个具体实施方式中，所述第三支撑层438和第四支撑层415采用SiCN材料。在本发明的其他具体实施方式中，所述柱状电容不局限于圆柱状电容，还可以是方形电容以及其他形状的柱状电容。在本发明的其他具体实施方式中，所述柱状电容还可以选择铝箔作为电极板材料。在本发明的其他具体实施方式中，所述ZrO材料还可以替换为其他介电常数高于SiO2介电常数的材料。在本发明的一个具体实施方式中，所述第二电容结构42与所述第一电容结构41采用相同的柱状电容。
附图5所示是本发明一具体实施方式所述半导体结构的结构示意图。在本发明的一个具体实施方式中，所述半导体结构包括：第一电容结构41；第一晶体管结构408，所述第一晶体管结构408位于所述第一电容结构41上，所述第一晶体管结构408的源极或漏极与所述第一电容结构41电连接；位线结构409，所述位线结构409位于所述第一晶体管结构408上，所述位线结构409与所述第一晶体管结构408的漏极或源极电连接；第二晶体管结构410，所述第二晶体管结构410位于所述位线结构409上，所述第二晶体管结构410的漏极或源极与所述位线结构409电连接；第二电容结构42，所述第二电容结构42位于所述第二晶体管结构410上，所述第二电容结构42与所述第二晶体管结构410的源极或漏极电连接。
在本发明的一个具体实施方式中，所述半导体结构还包括：第一电容接触结构(图5未示出)，所述第一电容接触结构位于所述第一电容结构41与所述第一晶体管结构408之间，所述第一电容接触结构用于连接所述第一电容结构41与所述第一晶体管结构408；第一位线接触结构(图5未示出)，所述第一位线接触结构位于所述第一晶体管结构408与所述位线结构409之间，所述第一位线接触结构用于连接所述第一晶体管结构408与所述位线结构409；第二位线接触结构(图5未示出)，所述第二位线接触结构位于所述位线结构409与所述第二晶体管结构410之间，所述第二位线接触结构用于连接所述位线结构409与所述第二晶体管结构410；第二电容接触结构(图5未示出)，所述第二电容接触结构位于所述第二晶体管结构410与所述第二电容结构42之间，所述第二电容接触结构用于连接所述第二晶体管结构410与所述第二电容结构42。
在本发明的一个具体实施方式中，所述第一电容结构41为柱状电容。在本发明的一个具体实施方式中，所述第一电容结构41的结构包括第一电极板403和第一介电层404。所述第一电极板403的材料为TiN材料层，所述第一介电层404的材料为ZrO和Al2O3的复合材料层。在本发明的其他具体实施方式中，所述第一介电层404也可以采用单一的ZrO材料层或Al2O3材料层。所述第一电容结构41还包括第一支撑层和第二支撑层(图5未示出)，所述第一支撑层和所述第二支撑层用于支撑所述第一电容结构。所述第一支撑层和第二支撑层采用含氮材料，在本发明的一个具体实施方式中，所述所述第一支撑层和第二支撑层采用SiCN材料。在本发明的其他具体实施方式中，所述柱状电容不局限于圆柱状电容，还可以是方形电容以及其他形状的柱状电容。在本发明的其他具体实施方式中，所述柱状电容还可以选择铝箔作为电极板材料。在本发明的其他具体实施方式中，所述ZrO材料还可以替换为其他介电常数高于SiO2介电常数的材料。
在本发明的一个具体实施方式中，所述第一晶体管结构为垂直环栅场效应晶体管，包括源极、漏极442、位于所述源极、漏极442中间的导电沟道451、依次环绕导电沟道451设置的介电层452、栅电极453、以及支撑层454：所述源极和漏极442采用多晶硅材料。在本发明的一个具体实施方式中，所述导电沟道451采用Si材料，所述介电层452采用SiO2材料，所述栅电极453采用W材料，所述支撑层454采用SiN材料。在本发明的其他具体实施方式中，所述支撑层454还可以采用其他含N材料。
在本发明的一个具体实施方式中，所述位线结构409采用保护层433包裹金属芯434的导线，所述保护层433采用TiN材料，所述金属芯434采用金属W材料。在本发明的其他具体实施方式中，所述位线结构409的材料还可以选择金属Cu。
在本发明的一个具体实施方式中，所述第二晶体管结构为垂直环栅场效应晶体管，包括源极、漏极443、位于所述漏极443、源极中间的导电沟道455、依次环绕导电沟道455设置的介电层456、栅电极457、以及支撑层458：所述漏极443和源极444采用多晶硅材料。在本发明的一个具体实施方式中，所述导电沟道455采用Si材料，所述介电层456采用SiO2材料，所述栅电极457采用W材料，所述支撑层458采用SiN材料。在本发明的其他具体实施方式中，所述支撑层458还可以采用其他含N材料。
在本发明的一个具体实施方式中，所述第二电容结构42为柱状电容。在本发明的一个具体实施方式中，所述第二电容结构42的结构包括第二电极板413和第二介电层414。所述第二电极板413的材料为TiN材料层，所述第二介电层414的材料为ZrO和Al2O3的复合材料层。在本发明的其他具体实施方式中，所述第二介电层414也可以采用单一的ZrO材料层或Al2O3材料层。所述第二电容结构还包括第三支撑层和第四支撑层(图5未示出)，所述第三支撑层和所述第四支撑层用于支撑所述第二电容结构。所述第三支撑层和第四支撑层采用含氮材料，在本发明的一个具体实施方式中，所述第三支撑层和第四支撑层采用SiCN材料。在本发明的其他具体实施方式中，所述柱状电容不局限于圆柱状电容，还可以是方形电容以及其他形状的柱状电容。在本发明的其他具体实施方式中，所述柱状电容还可以选择铝箔作为电极板材料。在本发明的其他具体实施方式中，所述ZrO材料还可以替换为其他介电常数高于SiO2介电常数的材料。
采用上述连接方式将现有技术中的水平结构的动态随机存取存储器单元改变为竖直排列的动态随机存取存储器单元，立体的单元结构使动态随机存取存储器单元的体积得到缩小，为形成单位密度更高的动态随机存取存储器提供了条件。
附图6所示是本发明一具体实施方式所述半导体结构的立体结构示意图，清楚的显示出附图5半导体结构示意图中被遮挡部分。
在本发明的一个具体实施方式中，所述半导体结构包括：第一电容结构41，所述第一电容结构41的结构包括第一电极板403和第一介电层404；第一晶体管结构408，所述第一晶体管结构408位于所述第一电容结构41上方，包括源极441、漏极442、位于所述源极441、漏极442中间的导电沟道451、依次环绕导电沟道451设置的介电层452、栅电极453、以及支撑层454；位线结构409，所述位线结构409位于所述第一晶体管结构408上，与所述第一晶体管结构408的源极441电学连接；第二晶体管结构410，包括源极444、漏极443、位于所述漏极443、源极444中间的导电沟道455、依次环绕导电沟道455设置的介电层456、栅电极457、以及支撑层458，所述第二晶体管结构410位于所述位线结构409上，所述第二晶体管结构410的源极444与位线结构409电学连接；第二电容结构42，所述第二电容结构42的结构包括第二电极板413和第二介电层414，所述第二电结构容42位于所述第二晶体管结构410上方，与所述第二晶体管结构410的漏极443电学连接。
上述结构即为本发明的一个具体实施方式所述的半导体结构。采用垂直环栅场效应晶体管，缩小了半导体结构的体积，实现相同单位面积得到更多的存储单元，提高了动态随机存取存储器的单位密度。
为了更好的说明半导体的排列方式，附图7A-7G所示是本发明一具体实施方式所述半导体结构不同位置的剖面示意图。
附图7A所示为本发明一具体实施方式所述半导体结构在第一电容结构位置的剖面示意图。在本发明的一个具体实施方式中，所述基底401为Si衬底，所述第一电容结构41为柱状电容，所述第一电容结构41的结构包括第一电极板403和第一介电层404。所述柱状电容的电极板403材料为TiN材料层，所述柱状电容的第一介电层404采用ZrO和Al2O3的复合材料层。在本发明的其他具体实施方式中，所述基底材料还可以选用金刚石、硅晶体、以及锗晶体。在本发明的其他具体实施方式中，所述柱状电容不局限于圆柱状电容，还可以是方形电容以及其他形状的柱状电容。在本发明的其他具体实施方式中，所述柱状电容还可以选择铝箔作为电极板材料。在本发明的其他具体实施方式中，所述ZrO材料还可以替换为其他介电常数高于SiO2介电常数的材料。
附图7B所示为本发明一具体实施方式所述半导体结构在第一电容接触结构处的剖面示意图。在本发明的一个具体实施方式中，所述第一电容接触结构406采用保护层432包裹金属芯407的导线，所述保护层432采用TiN材料，所述金属芯407采用金属W材料。
附图7C所示为本发明一具体实施方式所述半导体结构在第一晶体管结构中栅极位置的剖面示意图。包括导电沟道451、依次环绕导电沟道451设置的介电层452、栅电极453、以及支撑层454。在本发明的一个具体实施方式中，所述导电沟道451采用Si材料，所述介电层452采用SiO2材料，所述栅电极453采用W材料，所述支撑层454采用SiN材料。在本发明的其他具体实施方式中，所述支撑层454还可以采用其他含N材料。
附图7D所示为本发明一具体实施方式所述半导体结构在位线结构位置的剖面示意图。所述位线结构409采用保护层433包裹金属芯434的导线，所述保护层433采用TiN材料，所述金属芯434采用金属W材料。在本发明的其他具体实施方式中，所述位线结构409的材料还可以选择金属Cu。
附图7E所示为本发明一具体实施方式所述半导体结构在第二晶体管结构中栅极位置的剖面示意图。包括导电沟道455、依次环绕导电沟道455设置的介电层456、栅电极457、以及支撑层458：所述漏极443和源极444采用多晶硅材料。在本发明的一个具体实施方式中，所述导电沟道455采用Si材料，所述介电层456采用SiO2材料，所述栅电极457采用W材料，所述支撑层458采用SiN材料。在本发明的其他具体实施方式中，所述支撑层458还可以采用其他含N材料。
附图7F所示为本发明一具体实施方式所述半导体结构在第二电容接触结构处的剖面示意图。在本发明的一个具体实施方式中，所述第二电容接触结构411采用保护层436包裹金属芯437的导线，所述保护层436采用TiN材料，所述金属芯437采用金属W材料。
附图7G所示为本发明一具体实施方式所述半导体结构在第二电容结构位置的剖面示意图。在本发明的一个具体实施方式中，所述第二电容结构77为柱状电容，所述第二电容结构42的结构包括第二电极板413和第二介电层414。所述柱状电容的电极板材料为TiN材料层，所述柱状电容的第二介电层414采用ZrO和Al2O3的复合材料层。在本发明的其他具体实施方式中，所述柱状电容不局限于圆柱状电容，还可以是方形电容以及其他形状的柱状电容。在本发明的其他具体实施方式中，所述柱状电容还可以选择铝箔作为电极板材料。在本发明的其他具体实施方式中，所述ZrO材料还可以替换为其他介电常数高于SiO2介电常数的材料。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (3)
1.一种半导体结构的制备方法，其特征在于，包括：
提供基底；
在所述基底上形成第一电容结构，所述第一电容结构为柱状电容，包括第一电极板、第一介电层、第三电极板、第一支撑层和第二支撑层，且所述第一介电层位于所述第一电极板及第三电极板之间；
在所述第一电容结构上形成第一电容接触结构；
在所述第一电容接触结构上形成第一晶体管结构，包括源极、漏极、位于所述源极、漏极中间的导电沟道，所述漏极和源极采用多晶硅材料，所述导电沟道采用硅材料，所述第一电容接触结构用于连接所述第一电容结构与所述第一晶体管结构，所述第一晶体管结构的源极或漏极与所述第一电容结构电连接；
在所述第一晶体管结构上形成第一位线接触结构；
在所述第一位线接触结构上形成位线结构，所述第一位线接触结构用于连接所述第一晶体管结构与所述位线结构，所述位线结构与所述第一晶体管结构的漏极或源极电连接；
在所述位线结构上形成第二位线接触结构；
在所述第二位线接触结构上形成第二晶体管结构，包括漏极、源极、位于所述漏极、源极中间的导电沟道，所述漏极和源极采用多晶硅材料，所述导电沟道采用硅材料，所述第二位线接触结构用于连接所述位线结构与所述第二晶体管结构，所述第二晶体管结构的漏极或源极与所述位线结构电连接；
在所述第二晶体管结构上形成第二电容接触结构；
在所述第二电容接触结构上形成第二电容结构，所述第二电容结构为柱状电容，包括第第二电极板、第二介电层、第四电极板、三支撑层和第四支撑层，且所述第二介电层位于所述第二电极板及第四电极板之间，所述第二电容接触结构用于连接所述第二晶体管结构与所述第二电容结构，所述第二电容结构与所述第二晶体管结构的源极或漏极电连接；
多个所述半导体结构在垂直于所述半导体结构的方向上交错排列；其中，所述第一电容结构和所述第二电容结构均为相同的柱状电容，所述第一晶体管结构和所述第二晶体管结构均为相同的垂直环栅场效应晶体管，所述第一电容结构、第一晶体管结构、第二晶体管结构、和第二电容结构竖直排列，其在竖直方向的投影覆盖位线结构与第一/第二晶体管结构连接处，使得所述第一电容结构和所述第二电容结构关于所述位线对称，所述第一晶体管和所述第二晶体管关于所述位线对称。
2.一种半导体结构，其特征在于，包括：
第一电容结构，所述第一电容结构为柱状电容，包括第一电极板、第一介电层、第三电极板、第一支撑层和第二支撑层，且所述第一介电层位于所述第一电极板及第三电极板之间；
第一电容接触结构，形成于所述第一电容结构上；
第一晶体管结构，形成于所述第一电容接触结构上，包括源极、漏极、位于所述源极、漏极中间的导电沟道，所述漏极和源极采用多晶硅材料，所述导电沟道采用硅材料，所述第一电容接触结构用于连接所述第一电容结构与所述第一晶体管结构，所述第一晶体管结构的源极或漏极与所述第一电容结构电连接；
第一位线接触结构，所述第一位线接触结构形成于所述第一晶体管结构上；
位线结构，所述位线结构形成于所述第一位线接触结构上，所述第一位线接触结构用于连接所述第一晶体管结构与所述位线结构，所述位线结构与所述第一晶体管结构的漏极或源极电连接；
第二位线接触结构，所述第二位线接触结构形成于所述位线结构上；
第二晶体管结构，形成于所述第二位线接触结构上，包括漏极、源极、位于所述漏极、源极中间的导电沟道，所述漏极和源极采用多晶硅材料，所述导电沟道采用硅材料，所述第二位线接触结构用于连接所述位线结构与所述第二晶体管结构，所述第二晶体管结构的漏极或源极与所述位线结构电连接；
第二电容接触结构，所述第二电容接触结构形成于所述第二晶体管结构上；
第二电容结构，所述第二电容结构形成于所述第二电容接触结构上，所述第二电容结构为柱状电容，包括第二电极板、第二介电层、第四电极板、第三支撑层和第四支撑层，且所述第二介电层位于所述第二电极板及第四电极板之间，所述第二电容接触结构用于连接所述第二晶体管结构与所述第二电容结构，所述第二电容结构与所述第二晶体管结构的源极或漏极电连接；
多个所述半导体结构在垂直于所述半导体结构的方向上交错排列；其中，所述第一电容结构和所述第二电容结构均为相同的柱状电容，所述第一晶体管结构和所述第二晶体管结构均为相同的垂直环栅场效应晶体管，所述第一电容结构、第一晶体管结构、第二晶体管结构、和第二电容结构竖直排列，其在竖直方向的投影覆盖位线结构与第一/第二晶体管结构连接处，使得所述第一电容结构和所述第二电容结构关于所述位线对称，所述第一晶体管和所述第二晶体管关于所述位线对称。
3.根据权利要求2所述的半导体结构，其特征在于，形成所述第一支撑层、所述第二支撑层、所述第三支撑层和所述第四支撑层的材料为SiCN。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110332437.5A CN113078116B (zh) | 2021-03-29 | 2021-03-29 | 半导体结构的制备方法及半导体结构 |
| PCT/CN2021/120258 WO2022205807A1 (zh) | 2021-03-29 | 2021-09-24 | 半导体结构的制备方法及半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110332437.5A CN113078116B (zh) | 2021-03-29 | 2021-03-29 | 半导体结构的制备方法及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113078116A CN113078116A (zh) | 2021-07-06 |
| CN113078116B true CN113078116B (zh) | 2024-01-23 |
Family
ID=76610889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110332437.5A Active CN113078116B (zh) | 2021-03-29 | 2021-03-29 | 半导体结构的制备方法及半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113078116B (zh) |
| WO (1) | WO2022205807A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113078116B (zh) * | 2021-03-29 | 2024-01-23 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
| CN117222232A (zh) * | 2022-05-31 | 2023-12-12 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN115643757B (zh) * | 2022-12-09 | 2023-04-07 | 芯盟科技有限公司 | 半导体结构及其制作方法、存储器系统 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19620625C1 (de) * | 1996-05-22 | 1997-10-23 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
| CN1758427A (zh) * | 2004-06-30 | 2006-04-12 | 台湾积体电路制造股份有限公司 | 具有嵌入式电容的半导体元件基材 |
| US7180115B1 (en) * | 1999-11-15 | 2007-02-20 | Infineon Technologies Ag | DRAM cell structure with tunnel barrier |
| CN101090117A (zh) * | 2006-06-12 | 2007-12-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器件及其制造方法 |
| CN101404285A (zh) * | 2007-10-01 | 2009-04-08 | 北极光股份有限公司 | 动态随机存取存储器元件包 |
| CN109155310A (zh) * | 2016-08-31 | 2019-01-04 | 美光科技公司 | 存储器单元及存储器阵列 |
| CN109155312A (zh) * | 2016-08-31 | 2019-01-04 | 美光科技公司 | 存储器单元及存储器阵列 |
| CN112133828A (zh) * | 2019-06-24 | 2020-12-25 | 长鑫存储技术有限公司 | 电容器及其形成方法、存储单元及存储器 |
| CN112436007A (zh) * | 2020-11-23 | 2021-03-02 | 福建省晋华集成电路有限公司 | 半导体器件及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7223669B2 (en) * | 2004-06-16 | 2007-05-29 | International Business Machines Corporation | Structure and method for collar self-aligned to buried plate |
| TW201007930A (en) * | 2008-08-07 | 2010-02-16 | Nanya Technology Corp | Dynamic random access memory structure, array thereof, and method of making the same |
| KR20140017272A (ko) * | 2012-07-31 | 2014-02-11 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
| US11462541B2 (en) * | 2018-12-17 | 2022-10-04 | Intel Corporation | Memory cells based on vertical thin-film transistors |
| CN113078116B (zh) * | 2021-03-29 | 2024-01-23 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
-
2021
- 2021-03-29 CN CN202110332437.5A patent/CN113078116B/zh active Active
- 2021-09-24 WO PCT/CN2021/120258 patent/WO2022205807A1/zh active Application Filing
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19620625C1 (de) * | 1996-05-22 | 1997-10-23 | Siemens Ag | DRAM-Zellenanordnung und Verfahren zu deren Herstellung |
| US7180115B1 (en) * | 1999-11-15 | 2007-02-20 | Infineon Technologies Ag | DRAM cell structure with tunnel barrier |
| CN1758427A (zh) * | 2004-06-30 | 2006-04-12 | 台湾积体电路制造股份有限公司 | 具有嵌入式电容的半导体元件基材 |
| CN101090117A (zh) * | 2006-06-12 | 2007-12-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体存储器件及其制造方法 |
| CN101404285A (zh) * | 2007-10-01 | 2009-04-08 | 北极光股份有限公司 | 动态随机存取存储器元件包 |
| CN109155310A (zh) * | 2016-08-31 | 2019-01-04 | 美光科技公司 | 存储器单元及存储器阵列 |
| CN109155312A (zh) * | 2016-08-31 | 2019-01-04 | 美光科技公司 | 存储器单元及存储器阵列 |
| CN112133828A (zh) * | 2019-06-24 | 2020-12-25 | 长鑫存储技术有限公司 | 电容器及其形成方法、存储单元及存储器 |
| CN112436007A (zh) * | 2020-11-23 | 2021-03-02 | 福建省晋华集成电路有限公司 | 半导体器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022205807A1 (zh) | 2022-10-06 |
| CN113078116A (zh) | 2021-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113078116B (zh) | 半导体结构的制备方法及半导体结构 | |
| TWI768783B (zh) | 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法 | |
| CN110957319A (zh) | 集成电路存储器及其形成方法、半导体集成电路器件 | |
| CN208127209U (zh) | 集成电路存储器及半导体集成电路器件 | |
| US10885956B2 (en) | Dynamic random access memory array, semiconductor layout structure and fabrication method thereof | |
| CN1848436A (zh) | 具有堆叠的去耦电容器的半导体器件 | |
| CN109427787A (zh) | 半导体存储装置 | |
| CN109216360B (zh) | 半导体存储装置 | |
| WO2024046021A1 (zh) | 半导体结构及其制作方法 | |
| US11469181B2 (en) | Memory device with air gaps for reducing capacitive coupling | |
| CN217522007U (zh) | 半导体存储装置 | |
| WO2023206669A1 (zh) | 半导体结构及半导体结构的制作方法 | |
| US11690223B2 (en) | 3D memory device and manufacturing method thereof | |
| US11469233B2 (en) | Method for preparing a memory device with air gaps for reducing capacitive coupling | |
| CN116261323A (zh) | 动态存储器及其制作方法、存储装置 | |
| JP3359644B2 (ja) | 集積半導体メモリ装置の製造方法 | |
| CN215933602U (zh) | 半导体装置 | |
| CN220108613U (zh) | 半导体存储器 | |
| CN219459675U (zh) | 一种半导体结构 | |
| CN113764419B (zh) | 半导体装置及其形成方法 | |
| CN218920890U (zh) | 半导体器件 | |
| US20230225110A1 (en) | Semiconductor structure and manufacturing method thereof | |
| TWI763278B (zh) | 三維記憶體元件及其製造方法 | |
| WO2023130577A1 (zh) | 半导体结构及其制造方法 | |
| CN114975450A (zh) | 半导体存储装置及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |