CN112133828A - 电容器及其形成方法、存储单元及存储器 - Google Patents

电容器及其形成方法、存储单元及存储器 Download PDF

Info

Publication number
CN112133828A
CN112133828A CN201910551449.XA CN201910551449A CN112133828A CN 112133828 A CN112133828 A CN 112133828A CN 201910551449 A CN201910551449 A CN 201910551449A CN 112133828 A CN112133828 A CN 112133828A
Authority
CN
China
Prior art keywords
layer
dielectric layer
capacitor
leakage current
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910551449.XA
Other languages
English (en)
Inventor
吴秀菊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910551449.XA priority Critical patent/CN112133828A/zh
Publication of CN112133828A publication Critical patent/CN112133828A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种电容器及其形成方法、存储单元及存储器，所述电容器包括：下电极；上电极；位于所述下电极与所述上电极之间的电容介电层，所述电容介电层包括主介电层、位于所述主介电层与所述上电极之间的牺牲层。所述电容器的性能得到提高。

Description

电容器及其形成方法、存储单元及存储器
技术领域
本发明涉及半导体技术领域，尤其涉及一种电容器及其形成方法、存储单元及存储器。
背景技术
电容器是半导体集成电路中的重要器件，电容器的性能对于半导体集成电路有重要影响。随着尺寸微缩，使用高介电常数材料取代传统的SiO2材料作为介电层，不仅可以维持足够的驱动电流，还可以在保持相同等效氧化层厚度(equivalent oxide thickness,EOT)的情况下，增加介电层的实际物理厚度，能够有效抑制量子隧穿效应。
电容器在存储器中作为电荷存储器件，对电容器的高电容值以及低漏电流有更高的要求。随着存储器尺寸不断的缩小，现有的高介电常数材料，例如ZrOx、AlOx等，以及现有的高介电常数材料的堆迭方式，例如ZrOx-AlOx-ZrOx，已无法满足目前存储器对高电容值与低漏电流的要求。
如何进一步在提高电容值的同时降低漏电流，是目前亟待解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种电容器及其形成方法、存储单元及存储器，在形成高电容值的基础上，降低漏电流。
为了解决上述问题，本发明提供了一种电容器，包括：下电极；上电极；位于所述下电极与所述上电极之间的电容介电层，所述电容介电层包括主介电层、位于所述主介电层与所述上电极之间的牺牲层。
可选的，所述电容介电层还包括位于所述主介电层与所述上电极之间的漏电流阻挡层。
可选的，所述牺牲层的材料为含氧高K介电材料。
可选的，所述牺牲层的材料包括氧化锆、氧化钛、氧化镧、氧化铪以及氧化钽中的至少一种。
可选的，所述漏电流阻挡层的材料的禁带宽度大于或等于所述主介电层的材料的禁带宽度。
可选的，所述漏电流阻挡层的材料包括氧化铝、氧化镁及二氧化硅中的至少一种。
可选的，所述牺牲层位于所述漏电流阻挡层和上电极之间。
可选的，所述牺牲层的厚度小于1nm，所述漏电阻挡层的厚度小于1nm。
可选的，所述主介电层包括依次堆叠的氧化锆层、氧化铝层和氧化锆层。
本发明的技术方案还提供一种电容器的形成方法，包括：形成下电极；在所述下电极表面形成电容介电层，所述电容介电层包括位于所述下电极表面的主介电层、位于所述主介电层表面的牺牲层；在所述电容介电层表面形成上电极。
可选的，所述在所述下电极表面形成电容介电层，包括：采用化学气相沉积工艺或原子层沉积工艺在所述下电极表面形成电容介电层。
可选的，所述在所述下电极表面形成电容介电层，包括：在所述主介电层表面形成漏电流阻挡层；在所述漏电流阻挡层表面形成所述牺牲层。
可选的，所述漏电流阻挡层的材料的禁带宽度大于或等于所述主介电层的材料的禁带宽度。
可选的，所述主介电层包括依次堆叠的氧化锆层、氧化铝层和氧化锆层；所述漏电流阻挡层的材料包括氧化铝、氧化镁及二氧化硅中的至少一种；所述牺牲层的材料为含氧高k介电材料。
本发明的技术方案还包括一种存储单元，包括：上述任一项所述的电容器。
可选的，还包括：基底，所述基底内形成有具有源极区和漏极区的晶体管，所述基底内还形成有连接所述源极区或所述漏极区的电接触部，所述基底暴露出所述电接触部的表面，所述电容器的下电极通过所述电接触部与所述源极区或所述漏极区连接。
可选的，所述下电极的纵截面为U形，所述下电极的U形底部与所述电接触部接触。
本发明的技术方案还提供一种存储器，包括：由多个上述的存储单元形成的存储阵列。
可选的，所述存储器包括DRAM。
本发明的电容器的电容介电层包括位于主介电层和上电极之间的牺牲层，能够替代所述主介电层被活性离子攻击，从而保护主介电层不受活性离子影响，进而降低漏电流，提高电容器的电容值；并且，所述电容器还包括位于主介电层与上电极之间的漏电流阻挡层，从而阻挡电容器的上电极与主介电层之间的漏电流通道，降低电容器的漏电流，使得具有上述电容器的DRAM单元以及存储器的性能也得到提高。
附图说明
图1至图3为本发明一具体实施方式的电容器的形成结构示意图；
图4为本发明另一具体实施方式的电容器的结构示意图；
图5A至图7为本发明一电容器的形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的电容器及其形成方法、存储单元及存储器的具体实施方式做详细说明。
请参考图1至图3，为本发明一具体实施方式的电容器的形成过程的结构示意图。
请参考图1，形成下电极101。
所述下电极101采用导电材料，例如可以为多晶硅，还可以包括但不限于Ti、Co、TiN、TiW、W、TiAl、TiAlN等金属材料及它们的组合。在所述电容器应用于DRAM(DynamicRandom Access Memory，动态随机存取存储器)时，所述下电极101优选采用金属材料。该具体实施方式中，所述下电极101的材料为TiN。
请参考图2，在所述下电极101表面形成电容介电层102，所述电容介电层102包括位于所述下电极101面的主介电层1021、位于所述主介电层1021表面的漏电流阻挡层1022、位于所述漏电流阻挡层1022表面的牺牲层1023。
可以采用化学气相沉积工艺、原子层沉积工艺形成所述电容介电层，包括依次形成所述主介电层1021、漏电流阻挡层1022以及牺牲层1023。
所述主介电层1021的厚度远大于所述漏电流阻挡层1022、牺牲层1023的厚度，决定了整个电容器的电容值大小。在一些具体实施方式中，所述主介电层1021的厚度可以为3nm～10nm。所述主介电层1021通常采用具有较高介电常数的材料，例如氧化锆、氧化铝、氧化铪等高K介质材料中的至少一种。在该具体实施方式中，所述主介电层1021包括依次堆叠的氧化锆层1021a、氧化铝层1021b和氧化锆层1021c，其中，氧化锆层1021a和1021c的K值较高但漏电率也高，而氧化铝层1021b的K值虽然低，但是漏电率低，因此采用堆叠结构的主介电层1021既能获得高K值又能降低漏电率。在其他具体实施方式中，所述主介电层1021还可以采用其他介电材料。可以采用化学气相沉积工艺依次形成所述氧化锆层1021a、氧化铝层1021b和氧化锆层1021c。考虑到热处理过程对材料结晶性能的影响，通常靠近下电极101的氧化锆层1021a的厚度较大。厚度不同，氧化锆层的结晶性能是不同的，而结晶性能会影响到K值和漏电率，因此可以合理调整氧化锆层1021a和1021c的厚度，以尽量提高K值以及降低漏电率。在一些具体实施方式中，所述氧化锆层1021a的厚度可以为2nm～5nm，所述氧化铝层1021b的厚度可以为小于1nm，所述氧化锆层1021c的厚度可以为1nm～4nm。漏电流阻挡层1022和牺牲层1023的厚度可以为小于1nm。
所述漏电流阻挡层1022采用高禁带宽度的材料，从而使得所述上电极103与所述主介电层1021之间不易出现自由载流子，从而阻挡电容器的上电极103与主介电层1021之间的漏电流通道，降低电容器的漏电流。较佳的，所述漏电流阻挡层1022的材料的禁带宽度大于或等于所述主介电层1021的材料的禁带宽度。
该具体实施方式中，所述漏电流阻挡层1022的材料为氧化铝。在其他具体实施方式中，所述漏电流阻挡层1022的材料还可以为氧化铝、氧化镁以及二氧化硅中的至少一种。所述漏电流阻挡层1022可以为单层结构，也可以为两层或两层以上不同材料层所组成的叠层结构。
所述漏电流阻挡层1022对于漏电流的阻挡效果与厚度无关，为了依旧能够通过主介电层1021控制电容器的电容值，避免所述漏电流阻挡层1022对电容值造成较大影响，需要对漏电流阻挡层1022的厚度进行控制。在一些具体实施方式中，所述漏电流阻挡层1022的厚度小于1nm。可以采用原子层沉积工艺形成所述漏电流阻挡层1022，从而能够校准确的控制所述漏电流阻挡层1022的厚度。
该具体实施方式中，在所述漏电流阻挡层1022的表面形成所述牺牲层1023，在其他具体实施方式中，所述牺牲层1023还可以形成于所述主介电层1021表面，然后再在所述牺牲层1023表面形成所述漏电流阻挡层1022。在其他具体实施方式中，还可以不形成所述牺牲层。
所述牺牲层1023用于阻挡后续形成上电极的过程中，产生的离子对于主介电层1021的攻击。通常所述主介电层1021的材料均含有非金属离子，例如氧离子。上电极103的材料包括但不限于TiN、TaN和Pt，上电极形成过程中容易产生活性离子副产物，所述活性离子通常活性很高或者更易与主介电层1021内其他原子结合，例如与金属离子结合。所述主介电层1021容易受到所述活性离子的攻击，使得主介电层1021内的非金属离子被所述活性离子所取代，从而导致所述主介电层1021原子结构发生变化，进而造成漏电流增加，同时也会导致主介电层1021的介电常数下降，电容器的电容值下降。
所述牺牲层1023用于充当被形成上电极103的副产物所攻击的材料层，由于牺牲层1023更靠近所述上电极，更易被上电极的副产物活性离子所攻击，从而将所述活性离子提前耗尽，使得主介电层1021不再受到攻击，从而进一步降低漏电流。
所述牺牲层1023的材料可以选择介电常数较高的材料，特别是含氧的高K介电材料，例如氧化钛、氧化镧、氧化铪以及氧化钽中的至少一种。所述牺牲层1023容易受到活性离子的攻击。并且，还要求所述牺牲层1023在形成过程中不会产生能够对主介电层1021进行攻击的活性离子。在该具体实施方式中，所述牺牲层1023的材料为氧化钛，与后续形成的上电极之间具有更高的粘合性。通常采用TiH2与含氧气体反应，形成TiO2，反应过程中不会产生活性离子。
为了避免所述牺牲层1023对电容器的电容值造成影响，需要控制所述牺牲层1023的厚度。在一些具体实施方式中，所述牺牲层1023的厚度小于1nm，可以采用原子层沉积工艺形成所述牺牲层1023，从而能够校准确的控制所述牺牲层1023的厚度。
请参考图3，在所述牺牲层1023表面形成上电极103。
该具体实施方式中，所述上电极103的材料为TiN，可以采用化学气相沉积工艺、原子层沉积工艺、SFD(Sequential Flow Deposition)沉积工艺或者ASFD(AdvancedSequential Flow Deposition)沉积工艺等形成所述上电极103，反应过程均采用TiCl4和NH3反应形成TiN，反应过程中产生活性离子Cl离子。主介电层1021中的氧化锆层中的锆离子更易与Cl离子结合，因而所述主介电层1021容易受到Cl离子攻击，Cl离子取代氧化锆层中的锆离子。
该具体实施方式中，所述牺牲层1023的材料为氧化钛，所述牺牲层1023替代主介电层1021被所述Cl离子攻击，从而保护所述主介电层1021不受影响。
上述具体实施方式中的电容器的形成方法，在电容介电层中形成位于主介电层与上电极之间的牺牲层，能够替代所述主介电层被活性离子攻击，从而保护主介电层不受活性离子影响，进而降低漏电流，提高电容器的电容值。
进一步还形成漏电流阻挡层，从而阻挡电容器的上电极与主介电层之间的漏电流通道，降低电容器的漏电流。
请参考图4，为本发明另一具体实施方式形成的电容器的结构示意图。
该具体实施方式中，在下电极101表面依次形成主介电层1021、牺牲层1023以及上电极103，所述主介电层1021、牺牲层1023以及上电极103构成电容介电层102’，所述主介电层1021、牺牲层1023以及上电极103的具体形成方法请参考上述具体实施方式，在此不再赘述。该方法在主介电层1021与上电极103之间形成牺牲层1023，所述牺牲层1023能够替代所述主介电层1021被活性离子攻击，从而保护主介电层不受活性离子影响，进而降低漏电流，提高电容器的电容值。
本发明的具体实施方式还提供一种采用上述方法形成的电容器。
请参考图3，为本发明一具体实施方式的电容器的结构示意图。
所述电容器包括下电极101、上电极103以及位于所述下电极与所述上电极之间的电容介电层102。
所述下电极101和上电极103均采用导电材料，例如可以为多晶硅，还可已包括但不限于Ti、Co、TiN、TiW、W、TiAl、TiAlN等金属材料及它们的组合。在所述电容器应用于DRAM存储器时，所述下电极101和上电极103优选采用金属材料。
所述电容介电层102包括主介电层1021、位于所述主介电层1021与所述上电极103之间的漏电流阻挡层1022。
所述主介电层1021的厚度远大于所述漏电流阻挡层1022的厚度，决定了整个电容器的电容值大小。所述主介电层1021通常采用具有较高介电常数的材料，例如氧化锆、氧化铝中的至少一种。在该具体实施方式中，所述介质成1021包括依次堆叠的氧化锆层1021a、氧化铝层1021b和氧化锆层1021c。在其他具体实施方式中，所述主介电层1021还可以采用其他介电材料。
所述漏电流阻挡层1022采用高禁带宽度的材料，从而使得所述上电极103与所述主介电层1021之间不易出现自由载流子，从而阻挡电容器的上电极103与主介电层1021之间的漏电流通道，降低电容器的漏电流。较佳的，所述漏电流阻挡层1022的禁带宽度大于或等于所述主介电层1021的禁带宽度。
该具体实施方式中，所述漏电流阻挡层1022的材料为氧化铝。在其他具体实施方式中，所述漏电流阻挡层1022的材料还可以包括氧化铝、氧化镁及二氧化硅中的至少一种。所述漏电流阻挡层1022可以为单层结构，也可以为两层或两层以上不同材料层所组成的叠层结构。
所述漏电流阻挡层1022对于漏电流的阻挡效果与厚度无关，为了依旧能够通过主介电层1021控制电容器的电容值，避免所述漏电流阻挡层1022对电容值造成较大影响，需要对漏电流阻挡层1022的厚度进行控制。在一些具体实施方式中，所述漏电流阻挡层1022的厚度小于1nm。
该具体实施方式中，所述电容介电层102还包括位于所述主介电层1021与所述上电极103之间的牺牲层1023。所述牺牲层1023位于所述漏电流阻挡层1022和上电极103之间。在其他具体实施方式中，所述牺牲层1023还可以位于所述主介电层1021与所述漏电流阻挡层1022之间。
所述牺牲层1023用于阻挡上电极103形成过程中，产生的离子对于主介电层1021的攻击。通常所述主介电层1021的材料均含有非金属离子，例如氧离子。而上电极103形成过程中容易产生活性离子副产物，所述活性离子通常活性很高或者更易与主介电层1021内其他原子结合，例如与金属离子结合。所述主介电层1021容易受到所述活性离子的攻击，使得主介电层1021内的非金属离子被所述活性离子所取代，从而导致所述主介电层1021原子结构发生变化，进而造成漏电流增加，同时也会导致主介电层1021的介电常数下降，电容器的电容值下降。
所述牺牲层1023用于充当被形成上电极103的副产物所攻击的材料层，由于牺牲层1023更靠近所述上电极103，更易被上电极103的副产物活性离子所攻击，从而将所述活性子提前耗尽，使得主介电层1021不再受到攻击，从而进一步降低漏电流。
该具体实施方式中，所述上电极103的材料为TiN，通常采用化学气相沉积工艺、原子层沉积工艺、SFD(Sequential Flow Deposition)沉积工艺或者ASFD(AdvancedSequential Flow Deposition)沉积工艺等，反应过程均采用TiCl4和NH3反应形成TiN，反应过程中产生活性离子Cl离子。主介电层1021中的氧化锆层中的锆离子更易与Cl离子结合，因而所述主介电层1021容易受到Cl离子攻击，Cl离子取代氧化锆层中的锆离子。
所述牺牲层1023的材料可以选择介电常数较高的材料，特别是含氧的高K介电材料，例如氧化钛、氧化镧、氧化铪以及氧化钽中的至少一种。所述牺牲层1023容易受到活性离子的攻击。该具体实施方式中，所述牺牲层1023的材料为氧化钛，所述牺牲层1023替代主介电层1021被所述Cl离子攻击，从而保护所述主介电层1021不受影响。
并且，还要求所述牺牲层1023在形成过程中不会产生能够对主介电层1021进行攻击的活性离子。在该具体实施方式中，所述牺牲层1023的材料为氧化钛，通常采用TiH 2与含氧气体反应，形成TiO2，反应过程中不会产生活性离子。
为了避免所述牺牲层1023对电容器的电容值造成影响，需要控制所述牺牲层1023的厚度。在一些具体实施方式中，所述牺牲层1023的厚度小于1nm。较佳的，所述漏电流阻挡层1022和所述牺牲层1023的总厚度小于1nm。
在其他具体实施方式中，所述电容器也可以仅包括漏电流阻挡层1022，而无需形成所述牺牲层1023。
上述具体实施方式的电容器的电容介电层包括位于主介电层和上电极之间的漏电流阻挡层，从而阻挡电容器的上电极与主介电层之间的漏电流通道，降低电容器的漏电流。并且，所述电容器还包括位于主介电层与上电极之间的牺牲层，能够替代所述主介电层被活性离子攻击，从而保护主介电层不受活性离子影响，进而降低漏电流，提高电容器的电容值。
请参考图4，为本发明另一具体实施方式的电容器的结构示意图。该具体实施方式中，所述电容器的下电极101与上电极103之间的电容介电层102’包括主介电层1021以及牺牲层1023。所述牺牲层1023，能够替代所述主介电层1021被活性离子攻击，从而保护主介电层1021不受活性离子影响，进而降低漏电流，提高电容器的电容值。
本发明的具体实施方式还提供一种存储单元。所述存储单元可以包括上述具体实施方式中所述电容器，所述电容器的漏电流降低、电容值提高，从而使得所述存储单元的性能提高。所述存储单元可以为DRAM单元，所述存储单元具体包括：具有源极区和漏极区的晶体管，所述晶体管设置在所述衬底内，所述衬底表面形成有连接所述源极区和所述漏极区的电接触部，所述电容器的下电极通过所述电接触部与所述源极区或所述漏极区接触。
本发明的具体实施方式还提供一种存储器，包括上述多个存储单元构成的存储阵列。所述存储器包括DRAM。
请参考图5A至图7，为本发明一具体实施方式的电容器的形成过程的结构示意图。
请参考图5A和图5B，提供基底400，所述基底400包括衬底以及覆盖所述衬底的介质层，所述衬底内形成有多个具有漏极区和源极区的晶体管，所述晶体管阵列排列；所述介质层内形成有电接触部401，所述介质层暴露出电接触部401的表面；所述电接触部401与所述晶体管的源极区和/或漏极区连接。图5B为沿图5A中割线AA’的剖面示意图。
所述基底400表面形成有若干阵列排列的下电极420，所述下电极420为顶部具有开口的圆筒形，所述下电极420在垂直于基底400方向的剖面形状为U形。每个电容器对应的所述下电极420与所述电接触部401连接，通过所述电接触401电连接至所述电容器对应的晶体管。
所述基底400上还形成有支撑结构410，所述支撑结构410包括至少两层的支撑层，用于支撑所述下电极420，避免所述下电极420的侧壁发生倒塌。所述支撑结构410包括第一支撑层411、第二支撑层412以及第三支撑层413。所述第三支撑层413位于所述下电极420的顶部开口外围，所述第二支撑层412位于所述下电极420的中部外围，所述第一支撑层411形成于所述基底400表面且位于所述下电极420的底部外围。
所述下电极420以及支撑结构410的形成方法包括：在基底400表面依次形成交替层叠的支撑层和间隔层，具体包括：形成于所述基底400表面的第一支撑层411、位于所述第一支撑层411表面的第一间隔层、位于所述第一间隔层表面的第二支撑层412、位于所述第二支撑层412表面的第二间隔层以及位于所述第二间隔层表面的第三支撑层413。在其他具体实施例中，还可以增加支撑层和牺牲层的层数，从而提高电容器的高度，进一步提高电容器的电容值。也可以适当减少支撑层的层数，例如仅包括所述第一支撑层和第二支撑层。
然后，形成贯穿所述间隔层和支撑层，暴露出所述电接触部401的电容孔430；形成覆盖所述电容孔430侧壁的下电极420；再刻蚀所述支撑层和间隔层至第一支撑层411表面，形成至少暴露出部分间隔层的开口440，所述开口440的位置请参考图5A；沿所述开口440去除所述第一牺牲层、第二牺牲层，暴露出下电极420的部分侧壁。
在一个具体实施方式中，所述间隔层和支撑层分别采用氧化硅和氮化硅，在去除各间隔层时，可以采用湿法刻蚀工艺，采用的刻蚀溶液包括氢氟酸溶液，所述间隔层的腐蚀速率远远大于所述支撑层的腐蚀速率，当所述第一间隔层和第二间隔层被完全去除时，所述第一支撑层411、第二支撑层412以及第三支撑层413几乎被完全保留。
该具体实施方式中，每三个电容器的下电极420之间形成一开口440，也可以在更多或更少个电容器的下电极420之间形成一开口440。图5A中仅示出了部分开口440的位置；在其他具体实施方式中，也可以适当增加或减少所述开口440的数量。
图5B中，由于其中两个相邻的下电极420之间形成有开口440，因此，该剖面上，开口440位置处的第三支撑层413和第二支撑层412被去除，而在开口440以外区域，相邻的下电极420之间均形成有第三支撑层413和第二支撑层412。
请参考图6，在所述下电极420内外表面依次形成电容介电层421和上电极422。
所述电容介电层421的形成方法及结构请参考前述具体实施方式中的电容介电层102(请参考图3)或电容介电层102’(请参考图4)，在此不再赘述。
述电容介电层421还覆盖所述第一支撑层411、第二支撑层412以及第三支撑层413的表面。
请参考图7，在所述上电极422表面形成导电填充层501以及层间介质层502。
所述导电填充层501可以为掺杂锗硅层、掺杂多晶硅层等。该具体实施方式中，所述导电填充层501包括位于所述上电极422表面的硼掺杂锗硅层以及覆盖所述硼掺杂锗硅层的硼掺杂多晶硅层。所述导电填充层填充所述上电极422之间的间隙。
可以通过平坦化工艺，对所述层间介质层502进行平坦化处理，所述层间介质层502可以对下方的存储单元起到保护作用，后续还可以在所述层间介质层502内形成连接所述上电极422的电连接结构。
请参考图7，为本发明一具体是实施方式的存储器的结构示意图。
所述存储器包括基底400、位于所述基底400上阵列排列的多个电容器。
所述基底400内包括衬底以及覆盖所述衬底的介质层，所述衬底内形成有多个具有漏极区和源极区的晶体管，所述晶体管阵列排列；所述介质层内形成有电接触部401，所述介质层暴露出电接触部401的表面；所述电接触部401与所述晶体管的源极区和/或漏极区连接。
所述电容器包括下电极420、覆盖所述下电极420表面的电容介电层421以及覆盖所述电容介电层421表面的上电极422。
所述下电极420为顶部具有开口的圆筒形，所述下电极420在垂直于基底400方向的剖面形状为U形。每个存储单元对应的所述下电极420与所述电接触部401连接，通过所述电接触401电连接至所述存储单元对应的晶体管。
所述基底400上还形成有支撑结构410，所述支撑结构410包括至少两层的支撑层，用于支撑所述下电极420，避免所述下电极420的侧壁发生倒塌。所述支撑结构410包括第一支撑层411、第二支撑层412以及第三支撑层413。所述第三支撑层413位于所述下电极420的顶部开口外围，所述第二支撑层412位于所述下电极420的中部外围，所述第一支撑层411形成于所述基底400表面且位于所述下电极420的底部外围。
所述电容介电层421包括主介电层，以及位于所述主介电层与所述上电极422之间的漏电流阻挡层和牺牲层，具体请参考前述具体实施方式中的电容介电层102(请参考图3、图4)的具体描述。所述漏电流阻挡层能够降低上电极422与下电极420之间的漏电流，所述牺牲层能够保护所述主介电层不被形成上电极422过程中产生的活性离子攻击，从而提高这个电容器的电容值，降低漏电流。
在其他具体实施方式中，所述电容介电层421内也可以仅形成所述牺牲层或仅形成所述漏电流阻挡层。
上述存储器的存储阵列内的电容器的漏电流降低、电容值提高，从而使得所述存储器的性能提高。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (19)

1.一种电容器，其特征在于，包括：
下电极；
上电极；
位于所述下电极与所述上电极之间的电容介电层，所述电容介电层包括主介电层、位于所述主介电层与所述上电极之间的牺牲层。
2.根据权利要求1所述的电容器，其特征在于，所述电容介电层还包括位于所述主介电层与所述上电极之间的漏电流阻挡层。
3.根据权利要求1所述的电容器，其特征在于，所述牺牲层的材料为含氧高K介电材料。
4.根据权利要求1所述的电容器，其特征在于，所述牺牲层的材料包括氧化锆、氧化钛、氧化镧、氧化铪以及氧化钽中的至少一种。
5.根据权利要求2所述的电容器，其特征在于，所述漏电流阻挡层的材料的禁带宽度大于或等于所述主介电层的材料的禁带宽度。
6.根据权利要求2所述的电容器，其特征在于，所述漏电流阻挡层的材料包括氧化铝、氧化镁及二氧化硅中的至少一种。
7.根据权利要求2所述的电容器，其特征在于，所述牺牲层位于所述漏电流阻挡层和上电极之间。
8.根据权利要求2所述的电容器，其特征在于，所述牺牲层的厚度小于1nm，所述漏电阻挡层的厚度小于1nm。
9.根据权利要求1所述的电容器，其特征在于，所述主介电层包括依次堆叠的氧化锆层、氧化铝层和氧化锆层。
10.一种电容器的形成方法，其特征在于，包括：
形成下电极；
在所述下电极表面形成电容介电层，所述电容介电层包括位于所述下电极表面的主介电层、位于所述主介电层表面的牺牲层；
在所述电容介电层表面形成上电极。
11.根据权利要求10所述的电容器的形成方法，其特征在于，所述在所述下电极表面形成电容介电层，包括：采用化学气相沉积工艺或原子层沉积工艺在所述下电极表面形成电容介电层。
12.根据权利要求10所述的电容器的形成方法，其特征在于，所述在所述下电极表面形成电容介电层，包括：在所述主介电层表面形成漏电流阻挡层；在所述漏电流阻挡层表面形成所述牺牲层。
13.根据权利要求10所述的电容器的形成方法，其特征在于，所述漏电流阻挡层的材料的禁带宽度大于或等于所述主介电层的材料的禁带宽度。
14.根据权利要求12所述的电容器的形成方法，其特征在于，所述主介电层包括依次堆叠的氧化锆层、氧化铝层和氧化锆层；所述漏电流阻挡层的材料包括氧化铝、氧化镁及二氧化硅中的至少一种；所述牺牲层的材料为含氧高k介电材料。
15.一种存储单元，其特征在于，包括：
如权利要求1至9中任一项所述的电容器。
16.根据权利要求15所述的存储单元，其特征在于，还包括：
基底；
所述基底内形成有具有源极区和漏极区的晶体管；
所述基底内还形成有连接所述源极区或所述漏极区的电接触部，所述基底暴露出所述电接触部的表面，所述电容器的下电极通过所述电接触部与所述源极区或所述漏极区连接。
17.根据权利要求16所述的存储单元，其特征在于，所述下电极的纵截面为U形，所述下电极的U形底部与所述电接触部接触。
18.一种存储器，其特征在于，包括：由多个如权利要求16所述的存储单元形成的存储阵列。
19.根据权利要求18所述的存储器，其特征在于，所述存储器包括DRAM。
CN201910551449.XA 2019-06-24 2019-06-24 电容器及其形成方法、存储单元及存储器 Pending CN112133828A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910551449.XA CN112133828A (zh) 2019-06-24 2019-06-24 电容器及其形成方法、存储单元及存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910551449.XA CN112133828A (zh) 2019-06-24 2019-06-24 电容器及其形成方法、存储单元及存储器

Publications (1)

Publication Number Publication Date
CN112133828A true CN112133828A (zh) 2020-12-25

Family

ID=73849752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910551449.XA Pending CN112133828A (zh) 2019-06-24 2019-06-24 电容器及其形成方法、存储单元及存储器

Country Status (1)

Country Link
CN (1) CN112133828A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078116A (zh) * 2021-03-29 2021-07-06 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
CN113745227A (zh) * 2021-09-08 2021-12-03 福建省晋华集成电路有限公司 半导体存储装置及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078116A (zh) * 2021-03-29 2021-07-06 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
CN113078116B (zh) * 2021-03-29 2024-01-23 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
CN113745227A (zh) * 2021-09-08 2021-12-03 福建省晋华集成电路有限公司 半导体存储装置及其形成方法
CN113745227B (zh) * 2021-09-08 2023-07-07 福建省晋华集成电路有限公司 半导体存储装置及其形成方法

Similar Documents

Publication Publication Date Title
US9412665B2 (en) Semiconductor device and method of fabricating the same
US10910383B2 (en) Semiconductor device and method for fabricating the same
US11329046B2 (en) Memory device and method for fabricating the same
US10522755B2 (en) Resistive memory and method of fabricating the same
KR100456697B1 (ko) 반도체 장치의 캐패시터 및 그 제조방법
US8575680B2 (en) Semiconductor device having air gap and method of fabricating the same
US10096654B2 (en) Three-dimensional resistive random access memory containing self-aligned memory elements
JP2008166360A (ja) 半導体集積回路装置
US11769816B2 (en) Ferroelectric assemblies and methods of forming ferroelectric assemblies
US11488958B2 (en) Semiconductor device electrodes including fluorine
CN112133828A (zh) 电容器及其形成方法、存储单元及存储器
EP3836192A1 (en) Film structure including hafnium oxide, electronic device including the same, and method of manufacturing the same
CN209993622U (zh) 电容器、存储单元及存储器
US11854979B2 (en) Semiconductor device
CN114725070A (zh) 半导体器件及其制造方法
TWI810029B (zh) 半導體結構
US11973106B2 (en) Semiconductor device and method for manufacturing the same
US20220406735A1 (en) Semiconductor device and method for manufacturing same
US20240164084A1 (en) Semiconductor device
US20230113319A1 (en) Semiconductor device including contact plug
US20230223428A1 (en) Semiconductor structure and manufacturing method thereof
US20220359643A1 (en) Semiconductor device and method for fabricating the same
US20240032276A1 (en) Semiconductor device
US20230389298A1 (en) Semiconductor structure and manufacturing method thereof
KR20230056990A (ko) 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination