CN113745227A - 半导体存储装置及其形成方法 - Google Patents

半导体存储装置及其形成方法 Download PDF

Info

Publication number
CN113745227A
CN113745227A CN202111051859.1A CN202111051859A CN113745227A CN 113745227 A CN113745227 A CN 113745227A CN 202111051859 A CN202111051859 A CN 202111051859A CN 113745227 A CN113745227 A CN 113745227A
Authority
CN
China
Prior art keywords
aluminum
layer
capacitor dielectric
electrode layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111051859.1A
Other languages
English (en)
Other versions
CN113745227B (zh
Inventor
陈敏腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN202111051859.1A priority Critical patent/CN113745227B/zh
Publication of CN113745227A publication Critical patent/CN113745227A/zh
Priority to US17/673,826 priority patent/US20230073903A1/en
Application granted granted Critical
Publication of CN113745227B publication Critical patent/CN113745227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了半导体存储装置及其形成方法，其包括衬底以及电容器。电容器设置在衬底上并包括由下而上依序堆叠的底电极层、电容介电层、以及顶电极层，以及第一含铝隔绝层。第一含铝隔绝层包括氮化铝钛或氮氧化铝，直接接触设置电容介电层并位在底电极层以及顶电极层之间。藉此，本发明的半导体存储装置可有效改善漏电流问题。

Description

半导体存储装置及其形成方法
技术领域
本发明涉及一种半导体存储装置及其形成方法，尤其是涉及一种具有电容器的半导体存储装置及其形成方法。
背景技术
具有电容器(capacitor)的半导体存储装置是集成电路中的必要组件之一，在电路中具有电压调整、滤波等功能。电容器通常分为水平电容器和垂直电容器，垂直电容器是在基体中形成具有填充下电极材料的多个深槽，通过深槽的侧壁提供电容器的极板面积，从而减少电容器在集成电路中的占用面积，同时获得较大的电容。
目前，现有技术中垂直电容器的制作工艺通常包括：在深槽中填充下电极材料，形成下电极，所述下电极之间通过支撑层连接，然后在所述下电极表面依序覆盖介电层和上电极，得到多个电容，各所述电容之间通过所述支撑层相互连接。然而，随着器件尺寸的不断减小，电容器组件的设计也必须符合高集成度及高密度之要求。基于此，半导体存储装置还待进一步改良并有效提电容器组件之效能及可靠度。
发明内容
本发明之一目的在于提供一种半导体存储装置及其形成方法，系额外进行氧捕捉处理制作工艺，而在半导体存储装置的底电极层以及顶电极层之间形成可直接接触电容介电层的含铝隔绝层。借助含铝隔绝层的设置可有效改善漏电流问题并避免电容值下降。由此，本发明可在简化制作工艺的前提下，形成组件可靠度较佳的半导体存储装置，并提升其效能。
为达上述目的，本发明之一实施例提供一种半导体存储装置，其包含衬底、以及电容器。所述电容器设置在所述衬底上并包括由下而上依序堆叠的底电极层、电容介电层、以及顶电极层，以及含铝隔绝层。所述含铝隔绝层包括氮化铝钛或氮氧化铝，直接接触所述电容介电层并位在所述底电极层以及所述顶电极层之间。
为达上述目的，本发明之一实施例提供一种半导体存储装置的形成方法，其包含以下步骤。提供衬底，并于所述衬底上形成电容器。所述电容器包括由下而上依序堆叠的底电极层、电容介电层、以及顶电极层，以及含铝隔绝层。所述含铝隔绝层包括氮化铝钛或氮氧化铝，直接接触所述电容介电层并位在所述底电极层以及所述顶电极层之间。
附图说明
图1绘示本发明第一实施例中半导体存储装置的剖面示意图。
图2至图3绘示本发明优选实施例中半导体存储装置的形成方法的示意图，其中：
图2为本发明的半导体存储装置于进行表面处理制作工艺的剖面示意图；以及
图3为本发明的半导体存储装置于形成含铝隔绝层后的剖面示意图。
图4绘示本发明第二实施例中半导体存储装置的剖面示意图。
图5绘示本发明第三实施例中半导体存储装置的剖面示意图。
图6绘示本发明第四实施例中半导体存储装置的剖面示意图。
图7绘示本发明优选实施例中半导体存储装置的示意图。
其中，附图标记说明如下：
100、200、300、400、500 半导体存储装置
110 衬底
120 浅沟渠隔离
130、430 电容器
130a、430a 电容
131、431 底电极层
132、432、532 含铝隔绝层
133、431、433、533 电容介电层
133a 底面
133b 顶面
135、435 顶电极层
140 半导体层
234、334 含铝隔绝层
401 介电层
403 触点结构
405 位线
407 支撑层
532a、532b 弧状突起
T1 第一厚度
T2 第二厚度
P1 氧捕捉处理制作工艺
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的数个优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。熟习本发明所属领域的技术人员能在不脱离本发明的精神下，参考以下所举实施例，而将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。
请先参照图1，所绘示者为本发明第一实施例中半导体存储装置100的剖面示意图。半导体存储装置100包括一衬底110，例如是一硅衬底、含硅衬底(如SiC、SiGe)或硅覆绝缘(silicon-on-insulator,SOI)衬底等，衬底110内设置至少一浅沟渠隔离(shallowtrench isolation,STI)120，以在衬底110内定义出复数个有源区(active area,AA,未绘示)，进一步隔离出半导体存储装置100的存储区域(memory cell region,未绘示)及其外侧的一周边区域(periphery region,未绘示)。在一实施例中，浅沟渠隔离120的形成例如是先于衬底110进行蚀刻制作工艺，形成多个沟渠(未绘示)，再于所述沟渠中填入绝缘材料(未绘示)而形成，所述绝缘材料例如包含氧化硅(SiOx)、氮化硅(SiN)或氮氧化硅(SiON)等，但并不以此为限。
半导体存储装置100还包括电容器130，设置于衬底110上方，其中，电容器130包括至少一电容130a，可透过下方设置的存储节点焊盘(storage node pad,SN pad,未绘示)以及存储节点插塞(storage node contact,SNC,未绘示)而与半导体存储装置100的晶体管组件(未绘示)电性连接。藉此，电容130a可作为存储节点(storage node,SN)，并且可与衬底110内的所述晶体管组件共同构成半导体存储装置100的最小存储单元(memory cell)并接收来自于位线(bit line,BL,未绘示)及字线(word line,WL,未绘示)所控制的电压讯号。具体来说，电容130a包含依序堆叠的底电极层(bottom electrode)131、电容介电层133以及顶电极层135(top electrode)，如图1所示。其中，顶电极层135以及底电极层131例如包含相同的导电材料，如钨(tungsten,W)、钛(titanium,Ti)、氮化钛(titanium nitride,TiN)、钽(tantalum,Ta)、氮化钽(tantalum nitride,TaN)以及铝(aluminum,Al)等，优选地皆包含氮化钛，但不以此为限；电容介电层133例如包含高介电常数介电材质，如氧化铪(HfO2)、氧化铪硅(HfSiO4)、铪氧氮化硅(HfSiON)、氧化锌(ZrO2)、氧化钛(TiO2)、氧化锆-氧化铝-氧化锆(ZAZ)或其组合，优选地包含氧化锆-氧化铝-氧化锆，但不以此为限。
需注意的是，本实施例的电容130a还包括含铝隔绝层(aluminum-containinglayer)132，系设置于底电极层131以及顶电极层135之间并直接接触电容介电层133的底面133a。在一实施例中，含铝隔绝层132例如是透过氧捕捉(oxygen getting)的表面处理制作工艺(interface treatment)而形成，以改善电容130a漏电流的问题。优选地，含铝隔绝层132包括氮化铝钛(AlTiN)及/或氮氧化铝(AlON)，或者，含铝隔绝层132亦可选择包括复合层结构，例如包括依序堆叠的氮化铝钛层(未绘示)以及氮氧化铝层(未绘示)，但不以此为限。此外，本领域普通技术人员应可轻易理解，在本实施例的电容器130虽然仅包括单一个电容130a，但电容130a的具体数量以及设置型态并不局限于此，而可视产品需求任意调整。举例来说，在另一实施例中，亦可选择使所述电容器包括多个电容(未绘示)，或者，使各所述电容具有其他态样。
另外，电容器130的上方还可进一步设置依序堆叠半导体层140、导电层(未绘示)以及绝缘层(未绘示)等，以整体性地覆盖整个电容器130。其中，半导体层140例如包含多晶硅(polysilicon)或硅锗(silicon germanium,SiGe)等半导体材质，优选地包含掺杂硼的硅锗(B-SiGe)；所述导电层例如包含钨或铜等低阻质的金属材质；所述绝缘层例如包含氧化硅等介电材质，但不以此为限。其中，半导体层140可直接覆盖并接触下方的电容130a，或是进一步填充于多个所述电容之间的空隙(未绘示)，以保护电容器130的整体结构以及组件效能。
由此，本发明第一实施例中的半导体存储装置100可利用额外设置于电容介电层133以及底电极层131之间的含铝隔绝层132捕捉底电极层131及/或顶电极层135中扩散的氧及氯。如此，含铝隔绝层132可辅助电容介电层133的作用，以进一步改善电容130a漏电流的问题，同时避免电容值下降。由此，半导体存储装置100可具备可靠度较佳的组件，进而提升其效能。
为了使本领域普通技术人员能够实现本发明，下面进一步描述本发明的半导体存储装置100的形成方法。
请参考图2至图3，分别绘出根据本发明优选实施例中半导体存储装置100于不同制作工艺阶段的示意图。首先，请参考图2所示，提供一衬底110，接着，进行沉积以及蚀刻制作工艺，于衬底110上方形成底电极层131，底电极层131例如包含氮化钛，但不以此为限。然后，于底电极层131上进行氧捕捉处理制作工艺P1。详细来说，氧捕捉处理制作工艺P1系借助具有氧捕捉能力的成分来处理底电极层131的表面，进而捕捉底电极层131内扩散的氧及氯，以避免扩散于底电极层131内的氧及氯影响其功能。优选地，氧捕捉处理制作工艺P1例如包括铝(aluminum treatment)处理、铝等离子体处理(aluminum plasma treatment)、铝物质(aluminum species treatment)处理或含铝化合物(aluminum containingcompound)处理，其包括通入具有氧捕捉能力的气体以及铝、铝等离子体、铝物质或含铝化合物等进行反应，其中，所述铝、所述铝等离子体、所述铝物质或所述含铝化合物可与底电极层131内的氯反应而形成氯化铝(AlCl3)，进而可于高温(178℃)下挥发，而所述铝、铝等离子体、铝物质或含铝化合物则可与底电极层131内的氧反应形成氧键结，进而于底电极层131的所述表面上形成包含氮化铝钛及/或氮氧化铝的含铝隔绝层132，如图3所示。需注意的是，在一实施例中，可于进行氧捕捉处理制作工艺P1时，选择性地先通入所述铝、铝等离子体、铝物质或含铝化合物，再提供具有氧捕捉能力的所述气体，如此，即可于底电极层131的所述表面上依序形成氮化铝钛层(未绘示)以及氮氧化铝层(未绘示)，作为含铝隔绝层132的复合层结构。然而，在另一实施例中，亦可调整通入所述铝、铝等离子体、铝物质或含铝化合物以及具有氧捕捉能力的所述气体的时间点或顺序，而在底电极层131的所述表面上依序形成氮氧化铝层(未绘示)以及氮化铝钛层(未绘示)。
另需注意的是，在一优选实施例中，在进氧捕捉处理制作工艺P1之前还可选择性地先进行氢处理制作工艺(未绘示)，抑制位于上方的底电极层131后续与氧捕捉处理制作工艺P1反应的速率，使得位于上半部的含铝隔绝层132的形成速率较慢，以形成整体厚度更为均匀的含铝隔绝层132。如此，可避免含铝隔绝层132的形成因电容130a的高宽比较大而使得上、下半部的含铝隔绝层132的形成速率不同步，而造成厚度不均的问题。
此外，本领域普通技术人员应可理解，本实施例的含铝隔绝层132虽然具有如图1或图3所示的连续性膜层结构，但其具体态样并不以此为限。如前所述，含铝隔绝层132的形成源自于底电极层131的所述表面(包含TiN)、所通入的所述铝、铝等离子体、铝物质或含铝化合物、具有氧捕捉能力的所述气体以及底电极层131内扩散的氧同时进行反应，因此，当底电极层131内扩散的氧分布不均，或是部分的含铝隔绝层132与氧形成的键结不够稳固时，即会形成不连续的膜层结构(未绘示)，由此，可使得含铝隔绝层132不仅可有效改善电容130a漏电流的问题，还可有效地避免电容值下降。后续，可继续于含铝隔绝层132上方形成电容介电层133、顶电极层135以及半导体层等140，最后形成如图1所示的半导体存储装置100，其可具有组件可靠度较佳等特性，而可具备良好的组件效能。
此外，本领域普通技术人员应可轻易了解，为能满足实际产品需求的前提下，本发明的半导体存储装置及其形成方法亦可能有其它态样，而不限于前述。举例来说，前述的氧捕捉处理制作工艺亦可选择于电容介电层133形成之后再进行，或者是，于底电极层131形成之后、电容介电层133形成之前进行第一次氧捕捉处理制作工艺，形成一含铝隔绝层，再于电容介电层133形成之后、顶电极层135形成之前进行第二次氧捕捉处理制作工艺，形成另一含铝隔绝层，以捕捉底电极层131及/或顶电极层135中扩散的氧及氯。下文将进一步针对本发明中半导体存储装置的其他实施例或变化型进行说明。且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明之各实施例中相同之组件系以相同之标号进行标示，以利于各实施例间互相对照。
请参照图4所示，其绘示本发明第二实施例中半导体存储装置200的剖面示意图。本实施例中半导体存储装置200的结构大体上与前述第一实施例中的半导体存储装置100相同，包含衬底110、电容器130以及半导体层140等，于此不再赘述。本实施例与前述第一实施例主要差异在于本实施例的含铝隔绝层234设置在电容介电层133以及顶电极层135之间，并直接接触电容介电层133的顶面133b。
详细来说，含铝隔绝层234的形成方法例如是与前述第一实施例的含铝隔绝层132相同，同样可改善电容130a漏电流的问题。优选地，含铝隔绝层234同样可包括氮化铝钛及/或氮氧化铝，或者，亦可选择包括复合层结构，例如包括依序堆叠的氮化铝钛层(未绘示)以及氮氧化铝层(未绘示)，但不以此为限。
由此，本发明第二实施例中的半导体存储装置200同样可利用额外设置于电容介电层133以及顶电极层135之间的含铝隔绝层234捕捉底电极层131及/或顶电极层135中扩散的氧及氯，并形成含氧键结。如此，含铝隔绝层234同样可辅助电容介电层133的作用，以进一步改善电容130a漏电流的问题。由此，半导体存储装置200可具备可靠度较佳的组件置，并提升其效能。
请参照图5所示，其绘示本发明第三实施例中半导体存储装置300的剖面示意图。本实施例中半导体存储装置300的结构大体上与前述第一实施例中的半导体存储装置100相同，包含衬底110、电容器130以及半导体层140等，于此不再赘述。本实施例与前述第一实施例主要差异在于本实施例额外增设另一含铝隔绝层334，而含铝隔绝层132以及另一含铝隔绝层334皆位在底电极层131以及顶电极层135之间，并分别接触电容介电层133的底面133a以及顶面133b。
详细来说，另一含铝隔绝层334的形成方法例如是与前述第一实施例的含铝隔绝层132相似，以进一步改善电容130a漏电流的问题。其中，含铝隔绝层132设置在底电极层131以及电容介电层133之间，以直接接触电容介电层133的底面133a；而另一含铝隔绝层334则设置在电容介电层133以及顶电极层135之间，以直接接触电容介电层133的顶面133b。在一实施例中，另一含铝隔绝层334的材质可选择性地相同或不同于含铝隔绝层132的材质，例如可同样包括氮化铝钛及/或氮氧化铝，或同样包括依序堆叠的氮化铝钛层(未绘示)以及氮氧化铝层(未绘示)，但不以此为限。
由此，本发明第三实施例中的半导体存储装置300可利用设置于底电极层133以及顶电极层135之间的两层含铝隔绝层(即含铝隔绝层132以及另一含铝隔绝层334)，进一步捕捉底电极层131及/或顶电极层135中扩散的氧及氯并形成含氧键结。如此，含铝隔绝层132以及另一334可进一步辅助电容介电层133的作用，更有效地改善电容130a漏电流的问题。由此，半导体存储装置300可具备可靠度较佳的组件，并提升其效能。
请参照图6所示，其绘示本发明第四实施例中半导体存储装置500的剖面示意图。本实施例中半导体存储装置500的结构大体上与前述第一实施例中的半导体存储装置100相同，包含衬底110、电容器130以及半导体层140等，于此不再赘述。本实施例与前述第一实施例主要差异在于本实施例的含铝隔绝层532具有不连续的膜层结构。
详细来说，含铝隔绝层532例如设置在底电极层131以及电容介电层533之间，并且，其形成方法例如是与前述第一实施例的含铝隔绝层132相似，以进一步改善电容130a漏电流的问题。需注意的是，含铝隔绝层532形成时，因底电极层131内扩散的氧分布不均，或是形成不够稳固的氧键结，而形成相互分隔的多个弧状突起532a、532b，使得含铝隔绝层532可整体上呈现不连续的膜层结构，如图6所示。在本实施例中，含铝隔绝层532的弧状突起532a、532b且分别具有不同的第一厚度T1以及第二厚度T2，但不以此为限。在另一实施例中，含铝隔绝层532的多个弧状突起亦可选择皆具有一相同厚度(未绘示)，例如皆具有厚度T1或厚度T2。另一方面，设置于含铝隔绝层532上方的电容介电层533则可形成一波浪状，如图6所示。由此，具有不连续的膜层结构的含铝隔绝层532可辅助电容介电层533的作用，不仅可有效改善电容130a漏电流的问题，还可有效地避免电容值下降。由此，半导体存储装置500可具备可靠度较佳的组件，并提升其效能。
此外，在本实施例中，具有不连续的膜层结构的含铝隔绝层532虽是位在底电极层131以及电容介电层533之间，但在另一实施例中，亦可选择将具有不连续的膜层结构的含铝隔绝层(未绘示)设置于电容介电层533以及顶电极层135之间，或是同时形成于底电极层131以及电容介电层533之间，以及电容介电层533以及顶电极层135之间，以捕捉底电极层131及/或顶电极层135中扩散的氧及氯并且避免电容值下降，进而能更有效地改善电容130a漏电流的问题。
请参照图7所示，其绘示本发明一优选实施例中半导体存储装置400的立体示意图。在本实施例中，半导体存储装置400例如是一动态随机处理记忆体(dynamic randomaccess memory,DRAM)装置，其包括衬底110，并且，衬底110内还可形成有多条字线(wordlines,未绘示)，较佳是埋设在衬底110内的埋藏式字线(buried word lines,BWL)，但并不以此为限。
半导体存储装置400还包括设置在衬底110上的多个触点结构403以及多条位线405。其中，触点结构403以及位线405是形成在位于衬底110上方的介电层401内，介电层401例如包含氮化硅(SiN)，但不以此为限。具体来说，触点结构403细部包括由上而下依序堆叠设置的存储节点焊盘以及存储节点插塞，而可与埋设在衬底110内的晶体管组件(未绘示)电性连接；而位线405则透过形成于下方的位线触点(bit line contact,BLC,未绘示)，而同样与所述晶体管组件电性连接，如图7所示。
半导体存储装置400还包括设置在触点结构403以及位线405上方的电容器430，电容器430进一步包括依序堆叠的底电极层431、电容介电层433以及顶电极层435，其中，底电极层431、电容介电层433以及顶电极层435的材质选择大体上与前述实施例所述相同，于此不再赘述。在本实施例中，底电极层431系共型地覆盖于沟槽(未绘示)上方及内表面，并透过设置于所述沟槽两侧的支撑层407提供结构支撑，电容介电层433则系共型地形成在底电极层431上方，顶电极层435则形成于电容介电层433上方，并填满所述沟槽。由此，依序堆叠的底电极层431、电容介电层433以及顶电极层435可形成多个电容430a，并分别与下方的触点结构403电性连接，如图7所示。
需注意的是，电容430a还包括含铝隔绝层432，系设置于底电极层431以及电容介电层433之间。其中，含铝隔绝层432例如与前述实施例中所述相同，于此不再赘述。优选地，含铝隔绝层可432包括氮化铝钛及/或氮氧化铝，或者，亦可选择包括复合层结构，例如包括依序堆叠的氮化铝钛层(未绘示)以及氮氧化铝层(未绘示)，但不以此为限。由此，半导体存储装置400即可利用额外设置的含铝隔绝层432捕捉底电极层431及/或顶电极层435中扩散的氧及氯，并形成氧键结。如此，含铝隔绝层432可辅助电容介电层433的作用，以进一步改善电容430a漏电流的问题，同时避免电容值下降。由此，半导体存储装置400可具备可靠度较佳的组件，进而提升其效能。
整体来说，本发明系于电容形成时，额外于电容介电层形成前、后进行至少一次的氧捕捉处理制作工艺，通入具有氧捕捉能力的气体及铝、铝等离子体、铝物质或含铝化合物，进而捕捉底电极层及/或顶电极层内扩散的氧及氯，并分别形成可挥发的氯化铝以及包含氮化铝钛及/或氮氧化铝的含铝隔绝层。其中，所述含铝隔绝可包括复合结构及/或不连续的膜层结构，但不以此为限。藉此，所述电容可额外包括设置于底电极层以及所述顶电极层之间并直接接触所述电容介电层的含铝隔绝层。细部来说，所述氧捕捉处理制作工艺可选择性地于所述底电极层形成之后、所述电容介电层形成之前进行，使得所述含铝隔绝层可设置在所述电容介电层以及所述底电极层之间，并直接接触所述电容介电层的底面；或者，所述氧捕捉处理制作工艺亦可于所述电容介电层形成之后、所述顶电极层形成之前进行，使得所述含铝隔绝层可设置在所述电容介电层以及所述顶电极层之间，并直接接触所述电容介电层的顶面。此外，还可依据元件需求进行两次或两次以上的氧捕捉处理制作工艺，分别于所述底电极层形成之后、所述电容介电层形成之前进行第一次氧捕捉处理制作工艺，再于所述电容介电层形成之后、所述顶电极层形成之前进行第二次氧捕捉处理制作工艺，形成分别接触所述电容介电层的底面以及顶面的两含铝隔绝层。由此，不仅可有效改善所述电容漏电流的问题，还可同时避免电容值下降，进而可改善半导体存储装置的组件可靠度，并提升组件效能。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种半导体存储装置，其特征在于，包括：
衬底；以及
电容器，设置在所述衬底上，所述电容器包括：
由下而上依序堆叠的底电极层、电容介电层、以及顶电极层；以及
含铝隔绝层，包括氮化铝钛或氮氧化铝，所述含铝隔绝层直接接触所述电容介电层并位在所述底电极层以及所述顶电极层之间。
2.根据权利要求1所述的半导体存储装置，其特征在于，所述含铝隔绝层设置在所述电容介电层以及所述底电极层之间，并直接接触所述电容介电层的底面。
3.根据权利要求1所述的半导体存储装置，其特征在于，所述含铝隔绝层设置在所述电容介电层以及所述顶电极层之间，并直接接触所述电容介电层的顶面。
4.根据权利要求1所述的半导体存储装置，其特征在于，所述含铝隔绝层包括由下而上依序堆叠的氮化铝钛层以及氮氧化铝层。
5.根据权利要求1所述的半导体存储装置，其特征在于，还包括另一含铝隔绝层，所述另一含铝隔绝层亦直接接触所述电容介电层并位在所述底电极层以及所述顶电极层之间，所述含铝隔绝层以及所述另一含铝隔绝层分别接触所述电容介电层的底面以及顶面。
6.根据权利要求5所述的半导体存储装置，其特征在于，所述另一含铝隔绝层包括氮化铝钛或氮氧化铝。
7.根据权利要求1所述的半导体存储装置，其特征在于，所述含铝隔绝层包括相互分隔的多个弧状突起，呈现不连续的膜层结构。
8.根据权利要求1所述的半导体存储装置，其特征在于，所述弧状突起分别具有不同的第一厚度以及第二厚度。
9.根据权利要求1所述的半导体存储装置，其特征在于，所述电容介电层包括高介电常数介电材质，所述高介电常数介电材质选自由氧化铪、氧化铪硅、铪氧氮化硅、氧化锌、氧化钛以及氧化锆-氧化铝-氧化锆组成的群组。
10.一种半导体存储装置的形成方法，其特征在于包括：
提供衬底；
于所述衬底上形成电容器，所述电容器包括：
由下而上依序堆叠的底电极层、电容介电层、以及顶电极层；以及
含铝隔绝层，包括氮化铝钛或氮氧化铝，所述含铝隔绝层直接接触所述电容介电层并位在所述底电极层以及所述顶电极层之间。
11.根据权利要求10所述的半导体存储装置的形成方法，其特征在于，还包括：
进行至少一氧捕捉处理制作工艺，形成所述含铝隔绝层。
12.根据权利要求11所述的半导体存储装置的形成方法，其特征在于，所述至少一氧捕捉处理制作工艺是在所述底电极层形成之后、所述电容介电层形成之前进行，所述含铝隔绝层形成在所述电容介电层以及所述底电极层之间，并直接接触所述电容介电层的底面。
13.根据权利要求11所述的半导体存储装置的形成方法，其特征在于，所述至少一氧捕捉处理制作工艺是在所述顶电极层形成之前、所述电容介电层形成之后进行，所述含铝隔绝层形成在所述电容介电层以及所述顶电极层之间，并直接接触所述电容介电层的顶面。
14.根据权利要求11所述的半导体存储装置的形成方法，其特征在于，所述含铝隔绝层包括由下而上依序堆叠的氮化铝钛层以及氮氧化铝层。
15.根据权利要求11所述的半导体存储装置的形成方法，其特征在于，所述至少一氧捕捉处理制作工艺包括：
通入铝、铝等离子体、铝物质或含铝化合物；以及
通入氧捕捉气体。
16.根据权利要求11所述的半导体存储装置的形成方法，其特征在于，所述至少一氧捕捉处理制作工艺包括：
在所述底电极层形成之后、所述电容介电层形成之前进行第一氧捕捉处理制作工艺，形成所述含铝隔绝层，所述含铝隔绝层形成在所述电容介电层以及所述底电极层之间，并直接接触所述电容介电层的底面；以及
在所述电容介电层形成之后、所述顶电极层形成之前进行第二氧捕捉处理制作工艺，形成另一含铝隔绝层，所述另一含铝隔绝层形成在所述电容介电层以及所述顶电极层之间，并直接接触所述电容介电层的顶面。
17.根据权利要求16所述的半导体存储装置的形成方法，其特征在于，所述另一含铝隔绝层包括氮化铝钛或氮氧化铝。
18.根据权利要求11所述的半导体存储装置，其特征在于，在所述至少一氧捕捉处理制作工艺之前，进行一氢处理制作工艺。
19.根据权利要求10所述的半导体存储装置的形成方法，其特征在于，所述含铝隔绝层包括相互分隔的多个弧状突起，呈现不连续的膜层结构。
20.根据权利要求10所述的半导体存储装置的形成方法，其特征在于，所述电容介电层的材料选自由氧化铪、氧化铪硅、铪氧氮化硅、氧化锌、氧化钛以及氧化锆-氧化铝-氧化锆组成的群组。
CN202111051859.1A 2021-09-08 2021-09-08 半导体存储装置及其形成方法 Active CN113745227B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111051859.1A CN113745227B (zh) 2021-09-08 2021-09-08 半导体存储装置及其形成方法
US17/673,826 US20230073903A1 (en) 2021-09-08 2022-02-17 Semiconductor memory device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111051859.1A CN113745227B (zh) 2021-09-08 2021-09-08 半导体存储装置及其形成方法

Publications (2)

Publication Number Publication Date
CN113745227A true CN113745227A (zh) 2021-12-03
CN113745227B CN113745227B (zh) 2023-07-07

Family

ID=78737254

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111051859.1A Active CN113745227B (zh) 2021-09-08 2021-09-08 半导体存储装置及其形成方法

Country Status (1)

Country Link
CN (1) CN113745227B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033953A (en) * 1996-12-27 2000-03-07 Texas Instruments Incorporated Method for manufacturing dielectric capacitor, dielectric memory device
US6358810B1 (en) * 1998-07-28 2002-03-19 Applied Materials, Inc. Method for superior step coverage and interface control for high K dielectric capacitors and related electrodes
US20050063141A1 (en) * 2003-09-19 2005-03-24 Samsung Electronics Co., Ltd. Analog capacitor having at least three high-k dielectric layers, and method of fabricating the same
CN1794456A (zh) * 2004-12-23 2006-06-28 海力士半导体有限公司 用于半导体元件的电容器及其制造方法
CN101207029A (zh) * 2006-12-21 2008-06-25 力晶半导体股份有限公司 浮置栅极的制造方法及存储器的制造方法
CN103346014A (zh) * 2013-06-14 2013-10-09 中国海洋大学 石墨纸-钛酸钡陶瓷薄膜电容器及其制备方法
CN112133828A (zh) * 2019-06-24 2020-12-25 长鑫存储技术有限公司 电容器及其形成方法、存储单元及存储器
US20210066446A1 (en) * 2019-08-30 2021-03-04 SK Hynix Inc. Capacitor and method for fabricating the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033953A (en) * 1996-12-27 2000-03-07 Texas Instruments Incorporated Method for manufacturing dielectric capacitor, dielectric memory device
US6358810B1 (en) * 1998-07-28 2002-03-19 Applied Materials, Inc. Method for superior step coverage and interface control for high K dielectric capacitors and related electrodes
US20050063141A1 (en) * 2003-09-19 2005-03-24 Samsung Electronics Co., Ltd. Analog capacitor having at least three high-k dielectric layers, and method of fabricating the same
CN1794456A (zh) * 2004-12-23 2006-06-28 海力士半导体有限公司 用于半导体元件的电容器及其制造方法
CN101207029A (zh) * 2006-12-21 2008-06-25 力晶半导体股份有限公司 浮置栅极的制造方法及存储器的制造方法
CN103346014A (zh) * 2013-06-14 2013-10-09 中国海洋大学 石墨纸-钛酸钡陶瓷薄膜电容器及其制备方法
CN112133828A (zh) * 2019-06-24 2020-12-25 长鑫存储技术有限公司 电容器及其形成方法、存储单元及存储器
US20210066446A1 (en) * 2019-08-30 2021-03-04 SK Hynix Inc. Capacitor and method for fabricating the same

Also Published As

Publication number Publication date
CN113745227B (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
CN112447521B (zh) 具有掩埋栅结构的半导体器件及其制造方法
US9412665B2 (en) Semiconductor device and method of fabricating the same
KR102306515B1 (ko) 개선된 강유전체 랜덤 액세스 메모리(FeRAM)에 관한 방법 및 구조
CN112103341B (zh) 具有掩埋栅极结构的半导体器件及其制造方法
US20160172304A1 (en) Semiconductor device including air gaps and method of fabricating the same
KR20190010805A (ko) 반도체 메모리 소자 및 그 제조 방법
CN111564441B (zh) 半导体结构及制备方法
US20210074805A1 (en) Diffusion barrier layer in top electrode to increase break down voltage
CN114256240A (zh) 电容器及其制备方法
CN112750950A (zh) 半导体装置
WO2023040140A1 (zh) 半导体结构及其制作方法、存储器
KR20000004479A (ko) 반도체 소자의 커패시터 구조 및 이의 제조 방법
JP2008288408A (ja) 半導体装置及びその製造方法
EP3965167A1 (en) Semiconductor structure and forming method therefor
US6835630B2 (en) Capacitor dielectric structure of a DRAM cell and method for forming thereof
CN215418180U (zh) 半导体存储装置
CN113745227B (zh) 半导体存储装置及其形成方法
US20230073903A1 (en) Semiconductor memory device and method for forming the same
US9105505B2 (en) Memory cell having a recessed gate and manufacturing method thereof
TW201234606A (en) Capacitor with recessed plate portion for dynamic random access memory (DRAM) and method to form the same
TW201330266A (zh) 半導體裝置及其製造方法
US12016174B2 (en) Semiconductor device and method for forming the same
CN113764419B (zh) 半导体装置及其形成方法
CN215933602U (zh) 半导体装置
US11825644B2 (en) Semiconductor memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant