KR20230056990A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20230056990A
KR20230056990A KR1020210140891A KR20210140891A KR20230056990A KR 20230056990 A KR20230056990 A KR 20230056990A KR 1020210140891 A KR1020210140891 A KR 1020210140891A KR 20210140891 A KR20210140891 A KR 20210140891A KR 20230056990 A KR20230056990 A KR 20230056990A
Authority
KR
South Korea
Prior art keywords
cell
layer
disposed
contact structure
cell region
Prior art date
Application number
KR1020210140891A
Other languages
English (en)
Inventor
이전일
김석현
김영신
김재환
김진아
신동화
유호인
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210140891A priority Critical patent/KR20230056990A/ko
Publication of KR20230056990A publication Critical patent/KR20230056990A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 장치가 제공된다. 반도체 장치는, 셀 영역과, 상기 셀 영역을 둘러싸는 주변 회로 영역과, 셀 영역과, 셀 영역을 둘러싸는 주변 회로 영역과, 셀 영역 및 주변 회로 영역을 분리하는 셀 영역 분리막을 포함하는 기판, 셀 영역과 셀 영역 분리막 상에 제1 방향으로 연장되는 복수의 비트 라인 구조체, 셀 영역 상에서 복수의 비트 라인 사이에 배치되는, 제1 컨택 구조체 및 셀 영역 분리막 상에서 복수의 비트 라인 사이에 배치되고, 절연 물질을 포함하는 제2 컨택 구조체를 포함한다.

Description

반도체 장치{Semiconductor device}
본 발명은 반도체 장치에 관한 것이다.
반도체 소자가 점점 고집적화됨에 따라, 동일한 면적에 보다 많은 반도체 소자를 구현하기 위해 개별 회로 패턴들은 더욱 미세화 되어 가고 있다. 즉, 반도체 소자의 집적도가 증가함에 따라 반도체 소자의 구성 요소들에 대한 디자인 룰이 감소하고 있다.
고도로 스케일링(scaling)된 반도체 소자에서, 복수의 배선 라인과 이들 사이에 개재되는 복수의 매몰 컨택(Buried Contact: BC)을 형성하는 공정이 점차 복잡해지고 어려워지고 있다.
본 발명이 해결하고자 하는 기술적 과제는 신뢰성 및 성능을 개선할 수 있는 반도체 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 반도체 장치는, 셀 영역과, 셀 영역을 둘러싸는 주변 회로 영역과, 셀 영역 및 주변 회로 영역을 분리하는 셀 영역 분리막을 포함하는 기판, 셀 영역과 셀 영역 분리막 상에 제1 방향으로 연장되는 복수의 비트 라인 구조체, 셀 영역 상에서 복수의 비트 라인 사이에 배치되는, 제1 컨택 구조체 및 셀 영역 분리막 상에서 복수의 비트 라인 사이에 배치되고, 절연 물질을 포함하는 제2 컨택 구조체를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예들에 따른 반도체 메모리 장치의 개략적인 레이아웃도이다.
도 2는 도 1의 R1 영역의 개략적인 레이아웃도이다.
도 3은 도 2의 워드 라인 및 활성 영역만을 나타낸 레이아웃도이다.
도 4 및 도 5는 각각 도 1의 A - A 및 B - B를 따라 절단한 단면도이다.
도 6은 도 1의 R2 영역의 개략적인 레이아웃도이다.
도 7 및 도 8은 각각 도 6의 C-C 및 D-D를 따라 절단한 단면도이다.
도 9는 다른 몇몇 실시예들에 따른 반도체 장치의 도 1의 R2 영역의 개략적인 레이아웃도이다.
도 10은 도 9의 D-D를 따라 절단한 단면도이다.
도 11은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 레이아웃도이다.
도 12는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 사시도이다.
도 13은 도 11의 F - F 및 G - G를 따라 절단한 단면도이다.
도 14 내지 도 25는 몇몇 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 26 내지 도 30은 다른 몇몇 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 31 내지 도 34는 또다른 몇몇 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들에 대해 설명한다.
도 1은 몇몇 실시예들에 따른 반도체 메모리 장치의 개략적인 레이아웃도이다. 도 2는 도 1의 R1 영역의 개략적인 레이아웃도이다. 도 3은 도 2의 워드 라인 및 활성 영역만을 나타낸 레이아웃도이다. 도 4 및 도 5는 각각 도 1의 A - A 및 B - B를 따라 절단한 단면도이다. 도 6은 도 1의 R2 영역의 개략적인 레이아웃도이다. 도 7 및 도 8은 각각 도 6의 C-C 및 D-D를 따라 절단한 단면도이다.
참고적으로, 도 7은 셀 영역 분리막(22)에서 도 1의 비트 라인(BL)을 따라 절단한 단면도일 수 있다.
몇몇 실시예들에 따른 반도체 장치에 관한 도면에서, 예시적으로 DRAM(Dynamic Random Access Memory)이 도시되었지만, 이에 제한되는 것은 아니다.
도 1 내지 도 3을 참조하면, 몇몇 실시예들에 따른 반도체 장치는 셀 영역(20)과, 셀 영역 분리막(22)과, 페리 영역(24)을 포함할 수 있다.
셀 영역 분리막(22)은 셀 영역(20)의 둘레를 따라 형성될 수 있다. 셀 영역 분리막(22)은 셀 영역(20) 및 페리 영역(24)을 분리할 수 있다. 페리 영역(24)은 셀 영역(20)의 주변에 정의될 수 있다. 셀 영역 분리막(22)은 셀 영역(20) 및 페리 영역(24) 사이에 형성되는 경계 영역(INT)을 정의할 수 있다.
셀 영역(20)은 복수의 셀 활성 영역(ACT)을 포함할 수 있다. 셀 활성 영역(ACT)은 기판(도 4의 100) 내에 형성된 셀 소자 분리막(도 4의 105)에 의해 정의될 수 있다. 반도체 장치의 디자인 룰의 감소에 따라, 도시된 바와 같이 셀 활성 영역(ACT)은 사선(diagonal line or oblique line)의 바(bar) 형태로 배치될 수 있다. 예를 들어, 셀 활성 영역(ACT)은 제3 방향(D3)으로 연장될 수 있다.
셀 활성 영역(ACT)을 가로질러 제1 방향(D1)으로 복수의 게이트 전극이 배치될 수 있다. 복수의 게이트 전극은 서로 간에 평행하게 연장될 수 있다. 복수의 게이트 전극은 예를 들어, 복수의 워드 라인(Word Line: WL)일 수 있다. 워드 라인(WL)은 등 간격으로 배치될 수 있다. 워드 라인(WL)의 폭이나 워드 라인(WL) 사이의 간격은 디자인 룰에 따라 결정될 수 있다.
제1 방향(D1)으로 연장되는 2개의 워드 라인(WL)에 의해, 각각의 셀 활성 영역(ACT)은 3 부분으로 나뉠 수 있다. 셀 활성 영역(ACT)은 스토리지 연결 영역(103b) 및 비트 라인 연결 영역(103a)을 포함할 수 있다. 비트 라인 연결 영역(103a)은 셀 활성 영역(ACT)의 가운데 부분에 위치하고, 스토리지 연결 영역(103b)은 셀 활성 영역(ACT)의 단부에 위치할 수 있다.
워드 라인(WL) 상에는 워드 라인(WL)과 직교하는 제2 방향(D2)으로 연장되는 복수의 비트 라인(Bit Line: BL)이 배치될 수 있다. 복수의 비트 라인(BL)은 서로 간에 평행하게 연장될 수 있다. 비트 라인(BL)은 등 간격으로 배치될 수 있다. 비트 라인(BL)의 폭이나 비트 라인(BL) 사이의 간격은 디자인 룰에 따라 결정될 수 있다.
몇몇 실시예들에 따른 반도체 장치는 셀 활성 영역(ACT) 상에 형성된 다양한 컨택 배열들을 포함할 수 있다. 다양한 컨택 배열은 예를 들어, 다이렉트 컨택(Direct Contact: DC), 매몰 컨택(Buried Contact: BC), 및 랜딩 패드(Landing Pad: LP) 등을 포함할 수 있다.
여기서, 다이렉트 컨택(DC)은 셀 활성 영역(ACT)을 비트 라인(BL)에 전기적으로 연결시키는 컨택을 의미할 수 있다. 매몰 컨택(BC)은 셀 활성 영역(ACT)을 커패시터의 하부 전극(도 4의 191)에 연결시키는 컨택을 의미할 수 있다. 배치 구조상, 매몰 컨택(BC)과 셀 활성 영역(ACT)의 접촉 면적이 작을 수 있다. 그에 따라, 셀 활성 영역(ACT)과 접촉 면적을 확대하는 것과 함께 커패시터의 하부 전극(도 4의 191)과의 접촉 면적 확대를 위해, 도전성의 랜딩 패드(LP)가 도입될 수 있다.
랜딩 패드(LP)는 셀 활성 영역(ACT)과 매몰 컨택(BC) 사이에 배치될 수도 있고, 매몰 컨택(BC)과 커패시터의 하부 전극(도 4의 191) 사이에 배치될 수도 있다. 몇몇 실시예들에 따른 반도체 장치에서, 랜딩 패드(LP)는 매몰 컨택(BC)과 커패시터의 하부 전극 사이에 배치될 수 있다. 랜딩 패드(LP)의 도입을 통해 접촉 면적을 확대함으로써, 셀 활성 영역(ACT)과 커패시터 하부 전극 사이의 컨택 저항이 감소될 수 있다.
다이렉트 컨택(DC)은 비트 라인 연결 영역(103a)과 연결될 수 있다. 매몰 컨택(BC)은 스토리지 연결 영역(103b)과 연결될 수 있다. 매몰 컨택(BC)이 셀 활성 영역(ACT)의 양 끝단 부분으로 배치됨에 따라, 랜딩 패드(LP)는 셀 활성 영역(ACT)의 양 끝단에 인접하여 매몰 컨택(BC)과 일부 오버랩되게 배치될 수 있다. 다르게 설명하면, 매몰 컨택(BC)은 인접하는 워드 라인(WL) 사이와, 인접하는 비트 라인(BL) 사이에 있는 셀 활성 영역(ACT) 및 셀 소자 분리막(도 4의 105)과 중첩되도록 형성될 수 있다.
워드 라인(WL)은 기판(100) 내에 매몰된 구조로 형성될 수 있다. 워드 라인(WL)은 다이렉트 컨택(DC)이나 매몰 컨택(BC) 사이의 셀 활성 영역(ACT)을 가로질러 배치될 수 있다. 도시된 것과 같이, 2개의 워드 라인(WL)이 하나의 셀 활성 영역(ACT)을 가로지르도록 배치될 수 있다. 셀 활성 영역(ACT)이 제3 방향(D3)을 따라 연장됨으로써, 워드 라인(WL)은 셀 활성 영역(ACT)과 90도 미만의 각도를 가질 수 있다.
다이렉트 컨택(DC) 및 매몰 컨택(BC)은 대칭적으로 배치될 수 있다. 이로 인해, 다이렉트 컨택(DC) 및 매몰 컨택(BC)은 제1 방향(D1) 및 제2 방향(D2)을 따라 일 직선 상에 배치될 수 있다. 한편, 다이렉트 컨택(DC) 및 매몰 컨택(BC)과 달리, 랜딩 패드(LP)는 비트 라인(BL)이 연장하는 제2 방향(D2)으로 지그재그 형태로 배치될 수 있다. 또한, 랜딩 패드(LP)는 워드 라인(WL)이 연장하는 제1 방향(D1)으로는 각 비트 라인(BL)의 동일한 측면 부분과 오버랩되게 배치될 수 있다. 예를 들어, 첫 번째 라인의 랜딩 패드(LP) 각각은 대응하는 비트 라인(BL)의 왼쪽 측면과 오버랩되고, 두 번째 라인의 랜딩 패드(LP) 각각은 대응하는 비트 라인(BL)의 오른쪽 측면과 오버랩될 수 있다.
도 1 내지 도 8을 참조하면, 몇몇 실시예들에 다른 반도체 장치는 복수의 셀 게이트 구조체(110)와, 복수의 비트 라인 구조체(140ST)와, 복수의 스토리지 컨택(120)과, 더미 스토리지 컨택(125)과, 펜스 패턴(170)과, 정보 저장부(190)를 포함할 수 있다.
기판(100)은 셀 영역(20)과, 셀 영역 분리막(22)과, 페리 영역(24)을 포함할 수 있다. 기판(100)은 실리콘 기판 또는 SOI(silicon-on-insulator)일 수 있다. 이와 달리, 기판(100)은 실리콘게르마늄, SGOI(silicon germanium on insulator), 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있으나, 이에 한정되는 것은 아니다.
복수의 셀 게이트 구조체(110)와, 복수의 비트 라인 구조체(140ST)와, 복수의 스토리지 컨택(120)과, 정보 저장부(190)는 셀 영역(20)에 배치될 수 있다.
셀 소자 분리막(105)은 셀 영역(20)의 기판(100) 내에 형성될 수 있다. 셀 소자 분리막(105)은 우수한 소자 분리 특성을 갖는 STI(shallow trench isolation) 구조를 가질 수 있다. 셀 소자 분리막(105)은 셀 영역(20) 내에 셀 활성 영역(ACT)을 정의할 수 있다. 셀 소자 분리막(105)에 의해 정의된 셀 활성 영역(ACT)은 도 1에서 도시된 것과 같이 단축과 장축을 포함하는 긴 아일랜드 형성을 가질 수 있다. 셀 활성 영역(ACT)은 셀 소자 분리막(105) 내에 형성되는 워드 라인(WL)에 대하여 90도 미만의 각도를 갖도록 사선 형태를 가질 수 있다. 또한, 셀 활성 영역(ACT)은 셀 소자 분리막(105) 상에 형성되는 비트 라인(BL)에 대하여 90도 미만의 각도를 갖도록 사선 형태를 가질 수 있다.
셀 영역 분리막(22)도 STI 구조를 갖는 셀 경계 분리막이 형성될 수 있다. 셀 영역(20)은 셀 영역 분리막(22)에 의해 정의될 수 있다.
셀 소자 분리막(105) 및 셀 영역 분리막(22)은 각각 예를 들어, 실리콘 산화막, 실리콘 질화막 및 실리콘 산질화막 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다. 도 4 내지 도 10에서, 셀 소자 분리막(105) 및 셀 영역 분리막(22)은 각각 하나의 절연막으로 형성되는 것으로 도시되었지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다. 셀 소자 분리막(105) 및 셀 영역 분리막(22)의 폭에 따라, 셀 소자 분리막(105) 및 셀 영역 분리막(22)은 각각 하나의 절연막으로 형성될 수도 있고, 복수의 절연막으로 형성될 수도 있다.
도 7 및 도 8에서, 셀 소자 분리막(105)의 상면과, 기판(100)의 상면과, 셀 영역 분리막(22)의 상면은 동일 평면 상에 놓이는 것으로 도시하였지만, 설명의 편의를 위한 것일 뿐, 이에 제한되는 것은 아니다.
셀 게이트 구조체(110)는 기판(100) 및 셀 소자 분리막(105) 내에 형성될 수 있다. 게이트 구조체(110)는 셀 소자 분리막(105) 및 셀 소자 분리막(105)에 의해 정의된 셀 활성 영역(ACT)을 가로질러 형성될 수 있다. 셀 게이트 구조체(110)는 기판(100) 및 셀 소자 분리막(105) 내에 형성된 셀 게이트 트렌치(115)와, 셀 게이트 절연막(111)과, 셀 게이트 전극(112)과, 셀 게이트 캡핑 패턴(113)과, 셀 게이트 캡핑 도전막(114)을 포함할 수 있다. 여기에서, 셀 게이트 전극(112)은 워드 라인(WL)에 대응될 수 있다. 도시된 것과 달리, 셀 게이트 구조체(110)는 셀 게이트 캡핑 도전막(114)을 포함하지 않을 수 있다.
셀 게이트 절연막(111)은 셀 게이트 트렌치(115)의 측벽 및 바닥면을 따라 연장될 수 있다. 셀 게이트 절연막(111)은 셀 게이트 트렌치(115)의 적어도 일부의 프로파일을 따라 연장될 수 있다. 셀 게이트 절연막(111)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 실리콘 산화물보다 높은 유전 상수를 갖는 고유전율 물질 중 적어도 하나를 포함할 수 있다. 고유전율 물질은 예를 들어, 하프늄 산화물(hafnium oxide), 하프늄 실리콘 산화물(hafnium silicon oxide), 하프늄 알루미늄 산화물(hafnium aluminum oxide), 란타늄 산화물(lanthanum oxide), 란타늄 알루미늄 산화물(lanthanum aluminum oxide), 지르코늄 산화물(zirconium oxide), 지르코늄 실리콘 산화물(zirconium silicon oxide), 탄탈륨 산화물(tantalum oxide), 티타늄 산화물(titanium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide), 스트론튬 티타늄 산화물(strontium titanium oxide), 이트륨 산화물(yttrium oxide), 알루미늄 산화물(aluminum oxide), 납 스칸듐 탄탈륨 산화물(lead scandium tantalum oxide), 납 아연 니오브산염(lead zinc niobate) 및 이들의 조합 중에서 적어도 하나를 포함할 수 있다.
셀 게이트 전극(112)은 셀 게이트 절연막(111) 상에 형성될 수 있다. 셀 게이트 전극(112)은 셀 게이트 트렌치(115)의 일부를 채울 수 있다. 셀 게이트 캡핑 도전막(114)은 셀 게이트 전극(112)의 상면을 따라 연장될 수 있다. 도 7에서, 셀 게이트 캡핑 도전막(114)은 셀 게이트 전극(112)의 상면의 일부를 덮지 않는 것으로 도시하였지만, 이에 제한되는 것은 아니다.
셀 게이트 전극(112)은 금속, 금속 합금, 도전성 금속 질화물, 도전성 금속 탄질화물, 도전성 금속 탄화물, 금속 실리사이드, 도핑된 반도체 물질, 도전성 금속 산질화물 및 도전성 금속 산화물 중 적어도 하나를 포함할 수 있다. 셀 게이트 전극(112)은 예를 들어, TiN, TaC, TaN, TiSiN, TaSiN, TaTiN, TiAlN, TaAlN, WN, Ru, TiAl, TiAlC-N, TiAlC, TiC, TaCN, W, Al, Cu, Co, Ti, Ta, Ni, Pt, Ni-Pt, Nb, NbN, NbC, Mo, MoN, MoC, WC, Rh, Pd, Ir, Ag, Au, Zn, V, RuTiN, TiSi, TaSi, NiSi, CoSi, IrOx, RuOx 및 이들의 조합 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다. 셀 게이트 캡핑 도전막(114)은 예를 들어, 폴리 실리콘 또는 폴리 실리콘 게르마늄을 포함할 수 있지만, 이에 제한되는 것은 아니다.
셀 게이트 캡핑 패턴(113)은 셀 게이트 전극(112) 및 셀 게이트 캡핑 도전막(114) 상에 배치될 수 있다. 셀 게이트 캡핑 패턴(113)은 셀 게이트 전극(112) 및 셀 게이트 캡핑 도전막(114)이 형성되고 남은 셀 게이트 트렌치(115)를 채울 수 있다. 셀 게이트 절연막(111)은 셀 게이트 캡핑 패턴(113)의 측벽을 따라 연장되는 것으로 도시하였지만, 이에 제한되는 것은 아니다. 셀 게이트 캡핑 패턴(113)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 탄질화물(SiCN), 실리콘 산탄질화물(SiOCN) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
도시되지 않았지만, 셀 게이트 구조체(110)의 적어도 일측에는 불순물 도핑 영역이 형성될 수 있다. 불순물 도핑 영역은 트랜지스터의 소오스/드레인 영역일 수 있다.
비트 라인 구조체(140ST)는 셀 도전 라인(140)과, 셀 라인 캡핑막(144)을 포함할 수 있다. 셀 도전 라인(140)은 셀 게이트 구조체(110)가 형성된 기판(100) 및 셀 소자 분리막(105) 상에 형성될 수 있다. 셀 도전 라인(140)은 셀 소자 분리막(105) 및 셀 소자 분리막(105)에 의해 정의된 셀 활성 영역(ACT)과 교차할 수 있다. 셀 도전 라인(140)은 셀 게이트 구조체(110)와 교차되도록 형성될 수 있다. 여기에서, 셀 도전 라인(140)은 비트 라인(BL)에 대응될 수 있다.
셀 도전 라인(140)은 다중막일 수 있다. 셀 도전 라인(140)은 예를 들어, 제1 셀 도전막(141)과, 제2 셀 도전막(142)과, 제3 셀 도전막(143)을 포함할 수 있다. 제1 내지 제3 셀 도전막(141, 142, 143)은 기판(100) 및 셀 소자 분리막(105) 상에 순차적으로 적층될 수 있다. 셀 도전 라인(140)이 3중막인 것으로 도시되었지만, 이에 제한되는 것은 아니다.
제1 내지 제3 셀 도전막(141, 142, 143)은 각각 예를 들어, 불순물이 도핑된 반도체 물질, 도전성 실리사이드 화합물, 도전성 금속 질화물 금속 및 금속 합금 중 적어도 하나를 포함할 수 있다. 예를 들어, 제1 셀 도전막(141)은 도핑된 반도체 물질을 포함하고, 제2 셀 도전막(142)은 도전성 실리사이드 화합물 및 도전성 금속 질화물 중 적어도 하나를 포함하고, 제3 셀 도전막(143)은 금속 및 금속 합금 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
비트 라인 컨택(146)은 셀 도전 라인(140)과 기판(100) 사이에 형성될 수 있다. 즉, 셀 도전 라인(140)은 비트 라인 컨택(146) 상에 형성될 수 있다. 예를 들어, 비트 라인 컨택(146)은 셀 도전 라인(140)이 긴 아일랜드 형상을 갖는 셀 활성 영역(ACT)의 가운데 부분과 교차하는 지점에 형성될 수 있다.
비트 라인 컨택(146)은 셀 도전 라인(140)과 기판(100)을 전기적으로 연결할 수 있다. 여기에서, 비트 라인 컨택(146)은 다이렉트 컨택(DC)에 대응될 수 있다. 비트 라인 컨택(146)은 예를 들어, 불순물이 도핑된 반도체 물질, 도전성 실리사이드 화합물, 도전성 금속 질화물 및 금속 중 적어도 하나를 포함할 수 있다.
도 4에서, 비트 라인 컨택(146)의 상면과 중첩되는 영역에서, 셀 도전 라인(140)은 제2 셀 도전막(142) 및 제3 셀 도전막(143)을 포함할 수 있다. 비트 라인 컨택(146)의 상면과 중첩되는 않는 영역에서, 셀 도전 라인(140)은 제1 내지 제3 셀 도전막(141, 142, 143)을 포함할 수 있다.
셀 라인 캡핑막(144)은 셀 도전 라인(140) 상에 배치될 수 있다. 셀 라인 캡핑막(144)은 셀 도전 라인(140)의 상면을 따라 제2 방향(D2)으로 연장될 수 있다. 이 때, 셀 라인 캡핑막(144)은 예를 들어, 실리콘 질화막, 실리콘 산질화물, 실리콘 탄질화물 및 실리콘 산탄질화물 중 적어도 하나를 포함할 수 있다. 몇몇 실시예들에 따른 반도체 메모리 장치에서, 셀 라인 캡핑막(144)은 예를 들어, 실리콘 질화막을 포함할 수 있다. 셀 라인 캡핑막(144)은 단일막인 것으로 도시되었지만, 이에 제한되는 것은 아니다. 즉, 도 20a에 도시된 것과 같이, 셀 라인 캡핑막(144)은 다중막일 수도 있다. 다만, 다중막을 구성하는 각각의 막이 동일한 물질일 경우, 셀 라인 캡핑막(144)은 단일막으로 보여질 수도 있다.
셀 절연막(130)은 기판(100) 및 셀 소자 분리막(105) 상에 형성될 수 있다. 좀 더 구체적으로, 셀 절연막(130)은 비트 라인 컨택(146)이 형성되지 않은 기판(100) 및 셀 소자 분리막(105) 상에 형성될 수 있다. 셀 절연막(130)은 기판(100) 및 셀 도전 라인(140) 사이와, 셀 소자 분리막(105) 및 셀 도전 라인(140) 사이에 형성될 수 있다.
셀 절연막(130)은 단일막일 수 있으나, 도시된 것처럼, 셀 절연막(130)은 제1 셀 절연막(131) 및 제2 셀 절연막(132)을 포함하는 다중막일 수도 있다. 예를 들어, 제1 셀 절연막(131)은 실리콘 산화막을 포함할 수 있고, 제2 셀 절연막(132)은 실리콘 질화막을 포함할 수 있지만, 이에 제한되는 것은 아니다.
셀 라인 스페이서(150)는 셀 도전 라인(140) 및 셀 라인 캡핑막(144)의 측벽 상에 배치될 수 있다. 셀 라인 스페이서(150)는 비트 라인 컨택(146)이 형성된 셀 도전 라인(140)의 부분에서 기판(100) 및 셀 소자 분리막(105) 상에 형성될 수 있다. 셀 라인 스페이서(150)는 셀 도전 라인(140) 셀 라인 캡핑막(144) 및 비트 라인 컨택(146)의 측벽 상에서 배치될 수 있다.
그러나, 비트 라인 컨택(146)이 형성되지 않은 셀 도전 라인(140)의 나머지 부분에서, 셀 라인 스페이서(150)는 셀 절연막(130) 상에 배치될 수 있다. 셀 라인 스페이서(150)는 셀 도전 라인(140) 및 셀 라인 캡핑막(144)의 측벽 상에서 배치될 수 있다.
셀 라인 스페이서(150)는 단일막일 수 있으나, 도시된 것처럼, 셀 라인 스페이서(150)는 제1 내지 제4 셀 라인 스페이서(151, 152, 153, 154)를 포함하는 다중막일 수도 있다. 예를 들어, 제1 내지 제4 셀 라인 스페이서(151, 152, 153, 154)는 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막(SiON), 실리콘 산탄질화막(SiOCN), 에어(air) 및 이들의 조합을 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
예를 들어, 제2 셀 라인 스페이서(152)는 셀 절연막(130) 상에 배치되지 않지만, 비트 라인 컨택(146)의 측벽 상에 배치될 수 있다. 셀 게이트 구조체(110)의 상면 상에서, 제4 셀 라인 스페이서(154)는 제1 방향(D1)으로 인접하는 셀 도전 라인(140)의 측벽과, 셀 게이트 캡핑 패턴(113)의 상면을 따라 연장될 수 있다. 예를 들어, 제2 셀 라인 스페이서(152)는 셀 절연막(130) 상에 배치되지 않지만, 비트 라인 컨택(146)의 측벽 상에 배치될 수 있다.
도 7에서, 비트 라인 구조체(140ST)는 제2 방향(D2)으로 길게 연장될 수 있다. 비트 라인 구조체(140ST)는 셀 영역 분리막(22) 상에 정의된 단측벽을 포함할 수 있다. 비트 라인 구조체(140ST)의 단측벽 상에, 셀 경계 스페이서(246_1)가 배치될 수 있다. 즉, 셀 라인 스페이서(150)는 비트 라인 구조체(140ST)의 측벽 중 제2 방향(D2)으로 길게 연장된 장측벽 상에 배치될 수 있다.
펜스 패턴(170)은 기판(100) 및 셀 소자 분리막(105) 상에 배치될 수 있다. 펜스 패턴(170)은 기판(100) 및 셀 소자 분리막(105) 내에 형성된 셀 게이트 구조체(110)와 중첩되도록 형성될 수 있다. 펜스 패턴(170)은 제2 방향(D2)으로 연장되는 비트 라인 구조체(140ST) 사이에 배치될 수 있다. 펜스 패턴(170)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
펜스 패턴(170)은 제2 방향(D2)을 따라 스토리지 컨택(120)과 더미 스토리지 컨택(125)의 양측에 배치될 수 있다.
스토리지 컨택(120)은 셀 영역(CELL)에서 제1 방향(D1)으로 인접하는 비트 라인(BL) 사이에 배치될 수 있다. 구체적으로, 스토리지 컨택(120)은 제1 방향(D1)으로 인접하는 셀 도전 라인(140) 사이에 배치될 수 있다. 스토리지 컨택(120)은 제2 방향(D2)으로 인접하는 펜스 패턴(170) 사이에 배치될 수 있다. 스토리지 컨택(120)은 인접하는 셀 도전 라인(140) 사이의 기판(100) 및 셀 소자 분리막(105)과 중첩될 수 있다. 스토리지 컨택(120)은 셀 활성 영역(ACT)의 스토리지 연결 영역(103b)과 연결될 수 있다. 여기에서, 스토리지 컨택(120)은 매몰 컨택(BC)에 대응될 수 있다.
스토리지 컨택(120)은 셀 영역(CELL)에서 비트 라인(BL) 사이에서 펜스 패턴(170)과 교대로 배치될 수 있다. 즉, 복수의 스토리지 컨택(120)은 펜스 패턴(170)을 사이에 두고 제2 방향(D2)으로 이격되어 배치될 수 있다.
스토리지 컨택(120)은 예를 들어, 불순물이 도핑된 반도체 물질, 도전성 실리사이드 화합물, 도전성 금속 질화물 및 금속 중 적어도 하나를 포함할 수 있다.
더미 스토리지 컨택(125)은 셀 영역 분리막(22) 상에 배치될 수 있다. 더미 스토리지 컨택(125)은 경계 영역(INT)에서 제1 방향(D1)으로 인접하는 비트 라인(BL) 사이에 배치될 수 있다. 구체적으로, 더미 스토리지 컨택(125)은 제1 방향(D1)으로 인접하는 셀 도전 라인(140) 사이에 배치될 수 있다.
더미 스토리지 컨택(125)은 경계 영역(INT)에서 비트 라인(BL) 사이에서 펜스 패턴(170)과 교대로 배치될 수 있다. 즉, 복수의 더미 스토리지 컨택(125)은 펜스 패턴(170)을 사이에 두고 제2 방향(D2)으로 이격되어 배치될 수 있다.
더미 스토리지 컨택(125)은 절연 물질을 포함할 수 있다. 몇몇 실시예에서 더미 스토리지 컨택(125)은 실리콘 질화물 또는 도핑되지 않은 폴리 실리콘 등을 포함할 수 있다.
스토리지 컨택(120)과 더미 스토리지 컨택(125)은 펜스 패턴(170)을 사이에 두고 제2 방향(D2)으로 이격될 수 있다.
도 8에서 스토리지 컨택(120)과 인접한 더미 스토리지 컨택(125)이 셀 영역 분리막(22)과 셀 영역(20) 사이 경계에 배치되는 것으로 도시하였으나, 실시예는 이에 한정되지 않는다. 예를 들어, 복수의 더미 스토리지 컨택(125)은 셀 영역 분리막(22)과 셀 영역(20) 사이 경계에 배치되지 않고, 전부 셀 영역 분리막(22) 상에 배치될 수 있다.
비트 라인 컨택 플러그(261)는 경계 영역(INT)에서 비트 라인(BL) 상에 배치될 수 있다. 비트 라인 컨택 플러그(261)는 비트 라인(BL) 사이에 배치된 더미 스토리지 컨택(125)과 중첩될 수 있다. 비트 라인 컨택 플러그(261)는 셀 라인 캡핑막(144)을 통과하여, 셀 도전 라인(140)과 연결될 수 있다.
절연 물질을 포함하는 더미 스토리지 컨택(125)은 비트 라인 컨택 플러그(261)가 더미 스토리지 컨택(125)과 접하는 경우에도 전기적으로 연결되는 것을 방지할 수 있다.
스토리지 패드(160)는 스토리지 컨택(120) 상에 형성될 수 있다. 스토리지 패드(160)는 스토리지 컨택(120)과 전기적으로 연결될 수 있다. 여기에서, 스토리지 패드(160)는 랜딩 패드(LP)에 대응될 수 있다.
스토리지 패드(160)는 비트 라인 구조체(140ST)의 상면의 일부와 중첩될 수 있다. 스토리지 패드(160)는 예를 들어, 불순물이 도핑된 반도체 물질, 도전성 실리사이드 화합물, 도전성 금속 질화물, 도전성 금속 탄화물, 금속 및 금속 합금 중 적어도 하나를 포함할 수 있다.
패드 분리 절연막(180)은 스토리지 패드(160) 및 비트 라인 구조체(140ST) 상에 형성될 수 있다. 예를 들어, 패드 분리 절연막(180)은 셀 라인 캡핑막(144) 상에 배치될 수 있다. 패드 분리 절연막(180)은 복수의 고립 영역을 형성하는 스토리지 패드(160)의 영역을 정의할 수 있다. 또한, 패드 분리 절연막(180)은 스토리지 패드(160)의 상면을 덮지 않을 수 있다.
패드 분리 절연막(180)은 더미 스토리지 컨택(125) 상에 형성될 수 있다. 셀 영역 분리막(22)과 셀 영역(20) 사이에서 패드 분리 절연막(180)은 더미 스토리지 컨택(125) 상에 형성될 수 있다.
도 8에서는 패드 분리 절연막(180)이 더미 스토리지 컨택(125) 상에 형성되는 것으로 도시하였으나, 실시예는 이에 한정되지 않는다. 예를 들어 패드 분리 절연막(180)은 셀 영역(CELL)에서 더미 스토리지 컨택(125) 상에 배치되지만, 경계 영역(INT)에서는 더미 스토리지 컨택(125) 상에 형성되지 않을 수 있다.
패드 분리 절연막(180)은 절연성 물질을 포함하여, 복수의 스토리지 패드(160)를 서로 전기적으로 분리할 수 있다. 예를 들어, 패드 분리 절연막(180)은 예를 들어, 실리콘 산화막, 실리콘 질화막, 실리콘 산질화막, 실리콘 산탄질화막 및 실리콘 탄질화막 중 적어도 하나를 포함할 수 있다.
제1 식각 정지막(292)은 패드 분리 절연막(180) 및 스토리지 패드(160) 상에 배치될 수 있다. 제1 식각 정지막(292)은 셀 영역(20)뿐만 아니라, 페리 영역(24)까지 연장될 수 있다. 제1 식각 정지막(292)은 실리콘 질화막, 실리콘 탄질화막, 실리콘 붕소질화막(SiBN), 실리콘 산질화막, 실리콘 산탄화막 중 적어도 하나를 포함할 수 있다.
정보 저장부(190)는 스토리지 패드(160) 상에 배치될 수 있다. 정보 저장부(190)는 스토리지 패드(160)와 전기적으로 연결될 수 있다. 정보 저장부(190)의 일부는 식각 정지막(292) 내에 배치될 수 있다. 정보 저장부(190)는 예를 들어, 커패시터를 포함할 수 있지만, 이에 제한되는 것은 아니다. 정보 저장부(190)는 제1 하부 전극(191)과, 제1 커패시터 유전막(192)과, 제1 상부 전극(193)을 포함한다.
제1 하부 전극(191)은 스토리지 패드(160) 상에 배치될 수 있다. 제1 하부 전극(191)은 필라 형상을 갖는 것으로 도시하였지만, 이에 제한되는 것은 아니다. 제1 하부 전극(191)은 실린더 형상을 가질 수 있음은 물론이다. 제1 커패시터 유전막(192)은 제1 하부 전극(191) 상에 형성된다. 제1 커패시터 유전막(192)은 제1 하부 전극(191)의 프로파일을 따라 형성될 수 있다. 제1 상부 전극(193)은 제1 커패시터 유전막(192) 상에 형성된다. 제1 상부 전극(193)은 제1 하부 전극(191)의 외측벽을 감쌀 수 있다.
일 예로, 제1 커패시터 유전막(192)은 제1 상부 전극(193)과 수직으로 중첩되는 부분에 배치될 수 있다. 다른 예로, 도시된 것과 달리, 제1 커패시터 유전막(192)은 제1 상부 전극(193)과 수직으로 중첩되는 제1 부분과, 제1 상부 전극(193)과 수직으로 중첩되지 않는 제2 부분을 포함할 수 있다. 즉, 제1 커패시터 유전막(192)의 제2 부분은 제1 상부 전극(193)에 의해 덮이지 않는 부분이다.
제1 하부 전극(191) 및 제1 상부 전극(193)은 각각 예를 들어, 도핑된 반도체 물질, 도전성 금속 질화물(예를 들어, 티타늄 질화물, 탄탈륨 질화물, 나이오븀 질화물 또는 텅스텐 질화물 등), 금속(예를 들어, 루세늄, 이리듐, 티타늄 또는 탄탈륨 등), 및 도전성 금속 산화물(예를 들어, 이리듐 산화물 또는 나이오븀 산화물 등) 등을 포함할 수 있지만, 이에 제한되는 것은 아니다.
제1 커패시터 유전막(192)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 고유전율 물질 및 이들의 조합 중에서 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다. 몇몇 실시예들에 따른 반도체 장치에서, 제1 커패시터 유전막(192)은 지르코늄 산화물(zirconium oxide), 알루미늄 산화물(aluminum oxide) 및 지르코늄 산화물(zirconium oxide)이 순차적으로 적층된 적층막 구조를 포함할 수 있다. 몇몇 실시예들에 따른 반도체 장치에서, 제1 커패시터 유전막(192)은 하프늄(Hf)을 포함하는 유전막을 포함할 수 있다. 몇몇 실시예들에 따른 반도체 장치에서, 제1 커패시터 유전막(192)은 강유전체 물질막과 상유전체 물질막의 적층막 구조를 가질 수 있다.
제2 식각 정지막(250)은 기판(100) 상에 배치될 수 있다. 제2 식각 정지막(250)은 제1 블록 도전 구조체(240ST_1)의 프로파일을 따라 형성될 수 있다. 제2 식각 정지막(250)은 스페이서(246_1)의 측벽을 따라 연장될 수 있다.
제2 식각 정지막(250)은 예를 들어, 실리콘 질화막, 실리콘 산질화물, 실리콘 탄질화물 및 실리콘 산탄질화물 중 적어도 하나를 포함할 수 있다.
셀 층간 절연막(295)은 제2 식각 정지막(250) 상에 배치될 수 있다. 예를 들어, 셀 층간 절연막(295)은 셀 영역 분리막(22) 상에 배치될 수 있다.
삽입 층간 절연막(291)은 셀 층간 절연막(295) 상에 배치된다. 삽입 층간 절연막(291)은 셀 층간 절연막(295)을 덮을 수 있다.
삽입 층간 절연막(291)은 셀 층간 절연막(295)과 다른 물질을 포함한다. 삽입 층간 절연막(291)은 예를 들어, 질화물 계열의 절연 물질을 포함할 수 있다. 예를 들어, 삽입 층간 절연막(291)은 실리콘 질화물을 포함할 수 있다.
페리 배선 라인(265)은 삽입 층간 절연막(291) 상에 배치될 수 있다. 셀 게이트 컨택 플러그(262)는 삽입 층간 절연막(291)과, 셀 층간 절연막(295)과, 셀 게이트 캡핑 패턴(113)을 통과하여, 셀 게이트 전극(112)과 연결될 수 있다.
페리 컨택 플러그(260)와, 페리 배선 라인(265)과, 비트 라인 컨택 플러그(261)와, 셀 게이트 컨택 플러그(262)는 스토리지 패드(160)와 동일한 물질을 포함할 수 있다.
도 9는 다른 몇몇 실시예들에 따른 반도체 장치의 도 1의 R2 영역의 개략적인 레이아웃도이다. 도 10은 도 9의 D-D를 따라 절단한 단면도이다. 설명의 편의상 도 6 내지 도 8을 참조하여 설명한 것과 다른 점을 위주로 설명한다.
도 9 및 도 10을 참조하면, 더미 스토리지 컨택(125)과 인접한 스토리지 컨택(120)은 셀 영역 분리막(22)과 셀 영역(20) 사이 경계에 배치될 수 있다. 즉, 복수의 더미 스토리지 컨택(125)은 전부 경계 영역(INT)에서 셀 영역 분리막(22) 상에 배치되고, 더미 스토리지 컨택(125)과 가장 인접한 스토리지 컨택(120)은 셀 영역 분리막(22) 상에 배치될 수 있다.
도 11은 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 레이아웃도이다. 도 12는 몇몇 실시예들에 따른 반도체 장치를 설명하기 위한 사시도이다. 도 13은 도 11의 F - F 및 G - G를 따라 절단한 단면도이다. 참고적으로, 도 11은 도 1의 셀 영역(20)을 확대한 도면일 수 있다. 또한, 도 11이 셀 영역에 적용된 반도체 메모리 장치에서, 셀 영역의 경계 부분의 단면(예를 들어, 도 6의 C - C 및 D - D)은 도 8 및 도 9와 상이하다.
도 11 내지 도 13을 참조하면, 몇몇 실시예들에 따른 반도체 메모리 장치는 기판(100), 복수의 제1 도전 라인(420), 채널층(430), 게이트 전극(440), 게이트 절연막(450) 및 커패시터(480)를 포함할 수 있다. 몇몇 실시예들에 따른 반도체 메모리 장치는 수직 채널 트랜지스터(vertical channel transistor, VCT)를 포함하는 메모리 장치일 수 있다. 상기 수직 채널 트랜지스터는, 채널층(430)의 채널 길이가 기판(100)으로부터 수직 방향을 따라 연장되는 구조를 가리킬 수 있다.
기판(100) 상에는 하부 절연층(412)이 배치될 수 있다. 하부 절연층(412) 상에 복수의 제1 도전 라인(420)이 제1 방향(D1)으로 서로 이격되고 제2 방향(D2)으로 연장될 수 있다. 하부 절연층(412) 상에는 복수의 제1 절연 패턴(422)이 복수의 제1 도전 라인(420) 사이의 공간을 채우도록 배치될 수 있다. 복수의 제1 절연 패턴(422)은 제2 방향(D2)으로 연장될 수 있다. 복수의 제1 절연 패턴(422)의 상면은 복수의 제1 도전 라인(420)의 상면과 동일 레벨에 배치될 수 있다. 복수의 제1 도전 라인(420)은 비트 라인으로 기능할 수 있다.
복수의 제1 도전 라인(420)은 도핑된 반도체 물질, 금속, 도전성 금속 질화물, 도전성 금속 실리사이드, 도전성 금속 산화물, 또는 이들의 조합을 포함할 수 있다. 예를 들면, 복수의 제1 도전 라인(420)은 도핑된 폴리 실리콘, Al, Cu, Ti, Ta, Ru, W, Mo, Pt, Ni, Co, TiN, TaN, WN, NbN, TiAl, TiAlN, TiSi, TiSiN, TaSi, TaSiN, RuTiN, NiSi, CoSi, IrOx, RuOx, 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 복수의 제1 도전 라인(420)은 전술한 물질들의 단일층 또는 다중층을 포함할 수 있다. 예시적인 실시예들에서, 복수의 제1 도전 라인(420)은 그래핀(graphene), 탄소 나노 튜브(carbon nanotube) 또는 이들의 조합을 포함할 수 있다.
채널층(430)은 복수의 제1 도전 라인(420) 상에서 제1 방향(D1) 및 제2 방향(D2)으로 이격되어 배치되는 매트릭스 형태로 배열될 수 있다. 채널층(430)은 제1 방향(D1)에 따른 제1 폭과 제4 방향(D4)에 따른 제1 높이를 가질 수 있고, 제1 높이가 제1 폭보다 더 클 수 있다. 여기에서 제4 방향(D4)은 제1 방향(D1) 및 제2 방향(D2)과 교차하고, 예를 들어, 기판(100)의 상면과 수직인 방향일 수 있다. 예를 들어, 상기 제1 높이는 상기 제1 폭의 약 2 내지 10배일 수 있으나, 이에 한정되는 것은 아니다. 채널층(430)의 바닥부는 제3 소오스/드레인 영역(도시 생략)으로 기능하고, 채널층(430)의 상부(upper portion)는 제4 소오스/드레인 영역(도시 생략)으로 기능하며, 상기 제3 및 제4 소오스/드레인 영역 사이의 채널층(430)의 일부분은 채널 영역(도시 생략)으로 기능할 수 있다.
예시적인 실시예들에서, 채널층(430)은 산화물 반도체를 포함할 수 있고, 예를 들어, 상기 산화물 반도체는 InxGayZnzO, InxGaySizO, InxSnyZnzO, InxZnyO, ZnxO, ZnxSnyO, ZnxOyN, ZrxZnySnzO, SnxO, HfxInyZnzO, GaxZnySnzO, AlxZnySnzO, YbxGayZnzO, InxGayO 또는 이들의 조합을 포함할 수 있다. 채널층(430)은 상기 산화물 반도체의 단일층 또는 다중층을 포함할 수 있다. 일부 예시들에서, 채널층(430)은 실리콘의 밴드갭 에너지보다 더 큰 밴드갭 에너지를 가질 수 있다. 예를 들어, 채널층(430)은 약 1.5 eV 내지 5.6 eV의 밴드갭 에너지를 가질 수 있다. 예를 들어, 채널층(430)은 약 2.0 eV 내지 4.0 eV의 밴드갭 에너지를 가질 때 최적의 채널 성능을 가질 수 있다. 예를 들어, 채널층(430)은 다결정 또는 비정질일 수 있으나, 이에 한정되는 것은 아니다. 예시적인 실시예들에서, 채널층(430)은 그래핀(graphene), 탄소 나노 튜브(carbon nanotube) 또는 이들의 조합을 포함할 수 있다.
게이트 전극(440)은 채널층(430)의 양 측벽 상에서 제1 방향(D1)으로 연장될 수 있다. 게이트 전극(440)은 채널층(430)의 제1 측벽과 마주보는 제1 서브 게이트 전극(440P1)과, 채널층(430)의 제1 측벽에 반대되는 제2 측벽과 마주보는 제2 서브 게이트 전극(440P2)을 포함할 수 있다. 제1 서브 게이트 전극(440P1)과 제2 서브 게이트 전극(440P2) 사이에 하나의 채널층(430)이 배치됨에 따라 반도체 장치는 듀얼 게이트 트랜지스터 구조를 가질 수 있다. 그러나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니며, 제2 서브 게이트 전극(440P2)이 생략되고 채널층(430)의 제1 측벽과 마주보는 제1 서브 게이트 전극(440P1)만이 형성되어 싱글 게이트 트랜지스터 구조가 구현될 수도 있다. 게이트 전극(440)에 포함된 물질은 셀 게이트 전극(112)에 관한 설명과 동일할 수 있다.
게이트 절연막(450)은 채널층(430)의 측벽을 둘러싸며, 채널층(430)과 게이트 전극(440) 사이에 개재될 수 있다. 예를 들어, 도 11에 도시된 것과 같이, 채널층(430)의 전체 측벽이 게이트 절연막(450)에 의해 둘러싸일 수 있고, 게이트 전극(440)의 측벽 일부분이 게이트 절연막(450)과 접촉할 수 있다. 다른 실시예들에서, 게이트 절연막(450)은 게이트 전극(440)의 연장 방향(즉, 제1 방향(D1))으로 연장되고, 채널층(430)의 측벽들 중 게이트 전극(440)과 마주보는 두 측벽들만이 게이트 절연막(450)과 접촉할 수도 있다. 예시적인 실시예들에서, 게이트 절연막(450)은 실리콘 산화막, 실리콘 산질화막, 실리콘 산화막보다 높은 유전 상수를 가지는 고유전율 물질, 또는 이들의 조합으로 이루어질 수 있다.
복수의 제1 절연 패턴(422) 상에는 복수의 제2 절연 패턴(432)이 제2 방향(D2)을 따라 연장될 수 있다. 복수의 제2 절연 패턴(432) 중 인접한 2개의 제2 절연 패턴(432) 사이에 채널층(430)이 배치될 수 있다. 또한, 인접한 2개의 제2 절연 패턴(432) 사이에서, 2개의 인접한 채널층(430) 사이의 공간에 제1 매립층(434) 및 제2 매립층(436)이 배치될 수 있다. 제1 매립층(434)은 2개의 인접한 채널층(430) 사이의 공간의 바닥부에 배치될 수 있다. 제2 매립층(436)은 제1 매립층(434) 상에서 2개의 인접한 채널층(430) 사이의 공간의 나머지를 채우도록 형성될 수 있다. 제2 매립층(436)의 상면은 채널층(430)의 상면과 동일한 레벨에 배치되며, 제2 매립층(436)은 제2 게이트 전극(440)의 상면을 덮을 수 있다. 이와는 달리, 복수의 제2 절연 패턴(432)이 복수의 제1 절연 패턴(422)과 연속적인 물질층으로 형성되거나, 제2 매립층(436)이 제1 매립층(434)과 연속적인 물질층으로 형성될 수도 있다.
채널층(430) 상에는 커패시터 컨택(460)이 배치될 수 있다. 커패시터 컨택(460)은 채널층(430)과 수직 오버랩되도록 배치되고, 제1 방향(D1) 및 제2 방향(D2)으로 이격되어 배치되는 매트릭스 형태로 배열될 수 있다. 커패시터 컨택(460)은 도핑된 폴리 실리콘, Al, Cu, Ti, Ta, Ru, W, Mo, Pt, Ni, Co, TiN, TaN, WN, NbN, TiAl, TiAlN, TiSi, TiSiN, TaSi, TaSiN, RuTiN, NiSi, CoSi, IrOx, RuOx, 또는 이들의 조합으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 상부 절연층(462)은 복수의 제2 절연 패턴(432)과 제2 매립층(436) 상에서 커패시터 컨택(460)의 측벽을 둘러쌀 수 있다.
상부 절연층(462) 상에는 제3 식각 정지막(470)이 배치될 수 있다. 제3 식각 정지막(470) 상에 커패시터(480)가 배치될 수 있다. 커패시터(480)는 제2 하부 전극(482), 제2 커패시터 유전막(484) 및 제2 상부 전극(486)을 포함할 수 있다. 제2 하부 전극(482)은 식각 정지막(470)을 관통하여 커패시터 컨택(460)의 상면에 전기적으로 연결될 수 있다. 제2 하부 전극(482)은 제4 방향(D4)으로 연장되는 필라 타입으로 형성될 수 있으나, 이에 한정되는 것은 아니다. 예시적인 실시예들에서, 제2 하부 전극(482)은 커패시터 컨택(460)과 수직 오버랩되도록 배치되고, 제1 방향(D1) 및 제2 방향(D2)으로 이격되어 배치되는 매트릭스 형태로 배열될 수 있다. 이와는 달리, 커패시터 컨택(460)과 제2 하부 전극(482) 사이에 랜딩 패드(도시 생략)가 더 배치되어 제2 하부 전극(482)은 육각형 형상으로 배열될 수도 있다.
도 14 내지 도 25는 몇몇 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 제조 방법에 관한 설명 중 도 1 내지 도 10을 이용하여 설명한 내용과 중복되는 내용은 간략히 설명하거나, 생략한다.
도 1, 도 6, 도 7, 도 8, 도 14 내지 도 16을 참조하면, 셀 영역(20)과, 페리 영역(24)과, 셀 영역 분리막(22)을 포함하는 기판(100)이 제공된다.
셀 게이트 구조체(110)는 셀 영역(20)의 기판(100) 내에 형성될 수 있다.
이어서, 셀 절연막(130)은 셀 영역(20) 상에 형성될 수 있다.
이어서, 셀 영역(20)의 기판(100) 상에, 비트 라인 구조체(140_ST)가 형성될 수 있다. 비트 라인 구조체(140_ST)는 셀 절연막(130) 상에 형성될 수 있다. 비트 라인 구조체(140ST)가 형성되는 동안, 비트 라인 컨택(146)이 형성될 수 있다.
이어서, 제2 식각 정지막(250)은 기판(100) 상에 형성될 수 있다. 제2 식각 정지막(250)은 비트 라인 구조체(140_ST) 상에 형성될 수 있다. 제2 식각 정지막(250)은 비트 라인 구조체(140_ST)의 프로파일을 따라 연장될 수 있다. 또한, 제2 식각 정지막(250) 상에, 셀 층간 절연막(295)이 형성될 수 있다.
도 17 및 도 18을 참조하면, 제1 방향(D1)으로 이격된 비트 라인(BL) 사이에 프리(pre) 스토리지 컨택층(120p)이 형성될 수 있다. 프리 스토리지 컨택층(120p)은 셀 영역 분리막(22)과, 셀 게이트 구조체(110)와, 기판(100) 상에 형성될 수 있다. 이 때, 프리 스토리지 컨택층(120p)은 도핑된 폴리 실리콘을 포함할 수 있다.
도 19 및 도 20을 참조하면, 셀 영역(CELL) 상의 프리 스토리지 컨택층(120p) 상에 마스크막이 형성되고, 경계 영역(INT)에서 셀 영역 분리막(22) 상의 프리 스토리지 컨택층(120p)이 제거될 수 있다. 경계 영역(INT)에서 프리 스토리지 컨택층(120p)이 제거됨에 따라, 셀 영역 분리막(22)이 노출된다.
도 21 및 도 22를 참조하면, 경계 영역(INT) 상에 프리 더미 스토리지 컨택층(125p)이 형성될 수 있다. 이 때, 프리 더미 스토리지 컨택층(125p)은 인시츄(In-situ) 증착 공정을 통해 셀 영역 분리막(22)상에 형성될 수 있다. 프리 더미 스토리지 컨택층(125p)은 도핑되지 않은 폴리 실리콘을 포함할 수 있다.
도 23 내지 도 25를 참조하면, 비트 라인(BL) 사이에 펜스 패턴(170)이 형성될 수 있다. 펜스 패턴(170)은 에치백 공정을 통해 형성될 수 있다. 펜스 패턴(170)은 기판(100), 셀 소자 분리막(105), 셀 게이트 구조체(110) 상에 형성될 수 있다. 펜스 패턴(170)이 형성됨에 따라, 프리 스토리지 컨택층(120p)과 프리 더미 스토리지 컨택층(125p)이 이격되고, 스토리지 컨택(120)과 더미 스토리지 컨택(125)이 형성될 수 있다.
셀 층간 절연막(295) 상에 삽입 층간 절연막(291)이 형성될 수 있다. 삽입 층간 절연막(291)은 페리 영역(24) 뿐만 아니라, 셀 영역(20) 상에도 형성된다.
이어서, 스토리지 패드(160)와, 비트 라인 컨택 플러그(261)가 형성될 수 있다.
이어서, 제1 식각 정지막(292)과, 정보 저장부(190)가 형성될 수 있다.
도 26 내지 도 30은 다른 몇몇 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 설명의 편의상, 도 14 내지 도 25를 참조하여 설명한 것과 다른 점을 위주로 설명한다.
도 26을 참조하면, 제1 방향(D1)으로 이격된 비트 라인(BL) 사이에 프리(pre) 스토리지 컨택층(120p)이 형성될 수 있다.
도 27을 참조하면, 이어서, 비트 라인(BL) 사이에 펜스 패턴(170)이 형성될 수 있다. 비트 라인(BL) 사이에서 제2 방향(D2)으로 연장되는 프리(pre) 스토리지 컨택층(120p)을 절단하도록 펜스 패턴(170)이 형성될 수 있다. 펜스 패턴(170)은 실리콘 질화물을 포함할 수 있다.
도 28을 참조하면, 이어서, 경계 영역(INT)에 형성된 프리(pre) 스토리지 컨택층(120p)이 제거될 수 있다. 이 때, 셀 영역(CELL)에 형성된 프리(pre) 스토리지 컨택층(120p) 상에 마스크를 형성하고, 경계 영역(INT)에 형성된 프리(pre) 스토리지 컨택층(120p)만을 제거한다.
도 29를 참조하면, 이어서, 경계 영역(INT)에서 프리(pre) 스토리지 컨택층(120p)이 제거된 영역에 더미 스토리지 컨택(125)이 형성될 수 있다. 이 때, 더미 스토리지 컨택(125)은 실리콘 질화물을 포함할 수 있다.
도 30을 참조하면, 이어서, 경계 영역(INT)의 비트 라인(BL) 상에 비트 라인 컨택 플러그(261)가 형성될 수 있다. 비트 라인 컨택 플러그(261)는 제1 방향(D1)으로 인접한 더미 스토리지 컨택(125)과 중첩될 수 있다.
도 31 내지 도 34는 또다른 몇몇 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 설명의 편의상, 도 14 내지 도 25를 참조하여 설명한 것 또는 도 26 내지 도 30을 참조하여 설명한 것과 다른 점을 위주로 설명한다.
도 31을 참조하면, 제1 방향(D1)으로 이격된 비트 라인(BL) 사이에 프리(pre) 더미 스토리지 컨택층(125p)이 형성될 수 있다. 이 때, 프리(pre) 더미 스토리지 컨택층(125p)은 도핑되지 않은 폴리 실리콘을 포함할 수 있다.
도 32 및 도 33을 참조하면, 이어서, 경계 영역(INT) 상에 마스크가 형성되고, 셀 영역(CELL)에 형성된 프리(pre) 더미 스토리지 컨택층(125p)에 이온 주입 공정을 통해 불순물이 도핑되고, 프리(pre) 스토리지 컨택층(120p)이 형성될 수 있다.
도 34를 참조하면, 이어서, 경계 영역(INT)에 형성된 펜스 패턴(170)이 형성되고, 프리(pre) 더미 스토리지 컨택층(125p)과 프리(pre) 스토리지 컨택층(120p)이 이격되어 더미 스토리지 컨택(125)과 스토리지 컨택(120)이 형성된다. 또한, 경계 영역(INT)의 비트 라인(BL) 상에 비트 라인 컨택 플러그(261)가 형성된다. 비트 라인 컨택 플러그(261)는 제1 방향(D1)으로 인접한 더미 스토리지 컨택(125)과 중첩될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
110: 게이트 구조체 120: 스토리지 컨택(BC)
125: 더미 스토리지 컨택 170: 펜스 패턴
140ST: 비트 라인 구조체 160: 스토리지 패드(LP)

Claims (10)

  1. 셀 영역과, 상기 셀 영역을 둘러싸는 주변 회로 영역과, 상기 셀 영역 및 상기 주변 회로 영역을 분리하는 셀 영역 분리막을 포함하는 기판;
    상기 셀 영역과 상기 셀 영역 분리막 상에 제1 방향으로 연장되는 복수의 비트 라인 구조체;
    상기 셀 영역 상에서 상기 복수의 비트 라인 사이에 배치되는, 제1 컨택 구조체; 및
    상기 셀 영역 분리막 상에서 상기 복수의 비트 라인 사이에 배치되고, 절연 물질을 포함하는 제2 컨택 구조체를 포함하는, 반도체 장치.
  2. 제 1항에 있어서,
    상기 비트 라인 구조체 상에 배치되고, 상기 비트 라인 구조체와 전기적으로 연결되는 비트 라인 컨택 플러그를 더 포함하고,
    상기 비트 라인 컨택 플러그는, 상기 제2 컨택 구조체와 접하는, 반도체 장치.
  3. 제 1항에 있어서,
    상기 제2 컨택 구조체는, 도핑되지 않은 폴리 실리콘을 포함하는, 반도체 장치.
  4. 제 3항에 있어서,
    상기 제1 컨택 구조체는, 도핑된 폴리 실리콘을 포함하는, 반도체 장치.
  5. 제 1항에 있어서,
    상기 제2 컨택 구조체가 포함하는 절연 물질은, 실리콘 질화물(SiN)을 포함하는, 반도체 장치.
  6. 제 1항에 있어서,
    상기 셀 영역 분리막 상에 배치되고, 도전 물질을 포함하는 제3 컨택 구조체를 더 포함하고,
    상기 제3 컨택 구조체는, 상기 제1 컨택 구조체와 상기 제2 컨택 구조체 사이에 배치되는, 반도체 장치.
  7. 제 1항에 있어서,
    상기 복수의 비트 라인 구조체 사이에 배치되는 펜스 패턴을 더 포함하고,
    상기 셀 영역 상에서, 상기 펜스 패턴과 상기 제1 컨택 구조체는 상기 제1 방향으로 교대로 배치되고,
    상기 셀 영역 분리막 상에서 상기 펜스 패턴과 상기 제2 컨택 구조체는 상기 제1 방향으로 교대로 배치되는, 반도체 장치.
  8. 제 7항에 있어서,
    상기 펜스 패턴은 실리콘 질화물을 포함하는, 반도체 장치.
  9. 제 1항에 있어서,
    상기 제1 컨택 구조체와 상기 제2 컨택 구조체는,
    상기 복수의 비트 라인 구조체 사이에서 상기 제1 방향으로 이격되는, 반도체 장치.
  10. 소자 분리막에 의해 정의된 활성 영역을 포함하는 셀 영역과, 상기 셀 영역을 둘러싸는 주변 회로 영역과, 상기 셀 영역 및 상기 주변 회로 영역 사이에 형성된 셀 영역 분리막을 포함하는 기판;
    상기 셀 영역과 상기 셀 영역 분리막 상에 제1 방향으로 연장되는 비트 라인 구조체;
    상기 셀 영역 상에서, 상기 제1 방향과 다른 제2 방향으로 상기 비트 라인 구조체의 양측에 배치되고, 상기 활성 영역과 연결되는 매몰 컨택 구조체;
    상기 셀 영역 분리막 상에서, 상기 제2 방향으로 상기 비트 라인 구조체의 양측에 배치되고, 절연 물질을 포함하는, 더미 매몰 컨택 구조체; 및
    상기 제1 방향으로 상기 매몰 컨택 구조체의 양측과, 상기 더미 매몰 컨택 구조체의 양측에 배치되는 펜스 패턴을 포함하고,
    상기 매몰 컨택 구조체와, 상기 더미 매몰 컨택 구조체는 상기 제1 방향으로 이격되는, 반도체 장치.
KR1020210140891A 2021-10-21 2021-10-21 반도체 장치 KR20230056990A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210140891A KR20230056990A (ko) 2021-10-21 2021-10-21 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210140891A KR20230056990A (ko) 2021-10-21 2021-10-21 반도체 장치

Publications (1)

Publication Number Publication Date
KR20230056990A true KR20230056990A (ko) 2023-04-28

Family

ID=86143353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210140891A KR20230056990A (ko) 2021-10-21 2021-10-21 반도체 장치

Country Status (1)

Country Link
KR (1) KR20230056990A (ko)

Similar Documents

Publication Publication Date Title
US11594538B2 (en) Semiconductor device and method of fabricating the same
TWI788106B (zh) 半導體裝置
US20220271044A1 (en) Semiconductor device
CN115602702A (zh) 半导体存储器件
US12016176B2 (en) Semiconductor memory device and method for fabricating the same
US20220139927A1 (en) Semiconductor memory devices and methods for fabricating the same
KR20220116637A (ko) 반도체 메모리 장치
KR20230056990A (ko) 반도체 장치
TWI836976B (zh) 半導體記憶體裝置
TWI845866B (zh) 半導體記憶體裝置
US20240224501A1 (en) Semiconductor memory device and method for manufacturing the same
US20240107751A1 (en) Semiconductor memory device
US20230262967A1 (en) Semiconductor memory device
US20240164084A1 (en) Semiconductor device
KR20240110675A (ko) 반도체 메모리 장치 및 이의 제조 방법
KR20230066761A (ko) 반도체 메모리 장치 및 이의 제조 방법
KR20240025974A (ko) 반도체 메모리 장치 및 이의 제조 방법
KR20240008018A (ko) 반도체 메모리 장치
KR20230064322A (ko) 반도체 장치
KR20240018223A (ko) 반도체 메모리 장치 및 이의 제조 방법
KR20230014794A (ko) 반도체 메모리 장치 제조 방법
KR20230116230A (ko) 반도체 메모리 장치 및 이의 제조 방법
KR20230085675A (ko) 반도체 메모리 장치 및 이의 제조 방법
KR20230017456A (ko) 반도체 메모리 장치 및 이의 제조 방법