CN112865755B - 一种超低功耗施密特触发器 - Google Patents

一种超低功耗施密特触发器 Download PDF

Info

Publication number
CN112865755B
CN112865755B CN202110044892.5A CN202110044892A CN112865755B CN 112865755 B CN112865755 B CN 112865755B CN 202110044892 A CN202110044892 A CN 202110044892A CN 112865755 B CN112865755 B CN 112865755B
Authority
CN
China
Prior art keywords
pole
inverter
pmos
current source
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110044892.5A
Other languages
English (en)
Other versions
CN112865755A (zh
Inventor
史良俊
袁敏民
毛成烈
孙思兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Etek Microelectronics Co ltd
Original Assignee
Wuxi Etek Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Etek Microelectronics Co ltd filed Critical Wuxi Etek Microelectronics Co ltd
Priority to CN202110044892.5A priority Critical patent/CN112865755B/zh
Publication of CN112865755A publication Critical patent/CN112865755A/zh
Application granted granted Critical
Publication of CN112865755B publication Critical patent/CN112865755B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明的超低功耗施密特触发器包括第一PMOS管、电流源、第一倒相器、第二倒相器和电平转换电路。第一倒相器和第二倒相器的工作或者静态电流的上限由电流源的工作电流决定，因此通过控制偏置电压，能够使第一倒相器和第二倒相器的工作电流很小。电平转换电路处于正反馈的工作状态，其正反馈的工作状态使其没有长时间的中间状态，因此其只会在输出信号跳变的瞬间出现一定电流，其他时间接近于零功耗。第二PMOS管起到正反馈的作用，对第一倒相器的输出进行加速。第一PMOS管有提升本电路的ESD耐压的效果。

Description

一种超低功耗施密特触发器
技术领域
本发明涉及一种施密特触发器，具体是涉及一种超低功耗施密特触发器。
背景技术
施密特触发器通常用于集成电路的数字信号输入端口，由于其具有迟滞作用，可以起到提高芯片抗干扰的能力。此外通过设置器件的尺寸，可以调节输入高低电平，从而用于不同电压的器件通讯。但是传统的施密特触发器在不同电压器件的信号传输过程中，会出现漏电较大的情况。
发明内容
本发明要解决的技术问题是提供一种超低功耗施密特触发器，使其实现超低功耗，同时适用于不同电压的芯片间的通讯，特别适合于较低电压芯片给较高电压芯片传输数字信号，并且保持一定的工作速度。
为解决上述技术问题，本发明的超低功耗施密特触发器包括第一PMOS管、电流源、第一倒相器、第二倒相器和电平转换电路；第一PMOS管的S极连接于电源端，第一PMOS管的G极接地，第一PMOS管的D极连接于电流源的高压端；第一倒相器的电压输入端连接于电流源的低压端，第一倒相器的接地端接地，第一倒相器的信号输出端连接于第二倒相器的信号输入端；第二倒相器的电压输入端连接于电流源的低压端，第二倒相器的接地端接地，第二倒相器的信号输出端连接于电平转换电路的信号输入端；第二PMOS管的S极连接于电流源的低压端，第二PMOS管的D极连接于第一倒相器的信号输出端，第二PMOS管的G极连接于第二倒相器的信号输出端；电平转换电路的电压输入端连接于电源端，电平转换电路的接地端接地，电平转换电路的反馈信号输出端连接于第二倒相器的信号输入端；信号从第一倒相器的信号输入端输入，从电平转换电路的信号输出端输出。
优选的，第一倒相器包括第三PMOS管和第二NMOS管；第三PMOS管的G极连接于第一倒相器的信号输入端，第三PMOS管的S极连接于第一倒相器的电压输入端，第三PMOS管的D极连接于第一倒相器的信号输出端；第二NMOS管的G极连接于第一倒相器的信号输入端，第二NMOS管的D极连接于第一倒相器的信号输出端，第二NMOS管的S极接地。
优选的，第二倒相器包括第四PMOS管和第三NMOS管；第四PMOS管的G极连接于第二倒相器的信号输入端，第四PMOS管的S极连接于第二倒相器的电压输入端，第四PMOS管的D极连接于第二倒相器的信号输出端；第三NMOS管的G极连接于第二倒相器的信号输入端，第三NMOS管的D极连接于第二倒相器的信号输出端，第三NMOS管的S极接地。
优选的，电平转换电路包括第四NMOS管、第五NMOS管、第五PMOS管和第六PMOS管；第四NMOS管的G极连接在电平转换电路的信号输入端，第四NMOS管的D极连接于第六PMOS管的G极，第四NMOS管的S极接地；第五NMOS管的G极连接于电平转换电路的反馈信号输出端，第五NMOS管的D极连接于第五PMOS管的G极，第五NMOS管的S极接地；第五PMOS管的S极连接于电平转换电路的电压输入端，第五PMOS管的D极连接于第六PMOS管的G极；第六PMOS管的S极连接于电平转换电路的电压输入端，第六PMOS管的D极连接于第五PMOS管的G极；第五PMOS管的G极连接于电平转换电路的信号输出端。
优选的，电流源由第一NMOS管组成，第一NMOS管的D极连接于电流源的高压端，第一NMOS管的S极连接于电流源的低压端，第一NMOS管的G极连接于电流源的电压输入端，电流源的电压输入端由其他结构提供偏置电压。
优选的，电流源由第七PMOS管组成，第七PMOS管的S极连接于电流源的高压端，第七PMOS管的D极连接于电流源的低压端，第七PMOS管的G极连接于电流源的电压输入端，电流源的电压输入端由其他结构提供偏置电压。
本发明的有益效果在于：
(1)第一倒相器和第二倒相器的工作或者静态电流的上限由电流源的工作电流决定，因此通过控制偏置电压，能够使第一倒相器和第二倒相器的工作电流很小；
(2)电平转换电路处于正反馈的工作状态，其正反馈的工作状态使其没有长时间的中间状态，因此其只会在输出信号跳变的瞬间出现一定电流，其他时间接近于零功耗；
(3)第二PMOS管起到了正反馈的作用，对第一倒相器的输出进行加速；
(4)第一PMOS管有提升本电路的ESD耐压的效果。
附图说明
图1为本发明的实施例1的电路结构图之一。
图2为本发明的实施例1的电路结构图之一。
图3为本发明的对比例1的电路结构图。
具体实施方式
以下结合对比例、实施例和附图对本发明做进一步描述。
对比例1：
图3为本对比例1的电路结构图。传统的施密特触发器包括第二十一PMOS管P21、第二十二PMOS管P22、第二十三PMOS管P23、第二十一NMOS管N21、第二十二NMOS管N22和第二十三NMOS管N23；所述第二十一PMOS管P21的G极连接于第二十二PMOS管P22的G极，第二十一PMOS管P21的S极连接于第二十一电源端21，第二十一PMOS管P21的D极连接于第二十三PMOS管P23的S极；所述第二十二PMOS管P22的G极连接于信号输入端，第二十二PMOS管P22的S极连接于第二十三PMOS管P23的S极，第二十二PMOS管P22的D极连接于第二十三PMOS管P23的G极；所述第二十三PMOS管P23的G极连接于信号输出端，第二十三PMOS管P23的D极接地；所述第二十一NMOS管N21的G极连接于信号输入端，第二十一NMOS管N21的D极连接于第二十三NMOS管N23的G极，第二十一NMOS管N21的S极连接于第二十二NMOS管N22的D极；所述第二十二NMOS管N22的G极连接于所述第二十一NMOS管N21的G极，第二十二NMOS管N22的D极连接于第二十三NMOS管N23的S极，第二十二NMOS管N22的S极接地；所述第二十三NMOS管N23的G极连接于信号输出端，第二十三NMOS管N23的D极连接于第二十二电源端22。
信号从信号输入端输入，从信号输出端输出。信号从高到低或者从低到高时，会出现迟滞窗口，从而起到降低干扰的作用。VIH和VIL为施密特触发器的两个不同的阈值电压。输入信号的电压大于等于VIH时，施密特触发器识别为高电平；输入信号的电压小于等于VIL时，施密特触发器识别为低电平。当输入信号的电压大于VIH，但比供电电压小较多时，虽然施密特触发器能将输入信号的电压识别为高电平，但是其自身会产生较大漏电。同样的，当输入信号的电压小于VIL，但比地信号的电压大较多时，虽然施密特触发器能识别成低电平，其自身也会产生较大漏电。
实施例1：
如图1和图2所示。本发明的超低功耗施密特触发器包括第一PMOS管P1、电流源4、第一倒相器1、第二倒相器2和电平转换电路3；第一PMOS管P1的S极连接于电源端VDD，第一PMOS管P1的G极接地，第一PMOS管P1的D极连接于电流源4的高压端。
第一倒相器1的电压输入端连接于电流源4的低压端，第一倒相器1的接地端接地，第一倒相器1的信号输出端连接于第二倒相器2的信号输入端。第二倒相器2的电压输入端连接于电流源4的低压端，第二倒相器2的接地端接地，第二倒相器2的信号输出端连接于电平转换电路3的信号输入端。第二PMOS管P2的S极连接于电流源4的低压端，第二PMOS管P2的D极连接于第一倒相器1的信号输出端，第二PMOS管P2的G极连接于第二倒相器2的信号输出端；第二PMOS管P2起到了正反馈的作用，对第一倒相器1的输出进行加速。
电平转换电路3的电压输入端连接于电源端VDD，电平转换电路3的接地端接地，电平转换电路3的反馈信号输出端连接于第二倒相器2的信号输入端；电平转换电路处于正反馈的工作状态，其正反馈的工作状态使其没有长时间的中间状态，因此其只会在输出信号跳变的瞬间出现一定电流，其他时间接近于零功耗；信号从第一倒相器1的信号输入端输入，从电平转换电路3的信号输出端输出。
具体的，第一倒相器1包括第三PMOS管P3和第二NMOS管N2；第三PMOS管P3的G极连接于第一倒相器1的信号输入端，第三PMOS管P3的S极连接于第一倒相器1的电压输入端，第三PMOS管P3的D极连接于第一倒相器1的信号输出端；第二NMOS管N2的G极连接于第一倒相器1的信号输入端，第二NMOS管N2的D极连接于第一倒相器1的信号输出端，第二NMOS管N2的S极接地。
具体的，第二倒相器2包括第四PMOS管P4和第三NMOS管N3；第四PMOS管P4的G极连接于第二倒相器2的信号输入端，第四PMOS管P4的S极连接于第二倒相器2的电压输入端，第四PMOS管P4的D极连接于第二倒相器2的信号输出端；第三NMOS管N3的G极连接于第二倒相器2的信号输入端，第三NMOS管N3的D极连接于第二倒相器2的信号输出端，第三NMOS管N3的S极接地。
具体的，电平转换电路3包括第四NMOS管N4、第五NMOS管N5、第五PMOS管P5和第六PMOS管P6；第四NMOS管N4的G极连接在电平转换电路3的信号输入端，第四NMOS管N4的D极连接于第六PMOS管P6的G极，第四NMOS管N4的S极接地；第五NMOS管N5的G极连接于电平转换电路3的反馈信号输出端，第五NMOS管N5的D极连接于第五PMOS管P5的G极，第五NMOS管N5的S极接地；第五PMOS管P5的S极连接于电平转换电路3的电压输入端，第五PMOS管P5的D极连接于第六PMOS管P6的G极；第六PMOS管P6的S极连接于电平转换电路3的电压输入端，第六PMOS管P6的D极连接于第五PMOS管P5的G极；第五PMOS管P5的G极连接于电平转换电路3的信号输出端。
具体的，如图1所示，电流源4由第一NMOS管N1组成，第一NMOS管N1的D极连接于电流源4的高压端，第一NMOS管N1的S极连接于电流源4的低压端，第一NMOS管N1的G极连接于电流源4的电压输入端，电流源4的电压输入端由其他结构提供偏置电压。
具体的，如图2所示，电流源4由第七PMOS管P7组成，第七PMOS管P7的S极连接于电流源4的高压端，第七PMOS管P7的D极连接于电流源4的低压端，第七PMOS管P7的G极连接于电流源4的电压输入端，电流源4的电压输入端由其他结构提供偏置电压。

Claims (6)

1.一种超低功耗施密特触发器，其特征在于：包括第一PMOS管(P1)、电流源(4)、第一倒相器(1)、第二倒相器(2)和电平转换电路(3)；
所述第一PMOS管(P1)的S极连接于电源端(VDD)，第一PMOS管(P1)的G极接地，第一PMOS管(P1)的D极连接于电流源(4)的高压端；
所述第一倒相器(1)的电压输入端连接于电流源(4)的低压端，第一倒相器(1)的接地端接地，第一倒相器(1)的信号输出端连接于第二倒相器(2)的信号输入端；
所述第二倒相器(2)的电压输入端连接于电流源(4)的低压端，第二倒相器(2)的接地端接地，第二倒相器(2)的信号输出端连接于电平转换电路(3)的信号输入端；
所述第二PMOS管(P2)的S极连接于电流源(4)的低压端，第二PMOS管(P2)的D极连接于第一倒相器(1)的信号输出端，第二PMOS管(P2)的G极连接于第二倒相器(2)的信号输出端；
所述电平转换电路(3)的电压输入端连接于电源端(VDD)，电平转换电路(3)的接地端接地，电平转换电路(3)的反馈信号输出端连接于第二倒相器(2)的信号输入端。
2.根据权利要求1所述的一种超低功耗施密特触发器，其特征在于：所述第一倒相器(1)包括第三PMOS管(P3)和第二NMOS管(N2)；
第三PMOS管(P3)的G极连接于第一倒相器(1)的信号输入端，第三PMOS管(P3)的S极连接于第一倒相器(1)的电压输入端，第三PMOS管(P3)的D极连接于第一倒相器(1)的信号输出端；
第二NMOS管(N2)的G极连接于第一倒相器(1)的信号输入端，第二NMOS管(N2)的D极连接于第一倒相器(1)的信号输出端，第二NMOS管(N2)的S极接地。
3.根据权利要求1所述的一种超低功耗施密特触发器，其特征在于：所述第二倒相器(2)包括第四PMOS管(P4)和第三NMOS管(N3)；
第四PMOS管(P4)的G极连接于第二倒相器(2)的信号输入端，第四PMOS管(P4)的S极连接于第二倒相器(2)的电压输入端，第四PMOS管(P4)的D极连接于第二倒相器(2)的信号输出端；
第三NMOS管(N3)的G极连接于第二倒相器(2)的信号输入端，第三NMOS管(N3)的D极连接于第二倒相器(2)的信号输出端，第三NMOS管(N3)的S极接地。
4.根据权利要求1至3中任一项所述的一种超低功耗施密特触发器，其特征在于：所述电平转换电路(3)包括第四NMOS管(N4)、第五NMOS管(N5)、第五PMOS管(P5)和第六PMOS管(P6)；
所述第四NMOS管(N4)的G极连接在电平转换电路(3)的信号输入端，第四NMOS管(N4)的D极连接于第六PMOS管(P6)的G极，第四NMOS管(N4)的S极接地；
所述第五NMOS管(N5)的G极连接于电平转换电路(3)的反馈信号输出端，第五NMOS管(N5)的D极连接于第五PMOS管(P5)的G极，第五NMOS管(N5)的S极接地；
所述第五PMOS管(P5)的S极连接于电平转换电路(3)的电压输入端，第五PMOS管(P5)的D极连接于第六PMOS管(P6)的G极；
所述第六PMOS管(P6)的S极连接于电平转换电路(3)的电压输入端，第六PMOS管(P6)的D极连接于第五PMOS管(P5)的G极；
所述第五PMOS管(P5)的G极连接于电平转换电路(3)的信号输出端。
5.根据权利要求1至3中任一项所述的一种超低功耗施密特触发器，其特征在于：所述电流源(4)由第一NMOS管(N1)组成，第一NMOS管(N1)的D极连接于电流源(4)的高压端，第一NMOS管(N1)的S极连接于电流源(4)的低压端，第一NMOS管(N1)的G极连接于电流源(4)的电压输入端，电流源(4)的电压输入端由其他结构提供偏置电压。
6.根据权利要求1至3中任一项所述的一种超低功耗施密特触发器，其特征在于：所述电流源(4)由第七PMOS管(P7)组成，第七PMOS管(P7)的S极连接于电流源(4)的高压端，第七PMOS管(P7)的D极连接于电流源(4)的低压端，第七PMOS管(P7)的G极连接于电流源(4)的电压输入端，电流源(4)的电压输入端由其他结构提供偏置电压。
CN202110044892.5A 2021-01-13 2021-01-13 一种超低功耗施密特触发器 Active CN112865755B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110044892.5A CN112865755B (zh) 2021-01-13 2021-01-13 一种超低功耗施密特触发器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110044892.5A CN112865755B (zh) 2021-01-13 2021-01-13 一种超低功耗施密特触发器

Publications (2)

Publication Number Publication Date
CN112865755A CN112865755A (zh) 2021-05-28
CN112865755B true CN112865755B (zh) 2021-08-24

Family

ID=76003545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110044892.5A Active CN112865755B (zh) 2021-01-13 2021-01-13 一种超低功耗施密特触发器

Country Status (1)

Country Link
CN (1) CN112865755B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103368532A (zh) * 2013-07-09 2013-10-23 华东师范大学 一种迟滞电压数字可调斯密特触发器
CN103607184A (zh) * 2013-10-23 2014-02-26 上海华力微电子有限公司 一种cmos施密特触发电路
US9467125B2 (en) * 2014-12-17 2016-10-11 Stmicroelectronics International N.V. CMOS Schmitt trigger circuit and associated methods
CN110703010A (zh) * 2019-09-25 2020-01-17 珠海亿智电子科技有限公司 测试电路
CN112202432B (zh) * 2020-09-30 2022-11-22 合肥寰芯微电子科技有限公司 一种低功耗按键和外部中断兼容唤醒电路及其控制方法

Also Published As

Publication number Publication date
CN112865755A (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
US8749269B2 (en) CML to CMOS conversion circuit
KR20100059002A (ko) 레벨 쉬프트 회로 및 이를 포함하는 디스플레이 장치
CN111427820B (zh) Io电路以及用于io电路的访问控制信号产生电路
US9093999B2 (en) Output circuit
CN111313878A (zh) 一种模拟开关电路
CN110098830B (zh) 一种晶体管的衬底切换电路和电平转换电路
CN114884502A (zh) 一种适用于GaN驱动芯片的高压电平移位电路
CN112865755B (zh) 一种超低功耗施密特触发器
CN103532526A (zh) 电压转换电路及电压转换方法
TWI390377B (zh) 準位切換器
CN103944556A (zh) 电平转移电路
CN108712166B (zh) 一种自适应电平转换电路
CN107404291B (zh) 偏置电路和低噪声放大器
CN104883172A (zh) 模拟开关电路结构
CN112532230A (zh) 电平转换电路
CN113726330A (zh) 一种电平转换电路及芯片
CN111510120A (zh) 一种具有电压处理功能的无功耗模拟开关
CN101227181B (zh) 电位切换器
CN214228233U (zh) 电平转换电路
CN115001477B (zh) 一种用于正负电压输入的信号接口电路
CN220798228U (zh) 一种功率放大器漏端电压开关电路
CN117097324B (zh) 一种电平转移电路
CN218071467U (zh) 一种模拟开关
CN218243491U (zh) 一种开关电路
CN220023043U (zh) 一种低电压单link高速通讯电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant