CN112805827B - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN112805827B
CN112805827B CN201980065412.4A CN201980065412A CN112805827B CN 112805827 B CN112805827 B CN 112805827B CN 201980065412 A CN201980065412 A CN 201980065412A CN 112805827 B CN112805827 B CN 112805827B
Authority
CN
China
Prior art keywords
main surface
semiconductor device
semiconductor
conductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980065412.4A
Other languages
English (en)
Other versions
CN112805827A (zh
Inventor
富士和则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to CN202410061364.4A priority Critical patent/CN117878082A/zh
Publication of CN112805827A publication Critical patent/CN112805827A/zh
Application granted granted Critical
Publication of CN112805827B publication Critical patent/CN112805827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/352—Mechanical processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/77—Apparatus for connecting with strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明的半导体装置(A1)具有：半导体元件(10)，其具有在厚度方向(z)上互相朝向相反侧的元件主面以及元件背面，在元件主面上形成有主面电极(11)、即第一电极(111)，在元件背面上形成有背面电极(12)；导电部件(22A)，其与元件背面对置，且导通接合有背面电极(12)；导电部件(22B)，其与导电部件(22A)分离地配置，与主面电极(11)导通；以及引线部件(51)，其具有朝向与元件主面相同的方向的引线主面(51a)，并连接主面电极(11)和导电部件(22B)。引线部件(51)包括从引线主面(51a)向厚度方向(z)突出的突起(521)，并且经由引线接合层(321)与主面电极(11)接合。从厚度方向(z)观察，突起(521)与主面电极(11)重叠。通过这样的结构，能够抑制烧结处理时的加压引起的连接部件的变形。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及半导体装置及其制造方法。
背景技术
以往，作为将半导体元件与导电体接合时的接合材料，从使用便利性良好等出发，使用了铅焊料。但是，从人体保护和减轻环境负荷的观点出发，被置换为不使用铅的接合材料。例如，在专利文献1中公开了使用烧结金属作为接合材料的半导体装置。专利文献1所记载的半导体装置具备模具、引线框、夹具以及烧结银。模具搭载于引线框。引线框包含相互分离的第一部和第二部。模具与引线框的第一部接合。夹具是板状的导电体。夹具是将模具与引线框的第二部导通的连接部件。夹子包含与模具接合的第一接合部、与引线框的第二部接合的第二接合部以及将这些接合部连接的连接部分。
现有技术文献
专利文献
专利文献1：日本特表2018-504788号公报
发明内容
发明所要解决的课题
在现有的半导体装置中，在接合夹具与模具时，通过对形成于夹具与模具之间的烧结用金属材料(能够烧结的银膜)进行烧结处理，烧结用金属材料成为烧结金属(烧结银)，夹具与模具接合。在该烧结处理中，通过用加压部件按压夹具，利用该按压力对烧结用金属材料进行加压。然后，在加压的状态下，进行烧结用金属材料的加热处理。在现有的半导体装置中，由于连接部的下方为空洞，因此有时由于这样的烧结处理中的加压时的上述按压力，夹子的连接部弯折。这样的变形成为夹具的强度降低、导电性的降低、意料之外的接触等的原因。
本发明是鉴于上述课题而完成的，其目的在于提供一种能够抑制烧结处理时的加压引起的连接部件的变形的半导体装置及其制造方法。
用于解决课题的方案
由本发明的第一方案提供的半导体装置具备：半导体元件，其具有在第一方向上互相朝向相反侧的元件主面以及元件背面，在上述元件主面形成有主面电极，在上述元件背面形成有背面电极；第一导电体，其与上述元件背面对置，导通接合有上述背面电极；第二导电体，其与上述第一导电体分离地配置，与上述主面电极导通；以及连接部件，其具有朝向与上述元件主面相同的方向的连接部件主面，将上述主面电极和上述第二导电体连接，上述连接部件包括从上述连接部件主面向上述第一方向突出的第一突起，并且经由第一接合层与上述主面电极接合，从上述第一方向观察，上述第一突起与上述主面电极重叠。
由本发明的第二方案提供一种半导体装置的制造方法，半导体装置具有：半导体元件，其具有在第一方向上互相朝向相反侧的元件主面以及元件背面；互相分离地配置的第一导电体以及第二导电体；以及连接部件，其具有朝向上述第一方向的一方的连接部件主面，且包括从上述连接部件主面向上述第一方向突出的第一突起，上述半导体装置的制造方法具有下述工序：连接部件准备工序，准备上述连接部件；安装工序，将上述半导体元件搭载于上述第一导电体；烧结用金属材料形成工序，在上述元件主面之上形成烧结用金属材料；连接工序，以使上述连接部件主面朝向与上述元件主面相同的方向的姿势且从上述第一方向观察时上述烧结用金属材料与上述第一突起重叠的方式，将上述连接部件的一部分载置在上述烧结用金属材料之上；以及加压加热工序，从形成有上述第一突起的一侧利用加压部件对上述连接部件进行加压且进行加热，由此使上述烧结用金属材料成为烧结金属。
发明效果
根据本发明的半导体装置及其制造方法，能够抑制烧结处理时的加压导致的连接部件的变形。
附图说明
图1是表示第一实施方式的半导体装置的立体图。
图2是在图1所示的立体图中省略了密封树脂的图。
图3是表示第一实施方式的半导体装置的俯视图。
图4是在图3所示的俯视图中省略了密封树脂的图。
图5是将图4的一部分放大后的局部放大图。
图6是表示第一实施方式的半导体装置的主视图。
图7是表示第一实施方式的半导体装置的仰视图。
图8是表示第一实施方式的半导体装置的左侧视图。
图9是表示第一实施方式的半导体装置的右侧视图。
图10是沿着图4的X-X线的剖视图。
图11是将图2的一部分放大后的主要部分放大图。
图12是沿着图11的XII-XII线的剖视图。
图13是将图12的一部分放大后的局部放大图。
图14是将图12的一部分放大后的局部放大图。
图15是表示第一实施方式的半导体装置的制造方法的一工序(引线准备工序)的图。
图16是表示第一实施方式的半导体装置的制造方法的一工序(加压加热工序)的图。
图17是表示第一实施方式的半导体装置的制造方法的一工序(加压加热工序)的图。
图18是表示变形例的引线部件的主要部分放大图。
图19是表示第二实施方式的半导体装置的立体图。
图20是表示第二实施方式的半导体装置的俯视图。
图21是将图20的一部分放大后的局部放大图。
图22是沿着图20的XXII-XXII线的剖视图。
图23是将图22的一部分放大后的局部放大图。
图24是第二实施方式的变形例的半导体装置的主要部分放大剖视图。
图25是第二实施方式的变形例的半导体装置的主要部分放大剖视图。
图26是表示第三实施方式的半导体装置的立体图。
图27是表示第四实施方式的半导体装置的俯视图。
图28是沿着图27的XXVIII-XXVIII线的剖视图。
图29是表示第五实施方式的半导体装置的立体图。
图30是沿着图29的XXX-XXX线的剖视图。
图31是表示变形例的引线部件的突起的主要部分放大图。
图32是表示变形例的引线部件的突起的主要部分放大图。
图33是表示变形例的引线部件的接合方法的主要部分放大图。
具体实施方式
以下，参照附图对本发明的半导体装置以及半导体装置的制造方法进行说明。
图1至图14示出了根据本发明的第一实施方式的半导体装置。第一实施方式的半导体装置A1具备多个半导体元件10、支撑基板20、多个导电性接合层3、输入端子41、42、输出端子43、一对栅极端子44A、44B、一对检测端子45A、45B、多个虚设端子46、一对侧方端子47A、47B、绝缘部件49、多个引线部件51、多个线材部件6以及密封树脂7。另外，有时将输入端子41、42、输出端子43、一对栅极端子44A、44B、一对检测端子45A、45B、多个虚设端子46以及一对侧方端子47A、47B统称为端子40。
图1是表示半导体装置A1的立体图。图2是在图1所示的立体图中省略了密封树脂7的图。图3是表示半导体装置A1的俯视图。图4是在图3所示的俯视图中省略了密封树脂7的图。另外，在图4中，用假想线(双点划线)表示密封树脂7。图5是将图4的一部分放大后的局部放大俯视图。图6是表示半导体装置A1的主视图。图7是表示半导体装置A1的仰视图。图8是表示半导体装置A1的侧视图(左侧视图)。图9是表示半导体装置A1的侧视图(右侧视图)。图10是沿着图4的X-X线的剖视图。图11是在图2所示的立体图中将包含引线部件51的一部分放大后的主要部分放大图。图12是沿着图11的XII-XII线的剖视图。图13是将图12的一部分放大后的局部放大图。图14是将图12的一部分放大后的局部放大图。另外，在图11～图13中，省略了多个线材部件6。
为了便于说明，在图1～图14中，将相互正交的3个方向定义为宽度方向x、进深方向y、厚度方向z。宽度方向x是半导体装置A1的俯视图(参照图3及图4)中的左右方向。进深方向y是半导体装置A1的俯视图(参照图3以及图4)中的上下方向。此外，根据需要，将宽度方向x的一方设为宽度方向x1，将宽度方向x的另一方设为宽度方向x2。同样地，将进深方向y的一方设为进深方向y1，将进深方向y的另一方设为进深方向y2，将厚度方向z的一方设为厚度方向z1，将厚度方向z的另一方设为厚度方向z2。另外，有时也将厚度方向z1称为下，将厚度方向z2称为上。厚度方向z相当于本发明的“第一方向”。另外，在本实施方式中，宽度方向x相当于本发明的“第三方向”，进深方向y相当于本发明的“第二方向”。
多个半导体元件10分别使用以Si C(碳化硅)为主的半导体材料构成。此外，该半导体材料并不限定于Si C，也可以是Si(硅)、Ga As(砷化镓)或者Ga N(氮化镓)等。另外，在本实施方式中，各半导体元件10是MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor)。此外，多个半导体元件10并不限定于MOSFET，也可以是包含MISFET(Metal-Insulator-Semiconductor FET)的场效应晶体管、IGBT(Insulated Gate BipolarTransistor)这样的双极晶体管、LSI等IC模具。在本实施方式中，各半导体元件10均为同一元件，且表示为n沟道型的MOSFET的情况。各半导体元件10在厚度方向z上观察(以下，也称为“俯视”)是矩形，但并不限定于此。另外，各半导体元件10的厚度大约为350～370μm。此外，各半导体元件10的厚度并不限定于此。
如图10以及图13所示，多个半导体元件10分别具有元件主面101以及元件背面102。另外，在图10以及图13中，示出了半导体元件10A，但半导体元件10B也构成为同等。在各半导体元件10中，元件主面101以及元件背面102在厚度方向z上分离，且相互朝向相反侧。在本实施方式中，元件主面101朝向厚度方向z2，元件背面102朝向厚度方向z1。
如图5、图11及图13所示，多个半导体元件10分别具有主面电极11、背面电极12及绝缘膜13。
主面电极11设置于元件主面101。如图11所示，主面电极11包括第一电极111和第二电极112。在本实施方式中，第一电极111是源极电极，流过源极电流。另外，在本实施方式中，第二电极112是栅极电极，被施加用于驱动各半导体元件10的栅极电压。第一电极111比第二电极112大。另外，在本实施方式中，第一电极111表示由1个区域构成的情况，但也可以分割为多个区域。
背面电极12设置于元件背面102。在本实施方式中，背面电极12遍及元件背面102的整体而形成。在本实施方式中，背面电极12是漏极电极，漏极电流流过。
绝缘膜13设置于元件主面101。绝缘膜13具有电绝缘性。绝缘膜13在俯视时包围主面电极11。绝缘膜13例如是Si O2(二氧化硅)层、Si N4(氮化硅)层、聚苯并噁唑层从元件主面101依次层叠而成的。需要说明的是，在绝缘膜13中，也可以代替聚苯并噁唑层而为聚酰亚胺层。
多个半导体元件10包含多个半导体元件10A以及多个半导体元件10B。在本实施方式中，半导体装置A1构成半桥型的开关电路。多个半导体元件10A构成该开关电路中的上臂电路，多个半导体元件10B构成该开关电中路的下臂电路。如图2及图4所示，半导体装置A1包含4个半导体元件10A及4个半导体元件10B。此外，半导体元件10的数量并不限定于本结构，能够根据半导体装置A1所要求的性能而自由地设定。
如图2、图4、图5、图11及图13所示，多个半导体元件10A分别搭载于支撑基板20(后述的导电部件22A)。在本实施方式中，多个半导体元件10A在进深方向y上排列，相互分离。各半导体元件10A在搭载于导电部件22A的姿势下，元件背面102与导电部件22A对置。如图4、图5、图12及图13所示，各半导体元件10A经由导电性接合层3(后述的元件接合层31A)与支撑基板20(导电部件22A)导通接合。
如图2、图4、图5及图10所示，多个半导体元件10B分别搭载于支撑基板20(后述的导电部件22B)。在本实施方式中，多个半导体元件10B在进深方向y上排列，相互分离。各半导体元件10B在搭载于导电部件22B的姿势下，元件背面102与导电部件22B对置。如图4、图5及图10所示，各半导体元件10B经由导电性接合层3(后述的元件接合层31B)与支撑基板20(导电部件22B)导通接合。
支撑基板20是支撑多个半导体元件10的支撑部件。支撑基板20具备绝缘基板21、多个导电部件22、一对绝缘层23A、23B、一对栅极层24A、24B以及一对检测层25A、25B。
如图10所示，绝缘基板21配置有多个导电部件22。绝缘基板21具有电绝缘性。绝缘基板21的构成材料例如是热传导性优异的陶瓷。作为这样的陶瓷，例如可举出Al N(氮化铝)、Si N(氮化硅)、Al2O3(氧化铝)等。在本实施方式中，绝缘基板21在俯视时为矩形。
如图10所示，绝缘基板21具有主面211和背面212。主面211和背面212在厚度方向z上分离，且彼此朝向相反侧。主面211在厚度方向z上朝向配置有多个导电部件22的一侧、即厚度方向z2。主面211与多个导电部件22以及多个半导体元件10一起被密封树脂7覆盖。背面212朝向厚度方向z1。如图7和图10所示，背面212从密封树脂7露出。在背面212上连接有例如未图示的散热器等。此外，绝缘基板21的结构并不限定于上述结构，也可以针对多个导电部件22的每一个单独地设置。
多个导电部件22分别是金属板。该金属板的构成材料为Cu或Cu合金。多个导电部件22与多个端子40一起构成与多个半导体元件10的导通路径。多个导电部件22相互分离，且分别配置于绝缘基板21的主面211。各导电部件22例如通过银膏或焊料等那样的接合材料与主面211接合。另外，该接合材料可以是导电性材料，也可以是绝缘性材料。在本实施方式中，导电部件22的厚度方向z的尺寸大约为0.4～3.0mm，但并不限定于此。另外，各导电部件22的表面也可以被银镀层覆盖。
多个导电部件22包括导电部件22A和导电部件22B。在本实施方式中，导电部件22A、22B在绝缘基板21上沿宽度方向x排列。如图2、图4以及图10所示，导电部件22A配置于比导电部件22B靠宽度方向x2的位置。导电部件22A具有朝向厚度方向z2的主面221A，在该主面221A上搭载多个半导体元件10A。导电部件22B具有朝向厚度方向z2的主面221B，在该主面221B上搭载多个半导体元件10B。在本实施方式中，导电部件22A、22B均为俯视矩形。此外，多个导电部件22的结构并不限定于上述结构，能够基于多个半导体元件10的数量以及配置而适当变更。在本实施方式中，导电部件22A相当于本发明的“第一导电体”，导电部件22B相当于本发明的“第二导电体”。
一对绝缘层23A、23B具有电绝缘性，其构成材料例如是玻璃环氧树脂。如图2和图4所示，一对绝缘层23A、23B分别是在进深方向y上延伸的带状。如图2及图4所示，绝缘层23A与导电部件22A的主面221A接合。绝缘层23A位于比多个半导体元件10A靠宽度方向x2的位置。如图2及图4所示，绝缘层23B接合于导电部件22B的主面221B。绝缘层23B位于比半导体元件10B靠宽度方向x1的位置。
一对栅极层24A、24B具有导电性，其构成材料例如为Cu。如图2以及图4所示，一对栅极层24A、24B分别是在进深方向y上延伸的带状。如图2及图4所示，栅极层24A配置在绝缘层23A上。栅极层24A经由线材部件6(后述的栅极线61)与各半导体元件10A的第二电极112(栅极电极)导通。如图2及图4所示，栅极层24B配置在绝缘层23B上。栅极层24B经由线材部件6(后述的栅极线61)与各半导体元件10B的第二电极112(栅极电极)导通。
一对检测层25A、25B具有导电性，其构成材料例如为Cu。如图2以及图4所示，一对检测层25A、25B分别是在进深方向y上延伸的带状。如图2和图4所示，检测层25A与栅极层24A一起配置在绝缘层23A上。在俯视时，检测层25A在绝缘层23A上位于栅极层24A的旁边，与栅极层24A分离。在本实施方式中，检测层25A在宽度方向x上配置于比栅极层24A更靠近多个半导体元件10A的位置。因此，检测层25A位于栅极层24A的宽度方向x1侧。此外，栅极层24A与检测层25A在宽度方向x上的配置也可以相反。检测层25A经由线材部件6(后述的检测线62)与各半导体元件10A的第一电极111(源极电极)导通。如图2和图4所示，检测层25B与栅极层24B一起配置在绝缘层23B上。在俯视时，检测层25B在绝缘层23B上位于栅极层24B的旁边，与栅极层24B分离。在本实施方式中，检测层25B配置在比栅极层24B更靠近多个半导体元件10B的位置。因此，检测层25B位于栅极层24B的宽度方向x2侧。此外，栅极层24B与检测层25B在宽度方向x上的配置也可以相反。检测层25B经由线材部件6(后述的检测线62)与各半导体元件10B的第一电极111(源极电极)导通。
多个基座部29分别为电绝缘性，其构成材料例如为陶瓷。如图2及图10所示，各基座部29与导电部件22A的主面221A接合。在本实施方式中，各基座部29在俯视时为矩形。多个基座部29在进深方向y上排列，相互分离。各基座部29的厚度方向z的尺寸与输入端子41的厚度方向z的尺寸和绝缘部件49的厚度方向z的尺寸的合计大致相同。在各基座部29接合有输入端子42的一部分，支撑该输入端子42。因此，各基座部29使输入端子42的姿势稳定。此外，在本实施方式中，半导体装置A1也可以不具备多个基座部29。
多个导电性接合层3分别由通过烧结处理形成的烧结金属构成。各导电性接合层3的构成材料例如是烧结银，但并不限定于此，也可以是烧结铜等其他烧结金属。各导电性接合层3是具有多个微细孔的多孔质，在本实施方式中，设该微细孔为空隙，但也可以在该微细孔中填充例如环氧树脂。即，各导电性接合层3也可以是含有环氧树脂的烧结金属。但是，若环氧树脂的含量多，则为了使导电性接合层3的导电性降低，考虑半导体装置A1中的电流量来设定环氧树脂的含量。导电性接合层3可以通过将烧结用金属材料进行上述烧结处理而形成。需要说明的是，在本实施方式中，各导电性接合层3例如在图12～图14所示的各剖视图中表示为矩形状的情况，但也可以是梯形，也可以侧方弯曲，也可以形成圆角。
在本实施方式中，多个导电性接合层3包括多个元件接合层31A、31B、多个引线接合层321、322、多个端子接合层33。
多个元件接合层31A分别用于将各半导体元件10A接合于导电部件22A。各元件接合层31A介于各半导体元件10A的元件背面102与导电部件22A之间，使该半导体元件10A的背面电极12与导电部件22A导通。各元件接合层31A的厚度大约为30μm。此外，各元件接合层31A的厚度并不限定于此。在本实施方式中，元件接合层31A相当于本发明的“第三接合层”。
多个元件接合层31B分别用于将各半导体元件10B接合于导电部件22B。各元件接合层31B介于各半导体元件10B的元件背面102与导电部件22B之间，使该半导体元件10B的背面电极12与导电部件22B导通。各元件接合层31B的厚度与各元件接合层31A同样地为大约30μm。此外，各元件接合层31B的厚度并不限定于此。
多个引线接合层321、322分别用于接合各引线部件51。
多个引线接合层321分别用于将各引线部件51的一部分接合于各半导体元件10A。各引线接合层321介于各半导体元件10A的元件主面101与各引线部件51的一部分(后述的第一接合部511)之间，使该半导体元件10A的主面电极11(第一电极111)与该引线部件51导通。各引线接合层321的厚度大约为80μm。另外，各引线接合层321的厚度并不限定于此。在本实施方式中，引线接合层321相当于本发明的“第一接合层”。
多个引线接合层322分别用于将各引线部件51的一部分接合于导电部件22B。各引线接合层322介于各引线部件51的一部分(后述的第二接合部512)与导电部件22B的一部分之间，使该引线部件51与导电部件22B导通。各引线接合层322的厚度大约为80μm。另外，各引线接合层322的厚度并不限定于此。在本实施方式中，引线接合层322相当于本发明的“第二接合层”。
多个端子接合层33用于将输入端子42接合于各半导体元件10B。各端子接合层33介于各输入端子42的一部分(后述的突出部421c)与半导体元件10B的元件主面101之间，使该半导体元件10B的主面电极11(第一电极111)与输入端子42导通。各端子接合层33的厚度大约为80μm。另外，各端子接合层33的厚度并不限定于此。
两个输入端子41、42分别是金属板。该金属板的构成材料为Cu或Cu合金。在本实施方式中，两个输入端子41、42都是厚度方向z尺寸为0.8mm，但并不限定于此。如图4和图10所示，两个输入端子41、42都在半导体装置A1中位于靠近宽度方向x2的位置。在两个输入端子41、42之间施加例如电源电压。另外，在输入端子41、42，既可以从未图示的电源(省略图示)直接施加电源电压，也可以以夹入输入端子41、42的方式连接母线(省略图示)，经由该母线施加。另外，也可以将缓冲电路等并联连接。输入端子41是正极(P端子)，输入端子42是负极(N端子)。输入端子42在厚度方向z上相对于输入端子41以及导电部件22A双方分离地配置。
如图4和图10所示，输入端子41具有焊盘部411和端子部412。
焊盘部411是输入端子41中的被密封树脂7覆盖的部分。焊盘部411的宽度方向x1侧的端部为梳齿状，包含多个梳齿部411a。多个梳齿部411a分别与导电部件22A的主面221A导通接合。该接合方法可以是利用激光的激光焊接的接合，也可以是超声波接合，也可以是使用了导电性接合材料的接合。
端子部412是从输入端子41中的密封树脂7露出的部分。如图7、图9以及图10所示，端子部412在俯视时从密封树脂7向宽度方向x2延伸。
如图4以及图10所示，输入端子42具有焊盘部421以及端子部422。
焊盘部421是输入端子42中的被密封树脂7覆盖的部分。焊盘部421包含连结部421a、多个延伸部421b以及多个突出部421c。连结部421a是在进深方向y上延伸的带状。连结部421a与端子部422相连。多个延伸部421b是从连结部421a朝向宽度方向x1延伸的带状。在本实施方式中，各延伸部421b从连结部421a在俯视观察下延伸至与半导体元件10B重叠。多个延伸部421b在俯视时在进深方向y上排列，并且相互分离。各延伸部421b的朝向厚度方向z1的面的一部分与各基座部29相接，并经由该各基座部29而被导电部件22A支撑。多个突出部421c是在各延伸部421b的前端部分(宽度方向x1的端缘部分)从延伸部421b向厚度方向z1突出的部分。通过各突出部421c，消除延伸部421b与半导体元件10B的厚度方向z上的高低差。各突出部421c经由端子接合层33与半导体元件10B(主面电极11)接合。
端子部422是从输入端子42中的密封树脂7露出的部分。如图4和图10所示，端子部422在俯视时从密封树脂7向宽度方向x2延伸。端子部422在俯视时为矩形。如图4和图10所示，端子部422在俯视时与输入端子41的端子部412重叠。端子部422相对于端子部412在厚度方向z2上分离。另外，在本实施方式中，端子部422的形状与端子部412的形状相同。
输出端子43是金属板。该金属板的构成材料例如为Cu或Cu合金。如图2和图4所示，输出端子43在半导体装置A1中位于靠近宽度方向x1的位置。由多个半导体元件10进行电力转换后的交流电力(电压)从该输出端子43输出。
如图2和图4所示，输出端子43包括焊盘部431和端子部432。
焊盘部431是输出端子43中的被密封树脂7覆盖的部分。焊盘部431的宽度方向x2侧的部分为梳齿状，包含多个梳齿部431a。多个梳齿部431a分别与导电部件22B的主面221B导通接合。该接合方法可以是利用激光的激光焊接的接合，也可以是超声波接合，也可以是使用了导电性接合材料的接合。
端子部432是输出端子43中的从密封树脂7露出的部分。如图3、图6、图7、图8及图10所示，端子部432从密封树脂7向宽度方向x1延伸。
如图1至图7所示，一对栅极端子44A、44B在进深方向y上位于各导电部件22A、22B的旁边。栅极端子44A被施加用于驱动多个半导体元件10A的栅极电压。栅极端子44B被施加用于驱动多个半导体元件10B的栅极电压。
如图4以及图5所示，一对栅极端子44A、44B都具有焊盘部441以及端子部442。在各栅极端子44A、44B中，焊盘部441被密封树脂7覆盖。由此，各栅极端子44A、44B被密封树脂7支撑。另外，也可以在焊盘部441的表面实施例如镀银。端子部442与焊盘部441连接，并且从密封树脂7露出。从宽度方向x观察，端子部442呈L字状。
如图1至图7所示，一对检测端子45A、45B在宽度方向x上位于一对栅极端子44A、44B的旁边。从检测端子45A检测对多个半导体元件10A的各主面电极11(第一电极111)施加的电压(与源电流对应的电压)。从检测端子45B检测对多个半导体元件10B的各主面电极11(第一电极111)施加的电压(与源电流对应的电压)。
如图4以及图5所示，一对检测端子45A、45B都具有焊盘部451以及端子部452。在各检测端子45A、45B中，焊盘部451被密封树脂7覆盖。由此，各检测端子45A、45B被密封树脂7支撑。另外，也可以在焊盘部451的表面实施例如镀银。端子部452与焊盘部451连接，并且从密封树脂7露出。从宽度方向x观察，端子部452呈L字状。
如图1至图7所示，多个虚设端子46在宽度方向x上相对于一对检测端子45A、45B位于一对栅极端子44A、44B的相反侧。在本实施方式中，虚设端子46的数量为6个。其中的3个虚设端子46位于宽度方向x的一侧(宽度方向x2)。剩余的3个虚设端子46位于宽度方向x的另一侧(宽度方向x1)。另外，多个虚设端子46并不限定于上述的结构。另外，也可以构成为不具备多个虚设端子46。
如图4以及图5所示，多个虚设端子46分别具有焊盘部461以及端子部462。在各虚设端子46中，焊盘部461被密封树脂7覆盖。由此，多个虚设端子46被密封树脂7支撑。另外，也可以在焊盘部461的表面实施例如镀银。端子部462与焊盘部461连接，并且从密封树脂7露出。从宽度方向x观察，端子部462呈L字状。另外，端子部462的形状与一对栅极端子44A、44B的各端子部442的形状、以及一对检测端子45A、45B的各端子部452的形状相同。
如图4所示，一对侧方端子47A、47B在俯视时是密封树脂7的进深方向y1侧的端缘部分，且与密封树脂7的宽度方向x的各端缘部分重叠。侧方端子47A与导电部件22A接合，除了朝向宽度方向x2的端面之外，被密封树脂7覆盖。侧方端子47B与导电部件22B接合，除了朝向宽度方向x1的端面之外，被密封树脂7覆盖。在本实施方式中，各侧方端子47A、47B在俯视时全部与密封树脂7重叠。各侧方端子47A、47B的接合方法既可以是基于激光焊接的接合，也可以是超声波接合，也可以是使用了导电性接合材料的接合。各侧方端子47A、47B的一部分在俯视时弯曲，另外，另一部分向厚度方向z弯曲。另外，各侧方端子47A、47B的结构并不限定于此。例如，在俯视时，也可以从密封树脂7分别延伸至突出。另外，半导体装置A1也可以不具备各侧方端子47A、47B。
如图1至图7所示，一对栅极端子44A、44B、一对检测端子45A、45B以及多个虚设端子46在俯视时沿着宽度方向x排列。在半导体装置A1中，一对栅极端子44A、44B、一对检测端子45A、45B、多个虚设端子46以及一对侧方端子47A、47B均由同一引线框形成。
绝缘部件49具有电绝缘性，其构成材料例如是绝缘纸等。绝缘部件49的一部分是平板，如图6、图9以及图10所示，在厚度方向z上被输入端子41的端子部412和输入端子42的端子部422夹持。在俯视观察时，输入端子41的全部与绝缘部件49重叠。另外，在俯视观察时，输入端子42的焊盘部421的一部分和端子部422的全部与绝缘部件49重叠。通过绝缘部件49，两个输入端子41、42相互绝缘。绝缘部件49的一部分(宽度方向x1侧的部分)被密封树脂7覆盖。
如图4所示，绝缘部件49具有夹设部491以及延伸部492。夹设部491在厚度方向z上介于输入端子41的端子部412与输入端子42的端子部422之间。夹设部491的全部被端子部412和端子部422夹持。延伸部492从夹设部491朝向端子部412以及端子部422进一步朝向宽度方向x2延伸。
多个引线部件51将各半导体元件10A与导电部件22B连接。各引线部件51在俯视时呈沿宽度方向x延伸的矩形状。各引线部件51是板状的连接部件。各引线部件51相当于本发明的“连接部件”。各引线部件51包括第一接合部511、第二接合部512以及连接部513。
第一接合部511是经由导电性接合层3(引线接合层321)与半导体元件10A的主面电极11(第一电极111)接合的部分。在俯视观察时，第一接合部511与半导体元件10A的第一电极111、引线接合层321以及半导体元件10A重叠。在本实施方式中，第一接合部511的厚度方向z的尺寸(厚度)大约为160～200μm。另外，第一接合部511的厚度并不限定于此。
第二接合部512是经由导电性接合层3(引线接合层322)与导电部件22B接合的部分。第二接合部512在俯视时与引线接合层322重叠。第二接合部512的厚度比第一接合部511的厚度大。在本实施方式中，第二接合部512的厚度方向z的尺寸(厚度)大约为550～590μm。另外，第二接合部512的厚度并不限定于此。
连接部513是与第一接合部511和第二接合部512相连的部分。连接部513的朝向厚度方向z2的面与密封树脂7接触。连接部513的厚度与第一接合部511的厚度相同。因此，在本实施方式中，连接部513的厚度方向z的尺寸(厚度)大约为160～200μm。另外，连络部513的厚度并不限定于此。当沿宽度方向x观察时，连接部513与第一接合部511重叠。
各引线部件51具有引线主面51a。引线主面51a朝向厚度方向z2。在本实施方式中，引线主面51a大致平坦。引线主面51a包括朝向第一接合部511、第二接合部512以及连接部513的厚度方向z2的各个面。在本实施方式中，引线主面51a相当于本发明的“连接部件主面”。
各引线部件51分别包含从引线主面51a向厚度方向z2突出的多个突起521及多个突起522。多个突起521、522分别在俯视时在进深方向y上延伸，并且在从进深方向y观察时呈梯形。另外，各突起521、522在俯视时也可以在宽度方向x上延伸，并且在宽度方向x上观察时为梯形。另外，在本实施方式中，从进深方向y观察，多个突起521不隔开间隔地连续地配置。同样地，从进深方向y观察，多个突起522不隔开间隔地连续地配置。多个突起521、522可以通过使用了辊的金属加工(例如轧制)形成。另外，多个突起521、522的形成方法并不限定于此，也可以是模具成形、化学处理(例如蚀刻)等。
多个突起521在俯视时与引线接合层321、半导体元件10A的第一电极111以及元件接合层31A重叠。多个突起521形成于第一接合部511。各突起521的宽度方向x的尺寸(宽度)W521约为0.4～0.67μm。各突起521的厚度方向z的尺寸(高度)H521约为0.14～0.43μm。另外，突起521的数量和尺寸没有特别限定。在本实施方式中，突起521相当于本发明的“第一突起”。各突起521包括一对侧面521a、521b以及顶面521c。
一对侧面521a、521b以从引线主面51a立起的方式形成。在本实施方式中，各侧面521a、521b相对于引线主面51a倾斜。在本实施方式中，一对侧面521a、521b所成的角度α(参照图13)大约为60～120°。另外，该角度α并不限定于此，例如也可以是锐角。一对侧面521a、521b在宽度方向x上分离且相互朝向相反侧。在本实施方式中，一对侧面521a、521b相当于本发明的“一对第一侧面”。
顶面521c与一对侧面521a、521b相连。顶面521c朝向与引线主面51a相同的方向。顶面521c是平坦的。多个突起521中的多个顶面521c位于一个平面上。在本实施方式中，顶面521c相当于本发明的“第一顶面”。
多个突起522在俯视时与引线接合层322重叠。多个突起522形成于第二接合部512。各突起522是与各突起521大致相同的大小。因此，各突起522的宽度方向x的尺寸(宽度)W522为0.4～0.67μm，其厚度方向z的尺寸(高度)H522为0.14～0.43μm。需要说明的是，突起522的数量及各尺寸没有特别限定。在本实施方式中，突起522相当于本发明的“第二突起”。各突起522包括一对侧面522a、522b以及顶面522c。
一对侧面522a、522b以从引线主面51a立起的方式形成。在本实施方式中，各侧面522a、522b相对于引线主面51a倾斜。在本实施方式中，一对侧面522a、522b所成的角度β(参照图14)大约为60～120°。另外，该角度β并不限定于此，例如也可以是锐角。一对侧面522a、522b在宽度方向x上分离且相互朝向相反侧。在本实施方式中，一对侧面522a、522b相当于本发明的“一对第二侧面”。
顶面522c与一对侧面522a、522b相连。在本实施方式中，顶面522c朝向与引线主面51a相同的方向。顶面522c是平坦的。多个突起522中的多个顶面522c位于一个平面上。在本实施方式中，多个顶面521c以及多个顶面522c位于一个平面上。在本实施方式中，顶面522c相当于本发明的“第二顶面”。
多个线材部件6分别是所谓的接合线。各线材部件6具有导电性，其构成材料例如是Al(铝)、Au(金)、Cu中的任一种。在本实施方式中，如图4以及图5所示，多个线材部件6包括多个栅极线61、多个检测线62、一对第一连接线63以及一对第二连接线64。
如图4及图5所示，多个栅极线61各自的一端与各半导体元件10的第二电极112(栅极电极)接合，其另一端与一对栅极层24A、24B中的任一个接合。多个栅极线61具有使各半导体元件10A的第二电极112与栅极层24A导通的结构、以及使各半导体元件10B的第二电极112与栅极层24B导通的结构。
如图4和图5所示，多个检测线62各自的一端与各半导体元件10的第一电极111(源极电极)接合，其另一端与一对检测层25A、25B中的任一个接合。在多个检测线62中，有使各半导体元件10A的第一电极111与检测层25A导通的部件、和使各半导体元件10B的第一电极111与检测层25B导通的部件。
如图4和图5所示，一对第一连接线63的一个连接栅极层24A和栅极端子44A，另一个连接栅极层24B和栅极端子44B。1一方的第一连接线63的一端与栅极层24A接合，另一端与栅极端子44A的焊盘部441接合，将它们导通。另一个第一连接线63的一端与栅极层24B接合，另一端与栅极端子44B的焊盘部441接合，将它们导通。
如图4以及图5所示，一对第二连接线64的一方将检测层25A与检测端子45A连接，另一方将检测层25B与检测端子45B连接。一方的第二连接线64的一端与检测层25A接合，另一端与检测端子45A的焊盘部451接合，将它们导通。另一方的第二连接线64的一端与检测层25B接合，另一端与检测端子45B的焊盘部451接合，将它们导通。
如图1、图3、图4、图6～图10所示，密封树脂7覆盖多个半导体元件10、支撑基板20的一部分、多个导电性接合层3、各端子40的各一部分、多个引线部件51、多个线材部件6。密封树脂7的构成材料例如是环氧树脂。如图1、图3、图4、图6～图10所示，密封树脂7具有树脂主面71、树脂背面72以及多个树脂侧面731～734。
树脂主面71及树脂背面72在厚度方向z上分离且相互朝向相反侧。树脂主面71朝向厚度方向z2，树脂背面72朝向厚度方向z1。如图7所示，树脂背面72是在俯视观察时包围绝缘基板21的背面212的框状。绝缘基板21的背面212从该树脂背面72露出。多个树脂侧面731～734分别与树脂主面71及树脂背面72双方相连，且在厚度方向z上被它们夹着。在本实施方式中，树脂侧面731、732在宽度方向x上分离且相互朝向相反侧。树脂侧面731朝向宽度方向x2，树脂侧面732朝向宽度方向x1。另外，树脂侧面733、734在进深方向y上分离且相互朝向相反侧。树脂侧面733朝向进深方向y2，树脂侧面734朝向进深方向y1。
在本实施方式中，如图6、图7及图10所示，密封树脂7包括分别从树脂背面72向厚度方向z凹陷的多个凹部75。此外，密封树脂7也可以不包含这些凹部75。多个凹部75分别沿进深方向y延伸，在俯视时，从树脂背面72的、进深方向y1的端缘连接到进深方向y2的端缘。在本实施方式中，多个凹部75在俯视时夹着绝缘基板21的背面212在宽度方向x上分别各形成有3个。
接着，对第一实施方式的半导体装置A1的制造方法进行说明。
首先，准备支撑基板20。在准备支撑基板20的工序(支撑基板准备工序)中，在绝缘基板21上相互分离地接合多个导电部件22(导电部件22A、22B)。然后，在导电部件22A、22B上接合一对绝缘层23A、23B、一对栅极层24A、24B、一对检测层25A、25B以及多个基座部29。
接着，准备多个引线部件51。在准备引线部件51的工序(引线准备工序)中，通过对构成材料为Cu或Cu合金的金属板进行例如轧制等金属加工，形成图15所示的引线部件51。如图15所示，引线准备工序后的各引线部件51在多个突起521的每一个中，侧面521a的厚度方向z2的端缘与侧面521b的厚度方向z2的端缘相连，不包含上述半导体装置A1中的顶面521c。另外，如图15所示，引线准备工序后的各引线部件51在多个突起522的每一个中，侧面522a的厚度方向z2的端缘与侧面522b的厚度方向z2的端缘相连，不包含上述半导体装置A1中的顶面522c。引线准备工序相当于本发明的“连接部件准备工序”。
接着，形成多个烧结用金属材料301。各烧结用金属材料301成为元件接合层31A、31B的基础。在本实施方式中，作为各烧结用金属材料301，使用膏状的烧结用银。该膏状的烧结用银是在溶剂中混入了微尺寸或纳米尺寸的银粒子而成的。在本实施方式中，烧结用银的溶剂不含有(或者几乎不包含)环氧树脂。在形成烧结用金属材料301的工序(第一烧结用金属材料形成工序)中，例如通过使用了掩模的丝网印刷，将各烧结用金属材料301涂布于导电部件22A、22B上。另外，涂敷在导电部件22A上的各烧结用金属材料301在后面成为半导体装置A1的元件接合层31A，涂敷在导电部件22B上的各烧结用金属材料301在后面成为半导体装置A1的元件接合层31B。多个烧结用金属材料301的形成方法并不限定于上述的丝网印刷。例如，也可以通过分配器涂敷烧结用金属材料301。所涂布的烧结用金属材料301的厚度大约为100μm。
接着，进行多个烧结用金属材料301的干燥处理。在进行该干燥处理的工序(干燥工序)中，将各烧结用金属材料301在大约130℃的温度下加热大约20min的期间。需要说明的是，加热条件并不限定于此。由此，各烧结用金属材料301的溶剂气化。
接着，在烧结用金属材料301上分别各搭载一个半导体元件10A、10B中的任一个。具体而言，在形成于导电部件22A上的烧结用金属材料301上分别各放置一个半导体元件10A，在形成于导电部件22B上的烧结用金属材料301上分别各放置一个半导体元件10B。在搭载半导体元件10A、10B的工序(安装工序)中，以导电部件22A与半导体元件10A的元件背面102对置的姿势将各半导体元件10A载置于导电部件22A，另外，以导电部件22B与半导体元件10B的元件背面102对置的姿势将各半导体元件10B载置于导电部件22B。
接着，在多个半导体元件10A、10B及导电部件22B上分别形成烧结用金属材料302。烧结用金属材料302成为引线接合层321、322以及端子接合层33的基础。在本实施方式中，作为各烧结用金属材料302，使用预成型坯状的烧结用银。该预成型坯状的烧结用银例如在对上述膏状的烧结用银进行干燥处理后，成型为预定的形状。需要说明的是，也可以在成型为预定的形状之后进行干燥处理。在形成烧结用金属材料302的工序(第二烧结用金属材料形成工序)中，将多个烧结用金属材料302在多个半导体元件10A、10B及导电部件22B上分别各载置一个。另外，在各半导体元件10A上形成的各烧结用金属材料302在后面成为半导体装置A1的引线接合层321，在导电部件22B上形成的各烧结用金属材料302在后面成为半导体装置A1的引线接合层322。另外，在各半导体元件10B上形成的各烧结用金属材料302在后面成为半导体装置A1的端子接合层33。载置的烧结用金属材料302的厚度大约为110μm。在本实施方式中，第二烧结用金属材料形成工序相当于本发明的“烧结用金属材料形成工序”。
接着，使用在上述引线准备工序中准备的引线部件51，将各半导体元件10A与导电部件22B连接。在利用该引线部件51进行连接的工序(连接工序)中，在俯视观察时，以多个突起521与形成于各半导体元件10A上的烧结用金属材料302重叠且多个突起522与形成于导电部件22B上的烧结用金属材料302重叠的方式，将上述引线部件51载置于这些烧结用金属材料302上。
接着，接合多个端子40。在输入端子41的接合中，将梳齿部411a与导电部件22A的主面221A接合。该接合可以是基于激光焊接的接合，也可以是超声波接合。在输出端子43的接合中，将梳齿部431a接合于导电部件22B的主面221B。该接合可以是基于激光焊接的接合，也可以是超声波接合。在输入端子42的接合中，将绝缘部件49夹在中间，接合在输入端子41上。此时，输入端子42的多个延伸部421b的各端缘部分在俯视时与各半导体元件10B重叠。另外，输入端子42的多个突出部421c分别与形成于导电部件22B上的烧结用金属材料302接触。一对栅极端子44A、44B、一对检测端子45A、45B、多个虚设端子46以及一对侧方端子47A、47B形成在一个引线框上，它们相连。并且，将该引线框中的与侧方端子47A、47B对应的部分分别与导电部件22A的主面221A和导电部件22B的主面221B接合。该接合可以是基于激光焊接的接合，也可以是超声波接合。
接着，进行用于使各烧结用金属材料301、302成为烧结金属的加压加热处理。在进行该加压加热处理的工序(加压加热工序)中，如图16及图17所示，通过由加压部件80按压各引线部件51，对多个烧结用金属材料301、302施加压力。此时，加压部件80与各引线部件51中的多个突起521、522接触。而且，通过加压部件80的按压力，各突起521、522的前端被压扁，形成各顶面521c、522c。另外，通过由加压部件80或者与加压部件80不同的加压部件按压输入端子42，从而对烧结用金属材料302施加压力。然后，将经由引线部件51而被加压的烧结用金属材料301、302以及经由输入端子42而被加压的烧结用金属材料302例如在大约250℃的温度下加热大约90sec的期间。需要说明的是，加热条件并不限定于此。由此，在多个烧结用金属材料301、302的每一个中，银粒子彼此结合，成为烧结金属。另外，介于半导体元件10A与导电部件22A之间的烧结金属是半导体装置A1的元件接合层31A，介于半导体元件10B与导电部件22B之间的烧结金属是半导体装置A1的元件接合层31B。另外，介于引线部件51与半导体元件10A之间的烧结金属是半导体装置A1的引线接合层321，夹在引线部件51与导电部件22B之间的烧结金属是半导体装置A1的引线接合层322。而且，介于半导体元件10B与输入端子42(焊盘部421)之间的烧结金属是半导体装置A1的端子接合层33。
接着，形成多个线材部件6。在形成线材部件6的工序(线材形成工序)中，例如使用公知的线材支架。在线材形成工序中，形成将各半导体元件10A的第二电极112与栅极层24A连接的多个栅极线61、以及将各半导体元件10B的第二电极112与栅极层24B连接的多个栅极线61。另外，形成将各半导体元件10A的第一电极111与检测层25A连接的多个检测线62、以及将各半导体元件10B的第一电极111与检测层25B连接的多个检测线62。进而，形成将栅极层24A与栅极端子44A连接的第一连接线63、以及将栅极层24B与栅极端子44B连接的第一连接线63。然后，形成连接检测层25A和检测端子45A的第二连接线64和连接检测层25B和检测端子45B的第二连接线64。另外，多个线材部件6的形成顺序没有特别限定。
接着，形成密封树脂7。在形成密封树脂7的工序(树脂形成工序)中，例如采用传递模塑成形。密封树脂7例如是环氧树脂。在本实施方式中，以覆盖多个半导体元件10、支撑基板20的一部分、多个导电性接合层3、多个端子40的各一部分、多个引线部件51以及多个线材部件6的方式形成密封树脂7。从形成的密封树脂7露出各端子40的各一部分和支撑基板20的一部分(具体而言，绝缘基板21的背面212)。
之后，通过切断多个端子40的不需要的部分(例如，上述引线框的一部分)或将多个端子40折弯，从而制造图1～图14所示的半导体装置A1。需要说明的是，上述的制造方法为一例，并不限定于此，也可以适当调换顺序。
接着，对第一实施方式的半导体装置A1及其制造方法的作用效果进行说明。
根据半导体装置A1，具备具有引线主面51a的引线部件51。而且，各引线部件51形成有从引线主面51a向厚度方向z2突出的突起521。在半导体装置A1的制造方法所涉及的加压加热工序中，通过用加压部件80按压引线部件51，对形成于半导体元件10A上的烧结用金属材料302进行加压。此时，加压部件80与形成于引线主面51a的多个突起521抵接，按压各引线部件51。因此，加压部件80不与连接部513接触。因此，能够使加压部件80的按压力集中于第一接合部511。即，能够将加压部件80的按压力传递到形成于多个突起521之下的烧结用金属材料301，抑制施加于连接部513的压力。由此，能够抑制连接部513弯折。因此，半导体装置A1能够抑制引线部件51的变形。
根据半导体装置A1，对在各半导体元件10A之下形成的烧结用金属材料301和在各半导体元件10A之上形成的烧结用金属材料302同时进行加压加热处理。即，同时对元件接合层31A和引线接合层321进行烧结处理。因此，通过一次加压加热处理，由这些烧结用金属材料301、302形成元件接合层31A和引线接合层321，因此能够提高半导体装置A1的生产性。
根据半导体装置A1，各引线部件51形成有从引线主面51a向厚度方向z2突出的突起522。由此，在利用加压部件80进行加压时，加压部件80与多个突起522抵接，因此加压部件80的按压力传递到在多个突起522之下形成的烧结用金属材料302。因此，能够使加压部件80的按压力集中于在导电部件22B上形成的烧结用金属材料302。另外，通过形成多个突起522，能够在由加压部件80产生的一次的加压下同时向分别形成于多个突起521、522的下方的烧结用金属材料302传递按压力。因此，通过一次的加压加热处理，能够将烧结用金属材料302烧结处理到引线接合层321、322。
根据半导体装置A1，形成有多个突起521、522，引线主面51a通过多个突起521、522局部地成为凹凸。而且，引线主面51a与密封树脂7相接。因此，通过锚定效应，能够提高引线部件51与密封树脂7的紧贴性。另外，通过多个突起521、522，能够增大引线部件51的表面积。因此，能够提高散热性。
根据半导体装置A1，在多个引线部件51的每一个形成有多个突起521、522。在半导体装置A1的制造方法中，在通过上述连接工序载置各引线部件51时，由于各部件的制造时的误差、半导体装置A1的制造时的误差，有时各引线部件51倾斜。此时，若在各引线部件51上没有多个突起521、522，则在加压加热工序中的加压处理时，有时按压力仅集中在各引线部件51的一侧，无法对另一侧施加适度的按压力。其结果，多个烧结用金属材料301、302中的任一个成为加压不足，成为导电性接合层3的接合强度降低的原因。另一方面，在如本实施方式那样在各引线部件51设置多个突起521、522的情况下，如图18所示，多个突起521、522被压扁的量变化。另外，在图18所示的例子中，示出了如下情况：在各突起521中，侧面521b的厚度方向z的尺寸比侧面521a的厚度方向z的尺寸小，并且，相邻的两个突起521中的位于宽度方向x2侧的突起521的侧面521a的厚度方向z的尺寸比位于宽度方向x1侧的突起521的侧面521b的厚度方向z的尺寸小。另外，在各突起522中也是同样的。而且，各突起521的各顶面521c与各突起522的各顶面522c位于同一平面上。即使在该情况下，也能够对各引线部件51的第一接合部511也对第二接合部512施加适度的按压力，因此能够对多个烧结用金属材料301、302中的任一个施加适度的按压力。因此，能够抑制对多个烧结用金属材料301、302的加压不足，抑制导电性接合层3的接合强度的降低。
特别是，根据本申请发明人的研究可知，在角度α、β均为约90°、宽度W521、W522均为约0.67μm、高度H521、H522均为约0.33μm的情况下，加压部件80对突起521、522的压扁量的面压变化较少。因此，通过使各突起521、522为上述的尺寸，即使各引线部件51的、多个突起521、522被压扁的量存在差异，也能够抑制各引线部件51的加压情况的偏差。
此外，在上述的例子中，对各引线部件51倾斜的情况进行了说明，但并不限定于此，在多个引线部件51中彼此的高度产生偏差的情况下也是同样的。即，在多个引线部件51中高度产生偏差的情况下，对于多个引线部件51的每一个，即使突起521、522被加压部件80压扁的量存在差异，也能够在多个引线部件51的每一个中，对多个烧结用金属材料301、302分别施加适度的按压力。在该情况下能够制造的半导体装置针对多个引线部件51的每一个，其突起521、522的高度H521、H522不同。
根据半导体装置A1，元件接合层31A、31B由膏状的烧结用银即烧结用金属材料301形成。膏状的烧结用银与预成型坯状的烧结用银相比，廉价。因此，半导体装置A1能够抑制制造成本。另外，在本实施方式中，也可以将元件接合层31A、31B由预成型坯状的烧结用银形成。即，作为烧结用金属材料301，也可以使用预成型坯状的烧结用银。在该情况下，半导体装置A1的制造成本增加，但不需要上述的干燥工序，因此能够提高生产性。
以下，对其他实施方式的半导体装置进行说明。另外，在以下的说明中，对与第一实施方式相同或类似的要素标注相同的附图标记，并省略其说明。
图19至图23示出了根据第二实施例的半导体装置。第二实施方式的半导体装置A2与半导体装置A1相比，输入端子42与各半导体元件10B的连接方法不同。具体而言，在半导体装置A1中，输入端子42的焊盘部421经由端子接合层33而与各半导体元件10B导通接合，但在本实施方式中，输入端子42的焊盘部421与各半导体元件10B由与引线部件51不同的引线部件53连接。
图19是表示半导体装置A2的立体图，用假想线(双点划线)表示密封树脂7。图20是表示半导体装置A2的俯视图，用假想线(双点划线)表示密封树脂7。图21是将图20的一部分放大后的局部放大图。图22是沿着图20的XXII-XXII线的剖视图。图23是将图22的一部分放大后的局部放大图。
在本实施方式中，导电性接合层3包括多个元件接合层31A、31B、多个引线接合层321、322、341、342。因此，本实施方式的导电性接合层3与第一实施方式的导电性接合层3相比，不包含端子接合层33，还包含引线接合层341、342。
多个引线接合层341、342分别用于接合各引线部件53。
多个引线接合层341分别用于将各引线部件53的一部分接合于各半导体元件10B。各引线接合层341介于各半导体元件10B的元件主面101与各引线部件53的一部分(后述的第一接合部531)之间，使该半导体元件10B的主面电极11(第一电极111)与该引线部件53导通。各引线接合层341的厚度大约为80μm。另外，各引线接合层341的厚度并不限定于此。
多个引线接合层342分别用于将各引线部件53的一部分接合于输入端子42。各引线接合层342介于各引线部件53的一部分(后述的第二接合部532)与输入端子42的延伸部421b之间，使该引线部件53与输入端子42导通。各引线接合层342的厚度大约为80μm。另外，各引线接合层342的厚度并不限定于此。
在本实施方式中，输入端子42的焊盘部421不包含多个突出部421c，另外，多个延伸部421b各自在俯视时不与导电部件22B重叠。在本实施方式中，各延伸部421b从各连结部421a至俯视时与各基座部29重叠为止沿宽度方向x延伸。另外，在本实施方式中，为了支撑输入端子42的焊盘部421的各延伸部421b，需要具备各基座部29。
多个引线部件53将各半导体元件10B与输入端子42连接。各引线部件53在俯视时呈沿宽度方向x延伸的矩形状。各引线部件53包括第一接合部531、第二接合部532以及连接部533。
第一接合部531是经由导电性接合层3(引线接合层341)与半导体元件10B的主面电极11(第一电极111)接合的部分。第一接合部531在俯视时与半导体元件10B的第一电极111、引线接合层341以及半导体元件10B重叠。第一接合部531的厚度比第二接合部532的厚度大。
第二接合部532是经由导电性接合层3(引线接合层342)与输入端子42的延伸部421b接合的部分。第二接合部532在俯视时与引线接合层342重叠。第二接合部532的厚度比第一接合部531的厚度小。在本实施方式中，第二接合部532的厚度大约为160～200μm。另外，第二接合部532的厚度并不限定于此。
连接部533是与第一接合部531和第二接合部532连接的部分。连接部533的朝向厚度方向z2的面与密封树脂7接触。连接部533的厚度与第二接合部532的厚度相同。因此，在本实施方式中，连接部533的厚度大约为160～200μm。另外，连接部533的厚度并不限定于此。从宽度方向x观察，连接部533与第二接合部532重叠。
各引线部件53具有引线主面53a。引线主面53a朝向厚度方向z2。在本实施方式中，引线主面53a大致平坦。引线主面53a包括朝向第一接合部531、第二接合部532以及连接部533的厚度方向z2的各个面。
各引线部件53分别包含从引线主面53a向厚度方向z突出的多个突起541和多个542。多个突起541、542各自在俯视时在进深方向y上延伸，并且在从进深方向y观察时呈梯形。多个突起541、542能够与引线部件51的多个突起521、522同样地形成。例如，能够通过使用了辊的金属加工(例如轧制)形成。
多个突起541在俯视时与引线接合层341、半导体元件10B的第一电极111以及元件接合层31B重叠。多个突起541形成于第一接合部531。各突起541的宽度方向x尺寸(宽度)大约为0.4～0.67μm，其厚度方向z尺寸(高度)大约为0.14～0.43μm。各突起541包括一对侧面541a、541b及顶面541c。
一对侧面541a、541b以从引线主面53a立起的方式形成。在本实施方式中，各侧面541a、541b相对于引线主面53a倾斜。在本实施方式中，一对侧面541a、541b所成的角度大约为60～120°。另外，该角度并不限定于此，例如也可以是锐角。一对侧面541a、541b在宽度方向x上分离且相互朝向相反侧。
顶面541c与一对侧面541a、541b相连。顶面541c朝向与引线主面53a相同的方向。顶面541c是平坦的。在本实施方式中，各突起541的各顶面541c位于一个平面上。
多个突起542在俯视时与引线接合层342重叠。多个突起542形成于第二接合部532。各突起542的宽度方向x尺寸(宽度)大约为0.4～0.67μm，其厚度方向z尺寸(高度)大约为0.14～0.43μm。各突起542包括一对侧面542a、542b以及顶面542c。
一对侧面542a、542b以从引线主面53a立起的方式形成。在本实施方式中，各侧面542a、542b相对于引线主面53a倾斜。在本实施方式中，一对侧面542a、542b所成的角度大约为60～120°。另外，该角度并不限定于此，例如也可以是锐角。一对侧面542a、542b在宽度方向x上分离且相互朝向相反侧。
顶面542c与一对侧面542a、542b相连。在本实施方式中，顶面542c朝向与引线主面53a相同的方向。顶面542c是平坦的。在本实施方式中，各突起542的各顶面542c位于一个平面上。
接着，对第二实施方式的半导体装置A2的作用效果进行说明。
根据半导体装置A2，与半导体装置A1同样地，具备形成有突起521的引线部件51。因此，半导体装置A2与第一实施方式的半导体装置A1同样地，能够抑制引线部件51的变形。此外，在半导体装置A2中，对于与半导体装置A1相同的结构，能够起到与半导体装置A1相同的效果。
根据半导体装置A2，具备形成有突起541、542的引线部件53。根据该结构，与引线部件51同样地，能够使加压部件80的按压力集中于第一接合部531以及第二接合部532，抑制施加于连接部533的压力。因此，半导体装置A2能够抑制引线部件53的变形。
在第二实施方式中，示出了在各引线部件53中，通过增大第一接合部531的厚度方向z的尺寸来消除输入端子41的上表面与半导体元件10B的元件主面101的高低差的情况，但并不限定于此。例如，也可以通过图24及图25所示的柱状导电体59来消除该高低差。图24以及图25是表示这样的变形例的半导体装置的主要部分放大图。图24表示第一接合部531为与第二接合部532相同的厚度的情况。另外，图25表示引线部件53为与引线部件51大致相同的形状的情况。在这些变形例中，柱状导电体59可以是俯视形状为多边形的棱柱，也可以是俯视形状为圆形的圆柱。如图24及图25所示，柱状导电体59经由导电性接合层3的导电体接合层35而接合于半导体元件10B上。而且，各引线部件53的第一接合部531经由引线接合层341接合于柱状导电体59之上(厚度方向z2)。在这些所示的变形例中，也能够抑制各引线部件53变形。特别是，在图25的变形例中，各引线部件51和各引线部件53为相同的形状，因此能够使用相同的部件。即，由于不需要以不同的形状制造各引线部件51和各引线部件53，因此能够提高生产性。
图26示出了根据第三实施例的半导体装置。第三实施方式的半导体装置A3与第一实施方式及第二实施方式相比，密封树脂7的形状不同。除此以外，与上述半导体装置A1、A2相同。图26是表示半导体装置A3的立体图。在本实施方式中，宽度方向x相当于本发明的“第二方向”，进深方向y相当于本发明的“第三方向”。
本实施方式的密封树脂7在俯视时，进深方向y的各端缘部分沿宽度方向x延伸。利用密封树脂7中的沿宽度方向x2延伸的部分，两个输入端子41、42及绝缘部件49各自的一部分被覆盖。另外，输出端子43的一部分被密封树脂7中的沿宽度方向x1延伸的部分覆盖。
根据半导体装置A3，与半导体装置A1同样地，具备形成有突起521的引线部件51。因此，半导体装置A3与第一实施方式的半导体装置A1同样地，能够抑制引线部件51的变形。此外，此外，在半导体装置A3中，对于与半导体装置A1相同的结构，能够起到与半导体装置A1相同的效果。
根据半导体装置A3，例如，在半导体装置A1中，能够保护从密封树脂7突出的两个输入端子41、42、输出端子43以及绝缘部件49的一部分。
图27及图28表示第四实施方式的半导体装置。第四实施方式的半导体装置A4与第一实施方式至第三实施方式相比，支撑基板20的结构不同。图27是表示半导体装置A4的俯视图，省略了多个端子40、多个线材部件6以及密封树脂7。图28是沿着图27的XXVIII-XXVIII线的剖视图。
本实施方式的支撑基板20例如是被称为DBC(Direct Bonded Copper)基板的构造体。另外，也可以代替DBC基板而使用被称为DBA(Direct Bonded Aluminum)基板的结构体。支撑基板20的至少一部分被未图示的密封树脂7覆盖。支撑基板20具备绝缘基板26、主面金属层27以及背面金属层28。
绝缘基板26具有电绝缘性。绝缘基板26的构成材料与绝缘基板21同样地为陶瓷。另外，绝缘基板26也可以是绝缘树脂片等。绝缘基板26被密封树脂7覆盖。绝缘基板26在厚度方向z上具有分离且相互朝向相反侧的主面26a和背面26b。
主面金属层27以覆盖主面26a的一部分的方式形成。主面金属层27的构成材料为铜。另外，在支撑基板20为DBA基板的情况下，该构成材料为铝。主面金属层27被密封树脂7覆盖。主面金属层27被图案化，包含相互分离的多个图案电极271～275。上述图案化例如通过蚀刻进行。
多个半导体元件10A经由元件接合层31A而与图案电极271导通接合。图案电极271与各半导体元件10A的背面电极12(漏极电极)导通。图案电极271与未图示的P端子(对应于输入端子41)连接，该P端子的一部分从密封树脂7露出。
多个半导体元件10B经由元件接合层31B而与图案电极272导通接合，并且，接合有引线部件51(第二接合部512)。图案电极272与各半导体元件10A的主面电极11的第一电极111(源极电极)导通。另外，图案电极272与各半导体元件10B的背面电极12(漏极电极)导通。在图案电极272上连接有未图示的输出端子(与输出端子43对应)，该输出端子的一部分从密封树脂7露出。
在图案电极273接合有引线部件53(第二接合部532)。图案电极273与各半导体元件10B的主面电极11的第一电极111(源极电极)导通。在图案电极273上连接有未图示的N端子(与输入端子42对应)，该N端子的一部分从密封树脂7露出。
一对图案电极274经由未图示的线材与各半导体元件10A、10B的主面电极11的第二电极112(栅极电极)导通。一对图案电极274分别与未图示的栅极端子(与栅极端子44A、44B对应)连接，该栅极端子的一部分从密封树脂7露出。
一对图案电极275经由未图示的线材与各半导体元件10A、10B的主面电极11的第一电极111(源极电极)导通。一对图案电极275分别与未图示的检测端子(对应于检测端子45A、45B)连接，该检测端子的一部分从密封树脂7露出。
背面金属层28以覆盖背面26b的至少一部分的方式形成。背面金属层28的构成材料为铜。另外，在支撑基板20为DBA基板的情况下，该构成材料为铝。背面金属层28既可以被密封树脂7覆盖，也可以朝向厚度方向z1的面从密封树脂7露出。
在本实施方式中，各引线部件51和各引线部件53是相同的结构。
根据半导体装置A4，与半导体装置A1同样地，具备形成有突起521的引线部件51。因此，半导体装置A4与第一实施方式的半导体装置A1同样地，能够抑制引线部件51的变形。此外，在半导体装置A4中，对于与半导体装置A1相同的结构，能够起到与半导体装置A1相同的效果。
图29和图30示出了根据第五实施方式的半导体装置。第五实施方式的半导体装置A5与第一实施方式至第四实施方式相比，不同点在于是具备1个半导体元件10的分立半导体。此外，并不限定于半导体元件10，只要是二极管或者IC等各种半导体元件即可。图29是表示半导体装置A5的立体图，用假想线(双点划线)表示密封树脂7。图30是沿着图29的XXX-XXX线的剖视图。
半导体装置A5是所谓的引线框结构，如图29所示，具备引线框82。引线框82的构成材料没有特别限定，例如为Cu或Cu合金。引线框82包括模具焊盘部821和端子部822。
模具焊盘部821是搭载半导体元件10的部分。在本实施方式中，在模具焊盘部821搭载有1个半导体元件10，经由导电性接合层3(元件接合层31)接合有半导体元件10。模具焊盘部821与半导体元件10的背面电极12导通。在本实施方式中，模具焊盘部821相当于本发明的“第一导电体”。
端子部822的一部分从密封树脂7露出。端子部822经由引线部件51与半导体元件10的主面电极11导通。在本实施方式中，端子部822相当于本发明的“第二导电体”。
在本实施方式中，引线部件51的一个端缘经由引线接合层321与半导体元件10的主面电极11接合，另一个端缘经由引线接合层322与端子部822接合。
根据半导体装置A5，与半导体装置A1同样地，具备形成有突起521的引线部件51。因此，半导体装置A5与第一实施方式的半导体装置A1同样地，能够抑制引线部件51的变形。另外，此外，在半导体装置A5中，对于与半导体装置A1相同的结构，能够起到与半导体装置A1相同的效果。
在第一实施方式至第五实施方式中，示出了多个突起521在宽度方向x上连续地排列的情况，但并不限定于此。例如，如图31所示，各突起521也可以以预定的间隔Δd等间隔地配置。另外，各突起521的排列也可以不是等间隔。即使在该情况下，也能够通过突起521来抑制引线部件51的变形。另外，不仅是多个突起521，在多个突起522、541、542中也能够同样地变形。另外，在图31中，示出了在半导体元件10A中，主面电极11的第一电极111被绝缘膜13分割为多个区域的情况。
在第一实施方式至第五实施方式中，示出了多个突起521的形状在俯视时向进深方向y延伸，并且在进深方向y观察为梯形的情况，但并不限定于此。例如，可以在进深方向y观察时为半圆形状，也可以在俯视时向宽度方向x延伸，也可以如图32所示，各突起521为棱锥台形状。即使在该情况下，也能够通过突起521来抑制引线部件51的变形。另外，不仅是多个突起521，在多个突起522、541、542中也能够同样地变形。另外，在图32中，示出了在半导体元件10A中，主面电极11的第一电极111被绝缘膜13分割为多个区域的情况。
在第一实施方式至第五实施方式中，示出了在各引线部件51、53中利用导电性接合层3将第一接合部511、531以及第二接合部512、532均接合的情况，但并不限定于此。例如，也可以通过使用了激光的激光焊接将第一接合部511、531或第二接合部512、532中的任一方接合。需要说明的是，考虑对半导体元件10的影响，优选不是利用激光焊接将不与半导体元件10的主面电极11接合的第一接合部511、531接合，而是通过激光焊接将不与半导体元件10的主面电极11接合的第二接合部512、532接合。图33表示在第一实施方式的引线部件51中通过激光焊接接合第二接合部512的情况。在这样的变形例中，如图33所示，第二接合部512未形成突起522，而形成有能够通过激光焊接而形成的焊接痕迹M1。
本发明的半导体装置及其制造方法并不限定于上述的实施方式。本发明的半导体装置的各部分的具体结构、以及本发明的半导体装置的制造方法的各工序的具体的处理能够自由地进行各种设计变更。
〔附记1〕一种半导体装置，具备：
半导体元件，其具有在第一方向上互相朝向相反侧的元件主面以及元件背面，在上述元件主面形成有主面电极，在上述元件背面形成有背面电极；
与上述元件背面对置且电极导通接合有上述背面的第一导电体；
与上述第一导电体分离地配置并与上述主面电极导通的第二导电体；以及
连接部件，具有朝向与上述元件主面相同的方向的连接部件主面，将上述主面电极和上述第二导电体连接，
上述连接部件包括从上述连接部件主面向上述第一方向突出的第一突起，且经由第一接合层与上述主面电极接合，
在从上述第一方向观察时，上述第一突起与上述主面电极重叠。
〔附记2〕根据附记1记载的半导体装置，
在从上述第一方向观察时，上述第一突起在与上述第一方向正交的第二方向上延伸。
〔附记3〕根据附记2记载的半导体装置，
上述第一突起具有从上述连接部件主面立起的一对第一侧面，
上述一对第一侧面在与上述第一方向及上述第二方向正交的第三方向上离开。
〔附记4〕根据附记3记载的半导体装置，
上述一对第一侧面相对于上述连接部件主面倾斜。
〔附记5〕根据附记4记载的半导体装置，
上述一对第一侧面所成的角度为60～120°。
〔附记6〕根据附记3～附记5中的任一项记载的半导体装置，
上述第一突起还具有与上述一对第一侧面相连的第一顶面。
〔附记7〕根据附记6记载的半导体装置，
上述第一顶面是平坦的。
〔附记8〕根据附记7记载的半导体装置，
上述第一顶面相对于上述连接部件主面倾斜。
〔附记9〕根据附记1～附记8任一项所记载的半导体装置，
还具备介于上述连接部件与上述第二导电体之间，使上述连接部件与上述第二导电体导通的第二接合层。
〔附记10〕根据附记9记载的半导体装置，
上述连接部件包括从上述连接部件主面向上述第一方向突出的一个以上的第二突起，上述一个以上的第二突起在从上述第一方向观察时分别与上述第二接合层重叠。
〔附记11〕根据附记10记载的半导体装置，
在从上述第一方向观察时，上述第二突起在与上述第一方向正交的第二方向上延伸。
〔附记12〕根据附记11记载的半导体装置，
上述第二突起具有从上述连接部件主面立起的一对第二侧面，
上述一对第二侧面在与上述第一方向及上述第二方向正交的第三方向上离开。
〔附记13〕根据附记12记载的半导体装置，
上述一对第二侧面相对于上述连接部件主面倾斜。
〔附记14〕根据附记13记载的半导体装置，
上述一对第二侧面所成的角度为60～120°。
〔附记15〕根据附记12～附记14任一项所记载的半导体装置，
上述第二突起还具有与上述一对第二侧面相连的第二顶面。
〔附记16〕根据附记1～附记15任一项所记载的半导体装置，
上述连接部件包括与上述半导体元件接合的第一接合部及与上述第二导电体接合的第二接合部，
上述第二接合部的上述第一方向的尺寸比上述第一接合部的上述第一方向的尺寸大。
〔附记17〕根据附记16记载的半导体装置，
上述连接部件还包括连接上述第一接合部和上述第二接合部的连接部，
上述连接部件主面由上述第一接合部、上述第二接合部以及上述连接部的朝向上述第一方向的一方的各表面形成。
〔附记18〕根据附记17所记载的半导体装置，
上述连接部在与上述第一方向正交的第三方向上与上述第一接合部重叠。
〔附记19〕根据附记1～附记18任一项所记载的半导体装置，
上述半导体元件经由第三接合层与上述第一导电体导通接合。
〔附记20〕根据附记1～附记19任一项所记载的半导体装置，
上述半导体元件是功率MOSFET。
〔附记21〕根据附记1～附记20任一项所记载的半导体装置，
上述第一接合层为烧结金属。
〔附记22〕根据附记1～附记21任一项所记载的半导体装置，
还具备密封树脂，该密封树脂覆盖上述半导体元件、上述连接部件、上述第一接合层、上述第一导电体的至少一部分以及上述第二导电体的至少一部分。
〔附记23〕一种半导体装置的制造方法，该半导体装置具备：
半导体元件，其具有在第一方向上互相朝向相反侧的元件主面以及元件背面；
相互分离地配置的第一导电体和第二导电体；以及
连接部件，具有朝向上述第一方向的一方的连接部件主面，且包含从上述连接部件主面向上述第一方向突出的第一突起，
具备下述工序：
准备上述连接部件的连接部件准备工序；
将上述半导体元件搭载于上述第一导电体的安装工序；
在上述元件主面上形成烧结用金属材料的烧结用金属材料形成工序；
连接工序，将上述连接部件的一部分载置于上述烧结用金属材料上，以使上述连接部件主面朝向与上述元件主面相同的方向，且从上述第一方向观察，上述烧结用金属材料与上述第一突起重叠；
加压加热工序，从形成有上述第一突起的一侧通过加压部件对上述连接部件进行加压，并且进行加热，由此将上述烧结用金属材料制成烧结金属。

Claims (24)

1.一种半导体装置，其特征在于，
具备：
半导体元件，其具有在第一方向上互相朝向相反侧的元件主面以及元件背面，在上述元件主面上形成有主面电极，在上述元件背面上形成有背面电极；
第一导电体，其与上述元件背面对置，且导通接合有上述背面电极；
第二导电体，其与上述第一导电体分离地配置，且与上述主面电极导通；
连接部件，其具有与上述元件主面朝向相同的方向的连接部件主面，且连接上述主面电极和上述第二导电体；以及
绝缘基板，其配置于上述第一导电体以及上述第二导电体的与接合有上述半导体元件的面相反侧的面，
上述连接部件在与上述主面电极的接合部的上述连接部件主面具有凹凸部分，并且，经由作为烧结金属的第一接合层与上述主面电极接合，
在从上述第一方向观察时，上述凹凸部分与上述主面电极重叠。
2.根据权利要求1所述的半导体装置，其特征在于，
上述连接部件包括从上述连接部件主面向上述第一方向突出的第一突起，
在从与上述第一方向正交的方向观察时，上述第一突起的顶点比上述连接部件主面高。
3.根据权利要求2所述的半导体装置，其特征在于，
上述第一突起具有一对第一侧面，在从上述第一方向观察时，该一对第一侧面在与上述第一方向正交的第二方向上延伸，并从上述连接部件主面立起，
上述一对第一侧面在与上述第一方向以及上述第二方向正交的第三方向上离开。
4.根据权利要求3所述的半导体装置，其特征在于，
上述一对第一侧面相对于上述连接部件主面倾斜。
5.根据权利要求4所述的半导体装置，其特征在于，
上述一对第一侧面所成的角度为60～120°。
6.根据权利要求3所述的半导体装置，其特征在于，
上述第一突起还具有与上述一对第一侧面相连的第一顶面。
7.根据权利要求6所述的半导体装置，其特征在于，
上述第一顶面是平坦的。
8.根据权利要求6所述的半导体装置，其特征在于，
上述第一顶面相对于上述连接部件主面倾斜。
9.根据权利要求1所述的半导体装置，其特征在于，
还具备介于上述连接部件与上述第二导电体之间且使上述连接部件和上述第二导电体导通的第二接合层。
10.根据权利要求9所述的半导体装置，其特征在于，
上述连接部件包括从上述连接部件主面向上述第一方向突出的一个以上的第二突起，
在从上述第一方向观察时，上述一个以上的第二突起分别与上述第二接合层重叠。
11.根据权利要求10所述的半导体装置，其特征在于，
在从上述第一方向观察时，上述第二突起在与上述第一方向正交的第二方向上延伸。
12.根据权利要求11所述的半导体装置，其特征在于，
上述第二突起具有从上述连接部件主面立起的一对第二侧面，
上述一对第二侧面在与上述第一方向以及上述第二方向正交的第三方向上离开。
13.根据权利要求12所述的半导体装置，其特征在于，
上述一对第二侧面相对于上述连接部件主面倾斜。
14.根据权利要求13所述的半导体装置，其特征在于，
上述一对第二侧面所成的角度为60～120°。
15.根据权利要求12所述的半导体装置，其特征在于，
上述第二突起还具有与上述一对第二侧面相连的第二顶面。
16.根据权利要求1所述的半导体装置，其特征在于，
上述连接部件包括与上述半导体元件接合的第一接合部以及与上述第二导电体接合的第二接合部，
上述第二接合部的上述第一方向的尺寸比上述第一接合部的上述第一方向的尺寸大。
17.根据权利要求16所述的半导体装置，其特征在于，
上述连接部件还包括连接上述第一接合部和上述第二接合部的连接部，
上述连接部件主面由上述第一接合部、上述第二接合部以及上述连接部的朝向上述第一方向的一方的各表面形成。
18.根据权利要求17所述的半导体装置，其特征在于，
上述连接部在与上述第一方向正交的第三方向上与上述第一接合部重叠。
19.根据权利要求1所述的半导体装置，其特征在于，
上述半导体元件经由第三接合层与上述第一导电体导通接合。
20.根据权利要求1所述的半导体装置，其特征在于，
上述半导体元件是功率MOSFET。
21.根据权利要求1所述的半导体装置，其特征在于，
还具备密封树脂，该密封树脂覆盖上述半导体元件、上述连接部件、上述第一接合层、上述第一导电体的至少一部分以及上述第二导电体的至少一部分。
22.根据权利要求1所述的半导体装置，其特征在于，
上述半导体元件使用以碳化硅为主的半导体材料而构成。
23.根据权利要求1所述的半导体装置，其特征在于，
上述烧结金属由通过对膏状的烧结用银进行干燥以及烧结而得到的物质构成。
24.一种半导体装置的制造方法，其特征在于，
该半导体装置具备：
半导体元件，其具有在第一方向上互相朝向相反侧的元件主面以及元件背面，在上述元件主面上形成有主面电极，在上述元件背面上形成有背面电极；
互相分离地配置的第一导电体以及第二导电体；
连接部件，其具有与上述元件主面朝向相同的方向的连接部件主面，在与上述主面电极的接合部的上述连接部件主面具有凹凸部分，并且，经由作为烧结金属的第一接合层与上述主面电极接合；以及
绝缘基板，其配置于上述第一导电体以及上述第二导电体的与接合有上述半导体元件的面相反侧的面，
该半导体装置的制造方法具有下述工序：
准备上述连接部件的连接部件准备工序；
将上述半导体元件搭载于上述第一导电体的安装工序；
在上述元件主面上形成烧结用金属材料的烧结用金属材料形成工序；
连接工序，以上述连接部件主面在从上述第一方向观察时上述烧结用金属材料与上述凹凸部分重叠的方式将上述连接部件的一部分载置在上述烧结用金属材料上；以及
加压加热工序，从形成有上述凹凸部分的一侧通过加压部件对上述连接部件进行加压且进行加热，由此将上述烧结用金属材料制成烧结金属。
CN201980065412.4A 2018-10-09 2019-09-30 半导体装置以及半导体装置的制造方法 Active CN112805827B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410061364.4A CN117878082A (zh) 2018-10-09 2019-09-30 半导体装置以及半导体装置的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018190763 2018-10-09
JP2018-190763 2018-10-09
PCT/JP2019/038445 WO2020075549A1 (ja) 2018-10-09 2019-09-30 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410061364.4A Division CN117878082A (zh) 2018-10-09 2019-09-30 半导体装置以及半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN112805827A CN112805827A (zh) 2021-05-14
CN112805827B true CN112805827B (zh) 2023-12-12

Family

ID=70164519

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202410061364.4A Pending CN117878082A (zh) 2018-10-09 2019-09-30 半导体装置以及半导体装置的制造方法
CN201980065412.4A Active CN112805827B (zh) 2018-10-09 2019-09-30 半导体装置以及半导体装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202410061364.4A Pending CN117878082A (zh) 2018-10-09 2019-09-30 半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US11710705B2 (zh)
JP (2) JP7322054B2 (zh)
CN (2) CN117878082A (zh)
DE (1) DE112019005059T5 (zh)
WO (1) WO2020075549A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024018795A1 (ja) * 2022-07-21 2024-01-25 ローム株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139635A (ja) * 2015-01-26 2016-08-04 三菱電機株式会社 電力用半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264266A (ja) 2002-03-08 2003-09-19 Fuji Electric Co Ltd 半導体装置
JP4047349B2 (ja) * 2004-11-09 2008-02-13 株式会社東芝 半導体装置製造用超音波接合装置、半導体装置、及び製造方法
JP5134582B2 (ja) 2009-02-13 2013-01-30 日立オートモティブシステムズ株式会社 接続構造およびパワーモジュール
JP6287789B2 (ja) 2014-12-03 2018-03-07 三菱電機株式会社 パワーモジュール及びその製造方法
EP3234988B1 (en) 2014-12-17 2024-10-09 Alpha Assembly Solutions Inc. Method for sinter-bonding a die, a clip and a substrate using a tack agent
JP6483565B2 (ja) 2015-08-04 2019-03-13 株式会社Ｓｏｋｅｎ 半導体装置
JP6885701B2 (ja) * 2016-10-17 2021-06-16 ローム株式会社 半導体装置
JP6853435B2 (ja) 2017-01-17 2021-03-31 三菱マテリアル株式会社 パワーモジュールの製造方法
US20180240778A1 (en) * 2017-02-22 2018-08-23 Intel Corporation Embedded multi-die interconnect bridge with improved power delivery

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016139635A (ja) * 2015-01-26 2016-08-04 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
US11710705B2 (en) 2023-07-25
JPWO2020075549A1 (ja) 2021-09-09
US20220037260A1 (en) 2022-02-03
CN112805827A (zh) 2021-05-14
JP2023139229A (ja) 2023-10-03
CN117878082A (zh) 2024-04-12
WO2020075549A1 (ja) 2020-04-16
DE112019005059T5 (de) 2021-07-01
JP7322054B2 (ja) 2023-08-07

Similar Documents

Publication Publication Date Title
JP7326314B2 (ja) 半導体装置および半導体装置の製造方法
US9716054B2 (en) Semiconductor device
JP3877401B2 (ja) 半導体装置の製造方法
CN101681897B (zh) 双侧冷却集成功率装置封装和模块及其制造方法
US7271477B2 (en) Power semiconductor device package
JP2023139229A (ja) 半導体装置
US10586755B2 (en) Semiconductor device, and method for manufacturing semiconductor device
CN113496977B (zh) 共源共栅半导体装置和制造方法
US8581378B2 (en) Semiconductor device and method of manufacturing the same
WO2022113617A1 (ja) 半導体装置
JP7123688B2 (ja) 半導体装置及びその製造方法
US8378468B2 (en) Semiconductor device and method of manufacturing the same
WO2022130889A1 (ja) 半導体装置
US20230260922A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP7329919B2 (ja) 半導体装置、半導体装置の製造方法及びクリップリード
JP2022143167A (ja) 半導体装置
WO2024116899A1 (ja) 半導体装置、および半導体装置の製造方法
US20240071877A1 (en) Semiconductor device
WO2024116743A1 (ja) 半導体装置
WO2024029249A1 (ja) 半導体装置
US20240312880A1 (en) Semiconductor device, method of manufacturing the same, and power conversion device
CN118318303A (zh) 半导体装置以及半导体装置的制造方法
CN115280490A (zh) 半导体装置
JP2022143166A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant