JP6853435B2 - パワーモジュールの製造方法 - Google Patents
パワーモジュールの製造方法 Download PDFInfo
- Publication number
- JP6853435B2 JP6853435B2 JP2017005685A JP2017005685A JP6853435B2 JP 6853435 B2 JP6853435 B2 JP 6853435B2 JP 2017005685 A JP2017005685 A JP 2017005685A JP 2017005685 A JP2017005685 A JP 2017005685A JP 6853435 B2 JP6853435 B2 JP 6853435B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor element
- power module
- lead frame
- circuit layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
Landscapes
- Die Bonding (AREA)
Description
前記パワーモジュール用基板の前記回路層の接合予定面にガラス含有銀ペーストを塗布して焼成することにより下地金属層を形成した後、前記回路層の前記下地金属層と前記半導体素子との間、及び前記半導体素子と前記リードフレームとの間にそれぞれ銀ペースト層を介在させた状態で、前記パワーモジュール用基板、前記半導体素子、前記リードフレームを積層し、これらを積層方向に1MPa以上20MPa以下の加圧力を作用させた状態で180℃以上350℃以下の温度に加熱することにより前記銀ペースト層を焼結させて、前記回路層と前記半導体素子との間、及び該半導体素子と前記リードフレームとの間をそれぞれ接合する。
この場合、接合材がはんだの場合であると、加熱によって液相が生じるので、加圧すると各部材の間から溶融はんだが流出してしまうおそれがあり、このため、加圧しないで接合することになり、均一に接合することは難しい。銀ペースト層を用いた接合の場合、液相が生成せず、焼結することによって接合されるので、十分な加圧力を作用させることができ、また、接合温度も低いので、反り発生防止に有効である。
<全体構造>
第1実施形態で用いられるパワーモジュール用基板10は、図2(b)に示すように、絶縁層であるセラミックス基板11と、その一方の面に形成された回路層12と、他方の面に形成された放熱層13とを備える。そして、図3に示すように、このパワーモジュール用基板10の回路層12の表面にスペーサ20を介して半導体素子30が搭載され、半導体素子30にはリードフレーム40が接合され、さらに半導体素子30とパワーモジュール用基板10とリードフレーム40とをエポキシ樹脂等からなるモールド樹脂50により封止することで、パワーモジュール100が構成される。
半導体素子30は半導体を備えた電子部品であり、必要とされる機能に応じて、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、FWD(Free Wheeling Diode)等の種々の半導体素子が選択される。
このような半導体素子30には、上面及び下面に電極が設けられており、回路層12とリードフレーム40との間で電気的接続状態とされる。
そして、パワーモジュール用基板10の回路層12の上に、スペーサ20、半導体素子30、リードフレーム40がそれぞれ銀焼結接合層71を介して接合されている。この銀焼結接合層71により接合するために、回路層12の接合面には、金、銀、ニッケル等からなる下地金属層60が形成される。なお、スペーサ20、半導体素子30、リードフレーム40のそれぞれの接合予定面にも、金、銀、ニッケル等からなる下地金属層をめっきやスパッタリング等によって形成してもよい。 モールド樹脂50は、エポキシ系樹脂等からなり、パワーモジュール用基板10の放熱層13の裏面を除き、その側面、セラミックス基板11、回路層12、スペーサ20、半導体素子30及びリードフレーム40の半導体素子30への接続部分の周辺を一体に封止している。リードフレーム40の端部は、モールド樹脂50から外部に引き出されている。
次に、このように構成されたパワーモジュール100を製造する方法について説明する。このパワーモジュール製造方法は、図1に示すように、パワーモジュール用基板10を形成し[パワーモジュール用基板形成工程]、そのパワーモジュール用基板10の回路層12の接合予定面に下地金属層60を形成[下地金属層形成工程]した後、回路層12にスペーサ20、半導体素子30、リードフレーム40を順に積層し、これらを一括して接合[一括接合工程]した後、モールド樹脂50によって樹脂封止する[樹脂封止工程]ことにより形成される。以下、工程順に説明する。
図2(a)に示すように、セラミックス基板11の各面にろう材15を介して回路層12となるアルミニウム板12´と放熱層13となるアルミニウム板13´とを積層し、これらの積層構造体を積層方向に加圧した状態で加熱し、ろう材15を溶融させることによってそれぞれのアルミニウム板12´,13´とセラミックス基板11とを接合し、回路層12と放熱層13とを有するパワーモジュール用基板10を形成する(図2(b)参照)。具体的には、積層構造体を加圧したまま炉に入れて、真空雰囲気中で610℃以上650℃以下の温度で1分〜60分加熱する。
一括接合の前に、回路層12の接合予定面に金、銀、ニッケル等からなる下地金属層60を形成する。
この下地金属層15は、金、銀、ニッケル等をめっきやスパッタリングによって薄膜状に形成することにより得ることができる。また、回路層12の表面の下地金属層60は、ガラス含有銀ペーストを塗布して焼成することによっても形成することができる。
回路層12の表面にガラス含有銀ペーストによって下地金属層60を形成する方法を説明しておくと、ガラス含有銀ペーストは、銀粉末と、ガラス(無鉛ガラス)粉末と、樹脂と、溶剤と、分散剤とを含有しており、銀粉末とガラス粉末とからなる粉末成分の含有量が、ガラス含有銀ペースト全体の60質量%以上90質量%以下とされ、残部が樹脂、溶剤、分散剤とされている。銀粉末は、その粒径が0.05μm以上1.0μm以下とされており、例えば平均粒径0.8μmのものが好適である。ガラス粉末は、主成分として酸化ビスマス(Bi2O3)、酸化亜鉛(ZnO)、酸化ホウ素(B2O3)、酸化鉛(PbO2)、酸化リン(P2O5)のいずれか1種または2種以上を含むものとされており、そのガラス転移温度が300℃以上450℃以下、軟化温度が600℃以下、結晶化温度が450℃以上とされている。例えば、酸化鉛と酸化亜鉛と酸化ホウ素とを含有し、平均粒径0.5μmのガラス粉末が好適である。
また、銀粉末の重量Aと、ガラス粉末の重量Gとの重量比A/Gは、80/20から99/1の範囲内、例えばA/G=80/5に調整される。
溶剤は、沸点が200℃以上のものが適しており、例えば、ジエチレングリコールジブチルエーテルが用いられる。
樹脂は、ガラス含有銀ペーストの粘度を調整するものであり、350℃以上で分解されるものが適している。例えば、エチルセルロースが用いられる。
また、ジカルボン酸系の分散剤が適宜添加される。分散剤を添加することなくガラス含有銀ペーストを構成してもよい。
ガラス層61には銀又はアルミニウムの少なくとも一方を含有する導電性粒子(結晶性粒子)63が分散されるが、焼成の際にガラス層61内部に析出したものと推測されている。また、銀層62の内部にも微細なガラス粒子64が分散される。このガラス粒子64は、銀粒子の焼成が進行していく過程で、残存したガラス成分が凝集したものと推測される。
ここで、加熱温度が350℃未満及び加熱温度での保持時間が1分未満の場合には、焼成が不十分となり、下地金属層60を十分に形成することができないおそれがある。一方、加熱温度が645℃を超える場合及び加熱温度での保持時間が60分を超える場合には、焼成が進行し過ぎて、熱処理後に形成される下地金属層60における銀層62の平均結晶粒径が0.5μm以上3.0μm以下の範囲内とならないおそれがある。
なお、下地金属層60を確実に形成するためには、熱処理時の加熱温度の下限を400℃以上とすることが好ましく、450℃以上とすることがより好ましい。また、加熱温度での保持時間は5分以上とすることが好ましく、10分以上とすることがより好ましい。
一方、焼成の進行を確実に抑制するためには、熱処理時の加熱温度を600℃以下とすることが好ましく、575℃以下とすることがより好ましい。また、加熱温度での保持時間を45分以下とすることが好ましく、30分以下とすることがより好ましい。
下地金属層60を形成した回路層12、スペーサ20、半導体素子30、リードフレーム40の間に銀ペースト層70を介在させた状態で、これらを積層する。
銀ペースト層70は、粒径0.05μm〜100μmの銀粉末と、樹脂と、溶剤と、を含有してなるペーストを塗布して形成した層である。
銀ペーストに用いられる樹脂としては、エチルセルロース等を用いることができる。銀ペーストに用いられる溶剤としては、α―テルピネオール等を用いることができる。
銀ペーストの組成としては、銀粉末の含有量が銀ペースト全体の60質量%以上92質量%以下とし、樹脂の含有量が銀ペースト全体の1質量%以上10質量%以下とし、残部が溶剤とするとよい。
また、銀ペーストに、蟻酸銀、酢酸銀、プロピオン酸銀、安息香酸銀、シュウ酸銀などのカルボン酸系金属塩等の有機金属化合物粉末を銀ペースト全体の0質量%以上10質量%以下含有させることもできる。また、必要に応じて、アルコールや有機酸等の還元剤を銀ペースト全体に対して、0質量%以上10質量%以下含有させることもできる。
なお、この銀ペーストは、その粘度が10Pa・s以上100Pa・s以下、より好ましくは30Pa・s以上80Pa・s以下に調整されている。
この銀ペーストを回路層12の下地金属層60の上、スペーサ20の表面、リードフレーム40の表面にそれぞれ、例えばスクリーン印刷法等によって塗布して、乾燥することにより、銀ペースト層70となる。この銀ペースト層70は、接合時に対向する接合予定面のいずれかの表面に形成されていればよい。図2(c)に示す例では、回路層12の表面、スペーサ20の半導体素子30に対向する側の表面、リードフレーム40の半導体素子30に対向する側の表面にそれぞれ銀ペースト層70が形成されている。
図2(c)に示すように、回路層12の銀ペースト層70の上にスペーサ20を重ね、そのスペーサ20の銀ペースト層70の上に半導体素子30を重ね、その半導体素子30の上にリードフレーム40の銀ペースト層70を重ねるようにして、これらを積層状態とする。
そして、積層方向に1MPa以上20MPa以下の加圧力を作用させた状態で、180℃以上350℃以下の温度に加熱する。その温度の保持時間は1分以上60分以下の範囲内であればよい。この熱処理によって、銀ペースト層70が焼結して、回路層12、スペーサ20、半導体素子30、リードフレーム40の相互間で銀接合層71を形成し、この銀接合層71によって回路層12、スペーサ20、半導体素子30、リードフレーム40が一体に接合される。
以上のようにして、パワーモジュール用基板10にスペーサ20、半導体素子30及びリードフレーム40を接合した後、パワーモジュール基板10の放熱層13の下面を除き、パワーモジュール用基板10、スペーサ20、半導体素子30及びリードフレーム40の接続部付近を一体にモールド樹脂50によって封止する。
具体的には、例えばエポキシ樹脂等からなる封止材を用いてトランスファーモールディング方法によってモールド樹脂50を形成し封止する。リードフレーム40の外側端部はモールド樹脂50から露出させておく。
図5は、パワーモジュール用基板10にヒートシンク80を備えた第2実施形態を示している。
このヒートシンク80を備えたパワーモジュール用基板10は、第1実施形態と同様のパワーモジュール用基板10の放熱層13に、無酸素銅やタフピッチ銅等の純銅、又は、Cu−Zr合金等の銅合金からなるヒートシンク80が接合されたものである。
このヒートシンク80は、平板状の天板部81と、その天板部81の一方の面に一体に突出形成された多数のピン状フィン82とを有している。天板部81の厚さは0.6mm以上6.0mm以下とされる。
そして、このヒートシンク80の天板部81のピン状フィン82とは反対側の表面と放熱層13とが接合される。これらヒートシンク80と放熱層13とは拡散接合によって接合される。この拡散接合では、積層方向に0.3MPa以上10MPa以下の加圧力を作用させて400℃以上550℃以下の温度に加熱することにより行われる。
そして、一括接合後に、ヒートシンク80の天板部81の上面までをモールド樹脂50によって一体に封止することにより、パワーモジュール101が製造される。
図5に示す例では、ヒートシンク80は天板部81にピン状フィン82を有する構造としたが、ピン状フィン82に代えて板状フィンを有するもの、冷却流路を仕切り壁を介して複数設けた多穴管状のもの、一つの扁平な流路内に波板状のフィンを設けたもの、あるいは、フィンを有しない平板状の天板部81のみからなるもの等としてもよい。
例えば、いずれの実施形態においても、スペーサを設けたが、リードフレームの位置調整が不要な場合等にはスペーサを設けなくてもよい。
部材の破損の有無は、回路層の変形度合を観察し、正常の場合を○、端部に潰れが認められる場合を×とした。
半導体素子の破損の有無は、インサイト株式会社製超音波画像測定機を用い、半導体素子にクラックが認められる確率が10%以下の場合を○、半導体素子にクラックが認められる確率が10%を超える場合を×とした。
これらの結果を表1に示す。
11 セラミックス基板
12 回路層
13 放熱層
15 ろう材
20 スペーサ
30 半導体素子
40 リードフレーム
50 モールド樹脂
60 下地金属層
61 ガラス層
62 銀層
70 銀ペースト層
71 銀接合層
80 ヒートシンク
100,101 パワーモジュール
Claims (3)
- セラミックス基板の一方の面にアルミニウム又はアルミニウム合金からなる回路層が接合されたパワーモジュール用基板における前記回路層に半導体素子が接合されるとともに、該半導体素子に銅又は銅合金からなるリードフレームが接合されてなるパワーモジュールの製造方法であって、
前記パワーモジュール用基板の前記回路層の接合予定面にガラス含有銀ペーストを塗布して焼成することにより下地金属層を形成した後、前記回路層の前記下地金属層と前記半導体素子との間、及び前記半導体素子と前記リードフレームとの間にそれぞれ銀ペースト層を介在させた状態で、前記パワーモジュール用基板、前記半導体素子、前記リードフレームを積層し、これらを積層方向に1MPa以上20MPa以下の加圧力を作用させた状態で180℃以上350℃以下の温度に加熱することにより前記銀ペースト層を焼結させて、前記回路層と前記半導体素子との間、及び該半導体素子と前記リードフレームとの間をそれぞれ接合することを特徴とするパワーモジュールの製造方法。 - 前記パワーモジュール用基板には、前記回路層とは反対側にアルミニウム又はアルミニウム合金からなる放熱層を介して銅又は銅合金からなるヒートシンクが接合されていることを特徴とする請求項1記載のパワーモジュールの製造方法。
- 銅又は銅合金からなるスペーサを前記回路層の前記下地金属層と前記半導体素子との間又は前記半導体素子と前記リードフレームとの間の少なくともいずれかに銀ペースト層を介して介在させ、前記回路層、前記半導体素子、前記リードフレームとともに前記スペーサを同時に接合することを特徴とする請求項1又は2記載のパワーモジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017005685A JP6853435B2 (ja) | 2017-01-17 | 2017-01-17 | パワーモジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017005685A JP6853435B2 (ja) | 2017-01-17 | 2017-01-17 | パワーモジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018116995A JP2018116995A (ja) | 2018-07-26 |
JP6853435B2 true JP6853435B2 (ja) | 2021-03-31 |
Family
ID=62985397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017005685A Active JP6853435B2 (ja) | 2017-01-17 | 2017-01-17 | パワーモジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6853435B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11710705B2 (en) | 2018-10-09 | 2023-07-25 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
WO2020241739A1 (ja) * | 2019-05-29 | 2020-12-03 | 国立大学法人大阪大学 | 接合構造体の製造方法、及び接合構造体 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4770533B2 (ja) * | 2005-05-16 | 2011-09-14 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置 |
JP4895994B2 (ja) * | 2006-12-28 | 2012-03-14 | 株式会社日立製作所 | 金属粒子を用いた接合方法及び接合材料 |
JP2010267579A (ja) * | 2009-05-18 | 2010-11-25 | Mitsubishi Electric Corp | 導電性接着剤およびこれを用いた半導体装置の製造方法並びに半導体装置 |
JP6077773B2 (ja) * | 2012-07-19 | 2017-02-08 | ローム株式会社 | パワーモジュール半導体装置 |
JP6341285B2 (ja) * | 2014-08-06 | 2018-06-13 | 富士電機株式会社 | 半導体装置 |
CN107615464B (zh) * | 2015-06-11 | 2020-03-17 | 三菱电机株式会社 | 电力用半导体装置的制造方法以及电力用半导体装置 |
-
2017
- 2017-01-17 JP JP2017005685A patent/JP6853435B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018116995A (ja) | 2018-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6750404B2 (ja) | 熱電変換モジュール及び熱電変換装置並びに熱電変換モジュールの製造方法 | |
KR102163532B1 (ko) | 반도체 장치, 세라믹스 회로 기판 및 반도체 장치의 제조 방법 | |
WO2019180913A1 (ja) | 電子部品実装モジュールの製造方法 | |
KR20140127250A (ko) | 땜납 접합 구조, 파워 모듈, 히트 싱크가 형성된 파워 모듈용 기판 및 그것들의 제조 방법, 그리고 땜납 하지층 형성용 페이스트 | |
JP6907546B2 (ja) | パワーモジュール | |
JP6417834B2 (ja) | 冷却器付パワーモジュール用基板及び冷却器付パワーモジュール用基板の製造方法 | |
JP6146007B2 (ja) | 接合体の製造方法、パワーモジュールの製造方法、パワーモジュール用基板及びパワーモジュール | |
JP6677886B2 (ja) | 半導体装置 | |
WO2019180914A1 (ja) | 電子部品実装モジュール | |
TWI726048B (zh) | 附有銀基材層之金屬構件、附有銀基材層之絕緣電路基板、半導體裝置、附有散熱片之絕緣電路基板及附有銀基材層之金屬構件之製造方法 | |
JP6853435B2 (ja) | パワーモジュールの製造方法 | |
JP5954374B2 (ja) | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 | |
WO2017047627A1 (ja) | 熱電変換モジュール及び熱電変換装置 | |
TWI733011B (zh) | 電子零件安裝模組之製造方法 | |
JP2014160707A (ja) | 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール | |
TWI745572B (zh) | 電子零件安裝模組 | |
JP5630375B2 (ja) | 絶縁基板、その製造方法、半導体モジュールおよび半導体装置 | |
JP2014029964A (ja) | 接合体の製造方法、パワーモジュールの製造方法、及びパワーモジュール | |
JP2004134703A (ja) | 端子付き回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6853435 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |