CN112785970A - 像素驱动电路 - Google Patents

Abstract

本发明公开了一种像素驱动电路，包含发光单元、第一至第六开关单元、第一电容、第二电容以及控制电路。发光单元、第一开关单元和第二开关单元串联，且连接在第一操作电压源和第二操作电压源之间。第三开关单元连接在第二开关单元的第一端和控制端之间。第四开关单元的第一端和第五开关单元的第一端连接第二开关单元的控制端。第六开关单元的第一端连接第五开关单元的控制端。第一电容连接在第二操作电压源和第二开关单元之间。第二电容连接在第一数据输入端和第四开关单元之间。控制电路经由第三电容连接第五开关单元，并用于设定第五开关单元的控制端的电压电平。

Description

像素驱动电路

技术领域

本案系关于一种像素驱动电路，特别系关于一种发光二极管的像素驱动电路。

背景技术

现今的显示器中已广泛地使用了发光二极管，又因发光二极管的亮度与其驱动电流大小有关，当输出高亮度时需藉由增加电压差以控制晶体管的运作区域以有效控制电流，却因此产生较大功率消耗的问题。此外，因为每个晶体管于制程以及使用过程中的变异，可能造成临界电压的不同，又因电路传递过程中的电阻产生，使得每个晶体管所接收到操作电压源有所差异，若不针对临界电压和操作电压源进行补偿，将可能产生显示器中发光二极管亮度不均匀的问题。

发明内容

为了解决上述问题，本揭露提供一种像素驱动电路，其包含发光单元、第一开关单元、第二开关单元、第三开关单元、第四开关单元、第五开关单元、第六开关单元、第一电容、第二电容以及控制电路。发光单元、第一开关单元和第二开关单元串联，且连接在第一操作电压源和第二操作电压源之间。第三开关单元连接在第二开关单元的第一端和控制端之间。第四开关单元的第一端连接第二开关单元的控制端。第五开关单元的第一端连接第二开关单元的控制端。第六开关单元第一端连接第五开关单元的控制端。第一电容连接在第二操作电压源和第二开关单元的控制端之间。第二电容连接在第一数据输入端和第四开关单元的第二端之间。控制电路经由第三电容连接第五开关单元的控制端，控制电路用于设定第五开关单元的控制端的电压电平。

附图说明

为使本揭露之上述和其他目的、特征、优点与实施例能更明显易懂，所附图式之说明如下：

图1为本揭露一实施例的像素驱动电路的电路架构图。

图2为图1中的像素驱动电路的控制像素时序图。

图3A为图1中像素驱动电路在图2所示的第一期间中的电路状态图。

图3B为图1中像素驱动电路在图2所示的第二期间中的电路状态图。

图3C为图1中像素驱动电路在图2所示的第三期间中的电路状态图。

图3D和图3E为图1中像素驱动电路在图2所示的第四期间中的电路状态图。

图4为图1中像素驱动电路的功率消耗模拟图。

图5为图1中像素驱动电路的功率消耗改善率模拟图。

其中，附图标记：

100:像素驱动电路

110:控制电路

A～C:节点

L1:发光单元

U1～U10:开关单元

C1～C3:电容

S1～S3:控制像素

EM:发光像素

VDD:第一操作电压源

VSS:第二操作电压源

DataIn1,DataIn2:数据输入端

Vdata:数据电压

VH,VL:电压电平

具体实施方式

本文所使用的所有词汇具有其通常的意涵。上述的词汇在普遍常用的字典中的定义，在本说明书的内容中包含任一于此讨论的词汇的使用例子仅为示例，不应限制到本揭示内容的范围与意涵。同样地，本揭露亦不仅以于此说明书所示出的各种实施例为限。

在本文中，使用第一、第二与第三等等的词汇，是用于描述各种元件、组件、区域、层与/或区块是可以被理解的。但是这些元件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一元件、组件、区域、层与/或区块。因此，在下文中的一第一元件、组件、区域、层与/或区块也可被称为第二元件、组件、区域、层与/或区块，而不脱离本案的本意。本文中所使用的“与/或”包含一或多个相关联的项目中的任一者以及所有组合。

关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。

图1为本揭露一实施例的像素驱动电路100的电路架构图。如图1所示，像素驱动电路100包含开关单元U1～U6、控制电路110、电容C1～C3以及发光单元L1。

在图1所示的实施例中，开关单元U1～U6每一者分别包含一个N型金属氧化物半导体场效晶体管(N-type MOSFET,下称NMOS)开关元件，以下实施例将以此为例进行说明，惟本揭露中开关单元U1～U6并不以包含一个NMOS开关元件为限，于其他实施例中，每个开关单元U1～U6可以包含多个彼此连接的NMOS开关、包含双极性晶体管(bipolar junctiontransistor,下称BJT)、包含一个或多个具有等效性的开关电路，本揭露并不以此为限。在一些实施例中。发光单元L1可以是一个发光二极管(light emitting diode,LED)，亦可为其他任何形式的可用于发光的电子元件，本揭露并不以此为限。

在一些实施例中，开关单元U1、开关单元U2和发光单元L1串联耦接在第一操作电压源VDD和第二操作电压源VSS之间。发光单元L1的第一端耦接第一操作电压源VDD，发光单元L1的第二端耦接开关单元U1的第一端，开关单元U2的第一端耦接开关单元U1的第二端，开关单元U2的第二端耦接第二操作电压源VSS。电容C1的第一端耦接开关单元U2的控制端，电容C1的第二端耦接第二操作电压源VSS。开关单元U3的第一端耦接开关单元U2的第一端，开关单元U3的第二端耦接开关单元U2的控制端(节点A)，开关单元U3的控制端耦接控制像素S1。开关单元U4的第一端耦接开关单元U2的控制端(节点A)，开关单元U4的第二端通过电容C2耦接数据输入端DataIn1，开关单元U4的控制端耦接控制像素S2。开关单元U5的第一端耦接开关单元U2的控制端(节点A)，开关单元U5的第二端耦接控制像素S3。开关单元U6的第一端耦接控制像素S3，开关单元U6的第二端耦接开关单元U5的控制端(节点B)，开关单元U6的控制端耦接控制像素S2。控制电路110通过电容C3耦接开关单元U5的控制端(节点B)，并用以设置节点B的电压电平。

在一些实施例中，控制电路110包含开关单元U7～U9。在一些实施例中，开关单元U7的第一端耦接电容C3的一端(节点C)，开关单元U7的第二端和控制端耦接开关单元U8的第一端，开关单元U8的第二端耦接数据电压Vdata，开关单元U8的控制端耦接控制像素S1。开关单元U9的第一端耦接电容C3的一端(节点C)，开关单元U9的第二端耦接第二操作电压源VSS，开关单元U9的控制端耦接控制像素S3。在一些实施例中，控制电路110更包含开关单元U10。开关单元U10的第一端耦接电容C3的一端(节点C)，开关单元U10的第二端耦接数据输入端DataIn2，开关单元U10的控制端耦接发光像素EM。

在一些实施例中，开关单元U7～U10分别包含一个NMOS开关元件，以下实施例将以此为例进行说明，惟本揭露中开关单元U7～U10并不以包含一个NMOS开关元件为限，于其他实施例中，每个开关单元U7～U10可以包含多个彼此连接的NMOS开关、包含BJT、包含一个或多个具有等效性的开关电路，本揭露并不以此为限。

需要注意的是，在其他实施例中，本领域习知技艺人士可将开关单元U1～U10替换为P型金属氧化物半导体场效晶体管(P-type MOSFET,下称PMOS)开关、C型金属氧化物半导体场效晶体管(C-type MOSFET,下称CMOS)开关或其他相似的开关元件，并对系统电压(例如第一操作电压源VDD及第二操作电压源VSS)、发光像素(例如发光像素EM)以及控制像素(例如控制像素S1～S3)的逻辑电平相对应地调整，也可以达到与本实施例相同的功能。

图2为图1中的像素驱动电路100的控制像素时序图。在图2中，像素驱动电路依序操作于第一期间P1、第二期间P2及第三期间P3及第四期间P4。

图3A为图1中像素驱动电路100在图2所示的第一期间P1中的电路状态图，且第一期间P1属于重置阶段。如图2所示，在第一期间P1内，控制像素S2及控制像素S3为高电平像素(例如电压电平VH)，控制像素S1、发光像素EM、数据输入端DataIn1和数据输入端DataIn2为低电平像素(以电压电平VL表示)。对应地，如图3A所示，开关单元U1、开关单元U3、开关单元U8和开关单元U10处于截止状态，开关单元U2、开关单元U4～U7和开关单元U9处于导通状态。

需要注意的是，控制像素S1～S3、发光像素EM、数据输入端DataIn1和数据输入端DataIn2所具有的高电平像素或低电平像素，皆为相对的电压电平，为简化说明，除在下列叙述中特别提及者外，皆分别以高电压电平VH和低电压电平VL表示之，然应理解，上述各个像素所具有的高电平像素可为相同电压电平也可为不同电压电平的像素，同样地，上述各个像素所具有的低电平像素可为相同电压电平也可为不同电压电平的像素，只要在电压电平的设置上处于相对高或相对低的电压电平即可，本揭露并不以此为限。

于此情形，像素驱动电路100中具有三条电流路径。其中一条路径由耦接高电平的控制像素S3的开关单元U6的第一端流向节点B，使得节点B的电压电平较处于高电压电平VH的控制像素S3低一个临界电压(threshold voltage,Vth)，此临界电压为开关单元U6的临界电压(以下将以Vth_U6表示，此符号未标示于图式中)，并可将此时节点B的电压电平表示为VH-Vth_U6。另一条路径由耦接高电平的控制像素S3的开关单元U5的第二端流向节点A，使得节点A的电压电平较开关单元U5的控制端低一个临界电压，此临界电压为开关单元U5的临界电压(以下将以Vth_U5表示，此符号未标示于图式中)，并可将此时节点A的电压电平表示为VH-Vth_U6-Vth_U5。再另一条路径由节点C经由开关单元U9流向第二操作电压源VSS，使得节点C的电压电平被拉至和第二操作电压源VSS相等。

图3B为图1中像素驱动电路100在图2所示的第二期间P2中的电路状态图，且第二期间P2属于补偿阶段。如图2所示，在第二期间P2内，控制像素S1及控制像素S2为高电平像素，控制像素S3、发光像素EM、数据输入端DataIn1和数据输入端DataIn2为低电平像素。对应地，如图3B所示，开关单元U1、开关单元U5、开关单元U9和开关单元U10处于截止状态，开关单元U2～U4、开关单元U6、开关单元U7和开关单元U8处于导通状态。

于此情形，像素驱动电路100中的其中一条电流路径由开关单元U4经由节点A、开关单元U3、开关单元U1流向第二操作电压源VSS，使得开关单元U1的控制端(节点A)的电压，由前一阶段的电压电平下降至较第二操作电压源VSS高一个临界电压时停止，此时的临界电压为开关单元U2的临界电压，故可将节点A的电压电平表示为VSS+Vth_U2。另外一条电流路径则是从开关单元U9的第二端流向第一端，使得节点B的电压电平被拉至和控制电压S3相同(例如电压电平VL)。再另一条电流路径由数据电压Vdata流经开关单元U8和开关单元U7至节点C，使得节点C的电压电平被拉高至较数据电压Vdata低一个临界电压，此临界电压为开关单元U7的临界电压(以下将以Vth_U7表示，此符号未标示于图式中)，故可将节点C的电压电平表示为Vdata-Vth_U7。

图3C为图1中像素驱动电路100在图2所示的第三期间P3中的电路状态图，且第三期间P3属于数据输入阶段。如图2所示，在第三期间P3内，控制像素S2及数据输入端DataIn1为高电平像素，控制像素S1、控制像素S3、发光像素EM和数据输入端DataIn2为低电平像素。对应地，如图3C所示，开关单元U1、开关单元U3、开关单元U5、开关单元U8、开关单元U9和开关单元U10处于截止状态，开关单元U2、开关单元U4、开关单元U6及开关单元U7处于导通状态。

于此情形，开关单元U6上的电流路径维持由节点B流向控制电压S3，故节点B的电压电平维持和前一阶段相同(例如电压电平VL)。节点D的电压电平亦维持和前一阶段相同(例如为Vdata-Vth_U7)。节点A为浮接，并且位于电容C1和电容C2之间，故当电容C2的第二端的电压电平变化时，其变化量将耦合至节点A，使节点A的电压电平为电容C1和电容C2的分压结果。于此实施例中，数据输入端DataIn由低电压电平VL变化至高电压电平VH，经过电容C2耦合至开关单元U4的第二端，又开关单元U4为导通，故可得出节点A的电位由前一阶段的VSS+Vth_U2变化至VSS+Vth_U2+[C2/(C1+C2)]*(VH-VL)。

图3D和图3E为图1中像素驱动电路100在图2所示的第四期间P4中的电路状态图，且第四期间P4属于发光阶段。在一些实施例中，发光像素EM和数据输入端DataIn1为高电平像素，控制像素S1、控制像素S2、控制像素S3和数据输入端DataIn2为低电平像素。对应地，如图3D所示，开关单元U3、开关单元U4、开关单元U5、开关单元U8和开关单元U9处于截止状态，开关单元U1、开关单元U2、开关单元U7和开关单元U10处于导通状态。于此情形，像素驱动电路100包含一电流路径由第一操作电压源VDD依序经由发光单元L1、开关单元U1和开关单元U2流向第二操作电压源VSS，使得发光单元L1得以发光。

此时，因流经发光单元L1的电流与流经开关单元T1的电流相等，若将开关单元T1的临界电压以Vth_T1表示、流经开关单元T1的电流以I表示，则根据流经开关单元T1的电流公式为：

假设开关单元U6的临界电压Vth_U6和开关单元U1的临界电压Vth_U1相等，将二者抵销可以得出：

由于晶体管本身的临界电压会处于不稳定状态，且整条电流路径上的阻抗使得面板上不同像素所接收到第二操作电压源VSS的电压值会有所不同，在发光二极管的电流控制上将受到影响。基于上述实施例，且在开关单元U1和开关单元U6临界电压相同的假设之下，可以成功补偿第二操作电压源VSS和临界电压Vth，使得发光单元L1的电流计算与第二操作电压源VSS和临界电压Vth无关，即不受第二操作电压源VSS和临界电压Vth变化影响。此外，藉由将开关单元U1的控制端和第二端的跨压升高，可减少开关单元U1的第一端和第二端的跨压，进而减少发光时的功率消耗。

在一些实施例中，可以利用数据输入端DataIn2的电压像素，通过开关单元U10设定节点B的电压电平。在一些实施例中，数据输入端DataIn2于第四期间P4中可由低电平像素(例如电压电平VL)缓慢提升至高电平像素(例如电压电平VH)。详细而言，如图3D所示，由于开关单元U10开启，使得节点C的电压电平由前一阶段的Vdata-Vth_U7变化为数据输入端DataIn2的电压电平。此外，可将节点C的电压电平变化量通过电容C3耦合至节点B，使得节点B的电压电平由前一阶段的VL变化至DataIn2-Vdata-Vth_U7+VL。

在一些实施例中，当开关单元U5的控制端与第二端电压差值高于其临界电压时，开关单元U5将会开启。换句话说，当节点B电压电平DataIn2-Vdata-Vth_U7+VL与控制像素S3的电压电平(例如低电压电平VL)差值大于开关单元U5的临界电压Vth_U5时，开关单元U5将会开启。由上述可以推知，在各个开关单元U5具有相同临界电压的假设之下，由于Vth_U5和Vth_U7相等，当数据输入端DataIn2的电压电平较数据电压Vdata的电压电平高时，如图3E所示，开关单元U5将会开启，电流由节点A泄流至开关单元U5的第二端，节点A的电压电平下降至和控制电压S3的电压电平(例如低电压电平VL)相同，使得开关单元U2关闭，且电流不再流经发光单元L1使其随之关闭。

在一些实施例中，藉由上述像素驱动电路100与控制像素时序的搭配设置方式，可以藉由调整数据电压Vdata的大小，控制发光单元L1的发光时间。换句话说，当数据电压Vdata的电压电平越低，开关单元U5越快由图3D所示的关闭状态，切换至由图3E所示的开启状态，使得发光单元L1的发光时间越短。反之，当数据电压Vdata的电压电平越高，则发光单元L1的发光时间越长。

综合上述可知，藉由像素驱动电路100的电路架构设计，可利用电压补偿方式，使发光单元L1的电流不受第二操作电压源VSS和临界电压Vth变异产生的影响，同时提高第二操作电压源VSS的电压电平，使得第一操作电压源VDD和第二操作电压源VSS的电位差缩小，藉此降低功率消耗。

请参照图4。图4为图1中像素驱动电路的功率消耗模拟图。如图4所示，未采用本揭露所提供的像素驱动电路的现有电路结构的功率消耗，以点状网格表示，相对地，采用本揭露所提供的像素驱动电路100的功率消耗，以十字星状网格表示。由图4可知，在不同灰阶中(以0.05至1.7毫安培(mA)的八个不同电流数值代表)，采用本揭露所提供的像素驱动电路100皆仅需较低的功率消耗。

请参照图5。图5为图1中像素驱动电路的功率消耗改善率模拟图。如图5所示，相较于现有电路结构的功率消耗，采用本揭露所提供的像素驱动电路100，在不同灰阶中的改善幅度皆高于百分之七。

综上所述，本揭露提供的像素驱动电路能够针对临界电压和操作电压进行补偿，降低发光二极管的电流与临界电压和操作电压的相关性。此外，本揭露降低了像素电路所需的驱动电压差，藉此降低功率消耗。进一步地，本揭露通过脉冲宽度调变(Pulse WidthModulation,PWM)的方式调整输入的数据电压，以控制发光二极管的发光时间。

虽然本案已以实施方式揭露如上，然其并非限定本案，任何熟习此技艺者，在不脱离本案的精神和范围内，当可作各种的更动与润饰，因此本案的保护范围当视后附的申请专利范围所界定者为准。

Claims (10)

1.一种像素驱动电路，其特征在于，包含：

一发光单元；

一第一开关单元；

一第二开关单元，该发光单元、该第一开关单元和该第二开关单元串联，且连接在一第一操作电压源和一第二操作电压源之间；

一第三开关单元，连接在该第二开关单元的一第一端和一控制端之间；

一第四开关单元，具有一第一端，该第四开关单元的该第一端连接该第二开关单元的该控制端；

一第五开关单元，具有一第一端，该第五开关单元的该第一端连接该第二开关单元的该控制端；

一第六开关单元，具有一第一端，该第六开关单元的该第一端连接该第五开关单元的一控制端；

一第一电容，连接在该第二操作电压源和该第二开关单元的该控制端之间；

一第二电容，连接在一第一数据输入端和该第四开关单元的一第二端之间；以及

一控制电路，经由该第三电容连接该第五开关单元的该控制端，该控制电路用于设定该第五开关单元的该控制端的一电压电平。

2.如权利要求1所述的像素驱动电路，其中：

该第一开关单元具有一控制端，该第一开关单元的该控制端连接一发光像素；

该第三开关单元具有一控制端，该第三开关单元的该控制端连接一第一控制像素；

该第四开关单元具有一控制端，该第四开关单元的该控制端连接一第二控制像素；

该第五开关单元具有一第二端，该第五开关单元的该第二端连接一第三控制像素；以及

该第六开关单元具有一第二端和一控制端，该第六开关单元的该第二端连接该第三控制像素，该第六开关单元的该控制端连接该第二控制像素。

3.如权利要求1所述的像素驱动电路，其中该控制电路包含：

一第七开关单元，具有一第一端、一第二端和一控制端，该第七开关单元的该第一端连接该第三电容；

一第八开关单元，具有一第一端、一第二端和一控制端，该第八开关单元的该第一端连接该第七开关单元的该控制端和该第二端，该第八开关单元的该第二端连接一数据电压，该第八开关单元的该控制端连接该第一控制像素；以及

一第九开关单元，具有一第一端、一第二端和一控制端，该第九开关单元的该第一端经由一第三电容连接该第五开关单元的该控制端，该第九开关单元的该第二端连接该第二操作电压源，该第九开关单元的该控制端连接该第三控制像素。

4.如权利要求3所述的像素驱动电路，其中该控制电路更包含：

一第十开关单元，具有一第一端、一第二端和一控制端，该第十开关单元的该第一端经由该第三电容连接该第五开关单元的该控制端，该第十开关单元的该第二端连接一第二数据输入端，该第十开关单元的开控制端连接一发光像素。

5.如权利要求4所述的像素驱动电路，其中该数据电压用于决定该发光单元开启时的一时间长度。

6.如权利要求4所述的像素驱动电路，其中该像素驱动电路用于操作于一重设期间，其中于该重设期间内：

该第二开关单元的该控制端通过该第五开关单元接收该第三控制像素；

该第五开关单元的该控制端通过该第六开关单元接收该第三控制像素；以及

该第九开关单元的该第一端的电压电平与该第二操作电压源相等，

其中该第三控制像素为高电平像素。

7.如权利要求4所述的像素驱动电路，其中该像素驱动电路用于操作于一补偿期间，其中于该补偿期间内：

该第二开关单元的该控制端通过该第三开关单元和该第二开关单元将电流流向该第二操作电压源；

该第五开关单元的该控制端通过该第六开关单元接收该第三控制像素；以及

该第九开关单元的该第一端通过该第七开关单元和该第八开关单元接收该数据电压，

其中该第三控制像素为高电平像素。

8.如权利要求4所述的像素驱动电路，其中该像素驱动电路用于操作于一数据写入期间，其中于该数据写入期间内：

该第二开关单元的该控制端的电压电平为该第一数据输入端的电压变化值由该第二电容所得分压加上该第二开关单元的该控制端将电流流向该第二操作电压源至该第二开关单元截止前的电压值；以及

该第五开关单元的该控制端通过该第六开关单元接收该第三控制像素，

其中该第三控制像素为低电平像素。

9.如权利要求4所述的像素驱动电路，其中该像素驱动电路用于操作于一发光期间，其中于该发光期间内：

该第五开关单元的该控制端的电压电平藉由调整该第二数据输入端的电压与该数据电压的电压差值所控制；以及

该第九开关单元的该第一端通过该第十开关单元接收该第二数据输入端的电压，

其中该第三控制像素为低电平像素。

10.如权利要求9所述的像素驱动电路，其中当该第二数据输入端的电压电平大于该数据电压的电压电平时，该第二开关单元关闭。

Images