TW202145180A - 畫素驅動電路 - Google Patents

Abstract

一種畫素驅動電路，包含發光單元、第一至第六開關單元、第一電容、第二電容以及控制電路。發光單元、第一開關單元和第二開關單元串聯，且連接在第一操作電壓源和第二操作電壓源之間。第三開關單元連接在第二開關單元的第一端和控制端之間。第四開關單元的第一端和第五開關單元的第一端連接第二開關單元的控制端。第六開關單元的第一端連接第五開關單元的控制端。第一電容連接在第二操作電壓源和第二開關單元之間。第二電容連接在第一資料輸入端和第四開關單元之間。控制電路經由第三電容連接第五開關單元，並用於設定第五開關單元的控制端的電壓準位。

Description

畫素驅動電路

本案係關於一種畫素驅動電路，特別係關於一種發光二極體的畫素驅動電路。

現今的顯示器中已廣泛地使用了發光二極體，又因發光二極體的亮度與其驅動電流大小有關，當輸出高亮度時需藉由增加電壓差以控制電晶體的運作區域以有效控制電流，卻因此產生較大功率消耗的問題。此外，因為每個電晶體於製程以及使用過程中的變異，可能造成臨界電壓的不同，又因電路傳遞過程中的電阻產生，使得每個電晶體所接收到操作電壓源有所差異，若不針對臨界電壓和操作電壓源進行補償，將可能產生顯示器中發光二極體亮度不均勻的問題。

為了解決上述問題，本揭露提供一種畫素驅動電路，其包含發光單元、第一開關單元、第二開關單元、第三開關單元、第四開關單元、第五開關單元、第六開關單元、第一電容、第二電容以及控制電路。發光單元、第一開關單元和第二開關單元串聯，且連接在第一操作電壓源和第二操作電壓源之間。第三開關單元連接在第二開關單元的第一端和控制端之間。第四開關單元的第一端連接第二開關單元的控制端。第五開關單元的第一端連接第二開關單元的控制端。第六開關單元第一端連接第五開關單元的控制端。第一電容連接在第二操作電壓源和第二開關單元的控制端之間。第二電容連接在第一資料輸入端和第四開關單元的第二端之間。控制電路經由第三電容連接第五開關單元的控制端，控制電路用於設定第五開關單元的控制端的電壓準位。

本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本說明書的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本揭示內容之範圍與意涵。同樣地，本揭露亦不僅以於此說明書所示出的各種實施例為限。

在本文中，使用第一、第二與第三等等之詞彙，是用於描述各種元件、組件、區域、層與/或區塊是可以被理解的。但是這些元件、組件、區域、層與/或區塊不應該被這些術語所限制。這些詞彙只限於用來辨別單一元件、組件、區域、層與/或區塊。因此，在下文中的一第一元件、組件、區域、層與/或區塊也可被稱為第二元件、組件、區域、層與/或區塊，而不脫離本案的本意。本文中所使用之『與/或』包含一或多個相關聯的項目中的任一者以及所有組合。

關於本文中所使用之「耦接」或「連接」，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。

第1圖為本揭露一實施例之畫素驅動電路100的電路架構圖。如第1圖所示，畫素驅動電路100包含開關單元U1~U6、控制電路110、電容C1~C3以及發光單元L1。

在第1圖所示的實施例中，開關單元U1~U6每一者分別包含一個N型金屬氧化物半導體場效電晶體(N-type MOSFET,下稱NMOS)開關元件，以下實施例將以此為例進行說明，惟本揭露中開關單元U1~U6並不以包含一個NMOS開關元件為限，於其他實施例中，每個開關單元U1~U6可以包含多個彼此連接的NMOS開關、包含雙極性電晶體(bipolar junction transistor,下稱BJT)、包含一個或多個具有等效性的開關電路，本揭露並不以此為限。在一些實施例中。發光單元L1可以是一個發光二極體(light emitting diode, LED)，亦可為其他任何形式之可用於發光的電子元件，本揭露並不以此為限。

在一些實施例中，開關單元U1、開關單元U2和發光單元L1串聯耦接在第一操作電壓源VDD和第二操作電壓源VSS之間。發光單元L1的第一端耦接第一操作電壓源VDD，發光單元L1的第二端耦接開關單元U1的第一端，開關單元U2的第一端耦接開關單元U1的第二端，開關單元U2的第二端耦接第二操作電壓源VSS。電容C1的第一端耦接開關單元U2的控制端，電容C1的第二端耦接第二操作電壓源VSS。開關單元U3的第一端耦接開關單元U2的第一端，開關單元U3的第二端耦接開關單元U2的控制端(節點A)，開關單元U3的控制端耦接控制訊號S1。開關單元U4的第一端耦接開關單元U2的控制端(節點A)，開關單元U4的第二端透過電容C2耦接資料輸入端DataIn1，開關單元U4的控制端耦接控制訊號S2。開關單元U5的第一端耦接開關單元U2的控制端(節點A)，開關單元U5的第二端耦接控制訊號S3。開關單元U6的第一端耦接控制訊號S3，開關單元U6的第二端耦接開關單元U5的控制端(節點B)，開關單元U6的控制端耦接控制訊號S2。控制電路110透過電容C3耦接開關單元U5的控制端(節點B)，並用以設置節點B的電壓準位。

在一些實施例中，控制電路110包含開關單元U7~U9。在一些實施例中，開關單元U7的第一端耦接電容C3的一端(節點C)，開關單元U7的第二端和控制端耦接開關單元U8的第一端，開關單元U8的第二端耦接資料電壓Vdata，開關單元U8的控制端耦接控制訊號S1。開關單元U9的第一端耦接電容C3的一端(節點C)，開關單元U9的第二端耦接第二操作電壓源VSS，開關單元U9的控制端耦接控制訊號S3。在一些實施例中，控制電路110更包含開關單元U10。開關單元U10的第一端耦接電容C3的一端(節點C)，開關單元U10的第二端耦接資料輸入端DataIn2，開關單元U10的控制端耦接發光訊號EM。

在一些實施例中，開關單元U7~U10分別包含一個NMOS開關元件，以下實施例將以此為例進行說明，惟本揭露中開關單元U7~U10並不以包含一個NMOS開關元件為限，於其他實施例中，每個開關單元U7~U10可以包含多個彼此連接的NMOS開關、包含BJT、包含一個或多個具有等效性的開關電路，本揭露並不以此為限。

需要注意的是，在其他實施例中，本領域習知技藝人士可將開關單元U1~U10替換為P型金屬氧化物半導體場效電晶體(P-type MOSFET,下稱PMOS)開關、C型金屬氧化物半導體場效電晶體(C-type MOSFET,下稱CMOS)開關或其他相似的開關元件，並對系統電壓(例如第一操作電壓源VDD及第二操作電壓源VSS)、發光訊號(例如發光訊號EM)以及控制訊號(例如控制訊號S1~S3)的邏輯準位相對應地調整，也可以達到與本實施例相同的功能。

第2圖為第1圖中的畫素驅動電路100的控制訊號時序圖。在第2圖中，畫素驅動電路係依序操作於第一期間P1、第二期間P2及第三期間P3及第四期間P4。

第3A圖為第1圖中畫素驅動電路100在第2圖所示的第一期間P1中的電路狀態圖，且第一期間P1屬於重置階段。如第2圖所示，在第一期間P1內，控制訊號S2及控制訊號S3為高準位訊號(例如電壓準位VH)，控制訊號S1、發光訊號EM、資料輸入端DataIn1和資料輸入端DataIn2為低準位訊號(以電壓準位VL表示)。對應地，如第3A圖所示，開關單元U1、開關單元U3、開關單元U8和開關單元U10處於截止狀態，開關單元U2、開關單元U4~U7和開關單元U9處於導通狀態。

需要注意的是，控制訊號S1~S3、發光訊號EM、資料輸入端DataIn1和資料輸入端DataIn2所具有之高準位訊號或低準位訊號，皆為相對的電壓準位，為簡化說明，除在下列敘述中特別提及者外，皆分別以高電壓準位VH和低電壓準位VL表示之，然應理解，上述各個訊號所具有的高準位訊號可為相同電壓準位也可為不同電壓準位之訊號，同樣地，上述各個訊號所具有的低準位訊號可為相同電壓準位也可為不同電壓準位之訊號，只要在電壓準位的設置上處於相對高或相對低的電壓準位即可，本揭露並不以此為限。

於此情形，畫素驅動電路100中具有三條電流路徑。其中一條路徑由耦接高準位的控制訊號S3之開關單元U6的第一端流向節點B，使得節點B的電壓準位較處於高電壓準位VH之控制訊號S3低一個臨界電壓(threshold voltage, Vth)，此臨界電壓為開關單元U6的臨界電壓(以下將以Vth_U6表示，此符號未標示於圖式中)，並可將此時節點B的電壓準位表示為VH-Vth_U6。另一條路徑由耦接高準位的控制訊號S3之開關單元U5的第二端流向節點A，使得節點A的電壓準位較開關單元U5的控制端低一個臨界電壓，此臨界電壓為開關單元U5的臨界電壓(以下將以Vth_U5表示，此符號未標示於圖式中)，並可將此時節點A的電壓準位表示為VH-Vth_U6- Vth_U5。再另一條路徑由節點C經由開關單元U9流向第二操作電壓源VSS，使得節點C的電壓準位被拉至和第二操作電壓源VSS相等。

第3B圖為第1圖中畫素驅動電路100在第2圖所示的第二期間P2中的電路狀態圖，且第二期間P2屬於補償階段。如第2圖所示，在第二期間P2內，控制訊號S1及控制訊號S2為高準位訊號，控制訊號S3、發光訊號EM、資料輸入端DataIn1和資料輸入端DataIn2為低準位訊號。對應地，如第3B圖所示，開關單元U1、開關單元U5、開關單元U9和開關單元U10處於截止狀態，開關單元U2~U4、開關單元U6、開關單元U7和開關單元U8處於導通狀態。

於此情形，畫素驅動電路100中的其中一條電流路徑由開關單元U4經由節點A、開關單元U3、開關單元U1流向第二操作電壓源VSS，使得開關單元U1的控制端(節點A)的電壓，由前一階段的電壓準位下降至較第二操作電壓源VSS高一個臨界電壓時停止，此時的臨界電壓為開關單元U2的臨界電壓，故可將節點A的電壓準位表示為VSS+Vth_U2。另外一條電流路徑則是從開關單元U9的第二端流向第一端，使得節點B的電壓準位被拉至和控制電壓S3相同(例如電壓準位VL)。再另一條電流路徑由資料電壓Vdata流經開關單元U8和開關單元U7至節點C，使得節點C的電壓準位被拉高至較資料電壓Vdata低一個臨界電壓，此臨界電壓為開關單元U7的臨界電壓(以下將以Vth_U7表示，此符號未標示於圖式中)，故可將節點C的電壓準位表示為Vdata- Vth_U7。

第3C圖為第1圖中畫素驅動電路100在第2圖所示的第三期間P3中的電路狀態圖，且第三期間P3屬於資料輸入階段。如第2圖所示，在第三期間P3內，控制訊號S2及資料輸入端DataIn1為高準位訊號，控制訊號S1、控制訊號S3、發光訊號EM和資料輸入端DataIn2為低準位訊號。對應地，如第3C圖所示，開關單元U1、開關單元U3、開關單元U5、開關單元U8、開關單元U9和開關單元U10處於截止狀態，開關單元U2、開關單元U4、開關單元U6及開關單元U7處於導通狀態。

於此情形，開關單元U6上的電流路徑維持由節點B流向控制電壓S3，故節點B的電壓準位維持和前一階段相同(例如電壓準位VL)。節點D的電壓準位亦維持和前一階段相同(例如為Vdata-Vth_U7)。節點A為浮接，並且位於電容C1和電容C2之間，故當電容C2的第二端的電壓準位變化時，其變化量將耦合至節點A，使節點A的電壓準位為電容C1和電容C2的分壓結果。於此實施例中，資料輸入端DataIn由低電壓準位VL變化至高電壓準位VH，經過電容C2耦合至開關單元U4的第二端，又開關單元U4為導通，故可得出節點A的電位由前一階段的VSS+Vth_U2變化至VSS+Vth_U2+[C2/(C1+C2)]*(VH-VL)。

第3D圖和第3E圖為第1圖中畫素驅動電路100在第2圖所示的第四期間P4中的電路狀態圖，且第四期間P4屬於發光階段。在一些實施例中，發光訊號EM和資料輸入端DataIn1為高準位訊號，控制訊號S1、控制訊號S2、控制訊號S3和資料輸入端DataIn2為低準位訊號。對應地，如第3D圖所示，開關單元U3、開關單元U4、開關單元U5、開關單元U8和開關單元U9處於截止狀態，開關單元U1、開關單元U2、開關單元U7和開關單元U10處於導通狀態。於此情形，畫素驅動電路100包含一電流路徑由第一操作電壓源VDD依序經由發光單元L1、開關單元U1和開關單元U2流向第二操作電壓源VSS，使得發光單元L1得以發光。

此時，因流經發光單元L1的電流與流經開關單元T1的電流相等，若將開關單元T1的臨界電壓以Vth_T1表示、流經開關單元T1的電流以I表示，則根據流經開關單元T1的電流公式為：

假設開關單元U6的臨界電壓Vth_U6和開關單元U1的臨界電壓Vth_U1相等，將二者抵銷可以得出：

由於電晶體本身的臨界電壓會處於不穩定狀態，且整條電流路徑上的阻抗使得面板上不同畫素所接收到第二操作電壓源VSS的電壓值會有所不同，在發光二極體的電流控制上將受到影響。基於上述實施例，且在開關單元U1和開關單元U6臨界電壓相同的假設之下，可以成功補償第二操作電壓源VSS和臨界電壓Vth，使得發光單元L1的電流計算與第二操作電壓源VSS和臨界電壓Vth無關，即不受第二操作電壓源VSS和臨界電壓Vth變化影響。此外，藉由將開關單元U1之控制端和第二端的跨壓升高，可減少開關單元U1之第一端和第二端的跨壓，進而減少發光時的功率消耗。

在一些實施例中，可以利用資料輸入端DataIn2的電壓訊號，透過開關單元U10設定節點B的電壓準位。在一些實施例中，資料輸入端DataIn2於第四期間P4中可由低準位訊號(例如電壓準位VL)緩慢提升至高準位訊號(例如電壓準位VH)。詳細而言，如第3D圖所示，由於開關單元U10開啟，使得節點C的電壓準位由前一階段的Vdata- Vth_U7變化為資料輸入端DataIn2的電壓準位。此外，可將節點C的電壓準位變化量透過電容C3耦合至節點B，使得節點B的電壓準位由前一階段的VL變化至DataIn2- Vdata- Vth_U7+VL。

在一些實施例中，當開關單元U5的控制端與第二端電壓差值高於其臨界電壓時，開關單元U5將會開啟。換句話說，當節點B電壓準位DataIn2-Vdata-Vth_U7+VL與控制訊號S3的電壓準位(例如低電壓準位VL)差值大於開關單元U5的臨界電壓Vth_U5時，開關單元U5將會開啟。由上述可以推知，在各個開關單元U5具有相同臨界電壓的假設之下，由於Vth_U5和Vth_U7相等，當資料輸入端DataIn2的電壓準位較資料電壓Vdata的電壓準位高時，如第3E圖所示，開關單元U5將會開啟，電流由節點A洩流至開關單元U5的第二端，節點A的電壓準位下降至和控制電壓S3的電壓準位(例如低電壓準位VL)相同，使得開關單元U2關閉，且電流不再流經發光單元L1使其隨之關閉。

在一些實施例中，藉由上述畫素驅動電路100與控制訊號時序的搭配設置方式，可以藉由調整資料電壓Vdata的大小，控制發光單元L1的發光時間。換句話說，當資料電壓Vdata的電壓準位越低，開關單元U5越快由第3D圖所示的關閉狀態，切換至由第3E圖所示的開啟狀態，使得發光單元L1的發光時間越短。反之，當資料電壓Vdata的電壓準位越高，則發光單元L1的發光時間越長。

綜合上述可知，藉由畫素驅動電路100的電路架構設計，可利用電壓補償方式，使發光單元L1的電流不受第二操作電壓源VSS和臨界電壓Vth變異產生的影響，同時提高第二操作電壓源VSS的電壓準位，使得第一操作電壓源VDD和第二操作電壓源VSS的電位差縮小，藉此降低功率消耗。

請參照第4圖。第4圖為第1圖中畫素驅動電路的功率消耗模擬圖。如第4圖所示，未採用本揭露所提供的畫素驅動電路的習知電路結構的功率消耗，以點狀網格表示，相對地，採用本揭露所提供的畫素驅動電路100的功率消耗，以十字星狀網格表示。由第4圖可知，在不同灰階中(以0.05至1.7毫安培(mA)之八個不同電流數值代表)，採用本揭露所提供的畫素驅動電路100皆僅需較低的功率消耗。

請參照第5圖。第5圖為第1圖中畫素驅動電路的功率消耗改善率模擬圖。如第5圖所示，相較於習知電路結構的功率消耗，採用本揭露所提供的畫素驅動電路100，在不同灰階中的改善幅度皆高於百分之七。

綜上所述，本揭露提供的畫素驅動電路能夠針對臨界電壓和操作電壓進行補償，降低發光二極體之電流與臨界電壓和操作電壓的相關性。此外，本揭露降低了畫素電路所需的驅動電壓差，藉此降低功率消耗。進一步地，本揭露透過脈衝寬度調變(Pulse Width Modulation, PWM)的方式調整輸入的資料電壓，以控制發光二極體的發光時間。

雖然本案已以實施方式揭露如上，然其並非限定本案，任何熟習此技藝者，在不脫離本案之精神和範圍內，當可作各種之更動與潤飾，因此本案之保護範圍當視後附之申請專利範圍所界定者為準。

100:畫素驅動電路 110:控制電路 A~C:節點 L1:發光單元 U1~U10:開關單元 C1~C3:電容 S1~S3:控制訊號 EM:發光訊號 VDD:第一操作電壓源 VSS:第二操作電壓源 DataIn1,DataIn2:資料輸入端 Vdata:資料電壓 VH,VL:電壓準位

為使本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下： 第1圖為本揭露一實施例之畫素驅動電路的電路架構圖。 第2圖為第1圖中的畫素驅動電路的控制訊號時序圖。 第3A圖為第1圖中畫素驅動電路在第2圖所示的第一期間中的電路狀態圖。 第3B圖為第1圖中畫素驅動電路在第2圖所示的第二期間中的電路狀態圖。 第3C圖為第1圖中畫素驅動電路在第2圖所示的第三期間中的電路狀態圖。 第3D圖和第3E圖為第1圖中畫素驅動電路在第2圖所示的第四期間中的電路狀態圖。 第4圖為第1圖中畫素驅動電路的功率消耗模擬圖。 第5圖為第1圖中畫素驅動電路的功率消耗改善率模擬圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:畫素驅動電路

110:控制電路

A~C:節點

L1:發光單元

U1~U10:開關單元

C1~C3:電容

S1~S3:控制訊號

EM:發光訊號

VDD:第一操作電壓源

VSS:第二操作電壓源

DataIn1,DataIn2:資料輸入端

Vdata:資料電壓

Claims (10)

1. 一種畫素驅動電路，包含： 一發光單元； 一第一開關單元； 一第二開關單元，該發光單元、該第一開關單元和該第二開關單元串聯，且連接在一第一操作電壓源和一第二操作電壓源之間； 一第三開關單元，連接在該第二開關單元的一第一端和一控制端之間； 一第四開關單元，具有一第一端，該第四開關單元的該第一端連接該第二開關單元的該控制端； 一第五開關單元，具有一第一端，該第五開關單元的該第一端連接該第二開關單元的該控制端； 一第六開關單元，具有一第一端，該第六開關單元的該第一端連接該第五開關單元的一控制端； 一第一電容，連接在該第二操作電壓源和該第二開關單元的該控制端之間； 一第二電容，連接在一第一資料輸入端和該第四開關單元的一第二端之間；以及 一控制電路，經由該第三電容連接該第五開關單元的該控制端，該控制電路用於設定該第五開關單元的該控制端的一電壓準位。
2. 如請求項1所述之畫素驅動電路，其中： 該第一開關單元具有一控制端，該第一開關單元的該控制端連接一發光訊號； 該第三開關單元具有一控制端，該第三開關單元的該控制端連接一第一控制訊號； 該第四開關單元具有一控制端，該第四開關單元的該控制端連接一第二控制訊號； 該第五開關單元具有一第二端，該第五開關單元的該第二端連接一第三控制訊號；以及 該第六開關單元具有一第二端和一控制端，該第六開關單元的該第二端連接該第三控制訊號，該第六開關單元的該控制端連接該第二控制訊號。
3. 如請求項1所述之畫素驅動電路，其中該控制電路包含： 一第七開關單元，具有一第一端、一第二端和一控制端，該第七開關單元的該第一端連接該第三電容； 一第八開關單元，具有一第一端、一第二端和一控制端，該第八開關單元的該第一端連接該第七開關單元的該控制端和該第二端，該第八開關單元的該第二端連接一資料電壓，該第八開關單元的該控制端連接該第一控制訊號；以及 一第九開關單元，具有一第一端、一第二端和一控制端，該第九開關單元的該第一端經由一第三電容連接該第五開關單元的該控制端，該第九開關單元的該第二端連接該第二操作電壓源，該第九開關單元的該控制端連接該第三控制訊號。
4. 如請求項3所述之畫素驅動電路，其中該控制電路更包含： 一第十開關單元，具有一第一端、一第二端和一控制端，該第十開關單元的該第一端經由該第三電容連接該第五開關單元的該控制端，該第十開關單元的該第二端連接一第二資料輸入端，該第十開關單元的開控制端連接一發光訊號。
5. 如請求項4所述之畫素驅動電路，其中該資料電壓用於決定該發光單元開啟時的一時間長度。
6. 如請求項4所述之畫素驅動電路，其中該畫素驅動電路用於操作於一重設期間，其中於該重設期間內： 該第二開關單元的該控制端透過該第五開關單元接收該第三控制訊號； 該第五開關單元的該控制端透過該第六開關單元接收該第三控制訊號；以及 該第九開關單元的該第一端的電壓準位與該第二操作電壓源相等， 其中該第三控制訊號為高準位訊號。
7. 如請求項4所述之畫素驅動電路，其中該畫素驅動電路用於操作於一補償期間，其中於該補償期間內： 該第二開關單元的該控制端透過該第三開關單元和該第二開關單元將電流流向該第二操作電壓源； 該第五開關單元的該控制端透過該第六開關單元接收該第三控制訊號；以及 該第九開關單元的該第一端透過該第七開關單元和該第八開關單元接收該資料電壓， 其中該第三控制訊號為高準位訊號。
8. 如請求項4所述之畫素驅動電路，其中該畫素驅動電路用於操作於一資料寫入期間，其中於該資料寫入期間內： 該第二開關單元的該控制端的電壓準位為該第一資料輸入端的電壓變化值由該第二電容所得分壓加上該第二開關單元的該控制端將電流流向該第二操作電壓源至該第二開關單元截止前的電壓值；以及 該第五開關單元的該控制端透過該第六開關單元接收該第三控制訊號， 其中該第三控制訊號為低準位訊號。
9. 如請求項4所述之畫素驅動電路，其中該畫素驅動電路用於操作於一發光期間，其中於該發光期間內： 該第五開關單元的該控制端的電壓準位藉由調整該第二資料輸入端的電壓與該資料電壓的電壓差值所控制；以及 該第九開關單元的該第一端透過該第十開關單元接收該第二資料輸入端的電壓， 其中該第三控制訊號為低準位訊號。
10. 如請求項9所述之畫素驅動電路，其中當該第二資料輸入端的電壓準位大於該資料電壓的電壓準位時，該第二開關單元關閉。

Images